JPH01113466A - 半導体デバイス用チップトレイ及びコンテナ - Google Patents

半導体デバイス用チップトレイ及びコンテナ

Info

Publication number
JPH01113466A
JPH01113466A JP63113769A JP11376988A JPH01113466A JP H01113466 A JPH01113466 A JP H01113466A JP 63113769 A JP63113769 A JP 63113769A JP 11376988 A JP11376988 A JP 11376988A JP H01113466 A JPH01113466 A JP H01113466A
Authority
JP
Japan
Prior art keywords
synthetic resin
antistatic
oxide
weight
antistatic agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63113769A
Other languages
English (en)
Other versions
JP2534891B2 (ja
Inventor
Tadatoshi Nakai
中井 忠俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIYURARON KOGYO KK
Original Assignee
JIYURARON KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIYURARON KOGYO KK filed Critical JIYURARON KOGYO KK
Priority to JP63113769A priority Critical patent/JP2534891B2/ja
Publication of JPH01113466A publication Critical patent/JPH01113466A/ja
Application granted granted Critical
Publication of JP2534891B2 publication Critical patent/JP2534891B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Packaging Frangible Articles (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静電気消散性の帯電防止型合成樹脂成形品に
係わり、更に詳しくは静電気放電(ESD)により悪影
響を受けるIC用チップトレー及びウェハの輸送用コン
テナ等の合成樹脂成形品に関する。
〔従来の技術〕
様々な用途に使用されている合成樹脂は、その体積固有
抵抗率が106Ω■程度と非常に高く、そのため電荷の
移動ができず高電位に帯電するので、静電気によって塵
や埃が吸引され、製品へ不純物、異物として混入汚染す
る問題が高度な清浄性を要求されるクリーンルーム内で
起こったり、またエレクトロニクス産業に於いては集積
回路(IC。
LSI等)の高集積化に伴い、合成樹脂成形品に生じた
静電気から放電される静電気パルスによりtC等が誤動
作したり、半導体デバイスそのものが破壊される問題が
あった。その為、従来静電気が特に問題となる合成樹脂
成形品、例えば電子回路を形成したシリコンウェハ及び
それを切断して樹脂でモールドする以前のICチップを
製造、搬送する工程で使用するトレー、コンテナ等に於
いては、導電性カーボンブラック又はカーボン繊維を充
填してその体積固有抵抗値を下げて帯電防止を図ってい
たが、カーボンブラック又はカーボン繊維が合成樹脂か
ら剥がれて微細な回路部分に付着して回路の短絡が生じ
たり、また汚染の原因ともなるばかりでなく、カーボン
ブランク等を使用した合成樹脂成形品は、黒色しか製造
できないといった着色に関する制約もあった。
〔発明が解決しようとする問題点〕
本発明が前述の状況に鑑み、解決しようとするところは
、特に静電気に対する問題が顕著である電子回路を形成
したシリコンウェハ及びICチップを製造、搬送する工
程で使用するコンテナ、チップトレー等の合成樹脂成形
品の体積固有抵抗値を、局在した電荷の緩和時間を短く
して静電気消散性を有する程度に低く設定し且つ外部環
境の電位変化の影響を受けない程度に高く設定するとと
もに、成形性を向上させ、着色可能でしかも帯電防止効
果が半永久的に持続する静電気消散性の帯電防止型合成
樹脂成形品を提供する点にある。
〔問題点を解決する為の手段〕
本発明は、前述の問題解決の為に、酸化第二錫、酸化第
一錫、亜鉛華、酸化ビスマス、酸化チタンバリウム、ゲ
ルマニウム、シリコンの群から選んだ一種又は二種以上
の帯電防止剤と、酸化チタン、亜鉛華、酸化アルミニウ
ム、酸化シリコンの群から選んだ一種又は二種以上の分
散剤とを合成樹脂中に分散して成形してなる静電気消散
性の帯電防止型合成樹脂成形品を構成した。
〔作用〕
以上の如き内容からなる本発明の静電気消散性の帯電防
止型合成樹脂成形品は、体積固有抵抗率の高い合成樹脂
に、酸化第二錫、酸化第一錫、亜鉛華、酸化ビスマス、
酸化チタンバリウム、ゲルマニウム、シリコンの群から
選んだ一種又は二種以上の導電性を有する帯電防止剤を
充填することにより成形品の体積固有抵抗率を下げて電
荷の緩和時間を短(するとともに、外部環境の電位変化
の影響を受けない程度に高く設定し、また酸化チタン、
亜鉛華、酸化アルミニウム、酸化シリコンの群から選ん
だ一種又は二種以上の分散剤を添加することにより、前
記帯電防止剤の合成樹脂への分散性を良くして成形性の
向上並びに導電性の帯電防止剤の剥がれ落ち防止を図れ
るばかりでなく、他の色への着色も可能なものである。
〔発明の詳説〕
電気抵抗値が101sQ値と非常に高い合成樹脂は、異
なる物体の接触、分離及び摩擦によって合成樹脂外部か
らの電子の移動又は内部からの電子の移動により容易に
帯電し易いものであり、その静電気の電位は高いもので
優に1万Vを越え、放電の際の衝撃は凄まじく、電子装
置の誤動作はもとより電子デバイスの破壊にもつながる
ものである。
特に、近年の半導体デバイスの微細化、高集積化は目覚
ましく、静電気放電(E S D)の問題は深刻な問題
として露呈しており、例えば各種記憶素子として多用さ
れているM OS (Metal−Oxide−5sm
iconductor )型IGでは、静電破壊電圧は
非常に低くtoov程度であり、静電気対策は不可欠の
ものとなっている。
本発明の静電気消散性の帯電防止型合成樹脂成形品は、
体積電気抵抗率の高い合成樹脂に、酸化第二13 (S
nO2) 、酸化第一錫(SnO) 、亜鉛華(ZnO
) 、酸化ビスマス(Bi203 ) 、酸化チタンバ
リウム(BaTi03) 、ゲルマニウム(Ge)、シ
リコン(Si)の群から選んだ一種又は二種以上の導電
性を有する帯電防止剤を充填することにより合成樹脂の
体積固有抵抗率を下げて、該成形品中での電子の移動を
可能となして電荷の緩和時間を短くするとともに、該成
形品に接触若しくは近接する他の物体等の外部環境の電
位変化の影響を受けない程度に高く設定し、また酸化チ
タン(TiO)、亜鉛華(ZnO)、酸化アルミニウム
(A1203)、酸化シリコン(Sin、5iO2)の
群から選んだ一種又は二種以上の比重の小さい分散剤を
添加することにより、前記帯電防止剤の合成樹脂への分
散性を良くして成形性の向上並びに体積固有抵抗値の均
一化を図っている。尚、前記分散剤には適宜バインダー
を付着させておき前記帯電防止剤の分散性を高めること
も可能である。そして、前記帯電防止剤と分散剤を充填
することにより、前記合成樹脂成形品の体積固有抵抗値
を105〜108Ω1に設定し、例えば合成樹脂に前記
帯電防止剤として酸化第二錫の球形の粉末を3〜20重
量%並びに前記分散剤として酸化チタンの粉末を30〜
50重量%添加し、その成形品の体積固有抵抗率を10
5〜106Ω値に設定すれば、静電気が問題になる広い
用途に使用できるものである。
また、電子回路を形成したシリコンウェハ及びICチッ
プを製造、搬送する工程で使用するコンテナ、トレーに
於いては、酸化第二錫を5〜7重量%、酸化チタンを3
5〜45重量%充填し、体積固有抵抗率を106〜10
7Ω1に設定すればより良好な結果を得るものである。
更に、酸化第二錫と酸化チタンの合成樹脂への分散性を
更によくする為にタルクを適宜添加し、前記同様に酸化
第二錫を5〜7重量%、前記分散剤として酸化チタンを
35〜45重量%充填するとともに、タルクを10〜2
0重量%充填して体積固有抵抗率を106〜107Ω備
に設定する。尚、通常のシリコン半導体のICチップの
体積固有抵抗率は、106−106Ω(2)程度である
ので、該シリコン半導体を収容する前記コンテナ、トレ
ーの体積固有抵抗率をその値に略一致させれば、たとえ
帯電したとしてもICチップとトレーの電位は略等しく
なり、ICチップとトレー間での放電の発生を防止でき
る。
以上のように、合成樹脂成形品の体積固有抵抗率の上限
値、下限値は、該成形品を取り巻く周囲の環境及び収容
する製品の体積固有抵抗率によって最適に設定されるべ
きものであり、個々の用途に応じて前記帯電防止剤及び
分散剤の充填量を開、整することで前記範囲内に設定す
るのである。このように、帯電防止剤及び分散剤を合成
樹脂に充填して静電気の発生並びに電荷(電子)の移動
可能なレベルまで体積固有抵抗率を低下させるのである
が、あまり抵抗値を下げ過ぎると帯電体く人体等)から
の静電気の放電による影響を受けたり(静電気シールド
性)、電気機器のハウジング等に用いる場合は感電の危
険性もあるため、最低でも抵抗値が10sQcn以上が
望ましいのである。
本発明で使用する合成樹脂としては、ポリプロピレン(
PP)、ポリエチレン(PE)、ポリスチレン(PS)
、ポリアミド(PA) 、アクリロニトリル・ブタジエ
ン・スチレン共重合体樹脂(ABS)、ポリカーボネー
ト(PC)、ポリフェニレンサルファイド(PPS) 
、ポリブチレンテレフタレ−) (PBT) 、ポリエ
チレンテレフタレート(PET)、変性ポリフェニレン
オキサイド(PPO)等の各種合成樹脂を採用し得るも
のである。
次に、本発明の静電気消散性の帯電防止型合成樹脂成形
品の一例としてICチップのトレーを第1〜3図に示す
、第1図はチップトレーlの平面図、第2図は底面図、
第3図は断面図を示しである。チップトレー1は、上面
に周囲を枠体2を残して格子状の突条3.・・・により
、ICチップ(図示しない)を収容する多数の凹部4.
・・・を区画形成したもので、前記枠体2の外周には段
部5を設けて保持縁6を形成している。また、下面に於
いては、周囲の前記保持縁6の内方に前記枠体2が嵌合
し得る連続した凹所7を形成し、該凹所7内に位置する
下面には微小な格子状のスペーサー8゜・・・を突没し
ている。更に、前記保持&i6の一つの角に切欠9を設
けて、該チップトレー1の向きを設定し易いようになし
ている。このように構成したチップトレー1は、上下方
向に複数個か重ねることができるものであり、即ち下方
のチップトレーlの枠体2を上方のチップトレー1の凹
所7内に嵌合し、下方のチップトレーlの前記段部5に
上方のチップトレー1の保持縁6を位置させるのである
。そして、下方のチップトレー1の凹部4内に収容され
たICチップは、上方のチップトレー1の下面のスペ〒
サ−8,・・・により上面を支持され、ICチップの前
記凹部4からの飛び出し、ガタつきを防止している。ま
た、上下に重ねたチップトレー1.・・・の切欠9.・
・・の位置を一致させて、ICチップの向きを同一に設
定し、その後のtCの製造工程に於いて向きを揃える手
間をなくしている。
次に、具体的なチッ、プトレー1の成形品について述べ
れば、ポリプロピレン(P P)に、帯電防止剤として
酸化第二錫(SnOz)の粉末を6重量%、分散剤とし
て酸化チタン(TiO2,ルチル)の粉末を40重量%
、並びにタルク(Mg5Sia Os。(OH)2)を
14重量%充填して上記の形状に成形した多数のチップ
トレー1.・・・の群から無作為に50個抜き取り、そ
の体積固有抵抗率を測定した。測定条件は、室温22℃
、湿度50HRであり、前記チップトレーlの下面に銅
板を敷き、該銅板と第1図に示した二ケ所の凹部4.4
(図中a、bで示している)内に注いだ水銀との間のそ
れぞれの電気抵抗値をメガオーム計(絶縁抵抗計)で測
定した。測定点aは、金型に合成樹脂を注入する際の注
ぎ口に位置する前記切欠9の近傍の凹部4であり、測定
点すは、測定点aから最も離れた対角位置の凹部4であ
る。測定点aの体積固有抵抗率は、最小2.5 xto
’Ω1.最大6.5 XIO’Ω備であり、平均は4.
I Xl06Ω■であった。また、測定点すの体積固有
抵抗率は、最小3.OXIO’Ωcm、最大1.5 X
IO’Ω備であり、平均は5.4 XIO’Ω(2)で
あった。このように、各成形品でのばらつきは少な(許
容し得るものであるとともに、測定点aと測定点すとの
差も極めて小さく前記帯電防止剤が極めて均一に分散さ
れていることが分かる。
また、本発明の静電気消散性の帯電防止型合成樹脂成形
品の他の例として第4〜6図に示したコンテナ10は、
シリコン、ゲルマニウム、ガリウム−砒素等の半導体ウ
ェハを輸送する場合や洗浄する場合に使用するもので、
本実施例では容器本体11と上蓋12から構成されてい
る。該容器本体11は、対面する一対の側面13.13
の下部を内方へ傾斜させて斜面14.14を形成し、該
側面13と斜面14とでウェハ15を内接するとともに
、該側面13と斜面14の内面に沿って多数の保持片1
6.・・・を一定間隔で縦列並設し、隣接する該保持片
16.16間の凹所17に前記ウェハ15の周縁部を当
接支持するようになしている。そして、前記容器本体1
1の周囲上縁に水平に形成したリブ17の対向する一対
の上面に係合孔18.18を形成し、上m12に下設し
た爪19.19を該係合孔18.18に係合させて容器
本体11の上面を閉鎖する。また、該上蓋12の下面に
は、前記容器本体11に係合させた場合に、該容器本体
11に収容されたウェハ15.・・・の上縁部を弾性的
に当接保持できるように、断面時八字形の押圧片20を
下設している。尚、第6図に示したように、容器本体1
1の係合孔18.18に上蓋12の爪19.19を係合
して、容器本体11に上蓋12を抜は止め装着するもの
であるが、上蓋12を外す場合には、図示したものでは
外向きの係合段部を有する前記型19を容器本体ll側
に曲げることにより係合孔18から抜き、容易に容器本
体11から外すことができる。
ここで、当該コンテナ10は、本実施例で示した輸送用
のもの以外に洗浄用のものがあり、その場合には容器本
体11の下面及び側面に洗浄液が十分流入できる開口を
適宜設けて構成する。
以上述べたコンテナ10は、前記チップトレー1と同様
に体積固有抵抗率を最適に調節した合成樹脂で成形し、
ウェハ15に形成した電子回路が静電気により損傷しな
いようになすとともに、コンテナ10から導電性の異物
がウェハ15に付着して回路の短絡が生じないようにな
している。
尚、本発明は上記のチップトレ=やコンテナに限るもの
ではなく、極度の清浄性を要求されるクリーンルーム内
で使用される合成樹脂成形品に適用することができ、エ
レクトロニクス産業分野はもとより、バイオテクノロジ
ー産業分野、医用分野に於いても有用なものである。
〔発明の効果〕
以上にしてなる本発明の静電気消散性の帯電防止型合成
樹脂成形品によれば、酸化第二錫、酸化第一錫、亜鉛華
、酸化ビスマス、酸化チタンバリウム、ゲルマニウム、
シリコンの群から選んだ一種又は二種以上の帯電防止剤
と、酸化チタン、亜鉛華、酸化アルミニウム、酸化シリ
コンの群から選んだ一種又は二種以上の分散剤とを合成
樹脂中に分散して成形してなるので、前記の導電性を有
する帯電防止剤を適量充填することにより成形品の体積
固有抵抗率を下げて電荷の緩和時間を短くし且つ外部環
境の電位変化の影響を受けない程度に高く設定すること
ができ、また前記比重の比較的小さい分散剤を適量添加
することにより、前記帯電防止剤の合成樹脂への分散性
を良くして成形性の向上を図ることができ、それにより
成形品中の前記帯電防止剤が均一になるので体積固有抵
抗率のばらつきが少なくなり、更に成形品の外面、特に
裏面に帯電防止剤が集中することがな(なり、そのため
裏面からの導電性の帯電防止剤の剥がれ落ちを防止する
ことができ、ICチップの汚染並びに回路の短絡といっ
た問題もなく、その上前記帯電防止剤及び分散剤を充填
した合成樹脂の色は比較的薄いので、他の着色料を適宜
配合することにより容易に所望の色に着色することがで
きて、ICチップの種類による色分けが可能となるもの
である。
【図面の簡単な説明】
第1図は本発明の代表的実施例であるチップトレーの平
面図、第2図は第1図の底面図、第3図は第1図の横断
面図、第4図はコンテナの全体斜視図、第5図はウェハ
を収容したコンテナの縦断側面図、第6図はコンテナの
容器本体と上蓋の係合部を示す部分断面図である。 1:チップトレー、2:枠体、  3:突条、4:凹部
、   5:段部、   6:保持縁、7:凹所、  
 8ニスペーサ−19:切欠、10:コンテナ、 11
:容器本体、 12:上蓋、13:側面、   14:
斜面、   15:ウェハ、16:保持片、  17:
リプ、   18:係合孔、19:爪、    20;
押圧片。

Claims (1)

  1. 【特許請求の範囲】 1)酸化第二錫、酸化第一錫、亜鉛華、酸化ビスマス、
    酸化チタンバリウム、ゲルマニウム、シリコンの群から
    選んだ一種又は二種以上の帯電防止剤と、酸化チタン、
    亜鉛華、酸化アルミニウム、酸化シリコンの群から選ん
    だ一種又は二種以上の分散剤とを合成樹脂中に分散して
    成形してなる静電気消散性の帯電防止型合成樹脂成形品
    。 2)前記成形品がチップトレーである特許請求の範囲第
    1項記載の静電気消散性の帯電防止型合成樹脂成形品。 3)前記成形品がウェハの輸送用コンテナである特許請
    求の範囲第1項記載の静電気消散性の帯電防止型合成樹
    脂成形品。 4)前記帯電防止剤として酸化第二錫の粉末を用いると
    ともに、分散剤として酸化チタンの粉末を用いてなる特
    許請求の範囲第1項又は第2項又は第3項記載の静電気
    消散性の帯電防止型合成樹脂成形品。 5)前記帯電防止剤として酸化第二錫を3〜20重量%
    、前記分散剤として酸化チタンを30〜50重量%充填
    して体積固有抵抗率を10^5〜10^8Ωcmに設定
    してなる特許請求の範囲第4項記載の静電気消散性の帯
    電防止型合成樹脂成形品。 6)前記帯電防止剤として酸化第二錫を5〜7重量%、
    前記分散剤として酸化チタンを35〜45重量%充填し
    て体積固有抵抗率を10^6〜10^7Ωcmに設定し
    てなる特許請求の範囲第4項記載の静電気消散性の帯電
    防止型合成樹脂成形品。 7)前記帯電防止剤として酸化第二錫を5〜7重量%、
    前記分散剤として、酸化チタンを35〜45重量%、並
    びにタルクを10〜20重量%充填して体積固有抵抗率
    を10^6〜10^7Ωcmに設定してなる特許請求の
    範囲第4項記載の静電気消散性の帯電防止型合成樹脂成
    形品。 8)前記帯電防止剤として酸化第二錫を6重量%、前記
    分散剤として酸化チタンを40重量%、並びにタルクを
    14重量%充填して体積固有抵抗率を10^6〜10^
    7Ωcmに設定してなる特許請求の範囲第7項記載の静
    電気消散性の帯電防止型合成樹脂成形品。 9)前記合成樹脂としてポリプロピレン、ポリエチレン
    、ポリスチレン、ポリアミド、アクリロニトリル・ブタ
    ジエン・スチレン共重合体樹脂、ポリカーボネート、ポ
    リフェニレンサルファイド、ポリブチレンテレフタレー
    ト、ポリエチレンテレフタレート、変性ポリフェニレン
    オキサイド等各種合成樹脂を用いてなる特許請求の範囲
    第1項記載の静電気消散性の帯電防止型合成樹脂成形品
JP63113769A 1987-06-03 1988-05-10 半導体デバイス用チップトレイ及びコンテナ Expired - Lifetime JP2534891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63113769A JP2534891B2 (ja) 1987-06-03 1988-05-10 半導体デバイス用チップトレイ及びコンテナ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-139377 1987-06-03
JP13937787 1987-06-03
JP63113769A JP2534891B2 (ja) 1987-06-03 1988-05-10 半導体デバイス用チップトレイ及びコンテナ

Publications (2)

Publication Number Publication Date
JPH01113466A true JPH01113466A (ja) 1989-05-02
JP2534891B2 JP2534891B2 (ja) 1996-09-18

Family

ID=26452695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63113769A Expired - Lifetime JP2534891B2 (ja) 1987-06-03 1988-05-10 半導体デバイス用チップトレイ及びコンテナ

Country Status (1)

Country Link
JP (1) JP2534891B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169042A (ja) * 1989-11-28 1991-07-22 Nec Corp 半導体素子用チップトレー
JPH0429992U (ja) * 1990-07-06 1992-03-10
US6532142B1 (en) * 1996-05-09 2003-03-11 Masaaki Imano Electrification preventing implement and electrification preventing method
EP1339097A2 (en) * 1999-04-20 2003-08-27 Shin-Etsu Polymer Co., Ltd. Wafer container box
WO2024095441A1 (ja) * 2022-11-04 2024-05-10 キオクシア株式会社 半導体ウエハ搬送容器及びその製造方法
CN118408974A (zh) * 2024-07-01 2024-07-30 江苏丰树新材料科技股份有限公司 防静电pvc地板抗静电剂分布检测装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101299032B1 (ko) * 2010-08-06 2013-08-27 (주)대원산업 반도체칩 트레이용 수지 조성물 및 이를 기본 재료로 포함하는 반도체칩 트레이
KR101204030B1 (ko) 2010-08-06 2012-11-23 (주)대원산업 반도체칩 트레이용 수지 조성물 및 이를 기본 재료로 포함하는 반도체칩 트레이

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5392854A (en) * 1977-01-26 1978-08-15 Unitika Ltd Antistatic synthetic polymer composition
JPS5624143A (en) * 1979-08-04 1981-03-07 Mitsubishi Paper Mills Ltd Production of melt extrudate film
JPS599802A (ja) * 1982-07-07 1984-01-19 松下電器産業株式会社 電導性組成物の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5392854A (en) * 1977-01-26 1978-08-15 Unitika Ltd Antistatic synthetic polymer composition
JPS5624143A (en) * 1979-08-04 1981-03-07 Mitsubishi Paper Mills Ltd Production of melt extrudate film
JPS599802A (ja) * 1982-07-07 1984-01-19 松下電器産業株式会社 電導性組成物の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169042A (ja) * 1989-11-28 1991-07-22 Nec Corp 半導体素子用チップトレー
JPH0429992U (ja) * 1990-07-06 1992-03-10
US6532142B1 (en) * 1996-05-09 2003-03-11 Masaaki Imano Electrification preventing implement and electrification preventing method
EP1339097A2 (en) * 1999-04-20 2003-08-27 Shin-Etsu Polymer Co., Ltd. Wafer container box
EP1339097A3 (en) * 1999-04-20 2004-04-28 Shin-Etsu Polymer Co., Ltd. Wafer container box
WO2024095441A1 (ja) * 2022-11-04 2024-05-10 キオクシア株式会社 半導体ウエハ搬送容器及びその製造方法
CN118408974A (zh) * 2024-07-01 2024-07-30 江苏丰树新材料科技股份有限公司 防静电pvc地板抗静电剂分布检测装置

Also Published As

Publication number Publication date
JP2534891B2 (ja) 1996-09-18

Similar Documents

Publication Publication Date Title
JPH01113466A (ja) 半導体デバイス用チップトレイ及びコンテナ
EP2537780B1 (en) Substrate storing container
CN106395736B (zh) 转置头阵列与微元件的转移方法
JP4927554B2 (ja) 基板コンテナおよび基板コンテナを製造する方法
EP0212890A2 (en) Preparation of fragile sheet-like devices, such as lead frames
DE102004025867A1 (de) Bei Raumtemperatur vulkanisierbare (RTV), wärmeleitfähige Silikonkautschukzusammensetzung
EP3447797B1 (en) Electronic device packaging with galvanic isolation
US7347329B2 (en) Substrate carrier
JPS5957500A (ja) 静電感応性電子部品用透明容器
JP2014067744A (ja) 搬送装置及び処理装置
JP3184932U (ja) 静電防止の基板収納容器
TWM500982U (zh) 基板收納容器
CN110783316A (zh) 具磁性屏蔽的装置及其制造方法
KR20050050122A (ko) 장치 처리 시스템을 위한 고온, 고강도, 착색가능한 물질
WO2013108947A1 (ko) 세라믹 방열 구조의 회로 보호용 소자 및 이의 제조방법
US9773926B2 (en) Optical sensor device
US3728469A (en) Cavity structure
KR20190135486A (ko) 분말 혼합물
TWI333924B (en) Substrate container,method of dissipating static electricity therefrom, and method of making the same
EP0293120A2 (en) Packaging of electrical components
WO2020183511A1 (ja) 基板収容容器
JPH01268041A (ja) ウェハキャリア
JP2833939B2 (ja) 降下塵測定用台座
DE10054161C2 (de) Verpackung für Halbleiterscheiben und Verfahren zu ihrer Herstellung
JPH02188954A (ja) 半導体集積回路装置