JPH01101474A - 情報処理制御装置および該装置内の電気負荷を試験する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の分野 本発明は、情報処理制御装置および該装置内の電気負荷
の状態を試゛験する方法に関するものである。

（２）従来の技術 自動車両電気システムにおけ２−前記装置の一例として
、１９８６年に発行された「ＧＥｃ　ＲＦｉ−ＶＩＥＷ
Ｊ　第２　巻、Ｍ　１号ｏ３２〜３６頁ＶＣｍｌ［れた
Ｗ、　Ｒ，Ｂｅｔｌｓ著「Ｍｕｌｔｉｐｌｅｘｉｎｇ’
ｆｏｒ　ｔｈｅａｕｔｏｍｏｔｉｖｅ　１ｎｄｕｓｔｒ
ｙ　（自動車産業用の多重通信化方式）」と題する論文
が挙げられる。

ｌＡ付図ｍノｌＫ　１図ハ、前記ＧＥｃ　ＲＥＶＩＥＷ
の３４頁に図示された図面に対応する全体の概略図であ
る。

前記第１図には、情報機能をもつ中央の土製Ｒ１０と情
報機能を持たない局部従属装置２０と”を備えた星形布
線装置が図示されている。バッテリー＋Ｖからの電力は
、前記主装置１０と、およびヒユーズ３０を介して前記
従属装置２０とに供給される。前記主装置１０と各従属
装置２０とは低電流の信号回線４０で接続されている。

前記従属装置２０には電気スイッチ、感知器、および高
電流の負荷（第１図には図示せず）が接続されておシ、
それらの相互作用はタイムスロット割当て多重通信方式
によって前記主装置１０から制御される。

前記ＧＥＣＲＦｌｉＶＩＥＷの論文によれば、各信号回
線（リンク゛）にはクロック線とデータ（信号）線とが
ある。前記クロック線はクロックパルス□のバーストを
送信するが、該バーストは、１バ一スト当シ通常８個ま
たは１６個のクロックパルスから成シ、前記データ線に
対するタイムスロットを形成する。従って各従属装置は
、１６個のタイムスロットに対して１６個のインタフェ
ース（チャンネル）を供給し、よって各゛タイムスロッ
ト中、例えば主装置から従属装置へ送られ、ランプまた
はモータなどの負荷を作動する命令信号や、感知器の状
態を表示する従属装置から主装置への信号などの単一の
ディジタルデータビット、またはアナログレベルが前記
データ線を介して主装置および従属装置間で転送される
。前記論文の３６頁には、バッテリから供給される電流
を監視することによって各負荷の状態を個々に試験する
ことができると記載されているが、このことは、各負荷
を検査する専用の従属チャンネルを別個に必要とするこ
とを意味する。これは、前記論文の３５頁に図示され九
従属装置のブロック図からも確認される。

該ブロック図には、出力ブロックを介して負荷と接続す
るチャンネルグループと、および診断ブロックを介して
別個のチャンネルグループと接続する前記負荷とが図示
されている。

上記のように各従属装置に所定数のチャンネルを備え九
装置に対して、更には一つ以上の負荷を接続しなければ
ならない各従属装置に対して、前記各負荷に別個の試験
チャンネールを設けることは、前記従属装置に接続でき
る負荷数ばかシでなく、スイッチや感知器の数まで制限
されるという不都合を生ずる。

（３）発明の概要 本発明の目的は、前記欠点を克服した、少なくと本負荷
の開回路検出と、更には負荷の短絡回路検出も行なう情
報処理制御装置と、および該情報処理制御装置内の前記
電気負荷の状態を試験する方法とを提供することにある
。

本発明によれば、下記の情報処理制御装置が提供される
。すなわち、（イ）局部装置内に取り付けられ、個々の
負荷に対する各高電流を制御する少なくとも一つの電力
スイッチと、（ロ）前記局部装置と遠隔の情報処理装置
との間に取り付けられる低電流の信号回線と、ｅ９前記
局部装置内に取り付けられ、前記各電力スイッチの制御
電極と夫々接続する少なくとも一つのコンデンサと、に
）前記局部装置内に取り付けられ、連続するフレーム周
期内の前記各電力スイッチに′割当てられ九個々のタイ
ムスロット生前記各コンデンサを前記信号回線に接続す
る手段と、（ホ）前記情報処理装置内に取り付けられ、
前記割当てられた各タイムスロット中に第１または第２
の駆動電圧を夫々印加し、前記各負荷が正常な状態にあ
ると連続するフレーム周期の間前記各電力スイッチを連
続してオンまたはオフ状態に維持する前記各コンデンサ
を前記各電力スイッチを夫々オンまたはオフにするのに
十分な高電圧値、または低電圧値に充電、または放電す
る駆動電圧手段と、（へ）前記局部装置内に取り付けら
れ、前記各コンデンサが前記第２の駆動電圧で前記低電
圧値まで放電された後前記各負荷が一回路状態になり、
シかもその間前記駆動電圧手段から前記各コンデンサに
何らの駆動電圧も印加され々かった場合にのみ、前記各
コンデンサを中間電圧値まで充電するのに有効な充電手
段と、および（ト）前記情報処理装置内に取り付けられ
、前記各負荷が一回路状態にある時に前記各コンデ／す
が前記中間電圧値になると前記選択された各割当てタイ
ムスロット内のある時間に前記各コンデンサの状態を検
出し、よって前記各負荷が一回路状態にあるかどうかを
検出するように作動可能な検出手段とを備えた情報処理
制御装置が提供される。

前記情報処理制御装置は、自動車両電気装置内に備える
ことができる。

前記項目（へ）に記載の充電手段には、各コンデンサと
個々の負荷との間に接続される個々のツェナダイオード
であって、前記第１の駆動電圧と、前記中間電圧の電源
と、および該中間電圧電源ならびに各負荷間に接続され
た個々のレジスタとＫよって充電されると前記各コンデ
ンサを前記高電圧値に制限し、前記各コンデンサが前記
第２の駆動電圧で前記低電圧値まで放電され、その間何
らの駆動電圧も前記駆動電圧手段から各コンデンサに印
加されなかった場合、前記各負荷が正常な状態にあれば
前記各負荷を介して前記各レジスタから低電流が流れ、
前記コンデンサが前記低電圧値のままとなるが、°前記
各負荷が一回路状態にあれば前記個々のツェナダイオー
ドを介して順方向に流れる前記各レジスタからの低電流
により各コンデンサが前記中間電圧値まで充電されるよ
うにする前記個々のツェナダイオードを設けてもよい。

前記ツェナダイオードは、常に各電力スイッチを保護す
る丸めに備えられ、よって前記充電手段をこのように設
け、従属装置と接続する全ての負荷を開回路試験するた
め前記局部装置が必要とする唯一の追加回路は、前記中
間電圧の単一の電源と各負荷に対するレジスタだけであ
ることが判る。

前記情報処理装置内の検出手段はア゛ナログ／ディジタ
ル変換器とマイクロプロセッサとによって構成されてい
るが、前記再装置は、常に情報処理制御装置の局部装置
に取り付けられた感知器の状態を検出するように備えら
れておシ、よって前記情報処理制御装置においては前記
開回路試験機能に適した前記マイクロプロセッサのプロ
グラミングだけを追加すればよい。

本発明による情報処理制御装置では、前記選択されたタ
イムスロットを含むフレーム周期に先立つフレーム周期
内の前記割当てられた各タイムスロットの最後に前記コ
ンデン・すが前記低電圧値になるようにする九め第２の
駆動電圧が印加されるが、その場合前記検出手段は前記
選択され光タイムスロットの初めに作動され、各負荷が
一回路状態にあるかどうかを検出する。

このスイッチオフされた場合の負荷の一回路状態を試験
する手段は、特に、モータのような使用中規則的に切換
えられる負荷に適用される。

本発明による情報処理制御装置は、更に、チ各電力スイ
ッチと個々のコンデンサとに接続し、前記各負荷が正常
な状態にある場合は非導通状態にあり、各負荷が短絡回
路状態にあって各電力スイッチがオン状態にある場合は
導通状態に表る個々の電力スイッチ保護手段であって数
個々の電力スイッチ保護手段が導通状態になるとそれを
介して前記各コンデンサが前記低電圧値まで放電すると
共に前記各電力スイッチがオフになるようにする前記側
々の電力スイッチ保護手段を備えていてもよい。この場
合、前記検出手段は、各負荷が短絡回路状態になり、各
コンデンサが前記低電圧値になると、前記選択された個
々の割当てタイムスロット内のある時間に名コンデンサ
の状態を検出し、よって名負荷が短絡回路状態にあるか
どうかを検出するように作動してもよい。

本発明による情報処理制御装置においては、前記保護手
段は常に各電力スイッチを保護するよう−に備見られて
おシ、よって前記局部装置は各負荷の短絡回路を試験す
る追加の回路を何ら必要としないことが判る。前記情報
処理装置内の検出手段は、アナログ／ディジタル変換器
とマイクロプロセッサとから成シ、常に前記情報処理制
御装置の局部装置に取り付けられた感知器の状態を検出
するように備えられておシ、よって前記情報処理制御装
置においては、前記短絡回路試験機能に適した前記マイ
クロプロセッサのプログラミングだけを追加すればよい
。

前記電力スイッチ保護手段には、温度により前記電力ス
イッチに接続される半導体スイッチであって、電力スイ
ッチで発生された熱に反応し、所定の温度以上になると
導通状態になる前記半導体スイッチを設けてもよい。前
記半導体スイッチはサイリスタでもよい。

前記電力スイッチ保護手段は、該保護手段と前記負荷と
を介してコンデンサが放電されるように接続することも
できる。

トライアックおよびサイリスタの故障モードとしては、
ある温度以上になると前記トライアックおよびサイリス
タがオン状態になることが周知であるが、ヨーロツ゛パ
公開特許公報第２０８９７０　Ａ号には、この特性を利
用してトランジスタのゲートおよびソース電極に前記サ
イリスタの二つの主要電極を接続し、温度によりサイリ
スタをトランジスタに接続することによって酸化金属半
導体電界効果（ＭＯＳＦＥＴ）　トランジスタに対する
温度保護を行なう方法が開示されている。前記サイリス
タは、ＭＯＳＦＥＴに対する臨界温度（１３０℃〜１８
０℃）に達する前にオンになるように設計されている。

しかしながら、トランジスタを受動的に保護する前記公
開公報は、遠隔制御装置の局部装置内のコンデンサにサ
−イ、リスクを接続し、前記コンデンサの状態によって
トランジスタが制御され、該トランジスタと接続する負
荷の状１１に関する情報が読み戻されるようになるとは
一切明記していない。

本発明による情報処理制御装置内の負荷の一回路状態を
試験しなければならないが、負荷のスイッチが入ってい
るような場合、すなわち連続するフレーム周期の間連続
してオン状態にある負荷に電力スイッチが接続され光ま
まになっている場合は、割当てられたタイムスロット中
に一時的にコンデンサを放電することによって、。

前記試験を行なうことができる。

従って、本発明により、前記選択されたタイムスロット
の第１のセグメントでは前記低電圧値まで各コンデンサ
を放電するのに十分な期間第２の駆動電圧が印加され、
次いで前記選択されたタイムスロットの第２のセグメン
トでは各コンデンサが前記中間電圧値に達するのに十分
な期間、駆動電圧手段から各コンデンサに対し何らの駆
動電圧も印加されず、次いで前記選択された第３のセグ
メントでは各コンデンサを夫々、前記高電圧値、または
低電圧値まで充電、または放電す゛るのに十分な期間第
１、または第２の駆動電圧が印加される前記情報処理制
御装置が提供される。前記第３のセグメントにおけ゛る
コンデンサの放電の可能性が記載されているが、これは
、前記三つのセグメントから成る選択されたタイムスロ
ットが、負荷のスイッチが入っている間に前記負荷の開
回路試験を行なえるように与えられるが、−度、三つの
セグメントがそのように与えられると負荷のスイッチが
切れている間も前記負荷の開回路試験に利用できるため
である。

上記の如く三つのセグメントから成る選択されたタイム
スロットが与えられ、スイッチが入っている間に負荷の
開回路試験を行なうことができた場合、既に述べたよう
な電力スイッチ保護手段が設けられていれば、前記三セ
グメントから成るタイムスロット中の適当な時間に負荷
の短絡状態も試験することができる。

開回路負荷試験を行なう頻度数は、短絡回路負荷試験も
行なう場合゛はその頻度数と共に、特定の要件に適合す
るように選択することができる。また前記二゛種類の試
験に異なる周期を必要としてもよい。

従って、本発明による情報処理制御装置で開回路試験お
よび短絡回路試験の両試験を行なう場合、前記検出手段
は、個々の選択された第１の複数のフレーム周期の間隔
で前記各選択されたフレーム周期に各負荷が一回路状態
にあるかどうかを検出すると共に、個々の選択された第
２の複数のフレーム周期の間隔で個々の選択された別の
フレーム周期に前記各負荷が短絡回路状態にあるかどう
かを検出するように作動してもよい。

本発明によって、開回路負荷試験を行なう上記情報処理
制御手段のいずれか一つに含まれる個゛々の負荷を試験
する方法も提供されるが、その場合前記方法は前記駆動
電圧手段が前記情報処理装置と接続する試験装置の制御
を受けて作動される段階と、前記各タイムスロットが選
択され、前記検出手段は前記試験装置の制御を受けて作
動される段階と、かつ各負荷が一回路状態にあるかどう
かを前記試験装置がレジスタする段階とから成る。前記
゛情報処理制御装置が上記のような短絡回路試験も行ガ
う場合、前記試験装置は各負荷が短絡状態にあるかどう
かもレジスタする。

本発明によれば、開回路試験を行なう上記情報処理制御
装置のいずれか一つに使用される局部装置も提供される
が、該局部装置には前記各電力スイッチと、前記各コン
デンサと、前記各コンデンサを信号回線に接続する前記
手段と、および前記充電手段とが設けである。

また、本発明によれば前記情報処理制御装置内の局部装
置を組立てる前に該局部装置内の前記各電力スイッチに
接続された前記各負荷を試験する方法も更に提供される
が、この場合前記方法は、前記低電流の信号回線が前記
局部装置と試験装置との間に設けられる段階と、前記駆
動電圧手段が前記試験装置で再生され、該試験装置の制
御を受けて作動さ゛れる段階と、前記検出手段が前記試
験装置で再生され、前記各タイムスロットが選択されて
前記検出手段が前記試験装置の制御を受けて作動式れる
段階と、かつ前記試験装置が前記各負荷が一回路状態に
あるかどうかをレジスタする段階とから成る。

前記情報処理制御装置が上記短絡回路試験も行なう場合
は、本発明による局部装置に前記各電力スイッチ保護手
段も備えられると共に、上記試験方法において前記試験
装置は各負荷が短絡回路状態にあるかどうかもレジスタ
する。

次に、添付の図面を参照しながら本発明を更に詳しく説
明する。

（４）実施例 第２図について説明する。゛主装置１０には、自動車両
電気装置内の１２ボルトのバッテリ＋Ｖから給電される
５ボルトと３０ボルトの電源１１．１２が設けである。

前記電源１１．１２は、前記主装置１０内のマイクロプ
ロセッサ１３と該マイクロプロセッサに接続されたカス
タム装置１４とに与えられる。従属装置２０に対する低
電流の各信号回線４０には、クロックパルスＩ！４１と
信号線４２とが設けである。前記線４１のクロックパル
スは３０ボルトの振幅を有し、前記自動車両電気装置に
おけるタイムスロット割当て多重通信方式のタイミング
を制御する。

各タイムスロット内で、各信号線４２と接続するカスタ
ム装置１４内の駆動電圧手段１５は、常に前記信号線４
２に第１の駆動電圧または第２の駆動電圧を印加するか
、または何らの駆動電圧も印加しない。前記駆動電圧手
段１５は、三つの位ｆｉＡ、Ｂ、Ｃを有するスイッチと
してその概略が図示されているトリステート駆動電圧回
路である。前記第１の駆動電圧はプルアップレジスタＲ
１を介して３０ボルトの定電圧を印加する位置Ｃに対応
し、第２の駆動電圧は零ボルトの電圧を印加する位置人
に対応するが、位置Ｂに対応する、印加された高インピ
ーダンスからはいかなる駆動電圧も印加されない。

各従属装置２０（第２図にはそのうちの一つが図示され
ている）は、線４１のクロックパルスから３０ボルトの
電源２１を得る。デマルチプレクサ２２は、前記線４１
のクロックパルスに応答するタイミング回路２３を有し
、そこからスイッチ２４が作動され、対応するチャンネ
ルを介し適当な割当タイムスロットに信号線４２の低電
流の信号回線が接続される。各従属装置２０には、例え
ば１６個のチャンネルを接続できるが、第２図にはその
うちの４個のチャンネルが図示されている。

また同第２図から、前記従属装置２０内のチャンネルの
一つに可変抵抗感知器５０が布線されているのが判る。

適当な割当てタイムスロット中に、前記感知器５０が信
号線４２で接続され、同じタイムスロット中に主装置１
０の駆動電圧回路１５が条件Ｃで接続された場合、信号
線４２の電圧は前記感知器５０の抵抗により該感知器５
０からの入力信号となシ、この入力信号は、主装置１０
のアナログ／ディジタル変換器１６を介して認識される
。

前記従属装置２０内の別のチャンネルには電気スイッチ
６０が布線さ、れている。適当な割当てタイムスロット
中に前記スイッチ６０が信号線４２で接続され、主装置
１０内の駆動電圧回路１５が条件Ｃで接続された場合、
スイッチ６０の二端子間の抵抗による信号線４２の電圧
は、スイッチ６０からの２進入力信号として主装置１０
内のアナログ／ディジタル変換器１６により認識される
。

従Ｉ！！装置２０内の別の二つのチャンネルは、前記従
属装置内で個々の出力回路２５またけ２６に夫々接続さ
れている。適当な割当てタイムスロット中の前記駆動電
圧回路１５の状態によって、出力信号が発生され、信号
線４２を介して前記個々の出力回路２５または２６に印
加され、従属装置２０に布線され九ランプなどの各負荷
７０または７１にバッテリ＋Ｖからヒユーズ３０を介し
て送られる高電流を制御する。

主装置１０内のマイクロプロセッサ１３は、従属装置２
０のいずれか一つに接続された特定の負荷７０．７１に
対する高電流を制御する前記信号線４２の出力信号が特
定のスイッチ６０からの入力信号に応答するようにする
。この場合、前記スイッチ６０は前記負荷７０．７１と
関連するようになっておシ、前記従属装置２０のいずれ
か一つと接続する。

例えば信号線４２を介してスイッチ６０または出力回路
２５もしくは２６に印加される前記信号リンク内の低電
流は、５ｍＡ以下でらる。前記スイッチ６０の動作に応
じて制御される負荷（例えば負荷７０）を通る高電流は
、例えば１ｏＡまでとする。

再び出力回路２５を参照する。前記負荷７０が正常な状
態にある場合、バッチＩＪ　＋　Ｖから負荷７０への高
電流の通過は電力ＭＯ８ＦＥＴ　トランジスタ形式の電
力スイッチＴＲ，のオン状態またはオフ状態で制御され
るが、前記電力スイッチＴＨには、前記バッテリ＋Ｖと
接続するドレイン電極りと前記負荷７０と接続するソー
ス電極Ｓとがある。前記電力スイッチＴＲの制声電極Ｇ
にはコンデンサＣＴが接続されている。前記デマルチプ
レクサ２２は６、連続するフレーム周期内の電力スイッ
チＴＲに割当てられたタイムスロット中（例えば１００
μｓの間に）例えば１００Ｈｚで前記コンデンサＣＴを
信号線４２に接続する。前記電力スイッチＴＲに割当て
られた各タイムスロット中に、前記駆動電圧回路１５は
第１の駆動電圧（位置Ｃ）、または第２の駆動電圧（位
置Ａ）を印加し、電力スイッチＴＲを夫夫オンまたはオ
フするのに十分な高電圧値、または低電圧値まで前記コ
ンデンサＣＴを夫々充電、または放電する。前記コンデ
ンサＣＴＯ高電圧値は約２０ボルトであるが、これは、
約１２ボルトのバッテリ＋Ｖ電圧とコンデンサＣＴなら
びに負荷７０間に接続され九ツェナダイオード２とによ
って決定され、その電圧を約８ボルトに制限するととＫ
よってＭＯ８ＦＥＴ電力スイッチＴＲが保護される。コ
ンデンサＣＴの低電圧値は実質的には零ポルトである。

この装置は、その漏洩が十分に僅かなものとなるように
構成されているので、負荷７０が正常な状態にある場合
、コンデンサＣＴは、連続するフレーム周期の間連続し
て前記電力スイッチＴＲをオンまたはオフ状態に維持す
る。負荷７１と接続する出力回路２６は、出力回路２５
と同じものである。

低電力のＭＯ８ＦＥＴ　）ランジスタＴＲ１は前記バッ
テリ＋ｖと直接接続する従属装置２０内に設けられてお
り、レジスタＲ＋２を介して負荷７０と接続している。

前記トランジスタＴＲ１は、電源２１からの＋３０Ｖの
電圧とツェナダイオードｚ１とＫよって連続してオン状
態に保たれ、バッテリ電圧源＋Ｖを提供するが、該電圧
源は約１２ボルトでコンデンサＣＴＯ高電圧値と低電圧
値の中間値になる。前記レジスタＢ２は、そこからの電
流が信号線４２によって送られた電流と同程度の低い値
を有するように選択される。

トランジスタＴＲ１と負荷７１との間にはレジスタＲ２
と同じ値を有する別のレジスタＲ３が接続されている。

負荷７０が正常な状態にある場合、レジスタＲ２からの
低電流が負荷７０を介して連続的に流れるが、この低電
流は負荷７０を作動するには不十分である。コンデンサ
ＣＴが駆動電圧回路１５によりその低電圧値まで放電さ
れた後、しかもコンデンサＣＴが連続するフレーム周期
の間信号線４２から遮断されている間に、レジスタＲ２
からの低電流はトランジスタＴＢ、のソースＳに流れる
と共に、ツェナダイオード２を介してはトランジスタＴ
ＲのゲートＧに送られ、ソースＳがゲートＧよシ高レベ
ルになると、それによってトランジスタＴＲがオフ状態
に保たれるようになっている。この時間の間前記負荷７
０が正常な状態にあれば、レジスタＲ２はトランジスタ
ＴＨのソースＳを零近くにまでプルするほど十分高レベ
ルになり、コンデンサＣＴが低電圧値（実質的にははｔ
！零電圧）にとどまるようにする。しかしながら、この
時間の間前記負荷７０が一回路状態にある場合は、ツェ
ナダイオード２を介して順方向に流れるレジスタＲ２か
らの低電流によりコンデンサＣＴが充電される。トラン
ジスタＴＨのソースＳが該ソース８とビレ４フ０間の真
性ダイオードによって１２ボルトよシやや高い電圧値に
保持されている場合、コンデンサＣＴは１２ボルトの中
間電圧値まで充電する。従って、トランジスタＴＲ１な
らびにツェナダイオードｚ１と、゛レジスタＲ２ならび
に１（＋３と、および前記出力回路２５ならびに２６の
各ツェナダイオード２とによって、名コンデンサＣＴが
駆動電圧手段１５からの第２の駆動電圧（位置Ａ）Ｋよ
シ低電圧値まで放電された後各負荷７０，７１が一回路
状態にあり、シかもその間前記駆動電圧手段１５から個
々のコンデンサＣＴには何らの駆動電圧も印加されなか
つた場合にのみ、各出力回路のコンデンサＣＴを１２ボ
ルトの中間電圧値にまで充電するのに有効な充電手段が
構成される。

前記主装置１０内のアナログ／ディジタル変換器１６と
マイクロプロセッサ１３とは、各負荷７０．７１が一回
路状態にある場合、各コンデンサＣＴが１２ボルトの中
間電圧値になっ念時に前記出力回路２５．２６の各コン
デンサＣＴの状態を検出し、よって前記各負荷７０．７
１が一回路状態にあるかどうかを検出するように作動可
能な検出手段を提供する。この検出については、後で第
３図を参照しながら更に詳しく説明する。

各出力回路２５．２６においては、サイリスタＴＨがそ
の二つの主要電極を電力スイッチＴＲのゲート電極Ｇな
らびにソース電極Ｓ間に接続して取）付けられる。従っ
て前記サイリ゛スタＴＨは、コンデンサＣＴと電力スイ
ッチＴＲとに接続されると共に１コンデンサＣＴおよび
負荷７０．７１間にも接続される。前記サイリスタＴＨ
は、温度によりＭ０８ＦＥＴ電力スイッチＴＢ。

にも接続され、ｔカスインチＴＲに対する保護手段を提
供する。従って、各負荷７０．７１が正常な状態にある
場合、サイリスタは非導通状態にある。しかしながら、
前記負荷が短絡回路状態にあって、前記電力スイッチが
オン状態にある場合、サイリスタＴＨは電力スイッチＴ
Ｒ，で発生された熱に反応し、所定の温度を超えると導
通状態になり、前記電力スイッチＴＲがオフになるよう
にする。前記サイリスタは、例えば１５０℃でオンにな
るように設計してもよい。以上説明したよりな本発明に
よる装置では、電力スイッチＴＲがターンオンされ、連
続的にオン状態が保たれるが、コンデンサＣＴは、負荷
７０．７１が正常な状態にある場合その高電圧値で充電
される。前記サイリスタＴＨがオンになると、コンデン
サＣＴは前記サイリスタＴＨおよび負荷７０．７１を介
してその低電圧値（零ボルト）まで放電する。サイリス
タＴＨがそのターンオン温度を越えている限シ、駆動電
圧回路１５からコンデンサＣＴへ第１の駆動電圧（条件
Ｃ）が印加されても前記コンデンサＣＴは充電されず、
電力スイッチＴＲはオフにされたままである。

前記構成は、下記の如く改変することができる。すなわ
ち、前記サイリスタＴＨをコンデンサＣＴ　Ｋｉ：ｆｆ
　Ｌ、サイリスタＴＨが導通状態になると、コンデンサ
ＣＴが負荷７０　、７１を介さずに、サイリスタＴＨを
介して直接アースに放電するようにしてもよい。前記サ
イリスタの代わ＃）ＩＣ１適当なターンオン温度を有す
るトライアックトランジスタ、またはバイポーラトラン
ジスタなどのような別の半導体スイッチを利用してもよ
い。前記電力スイッチ保護手段は、ターンオン温度によ
らず、適当な回路で構成し、電力スイッチが過負荷され
ると前記保護手段が導通状態にな）、電力スイッチＴＲ
をオフにしてコンデンサＣ’ｌ’に対し放電路を提供す
るようにしてもよい。

前記サイリスタＴＨ，または他の電力スイッチ保護手段
の前記コンデンサＣＴへの影響により、主装置内の検出
手段は、各負荷７０．７１が（第３図に関連してあとで
説明するように）短絡回路状態にあるかどうかを検出で
きるように々る。

次に、第３図の説明をする。タイミング図＜１１）には
、従属装置２０と接続する線４１のクロックパルスであ
って、３０ポルトの振幅を有する前記クロックパルスが
示しである。１６個のクロックパルスから成るバースト
によって１００μｓの時間幅を有するタイムスロット１
，２・・・１６が形成されているが、該タイムスロット
は、夫夫、１’００μｓだけ離れてお９、その名タイム
スロット中に、第２図に示すデマルチプレクサ２２内の
スイッチ２４の一つが対応するチャンネルを介して信号
線４２と接続する。１６個のクロックパルスから成る各
パース）　ｔｆ、１０ｍｓの時間幅を有する連続するフ
レーム周期が始まると、発生される。タイムスロット２
が第２図に図示の出力回路２５に割当てられ九場合、前
記タイミング図中）は、三つの連続するフレーム周期Ｆ
１．Ｆ２．Ｆ３の各タイムスロット２の間に第２の駆動
電圧（条件Ａ）が線４２に印加されることによって、出
力回路２５内の電力スイッチＴＲが前記フレーム周期Ｆ
１．Ｆ２．Ｆ３の開駆動電圧回路１５により連続してオ
フにされるような状況を示している。タイミング図（Ｃ
Ｊの実線は、タイミング図（−に図示の如く印加され九
駆動電圧の結果を示しておシ、負荷７０が正常な状態に
ある場合、出力回路２５のコンデンサＣＴは連続して零
ボルトの低電圧状態になる。タイミング図（Ｃ）の点線
は、タイムスロット２以後のフレーム周期Ｆ１内の時間
ｔ１に負荷７０が一回路状態になり九場合の前記コンデ
ンサＣＴの状態を示している。この場合、コンデンサＣ
Ｔは、１２Ｖの中間電圧まで充電し、フレーム周期Ｐ２
のタイムスロット２が始まるまでそのままの状態を保ち
、前記タイムスロットが始まると、第２の駆動電圧（条
件人）により零ボルトまで放−電される。コンデンサＣ
Ｔがクレーム周期Ｆ２のタイムスロット２の終わ９に線
４２から遮断されると、前記コンデンサＣＴは再び１２
Ｖの中間電圧まで充電され、フレーム周期３のタイムス
ロット２が始まるまでそのままの状態を保つ。

次いで前記コンデンサはフレーム周期Ｆ２と同じ態様で
放電し、かつ充電する。マイクロプロセッサ１３の制御
により前記アナログ／ディジタル検出器１６がフレーム
周期Ｆ２のタイムスロット２の初め（時間ｔ２）に出力
回路ｊ５内のコンデンサＣＴの状態を検出するように作
動されると、それによって負荷７０が一回路状態てコン
デンサＣＴの零ボルトが検出されても負荷７０が正常な
状態にあるとは限らないが、°これは、負荷７０が短絡
回路状態にある場合もコンデンサＣＴは零ボルトでアシ
、よってレジスタＲ２からの電流も負荷７０を流れるた
めであることか判る。

第２の駆動電圧（条件Ａ）が印加されることによって、
コンデンサＣＴが前のフレーム周期Ｆ１のタイムスロッ
ト２の終わりに低電圧値になり、それによってフレーム
周期Ｆ２のタイムスロット２の初めに負荷７０の一回路
状態が試験されるように前記フレーム周期Ｆ２のタイム
スロット２を選択することができる。従って、フレーム
周期Ｆ２．のタイムスロット２に示すように第２の駆動
電圧（条件Ａ）が印加されることによって、フレーム周
期Ｆ３のタイムスロット２も負荷７０の一回路状態が試
験されるように選択することができる。開回路負荷試験
を行なう頻度は、特定の要件に適合するように選択する
ことができる。例えば、１秒につき１回、すなわち１０
０フレーム周期の間隔で負荷７０の一回路状態を試験す
れば十分である。二つの負荷７０．７１を考慮して、主
装置１０内の前記検出手段は、選択された複数のフレー
ム周期の夫々の間隔で各負荷が各選択され九フレーム周
期内に一回路状態にあるかどうかを検出するように作動
することもできる。

負荷のスイッチが入っている間、すなわち連続するフレ
ーム周期間に前記出力回路２５．２６の各コンデンサＣ
Ｔが夫々の電力スイッチＴＲを連続してオンにしている
間に負荷７０また祉７１の一回路状態を試験しなければ
ならない場合は、第３図に図示のタイミング図（ψ、（
ｅ）および（ｆ）に関連してあとで説明するように個々
の電力スイッチに割当てられた、選択式れたタイムスロ
ット中に各コンデンサを一時的に放電するととによって
前記試験を行なうことができる。

タイミング図（ｄｊは、５０ボルトの振幅を有する、線
４１のクロックパルスを示している。前記ハルスハ、フ
レーム周期Ｐ２のタイムスロット２が通常の１００μｓ
の代わシに３００μｓの間第２図に図示の出力回路２５
内のコンデンサＣＴを信号線４２に接続するように延長
されている以外は、タイミング図（ａ）と同じものであ
る。タイミング図（ｅ）は、フレーム周期Ｆ１およびＦ
３のタイムスロット２の全体に渡って線４２に印加され
九第１の駆動電圧（条件Ｃ）を示している。フレーム周
期Ｆ２のタイムスロット２では、第２の駆動電圧（条件
人）が第１のｉｏｏμ＄のセグメントＳ１の間印加され
るが、該セグメントＳ１は零ボルトの低電圧値にコンデ
ンサＣＴを放電するのに十分な期間である。第２の１１
００ｐのセグメン）８２には何らの駆動電圧（条件Ｂ）
も印加されないが、前記セグメントＳ２はコンデンサＣ
Ｔが１２ボルトの中間電圧値に達するのに十分な期間で
ある。第３の１００μｓのセグメン）８３には第１の駆
動電圧（条件Ｃ）が印加されるが、前記セグメン）８３
はコンデンサＣＴを２０ボルトの高電圧値に充電するの
に十分表期間である。

タイミング図（ｆ）の実線は、タイミング図（ｅ）に図
示の如く印加された駆動電圧の結果として、負荷７０が
正常な状態にあるならば出力回路２５内のコンデンサＣ
Ｔはフレーム周期Ｆ２の延長タイムスロット２中を除き
連続して２０ボルトの高電圧状態にあることを示してい
る。前記延長タイムスロット２の第１のセグメントＳ１
で、コンデンサＣＴは零ボルトの低電圧値まで放電し、
第２のセグメン）８２の間零ポルトのままとなシ、第３
のセグメントＳ３中に２０ボルトの高電圧値まで充電す
る。

タイミング図（ｆ）の点線は、フレーム周期Ｆ１のタイ
ムスロット２以後のある時間ｔ１に負荷７０が一回路状
態になつ九場合に、前記フレーム周期Ｆ２の延長タイム
スロット２中を除き、コンデンサＣＴは連続して２０ボ
ルトの高電圧状態にあり、前記延長タイムスロット２の
第１のセグメントＳ１には零ボルトの低電圧値まで放電
することを示している。しかしながらこの場合、コンデ
ンサＣＴは第２のセグメン）８２０間に１２ボルトの中
間電圧値まで充電し、その後筒３のセグメン）８３の間
に２０ボルトの高電圧値まで充電する。従って、アナロ
グ／ディジタル検出器１６がマイクロプロセッサ１３の
制御を受けて前記フレーム周期Ｐ２の延長タイムスロッ
ト２におけるセグメントＳ２の終わシ（時間ｔ３）に出
力回路２５のコンデンサＣＴの状態を検出するように作
動されれば、それによって負荷７０が一回路状態にある
かどうかを検出することができる。

タイミング図（ｆ）のダッシュ線は、負荷７０がそれ以
前のある時間に短絡回路になつ九ため７レー・ム周期Ｆ
１のタイムスロット２以後の時間ｔ１に前記出力回路２
５内のサイリスタＴＨが導通状態になった場合、コ゛ン
デンサＣＴが零ボルトの低電圧状態まで放電され、前記
フレーム周期Ｆ２の延長タイムスロット２０間中低電圧
状態のままとなシ、前記サイリスタＴＨが一時的にその
非導通状態に戻る時までそのままの状態でいることを示
している。従って、主装置１０の検出手段が作動され、
フレーム周期Ｆ２のタイムスロット２におけるセグメン
ト８１の初め（時間ｔ２）に出力回路２５のコンデンサ
ＣＴの状態を検出し、それによって負荷７０が短絡回路
状態にあるかどうかが検出される。主装置内のマイクロ
プロセッサ１３は、第１の駆動電圧（条件Ｃ）が前のフ
レーム周期Ｐ１中のタイムスロット２に印加された場合
にのみ、負荷７０の短絡回路状態を試験するようにフレ
ーム周期Ｆ２のタイムスロット２を選択すべくプログラ
ムされている。この場合、コンデンサＣＴは、負荷７０
が短絡回路状態にある時だけ時間ｔ２　−に零ボルトに
なる。短絡回路負荷検出において、フレーム周期Ｆ２の
タイムスロット２に印加される駆動電圧は重要でなく、
三つのセグメントも不要であることが判る。特に、第１
の駆動電圧（条件Ｃ）が印加される通常の長さ（１００
μｓ）のタイムスロットは、そのタイムスロット中前記
検出手段が常時作動されているため短絡回路負荷検出を
選択することができる。しかしながら、印加電圧条件Ａ
、ＢならびＫＣを連続して有する三つのセグメントから
なるタイムスロットが負荷７０のスイッチが入っている
間に前記負荷７０の一回路状態を試験できるように与え
られている場合、前記タイムスロットと印加電圧条件と
を短絡回路負荷状態試験にも利用できれば好都合である
。

前記負荷７０の一回路状態試験、もしくは短絡回路状態
試験、またはその双方が第３図のタイミング図（ｄ）　
、　（ｅ）および（ｆ）に関連して述べたように行なわ
れると、前記三つのセグメントから成るタイムスロット
が上記試験に利用される度に出力回路２５内の電力スイ
ッチＴＲは一時的にオフにされ、前記負荷への電流の流
れが３００μｓ以内の間遮断されるが、このことが正常
な状態の負荷に著しい影響を及ぼすことはない。すなわ
ち、ターンオフに際しランプが著しく薄暗くなつ九シ、
モータの回転が著しく遅くなったプすることはない。

第３図のタイミング図（ｄ）　、　（ｅ）および（ｆ）
に関連して述べ良ように前記開回路負荷試験を行なう頻
度数は、所望により、例えば１秒につき１回というよう
に選択することができる。

短絡回路負荷試験を行なう頻度数も、例えば１秒につき
１０回（すなわち１０フレーム周期の間隔で）というよ
うに、特定の要件に適合するように選択することができ
る。従って、負荷７０のスイッチが入っている間、選択
されたフレーム周期で（例えば１秒につき１度）一回路
状態を試験し、別の選択されたフレーム周期で（例えば
１秒につき１０度）短絡回路状態を試験してもよい。負
荷７１のスイッチが同時に入れられた場合は、選択され
喪失々のフレーム周期に一回路状態を試験し、別の選択
された夫々のフレーム周期に短絡回路状態を試験しても
よい。

上記の如く負荷７０を試験する三セグメントから成る延
長タイムスロットを利用することによって、従属装置２
０の残シのチャンネル３〜１６を信号［４２に接続する
のが２００μＳだけ遅延されるが、このことは、他のチ
ャンネルと接続する負荷、感知器またはスイッチなどの
動作に著しい影響を及はさない。また、前記＝セグメン
トからなる延長タイムスロットを負荷７１の試験に利用
した場合、それが負荷７ｏを試験したのと同じフレーム
周期であっても、他のチャンネルの動作に著しく影響を
及はさない。事実、同じ従属装置２０の１６個のチャン
ネル全部に負荷を接続し、同じフレーム周期内の三セグ
メントから成る延長タイムスロットでそれらの負荷を全
て試験することができる。これは、１６個のクロックパ
ルスから成るバーストで占められた通常の時間′５．２
　ｍｓを６．４ｍｓに延長するだけでよいことと、この
時間を１０ｍ５７レーム周期の範囲内で調整できること
とによる。

次に、第３図の前記タイミング図（ｄ）　、　（ｅ）お
よび（ｆ）を参照して上記のような三つのセグメントか
ら成るタイムスロットを使用した場合の可能な変更例に
ついていくつか説明する。

連続して印加される電圧条件Ａ、Ｂ、Ｃを有する三セグ
メントのタイムスロットが負荷７０のスイッチが入って
いる間該負荷の開回路試験ができるように与えられた場
合、印加電圧条件の改変、された前記三セグメントのタ
イムスロットをうまく利用して、前記負荷７０のスイッ
チが切られている間、すなわちフレーム周期Ｐ′１およ
びＰ３のタイムスロット２に第２の駆動電圧（条件Ａ）
が印加された時に、前記負荷７０の開回路試験が行なわ
れるようにしてもよい。

そのような改変例の一例として、第３のセグメン）８３
に第２の駆動電圧（条件人）を印加し、コンデンサＣＴ
が延長タイムスロットの終わルに放電されるようにする
方法がある。この場合、このコンデンサＣＴの状態を第
１のセグメント８１の初め（時間ｔ２）か、またはＭ２
のセグメン）８２の終わシ（時間ｔ３）かのいずれかに
検出し、前記負荷が開回路状１ｌＫ６るかどうかを検出
することができる。その他のそのような改変例としては
、三つのセグメン）　ａｔ　、８２およびＳ３の間中第
２の駆動電圧（条件Ａ）を印加する方法もあるが、この
場合は、第１のセグメント８１の彷め（時間ｔ２）Ｋ前
記負荷の開回路試験を行なうことができる。

前記三七グメントから成るタイムスロットは、前記三つ
のセグメン）８１，８２およびＳ３が全て１００μｓの
通常のタイムスロット期間を有するものとして説明され
てきた。このことは、タイミングにとって好都合であシ
、セグメントＳ１およびＳ３におけるフィルタリングさ
れた信号線の遅い応答を調整するのに必要なことではめ
るが、めまり重要なことではない。第２のセグメン）８
２は、コンデンサＣＴを１２ボルトの中間電圧まで充電
させるのに充分な時間でなければならないが、完全に１
００μＳでなくてもよい。

一般に前記三セグメントの動作は３００μＳ以下に短縮
嘔れ、通常のタイムスロット期間である１００μｓまで
短縮されることもある。

再び第２図を参照する。完全な上記情報処理制御装置が
、例えば自動車両電気システムの一部として製造され、
設置−ｇれると、局部従属装置２０と接続する品目、す
なわち感知器５０、スイッチ６０ならびに負荷７０，７
１は全て中央の主情報処理装置１０を介して試験するこ
とができる。前記車両に運転者用情報表示装置が設けで
ある場合は、マイクロプロセッサ１３０グログラム可能
な機能として前記試験機能を主装置１０内に組込んでも
よい。また、車両製造者、すなわち車両供給者が、主装
置１０に試験装置８０が接続された時に前記試験装置で
これらの試験を行なってもよい。この場合、駆動電圧回
路１５が試験装置８０の制御を受けて作動され、負荷状
態試験を行なう各タイムスロットが選択され、アナログ
／ディジタル変換器１６とマイクロプロセッサ１３とか
ら成る検出手段が前記試験装置８０の制御を受けて作動
され、次いで前記試験装置８０が各負荷の一回路状態、
または短絡回路状態を場合に応じてレジスタする。

完全な上記情報処理制御装置が製造され、設置される前
に、例えば自動車両の製造段階中に、一つの局部従属装
置２０と接続する品目、すなわち感知器５０、スイッチ
６０ならびに負荷７０．７１の夫々を前記従属装置２０
と接続する試験装置９０を利用して試験してもよい。こ
の場合、局部装置２０と試験装置９０との間には低電流
の信号リンクが備えられ、駆動電圧回路１５が前記試験
装置９０で再生されると共にその制御を受けて作動され
、検出手段も前記試験装置９０で再生され、各タイムス
ロットが負荷状態を試験するように選択されると共に前
記検出手段が前記試験装置９０の制御を受けて作動され
、次いで前記試験装置９０が各負荷の一回路状態、また
は短絡回路状態を場合に応じてレジスタする。

上記情報処理制御装置は、自動車両電気装置以外にも、
例えば洗濯機などの家庭用電気器具や加熱ならびに換気
などの工業用制御装置にも利用することができる。

【図面の簡単な説明】

第１図は、自動車両電気装置に組込まれる周知の情報処
理制御装置であって、本発明による情報処理制御装置に
も利用可能な前記周知の情報処理制御装置の全体的概略
図であシ、第２図は本発明の特徴を組込んだ前記第１図
の情報処理制御装置の詳細図であり、かつ第３図は前記
第２図の動作を示すタイミング図である。 図中、１０は主装置、１１および１２は電源、１３はマ
イクロプロセッサ、１４はカスタム装置、１５は駆動電
圧回路、１６はアナログ／ディジタル変換器、２０は従
属装置、２１は電源、２２はデマルチプレクサ、２３は
タイミング回路、２４はスイッチ、２５および２６は出
力回路、４０は信号回線、４１はクロックパルス線、４
２は信号線、５０は可変抵抗感知器、６０はスイッチ、
７０および７１は負荷、８０および９０は試験装置を夫
々示す。

Claims (1)

1. 【特許請求の範囲】 １）（イ）局部装置内に取り付けられ、個々の負荷に対
   する各高電流を制御する少なくとも一つの電力スイッチ
   と、（ロ）前記局部装置と遠隔の情報処理装置との間に
   取り付けられる低電流の信号回線と、（ハ）前記局部装
   置内に取り付けられ、前記各電力スイッチの制御電極と
   夫々接続する少なくとも一つのコンデンサと、（ニ）前
   記局部装置内に取り付けられ、連続するフレーム周期内
   の前記各電力スイッチに割当てられた個々のタイムスロ
   ット中前記各コンデンサを前記信号回線に接続する手段
   と、（ホ）前記情報処理装置内に取り付けられ、前記割
   当てられた各タイムスロット中に第１または第２の駆動
   電圧を夫々印加し、前記各負荷が正常な状態にあると連
   続するフレーム周期の間前記各電力スイッチを連続して
   オンまたはオフ状態に維持する前記各コンデンサを前記
   各電力スイッチを夫々オンまたはオフにするのに十分な
   高電圧値または低電圧値まで充電、または放電する駆動
   電圧手段と、（ヘ）前記局部装置内に取り付けられ、前
   記各コンデンサが前記第２の駆動電圧で前記低電圧値ま
   で放電された後前記各負荷が開回路状態になり、しかも
   その間前記駆動電圧手段から前記各コンデンサに何らの
   駆動電圧も印加されなかつた場合にのみ前記各コンデン
   サを中間電圧値まで充電するのに有効な充電手段と、お
   よび（ト）前記情報処理装置内に取り付けられ、前記各
   負荷が開回路状態にある時に前記各コンデンサが前記中
   間電圧値になると前記選択された各割当てタイムスロッ
   ト内のある時間に前記各コンデンサの状態を検出し、よ
   つて前記各負荷が開回路状態にあるかどうかを検出する
   ように作動可能な検出手段とを備えていることを特徴と
   する情報処理制御装置。 ２）特許請求の範囲第１項に記載の情報処理制御装置を
   備えた自動車両電気装置。 ３）特許請求の範囲第１項または第２項に記載の情報処
   理制御装置において、前記充電手段には各コンデンサと
   個々の負荷との間に接続される個々のツェナダイオード
   であつて、前記第１の駆動電圧と、前記中間電圧源と、
   および該中間電圧源ならびに前記各負荷間に接続された
   個々のレジスタとによつて充電されると前記各コンデン
   サを前記高電圧値に制限し、各コンデンサが前記第２の
   駆動電圧で前記低電圧値まで放電された後、しかもその
   間何らの駆動電圧も前記駆動電圧手段から前記各コンデ
   ンサに印加されなかつた場合、前記各負荷が正常な状態
   にあれば前記各レジスタから前記各負荷を介して低電流
   が流れ、前記コンデンサが前記低電圧値のままになるよ
   うにし、前記各負荷が一回路状態にある場合は前記各ツ
   ェナダイオードを介して順方向に流れる前記各レジスタ
   からの低電流によつて前記各コンデンサが前記中間電圧
   値まで充電されるようにする前記個々のツェナダイオー
   ドが設けてあることを特徴とする上記情報処理制御装置
   。 ４）特許請求の範囲第１項から第３項の前記いずれか一
   項に記載の情報処理制御装置において、前記第２の駆動
   電圧は前記選択されたタイムスロットを含むフレーム周
   期に先行するフレーム周期内の前記割当てられた各タイ
   ムスロットの終わりに前記コンデンサが前記低電圧値に
   なるよりにするために印加され、かつ前記検出手段は前
   記選択されたタイムスロットの初めに作動され、前記各
   負荷が開回路状態にあるかどうかを検出することを特徴
   とする上記情報処理制御装置。 ５）特許請求の範囲第１項から第４項の前記いずれか一
   項に記載の情報処理制御装置において、前記装置は（チ
   ）前記各電力スイッチと前記各コンデンサとに接続し、
   前記各負荷が正常な状態にある場合は非導通状態にあり
   、前記各負荷が短絡回路状態にあつて前記各電力スイッ
   チがオン状態にある場合は導通状態になる個々の電力ス
   イッチ保護手段であつて、該個々の電力スイッチ保護手
   段が導通状態になると、それを介して前記各コンデンサ
   が前記低電圧値まで放電すると共に前記各電力スイッチ
   がオフになるようにする前記個々の電力スイッチ保護手
   段も備えており、かつ前記検出手段は前記各負荷が短絡
   回路状態になり、前記各コンデンサが前記低電圧値にな
   ると前記選択された各割当タイムスロット中のある時間
   に前記各コンデンサの状態を検出し、よつて前記各負荷
   が短絡回路状態にあるかどうかを検出するように作動可
   能でもあることを特徴とする上記情報処理制御装置。 ６）特許請求の範囲第５項に記載の情報処理制御装置に
   おいて、前記各電力スイッチ保護手段には温度により前
   記各電力スイッチに接続される半導体スイッチであつて
   、前記各電力スイッチで発生される熱に反応し、所定の
   温度を越えると導通状態になる前記半導体スイッチが設
   けてあることを特徴とする上記情報処理制御装置。 ７）特許請求の範囲第６項に記載の情報処理制御装置に
   おいて、前記半導体スイッチはサイリスタであることを
   特徴とする上記情報処理制御装置。 ８）特許請求の範囲第５項から第７項の前記いずれか一
   項に記載の情報処理制御装置において、前記各電力スイ
   ッチ保護手段は前記各コンデンサが前記保護手段と前記
   各負荷とを介して放電するように接続されていることを
   特徴とする上記情報処理制御装置。 ９）特許請求の範囲第１項から第３項の前記いずれか一
   項に記載の情報処理制御装置において、前記選択された
   タイムスロットの第１のセグメントには前記各コンデン
   サを前記低電圧値まで放電するのに十分な期間前記第２
   の駆動電圧が印加され、次いで前記選択されたタイムス
   ロットの第２のセグメントには前記各コンデンサが前記
   中間電圧値に達するのに十分な期間何らの駆動電圧も前
   記駆動電圧手段から前記各コンデンサに印加されず、か
   つ前記選択されたタイムスロットの第３のセグメントに
   は前記各コンデンサを前記高電圧値または低電圧値まで
   充電または放電するのに十分な期間前記第１または第２
   の駆動電圧が夫々印加されることを特徴とする上記情報
   処理制御装置。 １０）特許請求の範囲第９項に記載の情報処理制御装置
   において、前記装置は（チ）各電力スイッチと前記各コ
   ンデンサとに接続し、前記各負荷が正常な状態にある場
   合は非導通状態にあり、各負荷が短絡回路状態にあつて
   前記各電力スイッチがオン状態にある場合は導通状態に
   なる個々の電力スイッチ保護手段であつて、該個々の電
   力スイッチ保護手段が導通状態になるとそれを介して前
   記各コンデンサが前記低電圧値まで放電すると共に前記
   各電力スイッチがオフになるようにする前記個々の電力
   スイッチ保護手段も備えており、かつ前記検出手段は前
   記各負荷が短絡状態になり、前記各コンデンサが前記低
   電圧値になると前記選択されたタイムスロット中のある
   時間に前記各コンデンサの状態を検出し、よつて前記各
   負荷が短絡回路状態にあるかどうかを検出するように作
   動可能でもあることを特徴とする上記情報処理制御装置
   。 １１）特許請求の範囲第１０項に記載の情報処理制御装
   置において、前記電力スイッチ保護手段には温度により
   前記各電力スイッチに接続される半導体スイッチであつ
   て、前記各電力スイッチで発生される熱に反応し、所定
   の温度を越えると導通状態になる前記半導体スイッチが
   設けてあることを特徴とする上記情報処理制御装置。 １２）特許請求の範囲第１１項に記載の情報処理制御装
   置において、前記半導体スイッチはサイリスタであるこ
   とを特徴とする上記情報処理制御装置。 １３）特許請求の範囲第１０項から第１２項の前記いず
   れか一項に記載の情報処理制御装置において、前記各電
   力スイッチ保護手段は前記各コンデンサが前記電力スイ
   ッチ保護手段と前記各負荷とを介して放電するように接
   続されていることを特徴とする上記情報処理制御装置。 １４）特許請求の範囲第１項から第４項、または第９項
   の前記いずれか一項に記載の情報処理制御装置において
   、前記検出手段は個々の選択された複数のフレーム周期
   の間隔で個々の選択されたフレーム周期に各負荷が開回
   路状態にあるかどうかを検出するよりに作動可能である
   ことを特徴とする上記情報処理制御装置。 １５）特許請求の範囲第５項から第８項、または第１０
   項から第１３項の前記いずれか一項に記載の情報処理制
   御装置において、前記検出手段は個々の選択された複数
   のフレーム周期の間隔で個々の選択されたフレーム周期
   に各負荷が短絡回路状態にあるかどうかを検出するよう
   に作動可能であることを特徴とする上記情報処理制御装
   置。 １６）特許請求の範囲第１０項から第１３項の前記いず
   れか一項に記載の情報処理制御装置において、前記検出
   手段は個々の選択された第１の複数のフレーム周期の間
   隔で個々の選択されたフレーム周期に各負荷が短絡回路
   状態にあるかどうかを検出すると共に個々の選択された
   第２の複数のフレーム周期の間隔で個々の選択された別
   のフレーム周期に前記各負荷が短絡回路状態にあるかど
   うかを検出するように作動可能であることを特徴とする
   上記情報処理制御装置。 １７）（イ）局部装置内に取り付けられ、個々の負荷に
   対する各高電流を制御する少なくとも一つの電力スイッ
   チと、（ロ）前記局部装置と遠隔の情報処理装置との間
   に取り付けられる低電流の信号回線と、（ハ）前記局部
   装置内に取り付けられ、前記各電力スイッチの制御電極
   と夫々接続する少なくとも一つのコンデンサと、（ニ）
   前記局部装置内に取り付けられ、連続するフレーム周期
   内の前記各電力スイッチに割当てられた別個のタイムス
   ロット中前記各コンデンサを前記信号回線に接続する手
   段と、（ホ）前記情報処理装置内に取り付けられ、前記
   割当てられた各タイムスロット中に第１または第２の駆
   動電圧を夫々印加し、前記各負荷が正常な状態にあると
   連続するフレーム周期の間前記各電力スイッチを連続し
   てオンまたはオフ状態に維持する前記各コンデンサを前
   記各電力スイッチを夫々オンまたはオフにするのに十分
   な高電圧値または低電圧値まで充電、または放電する駆
   動電圧手段と、（ヘ）前記局部装置内に取り付けられ、
   前記各コンデンサが前記第２の駆動電圧で前記低電圧値
   まで放電された後前記各負荷が開回路状態になり、しか
   もその間前記駆動電圧手段から前記各コンデンサに何ら
   の駆動電圧も印加されなかつた場合にのみ、前記各コン
   デンサを中間電圧値まで充電するのに有効な充電手段と
   、および（ト）前記情報処理装置内に取り付けられ、前
   記各負荷が開回路状態にある時に前記各コンデンサが前
   記中間電圧値になると前記選択された各割当てタイムス
   ロット内のある時間に前記各コンデンサの状態を検出し
   、よつて前記各負荷が開回路状態にあるかどうかを検出
   するように作動可能な検出手段とを備えた情報処理制御
   装置内の電気負荷を試験する方法において、前記方法は
   前記駆動電圧手段が前記情報処理装置と接続する試験装
   置の制御を受けて作動される段階と、前記各タイムスロ
   ットが選択され、前記検出手段が前記試験装置の制御を
   受けて作動される段階と、および前記各負荷が開回路状
   態にあるかどうかを前記試験装置がレジスタする段階と
   から成ることを特徴とする上記情報処理制御装置内の電
   気負荷を試験する方法。 １８）特許請求の範囲第５項から第８項、第１０項から
   第１３項、および第１５項または第１６項の前記いずれ
   か一項に記載の情報処理制御装置内の電気負荷を試験す
   る方法において、前記駆動電圧手段は前記情報処理装置
   と接続する試験装置の制御を受けて作動され、前記各タ
   イムスロットは選択され、前記検出手段は前記試験装置
   の制御を受けて作動され、かつ前記試験装置は前記各負
   荷が開回路状態にあるかどうかと、および前記各負荷が
   短絡回路状態にあるかどうかとをレジスタすることを特
   徴とする上記情報処理制御装置内の電気負荷を試験する
   方法。 １９）特許請求の範囲第１項から第４項、および第９項
   または第１４項の前記いずれか一項に記載の情報処理制
   御装置に使用される局部装置において、該局部装置は前
   記各電力スイッチと、前記各コンデンサと、該各コンデ
   ンサを前記信号回線に接続する前記手段と、および前記
   充電手段とを備えていることを特徴とする上記情報処理
   制御装置に使用される局部装置。 ２０）特許請求の範囲第５項から第８項、第１０項から
   第１５項、および第１５項または第１６項に記載の情報
   処理制御装置に使用される局部装置において、該局部装
   置は前記各電力スイッチと、前記各コンデンサと、前記
   各コンデンサを前記信号リンクに接続する前記手段と、
   前記充電手段と、および前記各電力スイッチ保護手段と
   を備えていることを特徴とする上記情報処理制御装置に
   使用される局部装置。 ２１）特許請求の範囲第１９項に記載の情報処理制御装
   置に使用される局部装置を組立てる前に該局部装置内の
   各電力スイッチと接続する各負荷を試験する方法におい
   て、前記方法は前記低電流の信号回線が前記局部装置と
   試験装置との間に設けられる段階と、前記駆動電圧手段
   は前記試験装置で再生され、該試験装置の制御を受けて
   作動される段階と、前記検出手段が前記試験装置で再生
   され、前記各タイムスロットが選択されて前記検出手段
   が前記試験装置の制御を受けて作動される段階と、およ
   び前記各負荷が開回路状態にあるかどうかを前記試験装
   置がレジスタする段階とから成ることを特徴とする上記
   情報処理制御装置に使用される局部装置を組立てる前に
   該局部装置内の各電力スイッチと接続する各負荷を試験
   する方法。 ２２）特許請求の範囲第２０項に記載の情報処理制御装
   置に使用される局部装置を組立てる前に該局部装置内の
   前記電力スイッチと接続する前記各負荷を試験する方法
   において、前記方法は前記低電流の信号リンクが前記局
   部装置と試験装置との間に設けられる段階と、前記駆動
   電圧手段が前記試験装置で再生され、該試験装置の制御
   を受けて作動される段階と、前記検出手段が前記試験装
   置で再生され、前記各タイムスロツトが選択されて前記
   検出手段が前記試験装置の制御を受けて作動される段階
   と、および前記試験装置が前記各負荷が開回路状態にあ
   るかどうかをレジスタすると共に前記各負荷が短絡回路
   状態にあるかどうかもレジスタする段階とから成ること
   を特徴とする上記情報処理制御装置に使用される局部装
   置を組立てる前に該局部装置内の電力スイッチと接続す
   る各負荷を試験する方法。