JP7852145B2 - 遅延キャリブレーション装置及び遅延キャリブレーション方法 - Google Patents

遅延キャリブレーション装置及び遅延キャリブレーション方法

Info

Publication number
JP7852145B2
JP7852145B2 JP2025508761A JP2025508761A JP7852145B2 JP 7852145 B2 JP7852145 B2 JP 7852145B2 JP 2025508761 A JP2025508761 A JP 2025508761A JP 2025508761 A JP2025508761 A JP 2025508761A JP 7852145 B2 JP7852145 B2 JP 7852145B2
Authority
JP
Japan
Prior art keywords
pulse signal
air interface
delay calibration
subunit
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2025508761A
Other languages
English (en)
Other versions
JP2025526151A (ja
Inventor
鶴 杰 于
新 星 黄
Original Assignee
セインチップス テクノロジー カンパニーリミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202211058378.8A external-priority patent/CN117675065A/zh
Application filed by セインチップス テクノロジー カンパニーリミテッド filed Critical セインチップス テクノロジー カンパニーリミテッド
Publication of JP2025526151A publication Critical patent/JP2025526151A/ja
Application granted granted Critical
Publication of JP7852145B2 publication Critical patent/JP7852145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

[関連出願の相互参照]
本開示は、2022年8月31日に中国国家知識産権局に提出された、公開番号がCN202211058378.8であり、発明の名称が「遅延キャリブレーション装置及び遅延キャリブレーション方法」である中国特許出願の優先権を主張するものであり、その全ての内容は、参照により本開示に組み込まれるものとする。
[技術分野]
本開示の実施例は、通信の技術分野に関するが、これに限定されず、具体的には、遅延キャリブレーション装置及び遅延キャリブレーション方法に関する。
近年、5G通信が急速に発展しており、Massive MIMO(大規模アンテナ技術)及びGPS 1PPS(Global Positioning System Pulse Per Second、全地球測位システム秒パルス)報時などの技術は、システム容量及びクロック精度を向上させる。これに伴い、無線周波数送受信システムのデジタルリンク遅延の精度に対する要求も高くなっている。しかし、デジタルリンクのクロックドメインクロッシング非同期処理、リセット経路の長さの違い、集積回路のプロセス特性の変化(例えば、プロセスコーナー、電源電圧及び温度であり、PVTと総称する)などの要因によって制限され、初期電源投入と動作過程において、デジタルリンクの遅延に違いがある。このような違いは、製品形態のマルチアンテナで表現され、データアライメント処理を行う必要がある。
現在、このような処理に対して、用いられた方法は、特殊な励起データを構築し、デジタルリンクデータを2点サンプリングし、相関性アルゴリズムに基づいて分析し、データリンクの伝送遅延を取得し、キャリブレーションしてデータをアライメントする。しかし、2点サンプリングリンクの遅延キャリブレーション精度が限られ、アルゴリズム分析過程全体が複雑で煩雑であり、コストが大きい。
本開示は、遅延キャリブレーション装置及び遅延キャリブレーション方法を提供する。
第1態様によれば、本開示の実施例は、遅延キャリブレーションモジュールを含む遅延キャリブレーション装置を提供し、前記遅延キャリブレーションモジュールは、粗遅延キャリブレーションユニット及び精密遅延キャリブレーションユニットを含む。前記粗遅延キャリブレーションユニットは、エアインタフェースパルス信号を受信し、前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行うように構成される。前記精密遅延キャリブレーションユニットは、精密遅延キャリブレーションサブユニットと、位相キャリブレーションサブユニットとを含む。前記精密遅延キャリブレーションサブユニットは、前記粗遅延キャリブレーションユニットが前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行った後、アナログクロックドメインで前記チャネル連携パルス信号に対して遅延補償を行うように構成され、前記位相キャリブレーションサブユニットは、前記精密遅延キャリブレーションサブユニットがアナログクロックドメインで前記チャネル連携パルス信号に対して遅延補償を行った後、クロックドメインの位相をキャリブレーションするように構成される。
別の態様によれば、本開示の実施例は、前述したような遅延キャリブレーション装置に適用される遅延キャリブレーション方法をさらに提供し、前記方法は、エアインタフェースパルス信号を受信し、前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行うステップと、アナログクロックドメインで前記チャネル連携パルス信号に対して遅延補償を行い、クロックドメインの位相をキャリブレーションするステップと、を含む。
本開示の実施例に係る遅延キャリブレーション装置における遅延キャリブレーションモジュールの概略構成図である。 本開示の実施例に係る遅延キャリブレーション装置の全体概略構成図である。 本開示の実施例に係る第2遅延キャリブレーションモジュールの概略構成図である。 本開示の実施例に係るRXリンク遅延キャリブレーションシーケンスの概略図である。 本開示の実施例に係る第1遅延キャリブレーションモジュールの概略構成図である。 本開示の実施例に係るTXリンク遅延キャリブレーションシーケンスの概略図である。 本開示の実施例に係るgate_pluse差動回路の概略構成図である。 本開示の実施例に係るgate_pluse差動回路シーケンスの概略図である。 本開示の実施例に係る遅延キャリブレーション方法のフローチャートである。 本開示の実施例に係る送信リンクにおいてチャネル連携パルス信号に対して遅延補償を行うフローチャートである。 本開示の実施例に係る受信リンクにおいてチャネル連携パルス信号に対して遅延補償を行うフローチャートである。
以下、図面を参照して実施例をより十分に説明するが、前記例示的な実施例は異なる形式で具体化されてもよく、本明細書に説明された実施例に限定されるものではない。逆に、これらの実施例を提供する目的は、本開示が明瞭及び完全となり、当業者が本開示の範囲を十分に理解することである。
本明細書で使用されるように、用語「及び/又は」は、1つ又は複数の関連する列挙項目の任意及び全ての組み合わせを含む。
本明細書で使用される用語は、特定の実施例を説明するためのものに過ぎず、本開示を限定するものではない。本明細書で使用されるように、単数形の「1つ」及び「該」は、文脈が特に明記しない限り、複数形を含むことを意図する。さらに理解されるように、本明細書において「含む」及び/又は「・・・から製造される」という用語を使用する場合、前記特徴、全体、ステップ、操作、素子及び/又はコンポーネントが存在することを指定するが、一つ又は複数の他の特徴、全体、ステップ、操作、素子、コンポーネント及び/又はそのグループの存在または追加を排除しない。
本明細書に記載の実施例は、本開示の理想的な模式図によって、平面図及び/又は断面図を参照して説明する場合がある。したがって、製造技術及び/又は許容範囲に基づいて例示的な図示を変更することができる。したがって、実施例は、図示する実施例に限定されるものではなく、製造ステップに基づいて形成される構成の変更が含まれる。したがって、図示される例示的な領域は、例示的な属性を有し、図示される領域の形状は、要素の領域の具体的な形状を示すが、限定することを意図していない。
特に限定されない限り、本明細書で使用される全ての用語(技術及び科学用語を含む)の意味は、当業者が一般的に理解する意味と同じである。さらに理解されるように、本明細書に明確に限定されない限り、例えばそれらの一般的な辞書に限定されたそれらの用語は、関連技術及び本開示の背景での意味と一致する意味を有すると解釈されるべきであり、かつ理想的又は過度な形式上の意味を有すると解釈されない。
関連技術において、デジタルリンクデータに対して2点サンプリングを行って遅延キャリブレーションを行うと、以下の欠点がある。
1、リンク遅延キャリブレーションの精度度には限界がある。従来の2点同期サンプリング方法は、リンクにおけるクロックドメインクロッシングに対して、いずれも該クロックドメインのクロックサイクル精度の不確定性が1つ存在し、かつデジタルクロックドメインでサンプリングするため、そのクロック周波数が低く、単一クロックサイクルの時間差がある。
2、アルゴリズム分析プロセス全体は、複雑で煩雑であり、コストが大きい。まず、異なるシステムのデジタルリンクの異なるシーンでのデータ処理方式に対して、対応する励起データを構築して処理する必要があり、次に、オフライン分析は、製品の即時応用を実現することができず、オンライン分析は、大量のソフトハードウェアリソースを消費し、多くの消費電力を増加させ、最後に、電源投入過程に対する初期化補正も、正常な動作過程における再補正も、全体の時間が長く、システムの高精度報時を迅速に完了するのに不利である。
上記問題を解決するために、本開示の実施例は、遅延キャリブレーション装置を提供し、前記遅延キャリブレーション装置は、遅延キャリブレーションモジュールを含む。図1は、本開示の実施例に係る遅延キャリブレーション装置における遅延キャリブレーションモジュールの概略構成図である。図1に示すように、前記遅延キャリブレーションモジュールは、粗遅延キャリブレーションユニット10と、精密遅延キャリブレーションユニット20とを含み、粗遅延キャリブレーションユニット10は、エアインタフェースパルス信号(ref_pluse)を受信し、エアインタフェースパルス信号(ref_pluse)に基づいて、デジタルクロックドメインでチャネル連携パルス信号(data_pluse)に対して遅延補償を行うように構成される。
精密遅延キャリブレーションユニット20は、精密遅延キャリブレーションサブユニット21と、位相キャリブレーションサブユニット22とを含み、精密遅延キャリブレーションサブユニット21は、粗遅延キャリブレーションユニット22がエアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行った後、アナログクロックドメインでチャネル連携パルス信号に対して遅延補償を行うように構成される。
位相キャリブレーションサブユニット22は、精密遅延キャリブレーションサブユニット21がアナログクロックドメインでチャネル連携パルス信号に対して遅延補償を行った後、クロックドメインの位相をキャリブレーションするように構成される。
エアインタフェースパルス信号(ref_pluse)は、GPS 1PPS信号を分周して生成され、一般的にT周期の整数倍であり、一定時間のハイレベルを持続する。チャネル連携パルス信号(data_pluse)の周期は、エアインタフェースパルス信号の周期と同じであり、位置するクロックドメインの1つの周期のハイレベルを持続する。
本開示の実施例に係る遅延キャリブレーション装置は、エアインタフェースパルス信号を基準として、デジタルクロックドメインで遅延補償を行い、アナログ高周波クロックドメインで位相キャリブレーションを行うことにより、遅延キャリブレーション精度を2つの高周波クロックサイクルに向上させることができ、従来の2点同期サンプリング後のアルゴリズム分析の代わりに、デジタルクロックドメインのチャネル連携パルス信号遅延及びデジタルクロック位相を調整することにより、キャリブレーションプロセスを簡略化し、アルゴリズム計算量を低減し、リンクの高速高精度報時を実現し、遅延キャリブレーション装置全体の構造が簡単であり、マルチチャネル、マルチモード及び複数の動作シーンに適応することができる。
図2は、本開示の実施例に係る遅延キャリブレーション装置の全体概略構成図である。図2に示すように、前記遅延キャリブレーション装置は、送信リンク(TXリンク)を含み、遅延キャリブレーションモジュールは、第1遅延キャリブレーションモジュール(DACキャリブレーション)100を含み、第1遅延キャリブレーションモジュールは、送信リンクに位置し、粗遅延キャリブレーションユニット10は、第1粗遅延キャリブレーションユニット101であり、精密遅延キャリブレーションユニット20は、第1精密遅延キャリブレーションユニット201であり、チャネル連携パルス信号は、送信チャネル連携パルス信号である。
前記送信リンク(TXリンク)は、送信チャネル連携パルス発生モジュール110及び送信リンクチャネル連携パルス伝送モジュール120をさらに含む。送信チャネル連携パルス発生モジュール110は、エアインタフェースパルス信号を受信し、エアインタフェースパルス信号に基づいて、送信チャネル連携パルス信号を生成するように構成される。
送信リンクチャネル連携パルス伝送モジュール120は、送信リンクのマルチクロックドメイン内で、データ有効イネーブル信号を利用して、送信チャネル連携パルス信号とリンクデータとをアライメント伝送し、第1遅延キャリブレーションモジュール100の第1粗遅延キャリブレーションユニット101に送信するように構成される。
送信チャネル連携パルス信号は、送信チャネル連携パルス信号発生モジュール110において生成し、TXリンクの各クロックドメインを経て第1遅延キャリブレーションモジュール(DACキャリブレーション)100に到達してキャリブレーションされる。信号伝送を行う場合、送信チャネル連携パルス信号とリンクデータは、一緒にTXリンクのマルチクロックドメインを通過し、データ有効イネーブル信号を利用してリンクデータとアライメントして伝送されるため、送信チャネル連携パルス信号は、リンクデータ伝送の遅延状況を表すことができる。
図2に示すように、前記遅延キャリブレーション装置は、受信リンク(RXリンク)をさらに含み、遅延キャリブレーションモジュールは、第2遅延キャリブレーションモジュール(ADCキャリブレーション)200を含み、第2遅延キャリブレーションモジュール200は、受信リンクに位置し、チャネル連携パルス信号は、受信チャネル連携パルス信号であり、精密遅延キャリブレーションユニット20は、第2精密遅延キャリブレーションユニット202であり、粗遅延キャリブレーションユニット10は、第2粗遅延キャリブレーションユニット102であり、第2粗遅延キャリブレーションユニット102は、さらに、エアインタフェースパルス信号を受信した後、エアインタフェースパルス信号に基づいて、受信チャネル連携パルス信号(rx_data_pluse)を生成する。
受信リンク(RXリンク)は、受信チャネル連携パルスキャリブレーションモジュール210と、受信リンクチャネル連携パルス伝送モジュール220とをさらに含む。受信リンクチャネル連携パルス伝送モジュール220は、受信リンクのマルチクロックドメイン内で、データ有効イネーブル信号を利用して、受信チャネル連携パルス信号とリンクデータをアライメント伝送し、受信チャネル連携パルスキャリブレーションモジュール210に送信するように構成される。
受信チャネル連携パルスキャリブレーションモジュール210は、エアインタフェースパルス信号に基づいて、デジタルクロックドメインで受信されたチャネル連携パルス信号に対して遅延補償を行うように構成される。
受信チャネル連携パルス信号は、第2遅延キャリブレーションモジュール(ADCキャリブレーション)200において生成し、RXリンクの各クロックドメインを経て受信チャネル連携パルスキャリブレーションモジュール210に到達してキャリブレーションされる。信号伝送を行う場合、受信チャネル連携パルス信号とリンクデータは、一緒にRXリンクのマルチクロックドメインを通過し、データ有効イネーブル信号を利用してリンクデータとアライメントして伝送されるため、受信チャネル連携パルス信号は、リンクデータ伝送の遅延状況を表すことができる。
図3は、本開示の実施例に係る第2遅延キャリブレーションモジュールの概略構成図であり、図3に示すように、第2遅延キャリブレーションモジュール200は、第2粗遅延キャリブレーションユニット(GEN_PLUSE)102と、第2精密遅延キャリブレーションユニット(ADC_FT_PLUSE)202とを含む。
第2粗遅延キャリブレーションユニット102は、第2エアインタフェースパルス処理サブユニット(posedge0)と、第2チャネル連携パルス信号再生サブユニット(regen2)と、第2遅延サブユニット(delay2)と、第2粗遅延キャリブレーションサブユニット(ct_g)とを含む。第2エアインタフェースパルス処理サブユニット(posedge0)は、エアインタフェースパルス信号(ref_pluse)の立ち上がりエッジに基づいて、単周期エアインタフェースパルス信号を生成するように構成される。
第2チャネル連携パルス信号再生サブユニット(regen)は、それぞれ第2エアインタフェースパルス処理サブユニット(posedge0)及び第2遅延サブユニット(delay2)に接続され、第2エアインタフェースパルス処理サブユニット(posedge0)から送信された単周期エアインタフェースパルス信号を同じ比率周期で所定倍数縮小して再生受信チャネル連携パルス信号を生成し、再生受信チャネル連携パルス信号を第2遅延サブユニット(delay2)に送信するように構成される。エアインタフェースパルス信号の周期T及び所定倍数Nは、第2チャネル連携パルス信号再生サブユニット(regen)において予め設定され、ループ再生受信チャネル連携パルス信号は、エアインタフェースパルス信号の周期T及び所定倍数Nに従って生成される。
第2遅延サブユニット(delay2)は、再生受信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を除去して、第2信号を取得するように構成され、第2信号は、遅延が除去された再生受信チャネル連携パルス信号である。第2遅延サブユニット(delay2)は、エアインタフェースパルス信号の周期Tに近い遅延を設定した後、毎回、1ビート遅延を増やして逐次比較を行う。図4は、本開示の実施例に係るRXリンク遅延キャリブレーションシーケンスの概略図である。図4に示すように、この場合、受信チャネル連携パルス信号(即ち、第2信号)と次のエアインタフェースパルス信号との遅延差Rd1は、非同期サンプリング不確定遅延である。
第2粗遅延キャリブレーションサブユニット(ct_g)は、第2信号及び単周期エアインタフェースパルス信号に対して論理積演算を行い、演算結果が1ではない場合、粗遅延キャリブレーションを行い、演算結果が1であるまで演算を停止し、第2指示信号(gen_int_flag)を生成するように構成され、第2指示信号(gen_int_flag)は、第2精密遅延キャリブレーションユニット202に精密遅延キャリブレーションを行うように指示する。第2粗遅延キャリブレーションサブユニット(ct_g)は、毎回、エアインタフェースパルス信号の立ち上がりエッジによって粗遅延キャリブレーション割り込みをトリガーし、チャネル連携パルス信号とエアインタフェースパルス信号との論理積結果が1になるまで、ct_int_flagを生成し、粗遅延キャリブレーションが完成したことを示す。
いくつかの実施例では、図3に示すように、第2粗遅延キャリブレーションユニット102は、第2拡張サブユニット(expand2)をさらに含み、第2拡張サブユニット(expand2)は、第2遅延サブユニット(delay2)及び第2粗遅延キャリブレーションサブユニット(ct_g)に接続され、1クロックサイクルに従って第2信号のハイレベル長さを拡張し、拡張後の信号を第2粗遅延キャリブレーションサブユニット(ct_g)に送信することにより、第2粗遅延キャリブレーションサブユニット(ct_g)が拡張後の信号及び単周期エアインタフェースパルス信号に対して論理積演算を行うように構成される。第2拡張サブユニット(expand2)は、1クロックサイクルに従ってチャネル連携パルス信号(即ち、第2信号)のハイレベル長さを拡張することにより、非同期サンプリング遅延差の不確定性による影響を除去し、チャネル連携パルス信号がエアインタフェースパルス信号より早くなることを保証する。
図2及び図4に示すように、第2遅延キャリブレーションモジュール200が受信チャネル連携パルス信号を送信し、受信チャネル連携パルス信号が受信リンクチャネル連携パルス伝送モジュール220の複数のクロックドメインを順に通過し、受信チャネル連携パルス信号が1クロックサイクルのハイレベルを保持することを保証し、データと同期して次段回路に伝送され、受信チャネル連携パルスキャリブレーションモジュール210に到達した時、受信チャネル連携パルス信号とエアインタフェースパルス信号との差がRd3-Rd2であり、Rd2は、受信チャネル連携パルス信号と次のエアインタフェースパルス信号との遅延であり、Rd3は、リンク固定遅延Rd31とクロックドメインクロッシングの不確定遅延Rd32の和である。受信チャネル連携パルスキャリブレーションモジュール210内において粗遅延キャリブレーションを行い、該粗遅延キャリブレーションプロセスは、第1遅延キャリブレーションモジュール100の粗遅延キャリブレーションプロセスと同じである。最終的な遅延精度は、Rd5=Rd2+Rd51であり、Rd51は、1つのRXインタフェースクロックドメインのクロックサイクルR1であり、Rd2は、2つのADCアナログクロックドメインのクロックサイクルTadc_anaの和である。
図5は、本開示の実施例に係る第1遅延キャリブレーションモジュールの概略構成図である。図5に示すように、第1遅延キャリブレーションモジュール100は、デジタルドメインの第1粗遅延キャリブレーションユニット(CT_PLUSE)101と、アナログドメインの第1精密遅延キャリブレーションユニット(DAC_FT_PLUSE)201とを含む。
第1粗遅延キャリブレーションユニット101は、第1エアインタフェースパルス処理サブユニット(posedge0)、第1遅延サブユニット(delay1)及び第1粗遅延キャリブレーションサブユニット(ct_f)を含む。
第1エアインタフェースパルス処理サブユニット(posedge0)は、エアインタフェースパルス信号の立ち上がりエッジに基づいて、単周期エアインタフェースパルス信号を生成するように構成される。
第1遅延サブユニット(delay1)は、第1粗遅延キャリブレーションユニット101に伝送された送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を除去して、第1信号(ct_data_pluse)を取得するように構成される。第1粗遅延キャリブレーションユニット101に伝送された送信チャネル連携パルス信号は、送信リンクチャネル連携パルス伝送モジュール120から第1粗遅延キャリブレーションユニット101に伝送された信号(dac_data_pluse)である。
第1粗遅延キャリブレーションサブユニット(ct_f)は、第1信号(ct_data_pluse)及び単周期エアインタフェースパルス信号に対して論理積演算を行い、演算結果が1ではない場合、粗遅延キャリブレーションを行い、前記演算結果が1であるまで演算を停止し、第1指示信号(ct_int_flag)を生成し、第1指示信号(ct_int_flag)は、第1精密遅延キャリブレーションユニット201に精密遅延キャリブレーションを行うように指示する。第1粗遅延キャリブレーションサブユニット(ct_f)は、毎回、チャネル連携パルス信号の立ち上がりエッジによって粗遅延キャリブレーション割り込みをトリガーし、チャネル連携パルス信号とエアインタフェースパルス信号との論理積結果が1になるまで、ct_int_flagを生成し、粗遅延キャリブレーションが完成したことを示す。
図6は、本開示の実施例に係るTXリンク遅延キャリブレーションシーケンスの概略図である。図6に示すように、粗遅延キャリブレーションを行った後、この場合、送信チャネル連携パルス信号と次のエアインタフェースパルス信号との遅延差は、Td4=Td1+Td22+Td31であり、Td1は、送信チャネル連携パルス信号とエアインタフェースパルス信号との非同期サンプリング遅延であり、Td22は、クロックドメインクロッシングの不確定遅延であり、Td31は、DACデジタルクロックドメインのエアインタフェースパルス信号のサンプリング遅延である。
いくつかの実施例では、図5に示すように、第1粗遅延キャリブレーションユニット101は、比較サブユニット(counter0)をさらに含み、比較サブユニット(counter0)は、単周期エアインタフェースパルス信号と第1粗遅延キャリブレーションユニット101に伝送された送信チャネル連携パルス信号(dac_data_pluse)との間の時間差を計算して、前記時間差に基づいて前記第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号(dac_data_pluse)と次のエアインタフェースパルス信号との間の遅延を設定するように構成される。比較サブユニット(counter0)は、単周期エアインタフェースパルス信号と送信チャネル連携パルス信号(dac_data_pluse)との時間差を取得した後、毎回、1ビート遅延を増やして逐次比較を行う。
いくつかの実施例では、図5に示すように、第1粗遅延キャリブレーションユニット101は、第1エアインタフェースパルス信号再生サブユニット(regen_1)と、第1チャネル連携パルス信号再生サブユニット(regen_0)とをさらに含む。
第1エアインタフェースパルス信号再生サブユニット(regen_1)は、第1エアインタフェースパルス処理サブユニット(posedge0)及び第1粗遅延キャリブレーションサブユニット(ct_f)に接続され、エアインタフェースパルス信号(ref_pluse)を同じ比率周期で所定倍数縮小して再生エアインタフェースパルス信号を生成し、再生エアインタフェースパルス信号を第1粗遅延キャリブレーションサブユニット(ct_f)に送信するように構成される。エアインタフェースパルス信号(ref_pluse)の周期T及び所定倍数Nは、第1エアインタフェースパルス信号再生サブユニット(regen_1)において予め設定され、ループ再生エアインタフェースパルス信号は、エアインタフェースパルス信号(ref_pluse)の周期T及び所定倍数Nに従って生成される。
第1チャネル連携パルス信号再生サブユニット(regen_0)は、第1遅延サブユニット(delay1)に接続され、第1粗遅延キャリブレーションユニット101に伝送された送信チャネル連携パルス信号(dac_data_pluse)を同じ比率周期で所定倍数縮小して再生送信チャネル連携パルス信号を生成し、再生送信チャネル連携パルス信号を第1遅延サブユニット(delay1)に送信することにより、第1遅延サブユニットが再生送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を除去するように構成される。送信チャネル連携パルス信号(dac_data_pluse)の周期T及び所定倍数Nは、第1チャネル連携パルス信号再生サブユニット(regen_0)において予め設定され、ループ再生送信チャネル連携パルス信号は、送信チャネル連携パルス信号(dac_data_pluse)の周期T及び所定倍数Nに従って生成される。
送信チャネル連携パルス信号(dac_data_pluse)とエアインタフェースパルス信号(ref_pluse)を同じ比率周期でN倍縮小してループ再生することにより、1つのエアインタフェースパルス信号周期内でN回の粗遅延キャリブレーションプロセスを行うことができ、粗遅延キャリブレーションの速度を大幅に加速する。
いくつかの実施例では、図5に示すように、第1粗遅延キャリブレーションユニット101は、第1拡張サブユニット(expand1)をさらに含み、第1拡張サブユニット(expand1)は、第1遅延サブユニット(delay1)及び第1粗遅延キャリブレーションサブユニット(ct_f)に接続され、1クロックサイクルに従って第1信号(ct_data_pluse)のハイレベル長さを拡張し、拡張後の信号を第1粗遅延キャリブレーションサブユニット(ct_f)に送信することにより、第1粗遅延キャリブレーションサブユニット(ct_f)が拡張後の信号及び単周期エアインタフェースパルス信号に対して論理積演算を行うように構成される。第1拡張サブユニット(expand1)は、1クロックサイクルに従ってチャネル連携パルス信号(即ち、第1信号)のハイレベル長さを拡張することにより、2回の非同期サンプリング及びクロックドメインクロッシングによる遅延差の不確定性を回避し、チャネル連携パルス信号がエアインタフェースパルス信号より早くなることを保証する。
図2及び図6に示すように、送信チャネル連携パルス発生モジュール110は、エアインタフェースパルス信号(ref_pluse)を受信した後、チャネル連携パルス信号(data_pluse)を同期して生成する。なお、ここでのチャネル連携パルス信号(data_pluse)とは、送信チャネル連携パルス信号を指す。この場合、クロックがエアインタフェースパルス信号(ref_pluse)を非同期でサンプリングするため、準安定状態シーンが存在する可能性があり、チャネル連携パルス信号(data_pluse)とエアインタフェースパルス信号(ref_pluse)との遅延差は、1つのT1クロックドメイン周期Td1である。チャネル連携パルス信号(data_pluse)は、送信リンクチャネル連携パルス伝送モジュール120の複数のクロックドメインを順に通過し、データ有効イネーブル信号により制御され、異なる動作シーン又はモードに応じてチャネル連携パルス信号(data_pluse)を処理し、例えば、異なる抽出フィルタの倍数拡張又はTDD(Time Division Duplexing、時分割複信)シーンでの非省電力処理により、チャネル連携パルス信号が次段回路によりサンプリングされ、かつ1クロックサイクルだけハイレベルを保持し、データと同期して次段回路に伝送されることを保証する。しかし、毎回の電源投入又は長時間のクロック変動などにより、クロックドメインクロッシングの両側のクロック位相関係が確定されないため、各クロックドメインクロッシング伝送に、いずれも1クロックサイクルの不確定性が存在し、DACデジタルクロックドメインに到達する場合、チャネル連携パルス信号(data_pluse)と、それを生成するエアインタフェースパルス信号(ref_pluse)との差は、Td1+Td2であり、Td2は、リンク固定遅延Td21とクロックドメインクロッシングの不確定遅延Td22の和である。
本開示の実施例では、第1精密遅延キャリブレーションユニット201と第二精密遅延キャリブレーションユニット202の構造は、基本的に同じである。図3及び図5に示すように、第1精密遅延キャリブレーションユニット201及び第2精密遅延キャリブレーションユニット202は、いずれもチャネル連携パルス処理サブユニット(posedge)、判断サブユニット(count)、エアインタフェースパルス同期サブユニット(sync1)、チャネル連携パルス同期サブユニット(sync0)、精密遅延キャリブレーションサブユニット(図示せず)及び精密遅延キャリブレーション割り込みサブユニット(ft_int_gen)を含む。
チャネル連携パルス処理サブユニット(posedge)は、その存在する遅延キャリブレーションモジュールにおける粗遅延キャリブレーションユニットから送信されたチャネル連携パルス信号を受信し、チャネル連携パルス信号の立ち上がりエッジに基づいて、単周期チャネル連携パルス信号を生成し、単周期チャネル連携パルス信号を第1精密遅延キャリブレーション割り込みサブユニットに送信するように構成され、第1精密遅延キャリブレーションユニット201において、チャネル連携パルス信号は、第1粗遅延キャリブレーションユニット101から送信された第1信号であり、第2精密遅延キャリブレーションユニット202において、チャネル連携パルス信号は、第2粗遅延キャリブレーションユニット102から送信された第2信号である。
エアインタフェースパルス同期サブユニット(sync1)は、エアインタフェースパルス信号をその存在するクロックドメインに同期し、同期後のエアインタフェースパルス信号を判断サブユニット(count)に送信するように構成される。
チャネル連携パルス同期サブユニット(sync0)は、チャネル連携パルス信号をその存在するクロックドメインに同期し、同期後のチャネル連携パルス信号を判断サブユニット(count)に送信するように構成される。
判断サブユニット(count)は、同期後のエアインタフェースパルス信号及び同期後のチャネル連携パルス信号に対して論理積演算を行うように構成される。
精密遅延キャリブレーションサブユニットは、判断サブユニット(count)が計算した演算結果が0である場合、精密遅延キャリブレーションを行う。なお、精密遅延キャリブレーションサブユニットは、ソフトウェアにより実現される機能モジュールであってもよい。
精密遅延キャリブレーション割り込みサブユニット(ft_int_gen)は、単周期チャネル連携パルス信号に基づいて、精密遅延キャリブレーションを停止するための割り込み信号をトリガーして生成するように構成される。
いくつかの実施例では、第1精密遅延キャリブレーションユニット201の精密遅延キャリブレーションサブユニットは、送信リンクにおけるクロックドメインクロッシングの先入れ先出しメモリ(FIFO)のリードアドレスを1ずつ増やして、第1粗遅延キャリブレーションユニット101に伝送された送信チャネル連携パルス信号(dac_data_pluse)の遅延を調整するように構成される。
いくつかの実施例では、第2精密遅延キャリブレーションユニット202の精密遅延キャリブレーションサブユニットは、再生受信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を調整するように構成される。
図3及び図5に示すように、第1遅延キャリブレーションモジュール100の第1精密遅延キャリブレーションユニット201は、位相キャリブレーションサブユニットを含み、第2遅延キャリブレーションモジュール200の第2精密遅延キャリブレーションユニット202は、位相キャリブレーションサブユニットを含む。位相キャリブレーションサブユニットは、差動パルスゲーティングサブユニット(gate_pluse)と、クロック分周サブユニット(clk_div)とを含み、差動パルスゲーティングサブユニット(gate_pluse)は、ゲーティング信号に基づいて、アナログドメインのクロック信号の初期位相を調整するように構成される。クロック分周サブユニット(clk_div)は、アナログドメインのクロック信号の初期位相に基づいて、デジタルドメインのクロック信号の初期位相を調整するように構成される。
粗遅延キャリブレーションが完了した後、精密遅延キャリブレーションに入る。精密遅延キャリブレーションは、精密遅延補償及び位相キャリブレーションを含む。同期後のエアインタフェースパルス信号と同期後のチャネル連携パルス信号は、判断サブユニット(count)において論理積演算を行い、演算結果(adc_ft_counter)が0である場合、演算結果が0ではないまで、精密遅延キャリブレーションサブユニットに対して精密遅延補償を行うように指示し、2回の非同期サンプリングエアインタフェースパルス及びクロックドメインクロッシングの不確定遅延が除去されたことを示し、この場合、遅延差は、DACデジタルクロックドメインの1クロックサイクルTdac_digとDACアナログクロックドメインの1クロックサイクルTdac_anaの和である。
図7は、本開示の実施例に係るgate_pluse差動回路の概略構成図であり、図8は、本開示の実施例に係るgate_pluse差動回路シーケンの概略図である。図5、図6、図7及び図8に示すように、第1精密遅延キャリブレーションユニット201を例として、差動パルスゲーティングサブユニット(gate_pluse)は、ゲーティングイネーブルが有効になるたびに、1クロックサイクルのクロックをオフにすることができ、クロック分周サブユニット(clk_div)と合わせて、DACのデジタルクロックclk_dac_digが毎回、1つのDACのアナログクロックclk_dac_anaの分周初期位相を調整することができる。このように、演算結果が最大に達すると、位相キャリブレーションが完了し、図6に示すように、精密遅延キャリブレーションを行った後、送信チャネル連携パルス信号と次のエアインタフェースパルス信号の遅延精度は、Td5であり、即ち、2つのDACアナログクロックドメインのクロックサイクルは、Tdac_anaである。
なお、第2遅延キャリブレーションモジュール200において、第2粗遅延キャリブレーションユニット102が粗遅延キャリブレーションを完了した後、第2精密遅延キャリブレーションユニット202は、精密遅延キャリブレーションを行う。該精密遅延キャリブレーションプロセスは、第1精密遅延キャリブレーションユニット201が精密遅延キャリブレーションを行うプロセスと同じであるが、以下の違いがある。
1、精密遅延補償は、遅延を調整する方式が異なる。第2精密遅延キャリブレーションユニット202において、再生受信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を調整し、第1精密遅延キャリブレーションユニット201において、送信リンクにおけるクロックドメインクロッシングのFIFOリードアドレスを1ずつ増やして、第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号(dac_data_pluse)の遅延を調整する。
2、精密遅延キャリブレーション割り込みのトリガー信号が異なる。第2精密遅延キャリブレーションユニット202において、精密遅延キャリブレーション割り込みは、エアインタフェースパルス信号(ref_pluse)の立ち上がりエッジによってトリガーされ、第1精密遅延キャリブレーションユニット201において、精密遅延キャリブレーション割り込みは、チャネル連携パルス信号(data_pluse)の立ち上がりエッジによってトリガーされる。
図4に示すように、精密遅延キャリブレーション後、受信チャネル連携パルス信号と次のエアインタフェースパルス信号の遅延精度は、Rd2であり、即ち、2つのADCアナログクロックドメインのクロックサイクルは、Tadc_anaである。
本開示の実施例に係る遅延キャリブレーション装置は、エアインタフェースパルス信号を基準として、チャネル連携パルス信号とリンクデータとのアライメント後の同期伝送性を利用して、デジタルクロックドメインで遅延補償を行い、アナログADDA高周波クロックドメインで位相キャリブレーションを行うことにより、遅延キャリブレーションの精度を2つの高周波クロックサイクルに向上させることができる。従来の2点同期サンプリング後のアルゴリズム分析の代わりに、ソフトウェアによって最初/最後のレベルのデジタルクロックドメインのチャネル連携パルス信号遅延及びデジタルクロック位相を調整することにより、キャリブレーションプロセスを大幅に簡略化するだけでなく、大量のアルゴリズム計算を回避し、電源投入過程の初期又は正常動作過程においても、リンクの高精度報時を迅速に行うことができる。本開示の実施例に係る遅延キャリブレーション装置全体は、構造が簡単であり、マルチチャンネル、マルチモード及び複数の動作シーンに適応することができる。
本開示の実施例は、端末又は基地局の無線周波数送受信システムに適用され、マルチリンク、マルチクロックドメイン及びマルチ動作モードでの高精度遅延キャリブレーションをサポートすることができる。TXとRXマルチリンク拡張をサポートし、マルチリンクのチャネル連携パルス信号をデジタルインタフェース内の送信チャネル連携パルス信号発生モジュール110と受信チャネル連携パルス信号キャリブレーションモジュール210に合併して生成し、キャリブレーションすることができる。本開示の実施例は、機器全体のマルチシステムドッキングをサポートし、デジタルインタフェース内の送信チャネル連携パルス信号発生モジュール110と受信チャネル連携パルス信号キャリブレーションモジュール210を上流チップシステムのリンクソース/エンドに転送することができ、このように、リンク全体の遅延を高精度にキャリブレーションすることができる。
本開示の実施例は、遅延要求が高く、クロックドメインクロッシング又は非同期クロックドメインを有する送受信システムに適用され、対応するニーズを有する無線周波数チップ、端末チップ及びベースバンドチップに広く適用できる。
本開示の実施例は、前述したような遅延キャリブレーション装置に適用される遅延キャリブレーション方法をさらに提供し、図9に示すように、前記方法は、以下のステップS11~S12を含む。
ステップS11では、エアインタフェースパルス信号を受信し、エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行う。
本ステップでは、粗遅延キャリブレーションユニット10は、エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行う。
ステップS12では、アナログクロックドメインでチャネル連携パルス信号に対して遅延補償を行い、クロックドメインの位相をキャリブレーションする。
本ステップでは、精密遅延キャリブレーションユニット20の精密遅延キャリブレーションサブユニット21は、アナログクロックドメインでチャネル連携パルス信号に対して遅延補償を行い、精密遅延キャリブレーションユニット20の位相キャリブレーションサブユニットは、クロックドメインの位相をキャリブレーションする。
本開示の実施例に係る遅延キャリブレーション方法は、エアインタフェースパルス信号を基準として、デジタルクロックドメインで遅延補償を行い、アナログ高周波クロックドメインで位相キャリブレーションを行うことにより、遅延キャリブレーション精度を2つの高周波クロックサイクルに向上させることができ、従来の2点同期サンプリング後のアルゴリズム分析の代わりに、デジタルクロックドメインのチャネル連携パルス信号遅延及びデジタルクロック位相を調整することにより、キャリブレーションプロセスを簡略化し、アルゴリズム計算量を低減し、リンクの高速高精度報時を実現し、遅延キャリブレーション装置全体の構造が簡単であり、マルチチャネル、マルチモード及び複数の動作シーンに適応することができる。
いくつかの実施例では、図10に示すように、送信リンクにおいて、エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行うステップ(即ち、ステップS11)は、
エアインタフェースパルス信号に基づいて、送信チャネル連携パルス信号を生成するステップS111と、
送信リンクのマルチクロックドメイン内で、データ有効イネーブル信号を利用して、送信チャネル連携パルス信号とリンクデータとをアライメント伝送するステップS112と、
エアインタフェースパルス信号に基づいて、デジタルクロックドメインで送信チャネル連携パルス信号に対して遅延補償を行うステップS113と、を含む。
いくつかの実施例では、図11に示すように、受信リンクにおいて、エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行うステップ(即ち、ステップS11)は、
エアインタフェースパルス信号に基づいて、受信チャネル連携パルス信号を生成するステップS111’と、
受信リンクのマルチクロックドメイン内で、データ有効イネーブル信号を利用して、受信チャネル連携パルス信号とリンクデータとをアライメント伝送するステップS112’と、
エアインタフェースパルス信号に基づいて、デジタルクロックドメインでアライメント伝送された受信チャネル連携パルス信号に対して遅延補償を行うステップS113’と、を含む。
いくつかの実施例では、エアインタフェースパルス信号に基づいて、受信チャネル連携パルス信号を生成するステップ(即ち、ステップS111’)は、前記エアインタフェースパルス信号の立ち上がりエッジに基づいて、単周期エアインタフェースパルス信号を生成し、前記単周期エアインタフェースパルス信号を同じ比率周期で所定倍数縮小して再生受信チャネル連携パルス信号を生成するステップを含む。
エアインタフェースパルス信号に基づいて、デジタルクロックドメインでアライメント伝送された受信チャネル連携パルス信号に対して遅延補償を行うステップ(即ち、ステップS113’)は、
再生受信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を除去して、第2信号を取得するステップと、第2信号及び単周期エアインタフェースパルス信号に対して論理積演算を行い、演算結果が1ではない場合、粗遅延キャリブレーションを行い、演算結果が1であるまで演算を停止し、第2指示信号を生成するステップと、を含む。
いくつかの実施例では、第2信号を取得した後、第2信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行う前に、前記方法は、1クロックサイクルに従って第2信号のハイレベル長さを拡張し、拡張後の信号及び単周期エアインタフェースパルス信号に対して論理積演算を行うステップをさらに含む。
いくつかの実施例では、エアインタフェースパルス信号に基づいて、デジタルクロックドメインで送信チャネル連携パルス信号に対して遅延補償を行うステップ(即ち、ステップS113)は、
エアインタフェースパルス信号の立ち上がりエッジに基づいて、単周期エアインタフェースパルス信号を生成するステップと、第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を除去して、第1信号を取得するステップと、第1信号及び単周期エアインタフェースパルス信号に対して論理積演算を行い、演算結果が1ではない場合、粗遅延キャリブレーションを行い、演算結果が1であるまで演算を停止し、第1指示信号を生成するステップと、を含む。
いくつかの実施例では、前記第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を除去する前に、前記方法は、前記単周期エアインタフェースパルス信号と前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号との間の時間差を計算して、前記時間差に基づいて前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を設定するステップをさらに含む。
いくつかの実施例では、前記第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を除去する前に、前記方法は、エアインタフェースパルス信号を同じ比率周期で所定倍数縮小して再生エアインタフェースパルス信号を生成するステップと、前記第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号を同じ比率周期で所定倍数縮小して再生送信チャネル連携パルス信号を生成することにより、再生送信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を除去するステップと、をさらに含む。
いくつかの実施例では、第1信号及び単周期エアインタフェースパルス信号に対して論理積演算を行う前に、前記方法は、1クロックサイクルに従って前記第1信号のハイレベル長さを拡張し、拡張後の信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行うステップをさらに含む。
いくつかの実施例では、粗遅延キャリブレーションを行った後、前記方法は、
チャネル連携パルス信号を受信し、チャネル連携パルス信号の立ち上がりエッジに基づいて、単周期チャネル連携パルス信号を生成するステップであって、チャネル連携パルス信号が第1信号又は第2信号であるステップと、
エアインタフェースパルス信号をその存在するクロックドメインに同期し、チャネル連携パルス信号をその存在するクロックドメインに同期するステップと、
同期後のエアインタフェースパルス信号及び同期後のチャネル連携パルス信号に対して論理積演算を行い、演算結果が0である場合、精密遅延キャリブレーションを行うステップであって、単周期チャネル連携パルス信号に基づいて、精密遅延キャリブレーションを停止するための割り込み信号をトリガーして生成するステップと、をさらに含む。
いくつかの実施例では、前記精密遅延キャリブレーションを行うステップは、
送信リンクにおけるクロックドメインクロッシングの先入れ先出しメモリのリードアドレスを1ずつ増やして、前記第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号の遅延を調整するステップ、又は、
再生受信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を調整するステップ、を含む。
いくつかの実施例では、クロックドメインの位相をキャリブレーションするステップは、
ゲーティング信号に基づいて、アナログドメインのクロック信号の初期位相を調整するステップと、
アナログドメインのクロック信号の初期位相に基づいて、デジタルドメインのクロック信号の初期位相を調整するステップと、を含む。
本開示の実施例の技術的手段を明確に説明するために、以下、具体的な実例により本開示の実施例に係る遅延キャリブレーションプロセスを詳細に説明する。遅延キャリブレーションプロセスの具体的なステップは、以下のとおりである。
1、実際のチップの必要に応じて、電源投入後にTX、RX遅延キャリブレーションを起動する。
2、製品の適用動作シーンに応じて、ソフトウェアによりTX、RXのチャネル連携パルス生成及びキャリブレーションに関するパルス周期、リンク設定、キャリブレーション初期値、レジスタなどのパラメータを初期化設定する。
3、外部からエアインタフェースパルス信号をループ送信し、TXチャネル連携パルス発生器を利用してTXリンクのチャネル連携パルス信号を直接生成し、ADCキャリブレーションユニットを利用して、粗遅延キャリブレーションと精密遅延キャリブレーションによりRXリンクのチャネル連携パルス信号を生成する。
ADCの粗遅延キャリブレーションプロセスは、エアインタフェースパルス信号の立ち上がりエッジがソフトウェアのADC粗遅延キャリブレーション割り込みをトリガーし、チャネル連携パルス信号とエアインタフェースパルス信号との論理積結果が1になるまで、ソフトウェアが毎回、1ビート遅延を増やし、粗遅延キャリブレーションが完成したことを示すことである。
ADCの精密遅延キャリブレーションプロセスは、エアインタフェースパルス信号の立ち上がりエッジがソフトウェアのADC精細キャリブレーション割り込みをトリガーし、チャネル連携パルス信号とエアインタフェースパルス信号との論理積結果が0であると、1ビート遅延を増やし続け、精密遅延補償を行うことである。カウント値が0ではない場合、ソフトウェアは、クロックゲーティングをオフにし、オンにするプロセスを1回行い、カウント値が既定の閾値に等しくなるまで位相調整を行い、精密遅延キャリブレーションが完了したことを示す。
4、TX及びRXチャネル連携パルス信号は、リンクにおいて伝送され、それぞれDACキャリブレーションユニット及びRXチャネル連携パルス信号キャリブレータに到達する。
5、DACキャリブレーションユニット内において粗遅延キャリブレーション及び精密遅延キャリブレーションを順次行い、RXチャネル連携パルスキャリブレータ内において粗遅延キャリブレーションを行う。
DACの粗遅延キャリブレーションプロセスは、チャネル連携パルス信号の立ち上がりエッジがソフトウェアのDAC粗遅延キャリブレーション割り込みをトリガーし、比較モジュールのcounter値を読み取った後、近いdelay値を設定し、その後、チャネル連携パルス信号とエアインタフェースパルス信号との論理積結果が1になるまで、ソフトウェアが毎回、1ビート遅延を増やし、粗遅延キャリブレーションが完成したことを示すことである。
DACの精密遅延キャリブレーションプロセスは、チャネル連携パルス信号の立ち上がりエッジがソフトウェアのDAC精密遅延キャリブレーション割り込みをトリガーし、チャネル連携パルス信号とエアインタフェースパルス信号との論理積結果が0であると、DACクロックドメインクロッシングのFIFOのリードアドレスを1ずつ増やして、チャネル連携パルス遅延を調整し、精密遅延補償を行うことである。カウント値が0ではない場合、ソフトウェアは、クロックゲーティングをオフにし、オンにするプロセスを1回行い、カウント値が既定の閾値に等しくなるまで位相調整を行い、精密遅延キャリブレーションが完了したことを示す。RXチャネル連携パルスキャリブレータ内の粗遅延キャリブレーションは、DACの粗遅延キャリブレーションプロセスと同じである。
6、遅延キャリブレーションプロセスを終了し、次回の正常動作プロセスにおけるTXとRXリンクの遅延検出キャリブレーションを待ち、ステップ2~5を繰り返す。
本開示は、例示的な実施例を開示しており、特定の用語を使用しているが、それらは、一般的な例示的意味としてのみ使用され、解釈されるべきであり、限定の目的では使用されない。いくつかの実施例では、当業者にとって明らかなように、特に断らない限り、特定の実施例と組み合わせて説明される特徴、特性、及び/又は要素は、単独で使用されてもよく、又は他の実施例と組み合わせて説明される特徴、特性、及び/又は要素と組み合わせて使用されてもよい。したがって、当業者が理解できるように、添付の特許請求の範囲によって明らかにされた本発明の範囲をずれることなく、様々な形態及び詳細の変更が可能である。

Claims (15)

  1. 遅延キャリブレーションモジュールを含む遅延キャリブレーション装置であって、前記遅延キャリブレーションモジュールは、粗遅延キャリブレーションユニット及び精密遅延キャリブレーションユニットを含み、
    前記粗遅延キャリブレーションユニットは、エアインタフェースパルス信号を受信し、前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行うように構成され、
    前記精密遅延キャリブレーションユニットは、精密遅延キャリブレーションサブユニットと、位相キャリブレーションサブユニットとを含み、
    前記精密遅延キャリブレーションサブユニットは、前記粗遅延キャリブレーションユニットが前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行った後、アナログクロックドメインで前記チャネル連携パルス信号に対して遅延補償を行うように構成され、
    前記位相キャリブレーションサブユニットは、前記精密遅延キャリブレーションサブユニットがアナログクロックドメインで前記チャネル連携パルス信号に対して遅延補償を行った後、クロックドメインの位相をキャリブレーションするように構成される、遅延キャリブレーション装置。
  2. 送信リンクをさらに含み、前記遅延キャリブレーションモジュールは、第1遅延キャリブレーションモジュールを含み、前記第1遅延キャリブレーションモジュールは、前記送信リンクに位置し、
    前記粗遅延キャリブレーションユニットは、第1粗遅延キャリブレーションユニットであり、前記精密遅延キャリブレーションユニットは、第1精密遅延キャリブレーションユニットであり、前記チャネル連携パルス信号は、送信チャネル連携パルス信号であり、
    前記送信リンクは、送信チャネル連携パルス発生モジュール及び送信リンクチャネル連携パルス伝送モジュールをさらに含み、
    前記送信チャネル連携パルス発生モジュールは、エアインタフェースパルス信号を受信し、前記エアインタフェースパルス信号に基づいて、前記送信チャネル連携パルス信号を生成するように構成され、
    前記送信リンクチャネル連携パルス伝送モジュールは、前記送信リンクのマルチクロックドメイン内で、データ有効イネーブル信号を利用して、前記送信チャネル連携パルス信号とリンクデータとをアライメント伝送し、前記第1遅延キャリブレーションモジュールの前記第1粗遅延キャリブレーションユニットに送信するように構成される、及び/または、
    受信リンクをさらに含み、前記遅延キャリブレーションモジュールは、第2遅延キャリブレーションモジュールを含み、前記第2遅延キャリブレーションモジュールは、前記受信リンクに位置し、
    前記チャネル連携パルス信号は、受信チャネル連携パルス信号であり、前記精密遅延キャリブレーションユニットは、第2精密遅延キャリブレーションユニットであり、前記粗遅延キャリブレーションユニットは、第2粗遅延キャリブレーションユニットであり、前記第2粗遅延キャリブレーションユニットは、さらに、エアインタフェースパルス信号を受信した後、前記エアインタフェースパルス信号に基づいて、前記受信チャネル連携パルス信号を生成するように構成され、
    前記受信リンクは、受信チャネル連携パルスキャリブレーションモジュール及び受信リンクチャネル連携パルス伝送モジュールをさらに含み、
    前記受信リンクチャネル連携パルス伝送モジュールは、前記受信リンクのマルチクロックドメイン内で、データ有効イネーブル信号を利用して、前記受信チャネル連携パルス信号とリンクデータをアライメント伝送し、前記受信チャネル連携パルスキャリブレーションモジュールに送信するように構成され、
    前記受信チャネル連携パルスキャリブレーションモジュールは、前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインで受信されたチャネル連携パルス信号に対して遅延補償を行うように構成される、請求項1に記載の遅延キャリブレーション装置。
  3. 前記第2粗遅延キャリブレーションユニットは、第2エアインタフェースパルス処理サブユニットと、第2チャネル連携パルス信号再生サブユニットと、第2遅延サブユニットと、第2粗遅延キャリブレーションサブユニットとを含み、
    前記第2エアインタフェースパルス処理サブユニットは、前記エアインタフェースパルス信号の立ち上がりエッジに基づいて、単周期エアインタフェースパルス信号を生成するように構成され、
    前記第2チャネル連携パルス信号再生サブユニットは、それぞれ前記第2エアインタフェースパルス処理サブユニット及び前記第2遅延サブユニットに接続され、前記第2エアインタフェースパルス処理サブユニットから送信された前記単周期エアインタフェースパルス信号を同じ比率周期で所定倍数縮小して再生受信チャネル連携パルス信号を生成し、前記再生受信チャネル連携パルス信号を前記第2遅延サブユニットに送信するように構成され、
    前記第2遅延サブユニットは、前記再生受信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を除去して、第2信号を取得するように構成され、
    前記第2粗遅延キャリブレーションサブユニットは、前記第2信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行い、演算結果が1ではない場合、粗遅延キャリブレーションを行い、前記演算結果が1であるまで演算を停止し、第2指示信号を生成するように構成される、請求項2に記載の遅延キャリブレーション装置。
  4. 前記第2粗遅延キャリブレーションユニットは、第2拡張サブユニットをさらに含み、
    前記第2拡張サブユニットは、前記第2遅延サブユニット及び前記第2粗遅延キャリブレーションサブユニットに接続され、1クロックサイクルに従って前記第2信号のハイレベル長さを拡張し、拡張後の信号を前記第2粗遅延キャリブレーションサブユニットに送信することにより、前記第2粗遅延キャリブレーションサブユニットが前記拡張後の信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行うように構成される、請求項3に記載の遅延キャリブレーション装置。
  5. 前記第1粗遅延キャリブレーションユニットは、第1エアインタフェースパルス処理サブユニットと、第1遅延サブユニットと、第1粗遅延キャリブレーションサブユニットとを含み、
    前記第1エアインタフェースパルス処理サブユニットは、前記エアインタフェースパルス信号の立ち上がりエッジに基づいて、単周期エアインタフェースパルス信号を生成するように構成され、
    前記第1遅延サブユニットは、前記第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を除去して、第1信号を取得するように構成され、
    前記第1粗遅延キャリブレーションサブユニットは、前記第1信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行い、演算結果が1ではない場合、粗遅延キャリブレーションを行い、前記演算結果が1であるまで演算を停止し、第1指示信号を生成するように構成される、請求項3に記載の遅延キャリブレーション装置。
  6. 前記第1粗遅延キャリブレーションユニットは、比較サブユニットをさらに含み、
    前記比較サブユニットは、前記単周期エアインタフェースパルス信号と前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号との間の時間差を計算して、前記時間差に基づいて前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を設定するように構成される、または、
    前記第1粗遅延キャリブレーションユニットは、第1エアインタフェースパルス信号再生サブユニットと、第1チャネル連携パルス信号再生サブユニットをさらに含み、
    前記第1エアインタフェースパルス信号再生サブユニットは、前記第1エアインタフェースパルス処理サブユニット及び前記第1粗遅延キャリブレーションサブユニットに接続され、前記エアインタフェースパルス信号を同じ比率周期で所定倍数縮小して再生エアインタフェースパルス信号を生成し、前記再生エアインタフェースパルス信号を前記第1粗遅延キャリブレーションサブユニットに送信するように構成され、
    前記第1チャネル連携パルス信号再生サブユニットは、前記第1遅延サブユニットに接続され、前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号を同じ比率周期で所定倍数縮小して、再生送信チャネル連携パルス信号を生成し、前記再生送信チャネル連携パルス信号を前記第1遅延サブユニットに送信することにより、前記第1遅延サブユニットが前記再生送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を除去するように構成される、または、
    前記第1粗遅延キャリブレーションユニットは、第1拡張サブユニットをさらに含み、
    前記第1拡張サブユニットは、前記第1遅延サブユニット及び前記第1粗遅延キャリブレーションサブユニットに接続され、1クロックサイクルに従って前記第1信号のハイレベル長さを拡張し、拡張後の信号を前記第1粗遅延キャリブレーションサブユニットに送信することにより、前記第1粗遅延キャリブレーションサブユニットが前記拡張後の信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行うように構成される、請求項5に記載の遅延キャリブレーション装置。
  7. 前記第1精密遅延キャリブレーションユニット及び前記第2精密遅延キャリブレーションユニットは、いずれもチャネル連携パルス処理サブユニット、判断サブユニット、エアインタフェースパルス同期サブユニット、チャネル連携パルス同期サブユニット、精密遅延キャリブレーションサブユニット及び精密遅延キャリブレーション割り込みサブユニットを含み、
    前記チャネル連携パルス処理サブユニットは、その存在する遅延キャリブレーションモジュールにおける粗遅延キャリブレーションユニットから送信されたチャネル連携パルス信号を受信し、前記チャネル連携パルス信号の立ち上がりエッジに基づいて、単周期チャネル連携パルス信号を生成し、前記単周期チャネル連携パルス信号を前記精密遅延キャリブレーション割り込みサブユニットに送信するように構成され、前記第1精密遅延キャリブレーションユニットにおいて、前記チャネル連携パルス信号が前記第1信号であり、前記第2精密遅延キャリブレーションユニットにおいて、前記チャネル連携パルス信号が前記第2信号であり、
    前記エアインタフェースパルス同期サブユニットは、前記エアインタフェースパルス信号をその存在するクロックドメインに同期し、同期後のエアインタフェースパルス信号を前記判断サブユニットに送信するように構成され、
    前記チャネル連携パルス同期サブユニットは、前記チャネル連携パルス信号をその存在するクロックドメインに同期し、同期後のチャネル連携パルス信号を前記判断サブユニットに送信するように構成され、
    前記判断サブユニットは、前記同期後のエアインタフェースパルス信号及び前記同期後のチャネル連携パルス信号に対して論理積演算を行うように構成され、
    前記精密遅延キャリブレーションサブユニットは、前記判断サブユニットが計算した演算結果が0である場合、精密遅延キャリブレーションを行うように構成され、
    前記精密遅延キャリブレーション割り込みサブユニットは、前記単周期チャネル連携パルス信号に基づいて、精密遅延キャリブレーションを停止するための割り込み信号をトリガーして生成するように構成される、請求項5に記載の遅延キャリブレーション装置。
  8. 前記第1精密遅延キャリブレーションユニットの前記精密遅延キャリブレーションサブユニットは、送信リンクにおけるクロックドメインクロッシングの先入れ先出しメモリのリードアドレスを1ずつ増やして、前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号の遅延を調整するように構成される、または、
    前記第2精密遅延キャリブレーションユニットの前記精密遅延キャリブレーションサブユニットは、前記再生受信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を調整するように構成される、請求項7に記載の遅延キャリブレーション装置。
  9. 前記位相キャリブレーションサブユニットは、差動パルスゲーティングサブユニットと、クロック分周サブユニットとを含み、
    前記差動パルスゲーティングサブユニットは、ゲーティング信号に基づいて、アナログドメインのクロック信号の初期位相を調整するように構成され、
    前記クロック分周サブユニットは、前記アナログドメインのクロック信号の初期位相に基づいて、デジタルドメインのクロック信号の初期位相を調整するように構成される、請求項1~8のいずれか一項に記載の遅延キャリブレーション装置。
  10. 請求項1~8のいずれか一項に記載の遅延キャリブレーション装置に適用される遅延キャリブレーション方法であって、
    エアインタフェースパルス信号を受信し、前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行うステップと、
    アナログクロックドメインで前記チャネル連携パルス信号に対して遅延補償を行い、クロックドメインの位相をキャリブレーションするステップと、を含む、遅延キャリブレーション方法。
  11. 送信リンクにおいて、前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行うステップは、
    前記エアインタフェースパルス信号に基づいて、送信チャネル連携パルス信号を生成するステップと、
    前記送信リンクのマルチクロックドメイン内で、データ有効イネーブル信号を利用して、前記送信チャネル連携パルス信号とリンクデータとをアライメント伝送するステップと、
    前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインで前記送信チャネル連携パルス信号に対して遅延補償を行うステップと、を含む、及び/または、
    受信リンクにおいて、前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでチャネル連携パルス信号に対して遅延補償を行うステップは、
    前記エアインタフェースパルス信号に基づいて、受信チャネル連携パルス信号を生成するステップと、
    前記受信リンクのマルチクロックドメイン内で、データ有効イネーブル信号を利用して、前記受信チャネル連携パルス信号とリンクデータとをアライメント伝送するステップと、
    前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでアライメント伝送された受信チャネル連携パルス信号に対して遅延補償を行うステップと、を含む、請求項10に記載の遅延キャリブレーション方法
  12. 請求項3に記載の遅延キャリブレーション装置に適用され、前記エアインタフェースパルス信号に基づいて、受信チャネル連携パルス信号を生成するステップは、
    前記エアインタフェースパルス信号の立ち上がりエッジに基づいて、単周期エアインタフェースパルス信号を生成し、前記単周期エアインタフェースパルス信号を同じ比率周期で所定倍数縮小して再生受信チャネル連携パルス信号を生成するステップと、
    前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインでアライメント伝送された受信チャネル連携パルス信号に対して遅延補償を行うステップは、
    前記再生受信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を除去して、第2信号を取得するステップと、
    前記第2信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行い、演算結果が1ではない場合、粗遅延キャリブレーションを行い、前記演算結果が1であるまで演算を停止し、第2指示信号を生成するステップと、を含む、請求項11に記載の方法。
  13. 請求項4に記載の遅延キャリブレーション装置に適用され、第2信号を取得した後、前記第2信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行う前に、前記方法は、
    1クロックサイクルに従って前記第2信号のハイレベル長さを拡張し、拡張後の信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行うステップをさらに含む、請求項12に記載の方法;または、
    請求項5に記載の遅延キャリブレーション装置に適用され、前記エアインタフェースパルス信号に基づいて、デジタルクロックドメインで送信チャネル連携パルス信号に対して遅延補償を行うステップは、
    前記エアインタフェースパルス信号の立ち上がりエッジに基づいて、単周期エアインタフェースパルス信号を生成するステップと、
    1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を除去して、第1信号を取得するステップと、
    前記第1信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行い、演算結果が1ではない場合、粗遅延キャリブレーションを行い、前記演算結果が1であるまで演算を停止し、第1指示信号を生成するステップと、を含む、請求項12に記載の方法。
  14. 請求項6に記載の遅延キャリブレーション装置に適用され、第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を除去する前に、前記方法は、
    前記単周期エアインタフェースパルス信号と前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号との間の時間差を計算して、前記時間差に基づいて前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号と次のエアインタフェースパルス信号との間の遅延を設定するステップをさらに含む、請求項13に記載の方法;または、
    請求項6に記載の遅延キャリブレーション装置に適用され、第1粗遅延キャリブレーションユニットに伝送された送信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を除去する前に、前記方法は、
    前記エアインタフェースパルス信号を同じ比率周期で所定倍数縮小して再生エアインタフェースパルス信号を生成するステップと、
    前記第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号を同じ比率周期で所定倍数縮小して再生送信チャネル連携パルス信号を生成することにより、前記再生送信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を除去するステップと、を含む、請求項13に記載の方法;または、
    請求項6に記載の遅延キャリブレーション装置に適用され、前記第1信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行う前に、前記方法は、
    1クロックサイクルに従って前記第1信号のハイレベル長さを拡張し、拡張後の信号及び前記単周期エアインタフェースパルス信号に対して論理積演算を行うステップをさらに含む、請求項13に記載の方法;または、
    請求項7に記載の遅延キャリブレーション装置に適用され、粗遅延キャリブレーションを行った後、前記方法は、
    チャネル連携パルス信号を受信し、前記チャネル連携パルス信号の立ち上がりエッジに基づいて、単周期チャネル連携パルス信号を生成するステップであって、前記チャネル連携パルス信号が前記第1信号又は前記第2信号であるステップと、
    前記エアインタフェースパルス信号をその存在するクロックドメインに同期し、前記チャネル連携パルス信号をその存在するクロックドメインに同期するステップと、
    前記同期後のエアインタフェースパルス信号及び前記同期後のチャネル連携パルス信号に対して論理積演算を行い、前記演算結果が0である場合、精密遅延キャリブレーションを行うステップであって、前記単周期チャネル連携パルス信号に基づいて、精密遅延キャリブレーションを停止するための割り込み信号をトリガーして生成するステップと、を含む、請求項13に記載の方法。
  15. 前記精密遅延キャリブレーションを行うステップは、
    送信リンクにおけるクロックドメインクロッシングの先入れ先出しメモリのリードアドレスを1ずつ増やして、第1粗遅延キャリブレーションユニットに伝送された前記送信チャネル連携パルス信号の遅延を調整するステップと、
    前記再生受信チャネル連携パルス信号と、次のエアインタフェースパルス信号との間の遅延を調整するステップと、を含む、請求項14に記載の方法。
JP2025508761A 2022-08-31 2023-08-18 遅延キャリブレーション装置及び遅延キャリブレーション方法 Active JP7852145B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202211058378.8A CN117675065A (zh) 2022-08-31 2022-08-31 时延校准装置及时延校准方法
CN202211058378.8 2022-08-31
PCT/CN2023/113693 WO2024046141A1 (zh) 2022-08-31 2023-08-18 时延校准装置及时延校准方法

Publications (2)

Publication Number Publication Date
JP2025526151A JP2025526151A (ja) 2025-08-07
JP7852145B2 true JP7852145B2 (ja) 2026-04-27

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274341A (ja) 2000-02-03 2001-10-05 Hewlett Packard Co <Hp> 超大規模集積回路における同期クロックのスキューを除去するシステム及び方法
JP2004511933A (ja) 2000-10-06 2004-04-15 ザイリンクス インコーポレイテッド デジタル移相器
JP2010103845A (ja) 2008-10-24 2010-05-06 Nec Corp Ts信号遅延検出調整方法及び装置
JP2015159407A (ja) 2014-02-24 2015-09-03 マイクロン テクノロジー, インク. 半導体装置
CN113904680A (zh) 2021-09-15 2022-01-07 浙江力积电子有限公司 快速重新锁定dll电路的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274341A (ja) 2000-02-03 2001-10-05 Hewlett Packard Co <Hp> 超大規模集積回路における同期クロックのスキューを除去するシステム及び方法
JP2004511933A (ja) 2000-10-06 2004-04-15 ザイリンクス インコーポレイテッド デジタル移相器
JP2010103845A (ja) 2008-10-24 2010-05-06 Nec Corp Ts信号遅延検出調整方法及び装置
JP2015159407A (ja) 2014-02-24 2015-09-03 マイクロン テクノロジー, インク. 半導体装置
CN113904680A (zh) 2021-09-15 2022-01-07 浙江力积电子有限公司 快速重新锁定dll电路的方法

Similar Documents

Publication Publication Date Title
EP4583445A1 (en) Delay calibration apparatus and delay calibration method
US8073090B2 (en) Synchronous de-skew with programmable latency for multi-lane high speed serial interface
CN107209225B (zh) 使用校准的单个时钟源同步串行器-解串器协议的高速数据传输
CN108804371B (zh) 一种多通道高速数据接收的同步自校正方法
US20130033946A1 (en) Frequency-agile strobe window generation
EP3748512B1 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
US10775833B2 (en) Meeting setup/hold times for a repetitive signal relative to a clock
US6680636B1 (en) Method and system for clock cycle measurement and delay offset
CN108880544B (zh) 一种多器件数据同步的自校正方法
JP7214855B2 (ja) メタステーブル状態検出装置及び方法、adc回路
KR102578608B1 (ko) 다중 칩 모듈의 물리 계층 인터페이스를 위한 스큐 보정 방법
JP7852145B2 (ja) 遅延キャリブレーション装置及び遅延キャリブレーション方法
US9800400B1 (en) Clock phase alignment in data transmission
US12506491B2 (en) Sampling circuit, method for using sampling circuit, storage medium, and electronic device
JP2026027321A (ja) 動的タイミング較正システムおよび方法
WO2012009160A1 (en) Methods and apparatus for determining a phase error in signals
CN116049061A (zh) 一种跨时钟域的数据传输方法、系统、芯片及电子设备
Deev et al. Subnanosecond synchronization method based on the synchronous Ethernet network
US20040225909A1 (en) System and method for synchronizing multiple synchronizer controllers
CN114614823B (zh) 一种芯片时钟同步方法、数据采集卡及数据采集系统
Xie et al. Application of synchronous acquisition technology based on JESD204B protocol in phased array radar
US7793021B2 (en) Method for synchronizing a transmission of information and a device having synchronizing capabilities
US20030112906A1 (en) System for providing a calibrated clock and methods thereof
WO2024148848A1 (zh) 时钟同步方法和第一裸片
WO2017006339A2 (en) System and method for controlling phase allignment of clock signals