JP7846525B2 - フィルタ、マルチプレクサおよび通信用モジュール - Google Patents

Description

本発明は、フィルタ、マルチプレクサおよび通信用モジュールに関し、例えば並列共振回路を有するフィルタ、マルチプレクサおよび通信用モジュールに関する。

ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）や５Ｇ（５ｔｈ ＧＥｅｎｅｒａｔｉｏｎ）移動通信システム等の無線通信端末には、不要な妨害波を除去するフィルタが用いられている。フィルタとして、高周波信号を伝送する経路と接地端子との間に複数のＬＣ並列共振回路を有するフィルタが知られている。複数のＬＣ並列共振回路とグランド端子との間にＬＣ副並列共振回路を設けることが知られている（特許文献１）。複数のＬＤ並列共振回路のキャパシタにインダクタを直列接続することが知られている。

特開２０１５－１０９４８７号公報 特開２００８－２７８３６０号公報

特許文献１および２では、通過帯域より高い周波数に位置する減衰極の周波数を調整することができる。しかし、特許文献１では、減衰極の周波数を調整しようとすると、通過帯域より低い周波数における減衰特性が変化してしまう。特許文献２では、減衰極の周波数を調整しようとすると、減衰極より高い周波数域における減衰特性が劣化してしまう。

本発明は、上記課題に鑑みなされたものであり、減衰極の周波数を調整するときに他の減衰特性が変化することを抑制することを目的とする。

本発明は、第１信号端子と、第２信号端子と、グランド端子と、前記第１信号端子にキャパシタを介さずに電気的に接続された第１ノードとグランド端子との間に並列接続された第１キャパシタおよび第１インダクタを備え、前記第１ノードと前記グランド端子との間において前記第１キャパシタにインダクタが直列接続されていない第１共振回路と、前記第２信号端子にキャパシタを介さずに電気的に接続された第２ノードと前記グランド端子との間に並列接続された第２キャパシタおよび第２インダクタを備える第２共振回路と、前記第１ノードと前記第２ノードとの間において高周波信号が伝送可能な経路内に位置する第３ノードと前記グランド端子との間に並列接続された第３キャパシタおよび第３インダクタと、前記第３ノードと前記グランド端子との間において前記第３キャパシタに直列接続された第１直列インダクタと、を備える第３共振回路と、を備え、複数の誘電体層が積層され、前記第１直列インダクタは、前記複数の誘電体層のうち隣接する誘電体層の間の第１面に設けられた第１線路パターンを含み、前記第１共振回路は、前記第１ノードと前記グランド端子との間において前記第１キャパシタに直列接続され、前記複数の誘電体層の間の面に設けられた線路パターンを備えてなく、前記第３インダクタは、前記複数の誘電体層のうち隣接する誘電体層の間に設けられ前記第１面と異なる第２面に設けられ、前記複数の誘電体層のうち少なくとも１つの誘電体層を貫通するビア配線を介し前記第１線路パターンと電気的に接続され、前記第１線路パターンの延伸する方向と交差する方向に延伸する第２線路パターンを含む、フィルタである。

上記構成において、前記第２共振回路は、前記第２ノードと前記グランド端子との間において前記第２キャパシタにインダクタが直列接続されていない構成とすることができる。

上記構成において、複数の誘電体層が積層され、前記第１直列インダクタは、前記複数の誘電体層のうち隣接する誘電体層の間の第１面に設けられた第１線路パターンを含み、前記第１共振回路は、前記第１ノードと前記グランド端子との間において前記第１キャパシタに直列接続され、前記複数の誘電体層の間の面に設けられた線路パターンを備えない構成とすることができる。

上記構成において、前記第１インダクタおよび前記第２インダクタの少なくとも一方のインダクタは前記第１面に設けられた第３線路パターンを備える構成とすることができる。

上記構成において、前記経路における前記第３ノードと前記第２ノードとの間に位置する第４ノードと前記グランド端子との間に並列接続された第４キャパシタおよび第４インダクタと、前記第４ノードと前記グランド端子との間において前記第４キャパシタに直列接続された第２直列インダクタと、を備える第４共振回路を備える構成とすることができる。

上記構成において、前記第１ノードと前記第３ノードとは第５キャパシタを介し電気的に接続され、前記第２ノードと前記第３ノードとは第６キャパシタを介し電気的に接続されている構成とすることができる。

上記構成において、前記フィルタはバンドパスフィルタである構成とすることができる。

上記構成において、前記第１キャパシタ、前記第２キャパシタおよび前記第３キャパシタと、前記第１キャパシタ、前記第２キャパシタおよび前記第３キャパシタと前記グランド端子との間のインダクタンス成分と、は、前記フィルタの通過帯域より高い周波数に減衰極を形成する構成とすることができる。

本発明は、上記フィルタを含むマルチプレクサである。

本発明は、上記フィルタを含む通信用モジュールである。

本発明によれば、所望の周波数特性を有するフィルタ、マルチプレクサおよび通信用モジュールを提供することができる。

図１は、実施例１に係るフィルタの回路図である。 図２（ａ）および図２（ｂ）は、実施例１に係るフィルタの斜視図および断面図である。 図３は、実施例１における誘電体層の解体斜視図である。 図４は、実施例１における誘電体層の解体斜視図である。 図５は、比較例１に係るフィルタの回路図である。 図６は、比較例１における誘電体層の解体斜視図である。 図７は、比較例１における誘電体層の解体斜視図である。 図８は、シミュレーション１における実施例１および比較例１の通過特性を示す図である。 図９は、シミュレーション２における比較例２および比較例１の通過特性を示す図である。 図１０は、比較例３に係るフィルタの回路図である。 図１１は、比較例３における誘電体層の解体斜視図である。 図１２は、比較例３における誘電体層の解体斜視図である。 図１３は、シミュレーション３における比較例３および比較例１の通過特性を示す図である。 図１４は、比較例４に係るフィルタの回路図である。 図１５は、比較例４における誘電体層の解体斜視図である。 図１６は、比較例４における誘電体層の解体斜視図である。 図１７は、シミュレーション４における比較例４および比較例１の通過特性を示す図である。 図１８は、実施例１の変形例１に係るフィルタの回路図である。 図１９は、実施例１の変形例１における誘電体層の解体斜視図である。 図２０は、実施例１の変形例１における誘電体層の解体斜視図である。 図２１は、シミュレーション５における実施例１の変形例１および比較例１の通過特性を示す図である。 図２２は、実施例１の変形例２に係るフィルタの回路図である。 図２３は、実施例２に係るトリプレクサの回路図である。 図２４は、実施例２の変形例１に係る通信用モジュールの回路図である。

以下、図面を参照し本発明の実施例について説明する。

実施例１として、バンドパスフィルタ（ＢＰＦ）を例に説明する。図１は、実施例１に係るフィルタの回路図である。図１に示すように、実施例１のフィルタ１００は、入力端子Ｔｉｎ、出力端子Ｔｏｕｔ、グランド端子Ｔｇ、キャパシタＣ１～Ｃ７、およびインダクタＬ１～Ｌ７を有する。入力端子Ｔｉｎから入力された高周波信号は経路ＳＬを介し出力端子Ｔｏｕｔから出力される。経路ＳＬはキャパシタＣ５、インダクタＬ２の一部、インダクタＬ５、インダクタＬ３の一部およびキャパシタＣ６を含む。経路ＳＬ内にノードＮ１～Ｎ４が設けられている。

ノードＮ１とグランド端子Ｔｇとの間に並列共振回路Ｒ１が設けられている。並列共振回路Ｒ１は、ノードＮ１とグランド端子Ｔｇとの間に並列接続されたインダクタＬ１とキャパシタＣ１とを有している。ノードＮ２とグランド端子Ｔｇとの間に並列共振回路Ｒ２が設けられている。並列共振回路Ｒ２は、ノードＮ２とグランド端子Ｔｇとの間に並列接続されたインダクタＬ２とキャパシタＣ２とを有している。ノードＮ３とグランド端子Ｔｇとの間に並列共振回路Ｒ３が設けられている。並列共振回路Ｒ３は、ノードＮ３とグランド端子Ｔｇとの間に並列接続されたインダクタＬ３とキャパシタＣ３とを有している。ノードＮ４とグランド端子Ｔｇとの間に並列共振回路Ｒ４が設けられている。並列共振回路Ｒ４は、ノードＮ４とグランド端子Ｔｇとの間に並列接続されたインダクタＬ４とキャパシタＣ４とを有している。

並列共振回路Ｒ２は、ノードＮ２とグランド端子Ｔｇとの間においてキャパシタＣ２に直列接続されたインダクタＬ６を備えている。並列共振回路Ｒ３は、ノードＮ３とグランド端子Ｔｇとの間においてキャパシタＣ３に直列接続されたインダクタＬ７を備えている。

ノードＮ１は入力端子Ｔｉｎに直接接続されている。すなわち、ノードＮ１と入力端子Ｔｉｎとの間にはキャパシタは設けられていない。ノードＮ４は出力端子Ｔｏｕｔに直接接続されている。すなわち、ノードＮ４と出力端子Ｔｏｕｔとの間にはキャパシタは設けられていない。ノードＮ１とＮ２との間にはキャパシタＣ５が設けられ、キャパシタＣ５の一端はノードＮ１に電気的に接続され、他端はノードＮ２に電気的に接続されている。ノードＮ３とＮ４との間にはキャパシタＣ６が設けられ、キャパシタＣ６の一端はノードＮ４に電気的に接続され、他端はノードＮ３に電気的に接続されている。ノードＮ２とＮ３との間にはキャパシタは設けられていない。キャパシタＣ７はノードＮ１とＮ４との間において経路ＳＬに並列接続されている。インダクタＬ１とＬ２とは磁界結合Ｍ１し、インダクタＬ３とＬ４とは磁界結合Ｍ２している。

図２（ａ）および図２（ｂ）は、実施例１に係るフィルタの斜視図および断面図である。誘電体層１１ａ～１１ｉの積層方向をＺ方向、誘電体層１１ａ～１１ｉの平面方向のうち端子１４の配列方向をＸ方向、Ｘ方向に直交する方向をＹ方向とする。図２（ａ）および図２（ｂ）に示すように、フィルタ１００は、積層体１０を有している。積層体１０は、複数の積層された誘電体層１１ａ～１１ｉを備えている。積層体１０の下面（積層方向における積層体１０の表面）に端子１４が設けられている。端子１４は、例えば入力端子Ｔｉｎ、出力端子Ｔｏｕｔおよびグランド端子Ｔｇである。積層体１０の上面には、導電体パターン１２ａにより方向識別マークが設けられている。

図３および図４は、実施例１における誘電体層の解体斜視図である。図３および図４において、各誘電体層１１ｂ～１１ｉを貫通するビア配線１３ｂ～１３ｉを各誘電体層１１ｂ～１１ｉの上面に黒丸で示した。直上の誘電体層１１ｂ～１１ｇを貫通するビア配線１３ｂ～１３ｇが対応する誘電体層１１ｃ～１１ｉを貫通しない場合、白丸で示した。図３および図４に示すように、誘電体層１１ａ～１１ｉの上面にそれぞれ導電体パターン１２ａ～１２ｉが設けられている。誘電体層１１ｂ～１１ｉをそれぞれ貫通するビア配線１３ｂ～１３ｉが設けられている。誘電体層１１ｉの下面に端子１４が設けられている。

誘電体層１１ａの上面には方向識別マークを形成する導電体パターン１２ａが設けられている。誘電体層１１ｂの上面には、線路パターンＬ１ａ～Ｌ４ａを形成する導電体パターン１２ｂが設けられている。誘電体層１１ｃの上面には、線路パターンＬ２ｂ、Ｌ５ａおよびＬ３ｂを形成する導電体パターン１２ｃが設けられている。誘電体層１１ｄの上面には、線路パターンＬ１ｂ、Ｌ４ｂ、Ｌ６ａおよびＬ７ａを形成する導電体パターン１２ｄが設けられている。

インダクタＬ１は、線路パターンＬ１ａ、Ｌ１ｂおよびビア配線１３ｂ～１３ｉにより形成される。インダクタＬ２は、線路パターンＬ２ａ、Ｌ２ｂおよびビア配線１３ｂ～１３ｉにより形成される。インダクタＬ３は、線路パターンＬ３ａ、Ｌ３ｂおよびビア配線１３ｂ～１３ｉにより形成される。インダクタＬ４は、線路パターンＬ４ａ、Ｌ４ｂおよびビア配線１３ｂ～１３ｉにより形成される。インダクタＬ５は線路パターンＬ５ａにより形成される。インダクタＬ６は、線路パターンＬ６ａおよびビア配線１３ｄ～１３ｇにより形成される。インダクタＬ７は、線路パターンＬ７ａおよびビア配線１３ｄ～１３ｇにより形成される。

誘電体層１１ｅの上面には、電極Ｃ７ａを形成する導電体パターン１２ｅが設けられている。誘電体層１１ｆの上面には、電極Ｃ５ａ、Ｃ６ａおよびＣ７ｂを形成する導電体パターン１２ｆが設けられている。誘電体層１１ｇの上面には、電極Ｃ５ｂおよびＣ６ｂを形成する導電体パターン１２ｇが設けられている。誘電体層１１ｈの上面には、電極Ｃ１ａ、Ｃ２ａ、Ｃ３ａ、Ｃ４ａ、Ｃ５ｃおよびＣ６ｃを形成する導電体パターン１２ｈが設けられている。誘電体層１１ｉの上面には、電極Ｃ１ｂ、Ｃ２ｂ、Ｃ３ｂおよびＣ４ｂでありかつグランドパターンＧを形成する導電体パターン１２ｉが設けられている。

キャパシタＣ１は、誘電体層１１ｈを挟む電極Ｃ１ａおよびＣ１ｂにより形成される。キャパシタＣ２は、誘電体層１１ｈを挟む電極Ｃ２ａおよびＣ２ｂにより形成される。キャパシタＣ３は、誘電体層１１ｈを挟む電極Ｃ３ａおよびＣ３ｂにより形成される。キャパシタＣ４は、誘電体層１１ｈを挟む電極Ｃ４ａおよびＣ４ｂにより形成される。キャパシタＣ５は、誘電体層１１ｆを挟む電極Ｃ５ａおよびＣ５ｂと誘電体層１１ｇを挟む電極Ｃ５ｂおよびＣ５ｃにより形成される。キャパシタＣ６は、誘電体層１１ｆを挟む電極Ｃ６ａおよびＣ６ｂと誘電体層１１ｇを挟む電極Ｃ６ｂおよびＣ６ｃにより形成される。キャパシタＣ７は、誘電体層１１ｅを挟む電極Ｃ７ａおよびＣ７ｂにより形成される。誘電体層１１ｉの下面には端子１４が形成されている。端子１４は、入力端子Ｔｉｎ、出力端子Ｔｏｕｔおよびグランド端子Ｔｇを含む。

線路パターンＬ１ａの一端はビア配線１３ｂ～１３ｉを介し電極Ｃ１ａ（ノードＮ１に対応）および入力端子Ｔｉｎに電気的に接続されている。このように、キャパシタＣ１の電極Ｃ１ａと入力端子Ｔｉｎとの間は線路パターンを介さず電気的に接続されている。線路パターンＬ２ａの一端はビア配線１３ｂ～１３ｆを介し電極Ｃ５ｂ（ノードＮ２に対応）に電気的に接続され、かつ線路パターンＬ６ａおよびビア配線１３ｄ～１３ｇを介し電極Ｃ２ａに電気的に接続されている。このように、キャパシタＣ２の電極Ｃ２ａは線路パターンＬ６ａを介しノードＮ２に相当する電極Ｃ５ｂに電気的に接続されている。キャパシタＣ２と同様にキャパシタＣ３の電極Ｃ３ａは線路パターンＬ７ａを介しノードＮ３に相当する電極Ｃ６ｂに電気的に接続されている。キャパシタＣ１と同様に、キャパシタＣ４の電極Ｃ４ａと出力端子Ｔｏｕｔは線路パターンを介さず電気的に接続されている。

誘電体層１１ａ～１１ｉは、セラミック材料からなり、主成分として例えばＳｉ、ＣａおよびＭｇの酸化物（例えばディオプサイド結晶であるＣａＭｇＳｉ_２Ｏ_６）を含む。誘電体層１１ａから１１ｉの主成分は、Ｓｉ、Ｃａおよび／またはＭｇ以外の酸化物でもよい。さらに、誘電体層１１ａ～１１ｈは、絶縁体材料としてＴｉ、ＺｒおよびＡｌの少なくとも１つの酸化物を含んでもよい。

導電体パターン１２ａ～１２ｉ、ビア配線１３ｂ～１３ｉおよび端子１４の上部は、例えばＡｇ、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｕ、Ａｕ－Ｐｄ合金またはＡｇ－Ｐｔ合金を主成分とする金属層である。端子１４の上部は、上記金属材料に加えＴｉＯ_２、ＺｒＯ_２またはＡｌ_２Ｏ_３等の不伝導性材料を含んでもよい。端子１４の下部は、Ｎｉ膜およびＳｎ膜である。

［比較例１］
図５は、比較例１に係るフィルタの回路図である。図５に示すように、比較例１のフィルタ１１０では、並列共振回路Ｒ２において、キャパシタＣ２に直列接続されたインダクタＬ６が設けられていない。並列共振回路Ｒ３において、キャパシタＣ３に直列接続されたインダクタＬ７が設けられていない。並列共振回路Ｒ１～Ｒ４とグランド端子Ｔｇとの間にインダクタＬ１０が設けられている。その他の回路構成は実施例１の図１と同じである。

図６および図７は、比較例１における誘電体層の解体斜視図である。図６および図７に示すように、誘電体層１１ｄの上面に線路パターンＬ６ａおよびＬ７ａが設けられていない。線路パターンＬ２ａの一端はビア配線１３ｂ～１３ｇを介し電極Ｃ５ｂに電気的に接続しかつ電極Ｃ２ａ電気的に接続されている。このように、キャパシタＣ２の電極Ｃ２ａは線路パターンを介さずノードＮ２に相当する電極Ｃ５ｂに電気的に接続されている。同様に、キャパシタＣ３の電極Ｃ３ａは線路パターンを介さずノードＮ３に相当する電極Ｃ６ｂに電気的に接続されている。導電体パターン１２ｉにより形成されるグランドパターンＧとグランド端子Ｔｇとを電気的に接続するビア配線１３ｉがインダクタＬ１０に相当する。その他の構成は実施例１の図３および図４と同じである。

［シミュレーション１］
実施例１および比較例１について、有限要素法を用い３次元電磁界シミュレーションを行い通過特性を算出した。

各誘電体層１１ａ～１１ｉは、ＣａＭｇＳｉ_２Ｏ_６を主成分とする。フィルタ１００の扱う周波数が１ＧＨｚ～２０ＧＨｚと高いため、フィルタ１００は、分布定数回路的に機能する。このため、キャパシタＣ１～Ｃ７のキャパシタンスおよびインダクタＬ１～Ｌ７のインダクタンスは定まらないが、実施例１のキャパシタＣ１～Ｃ７のキャパシタンスおよびインダクタＬ１～Ｌ７のインダクタンスの概略値を表１に示す。

図８は、シミュレーション１における実施例１および比較例１の通過特性を示す図である。上述のように、比較例１のビア配線１３ｉの個数は実施例１と同じ２個である。図８に示すように、４．２～５ＧＨｚ付近が通過帯域Ｐａｓｓである。通過帯域Ｐａｓｓは主に並列共振回路Ｒ１～Ｒ４の並列共振により形成される。４個の減衰極Ａ１～Ａ４が形成されている。最も低い減衰極Ａ１と通過帯域Ｐａｓｓの低周波数端に位置する減衰極Ａ２とは、主にキャパシタＣ５と磁界結合Ｍ１との並列共振と、キャパシタＣ６と磁界結合Ｍ２との並列共振と、により形成される。キャパシタＣ７を設けることで、減衰極Ａ１とＡ２の周波数が分離される。通過帯域Ｐａｓｓの高周波数端に位置する減衰極Ａ３は主にキャパシタＣ７とインダクタＬ５との並列共振により形成される。最も周波数の高い減衰極Ａ４は、主にキャパシタＣ１～Ｃ４と、キャパシタＣ１～Ｃ４とグランド端子Ｔｇとの間のインダクタンスと、の直列共振により形成される。

通過帯域Ｐａｓｓ、減衰極Ａ１～Ａ３は、実施例１と比較例１とでほとんど変わらない。矢印５０のように、減衰極Ａ４の周波数は実施例１では比較例１より低くなる。このように、インダクタＬ６およびＬ７を設けることで、減衰極Ａ４の周波数が変化する。設計段階において、インダクタＬ６およびＬ７のインダクタンスを調整すれば、通過帯域Ｐａｓｓ、減衰極Ａ１～Ａ３の特性を変えることなく、減衰極Ａ４を調整できる。

［比較例２］
図６において、グランドパターンＧとグランド端子Ｔｇとを電気的に接続するビア配線１３ｉを１個としたフィルタを比較例２とした。比較例２では、比較例１に比べインダクタＬ１０のインダクタンスが大きくなる。

［シミュレーション２］
比較例２について通過特性を算出した。シミュレーションの方法はシミュレーション１と同じである。表２は比較例２におけるキャパシタンスおよびインダクタンスの概略値を示す表である。

表２に示すように、キャパシタＣ１～Ｃ７のキャパシタンスおよびインダクタＬ１～Ｌ５のインダクタンスは実施例１と同じである。インダクタＬ１０のインダクタンスは０．１ｎＨである。

図９は、シミュレーション２における比較例２および比較例１の通過特性を示す図である。比較例２では比較例１に対し、矢印５０のように、減衰極Ａ４の周波数が低周波側にシフトする。減衰極Ａ１より低周波側の領域５２における減衰量が悪化する。シミュレーション２のように、インダクタＬ１０のインダクタンスを調整することで、減衰極Ａ４の周波数を調整すると、領域５２における減衰特性が悪化してしまう。

[比較例３]
図１０は、比較例３に係るフィルタの回路図である。図１０に示すように、比較例３のフィルタ１１２では、並列共振回路Ｒ１～Ｒ４において、それぞれキャパシタＣ１～Ｃ４に直列接続されたインダクタＬ８、Ｌ６、Ｌ７、Ｌ９が設けられている。

図１１および図１２は、比較例３における誘電体層の解体斜視図である。図１１および図１２に示すように、誘電体層１１ｄの上面に線路パターンＬ６ａ、Ｌ７ａ、Ｌ８ａおよびＬ９ａが設けられている。線路パターンＬ１ａの一端はビア配線１３ｂ～１３ｉを介し電極Ｃ５ａおよび入力端子Ｔｉｎに電気的に接続され、かつ線路パターンＬ８ａを介し電極Ｃ１ａに電気的に接続されている。このように、キャパシタＣ１の電極Ｃ１ａは線路パターンＬ８ａを介しノードＮ１に相当する電極Ｃ５ａに電気的に接続されている。同様に、キャパシタＣ４の電極Ｃ４ａは線路パターンＬ９ａを介しノードＮ４に相当する電極Ｃ６ａに電気的に接続されている。実施例１の図３および図４と同様に、キャパシタＣ２の電極Ｃ２ａは線路パターンＬ６ａを介しノードＮ２に相当する電極Ｃ５ｂに電気的に接続され、キャパシタＣ３の電極Ｃ３ａは線路パターンＬ７ａを介しノードＮ３に相当する電極Ｃ６ｂに電気的に接続されている。その他の構成は実施例１と同じである。

［シミュレーション３］
比較例３について通過特性を算出した。シミュレーションの方法はシミュレーション１と同じである。表３は比較例３におけるキャパシタンスおよびインダクタンスの概略値を示す表である。

表３に示すように、キャパシタＣ１～Ｃ７のキャパシタンスおよびインダクタＬ１～Ｌ７のインダクタンスは実施例１と同じである。インダクタＬ８およびＬ９のインダクタンスはインダクタＬ６およびＬ７のインダクタンスと同じである。

図１３は、シミュレーション３における比較例３および比較例１の通過特性を示す図である。比較例３では比較例１に対し、矢印５０のように、減衰極Ａ４の周波数が低周波側にシフトする。比較例３の減衰極Ａ４のシフト量は図８の実施例１より大きい。比較例３では、減衰極Ａ１より低い領域の減衰特性は比較例１と同程度である。しかし、比較例３では、比べ１６ＧＨｚより高い領域５４における減衰量が比較例１より悪化する。シミュレーション３のように、インダクタＬ８およびＬ９を設けることで、減衰極Ａ４の周波数を調整でき、かつ領域５２における減衰特性の悪化を抑制できるが、領域５４における減衰特性が悪化してしまう。

[比較例４]
図１４は、比較例４に係るフィルタの回路図である。図１４に示すように、比較例４のフィルタ１１４では、並列共振回路Ｒ１およびＲ４において、それぞれキャパシタＣ１およびＣ４に直列接続されたインダクタＬ８およびＬ９が設けられている。並列共振回路Ｒ２およびＲ３において、それぞれキャパシタＣ２およびＣ３に直列接続されたインダクタは設けられていない。

図１５および図１６は、比較例４における誘電体層の解体斜視図である。図１５および図１６に示すように、誘電体層１１ｄの上面に線路パターンＬ８ａおよびＬ９ａが設けられ、線路パターンＬ６ａおよびＬ７ａは設けられていない。比較例３と同様に、キャパシタＣ１の電極Ｃ１ａは線路パターンＬ８ａを介しノードＮ１に相当する電極Ｃ５ａに電気的に接続されている。キャパシタＣ４の電極Ｃ４ａは線路パターンＬ９ａを介しノードＮ４に相当する電極Ｃ６ａに電気的に接続されている。比較例１と同様に、キャパシタＣ２の電極Ｃ２ａは線路パターンを介さずにノードＮ２に相当する電極Ｃ５ｂに電気的に接続され、キャパシタＣ３の電極Ｃ３ａは線路パターンを介さずにノードＮ３に相当する電極Ｃ６ｂに電気的に接続されている。その他の構成は実施例１と同じである。

［シミュレーション４］
比較例４について通過特性を算出した。シミュレーションの方法はシミュレーション１と同じである。表４は比較例４におけるキャパシタンスおよびインダクタンスの概略値を示す表である。

表４に示すように、キャパシタＣ１～Ｃ７のキャパシタンスおよびインダクタＬ１～Ｌ５のインダクタンスは実施例１と同じである。インダクタＬ８およびＬ９のインダクタンスは比較例３と同じである。

図１７は、シミュレーション４における比較例４および比較例１の通過特性を示す図である。比較例４では比較例１に対し、矢印５０のように、減衰極Ａ４の周波数が低周波側にシフトする。比較例４における減衰極Ａ４のシフト量は図８の実施例１と同程度である。比較例４では、減衰極Ａ１より低い領域の減衰特性は比較例１と同程度である。比較例４では、１６ＧＨｚより高い領域５４における減衰量が比較例１より悪化する。シミュレーション４のように、インダクタＬ８およびＬ９を設けることで、減衰極Ａ４の周波数を調整でき、かつ領域５２における減衰特性の悪化を抑制できるが、領域５４における減衰特性が悪化してしまう。領域５４における減衰特性の悪化は図１３の比較例３と同程度である。

[実施例１の変形例１]
図１８は、実施例１の変形例１に係るフィルタの回路図である。図１８に示すように、実施例１の変形例１のフィルタ１０２では、並列共振回路Ｒ１およびＲ３において、それぞれキャパシタＣ１およびＣ３に直列接続されたインダクタＬ８およびＬ７が設けられている。並列共振回路Ｒ２およびＲ４において、それぞれキャパシタＣ２およびＣ４に直列接続されたインダクタは設けられていない。

図１９および図２０は、実施例１の変形例１における誘電体層の解体斜視図である。図１９および図２０に示すように、誘電体層１１ｄの上面に線路パターンＬ７ａおよびＬ８ａが設けられ、線路パターンＬ６ａおよびＬ９ａは設けられていない。比較例３と同様に、キャパシタＣ１の電極Ｃ１ａは線路パターンＬ８ａを介しノードＮ１に相当する電極Ｃ５ａに電気的に接続されている。キャパシタＣ３の電極Ｃ３ａは線路パターンＬ７ａを介しノードＮ３に相当する電極Ｃ６ｂに電気的に接続されている。比較例１と同様に、キャパシタＣ２の電極Ｃ２ａは線路パターンを介さずノードＮ２に相当する電極Ｃ５ｂに電気的に接続されている。キャパシタＣ４の電極Ｃ４ａは線路パターンを介さずにノードＮ４に相当する電極Ｃ６ａに電気的に接続され、その他の構成は実施例１と同じである。

［シミュレーション５］
実施例１の変形例１について通過特性を算出した。シミュレーションの方法はシミュレーション１と同じである。表５は実施例１の変形例１におけるキャパシタンスおよびインダクタンスの概略値を示す表である。

表５に示すように、キャパシタＣ１～Ｃ７のキャパシタンスおよびインダクタＬ１～Ｌ５のインダクタンスは実施例１と同じである。インダクタＬ７およびＬ８のインダクタンスは比較例３と同じである。

図２１は、シミュレーション５における実施例１の変形例１および比較例１の通過特性を示す図である。実施例１の変形例１では比較例１に対し、矢印５０のように、減衰極Ａ４の周波数が低周波側にシフトする。実施例１の変形例１における減衰極Ａ４のシフト量は図８の実施例１と同程度である。実施例1の変形例１では、減衰極Ａ１より低い領域の減衰特性は比較例１と同程度である。実施例１の変形例１では、１６ＧＨｚより高い領域５４における減衰量が比較例１より悪化する。シミュレーション５のように、インダクタＬ７およびＬ８を設けることで、減衰極Ａ４の周波数を調整でき、かつ領域５２における減衰特性の悪化を抑制できるが、領域５４における減衰特性が悪化してしまう。領域５４における減衰特性の悪化は図１３の比較例３および図１７の比較例４より若干小さい。このように、実施例１の変形例１では、領域５４における減衰特性の悪化を比較例３および４より抑制できる。

シミュレーション１～５をまとめると、並列共振回路Ｒ１～Ｒ４の少なくとも１つにおいて、キャパシタＣ１～Ｃ４に直列接続されたインダクタＬ６～Ｌ９を設け、設計段階において、インダクタＬ６～Ｌ９のインダクタンスを調整することで、領域５２における減衰特性が変化することなく、減衰極Ａ４の周波数を調整することができる。減衰極Ａ４のシフト量はインダクタＬ６～Ｌ９の個数が多くなると大きくなる。入力端子Ｔｉｎに直接接続された並列共振回路Ｒ１および出力端子Ｔｏｕｔに直接接続された並列共振回路Ｒ４の少なくとも一方にインダクタＬ８およびＬ９を設けないことで、領域５４における減衰特性の変化を抑制できる。並列共振回路Ｒ１およびＲ４の両方にインダクタＬ８およびＬ９を設けないことで、領域５４における減衰特性の変化をより抑制できる。

実施例１およびその変形例１によれば、並列共振回路Ｒ４（第１共振回路）は、出力端子Ｔｏｕｔ（第１信号端子）にキャパシタを介さずに電気的に接続されたノードＮ４（第１ノード）とグランド端子との間に並列接続されたキャパシタＣ４（第１キャパシタ）およびインダクタＬ４（第１インダクタ）を備えている。ノードＮ４とグランド端子Ｔｇとの間においてキャパシタＣ４にインダクタＬ９が直列接続されていない。並列共振回路Ｒ１（第２共振回路）は、入力端子Ｔｉｎ（第２信号端子）にキャパシタを介さずに電気的に接続されたノードＮ１（第２ノード）とグランド端子Ｔｇとの間に並列接続されたキャパシタＣ１（第２キャパシタ）およびインダクタＬ１（第２インダクタ）を備える。並列共振回路Ｒ３（第３共振回路）は、ノードＮ４とＮ１との間において、高周波信号が伝送可能な経路ＳＬ内に位置するノードＮ３（第３ノード）とグランド端子Ｔｇとの間に並列接続されたキャパシタＣ３（第３キャパシタ）およびインダクタＬ３（第３インダクタ）と、ノードＮ３とグランド端子Ｔｇとの間においてキャパシタＣ３に直列接続されたインダクタＬ７（第１直列インダクタ）と、を備える。

インダクタＬ７を設けることで、領域５２における減衰特性の変化を抑制しかつ減衰極Ａ４の周波数の調整が容易となる。並列共振回路Ｒ４にインダクタＬ９を設けないことで、図８および図２１のように、領域５４における減衰特性の変化を抑制できる。

実施例１のように、並列共振回路Ｒ１は、ノードＮ１とグランド端子Ｔｇとの間においてキャパシタＣ１にインダクタＬ８が直列接続されていない。これにより、図８のように、領域５４における減衰特性の変化をより抑制できる。

実施例１では、並列共振回路Ｒ１にインダクタＬ８が設けられ、並列共振回路Ｒ４にインダクタＬ９が設けられていない例を説明したが、並列共振回路Ｒ１にインダクタＬ８が設けられておらず、並列共振回路Ｒ４にインダクタＬ９が設けられていてもよい。

図３、図４、図１９および図２０のように、複数の誘電体層１１ａ～１１ｉが積層されている。インダクタＬ７は、隣接する誘電体層１１ｃと１１ｄの間の第１面に設けられた線路パターンＬ７ａ（第１線路パターン）を含む。並列共振回路Ｒ４は、ノードＮ４とグランド端子Ｔｇとの間においてキャパシタＣ４に直列接続され、複数の誘電体層１１ａ～１１ｉの間の面に設けられた線路パターンを備えない。これにより、インダクタＬ７を設け、インダクタＬ９を設けないことができる。

インダクタＬ３は、隣接する誘電体層１１ａと１１ｂの間に設けられ第１面と異なる第２面に設けられた線路パターンＬ３ａ（第２線路パターン）を含む。線路パターンＬ３ａは、誘電体層１１ｂ～１１ｃを貫通するビア配線１３ｂ～１３ｃを介し線路パターンＬ７ａと電気的に接続されている。このとき、線路パターンＬ３ａとＬ７ａとが磁界結合すると並列共振回路Ｒ３の共振特性が変化してしまう。そこで、積層体１０の厚さ方向から見て、線路パターンＬ３ａの延伸する方向と線路パターンＬ７ａの延伸する方向とは交差させることが好ましい。線路パターンＬ３ａの延伸する方向と線路パターンＬ７ａの延伸する方向とのなす角度は４５°以上かつ１３５°以下が好ましく、８０°以上かつ１００°以下がより好ましく、略９０°（すなわち略直交すること）がさらに好ましい。線路パターンＬ２ａとＬ６ａについても同様である。

インダクタＬ１～Ｌ９の線路パターンとフィルタを実装する実装基板上のグランドパターンとが近いと、渦電流損などにより、インダクタＬ１～Ｌ９のＱ値が小さくなる。このため、インダクタＬ１～Ｌ９を形成する線路パターンと端子１４との間にキャパシタＣ１～Ｃ７を形成する電極を設けている。これにより、インダクタＬ１～Ｌ９のＱ値が向上する。特に、並列共振回路Ｒ１～Ｒ４を形成するインダクタＬ１～Ｌ４のＱ値は高いことが好ましい、よって、線路パターンＬ６ａ（およびＬ７ａ）は、インダクタＬ２（およびＬ３）を形成する線路パターンのうち最も長い線路パターンＬ２ａ（およびＬ３ａ）とキャパシタＣ１～Ｃ７を形成する電極との間の導電体パターンにより形成されることが好ましい。

インダクタＬ１～Ｌ４の少なくとも１つのインダクタは第１面に設けられた線路パターンＬ１ｂおよびＬ４ｂ（第３線路パターン）を備える。これにより、フィルタの大型化を抑制できる。

並列共振回路Ｒ２（第４共振回路）は、経路ＳＬにおけるノードＮ３とノードＮ１との間に位置するノードＮ２（第４ノード）とグランド端子Ｔｇとの間に並列接続されたキャパシタＣ２（第４キャパシタ）およびインダクタＬ２（第４インダクタ）と、ノードＮ２とグランド端子Ｔｇとの間においてキャパシタＣ２に直列接続されたインダクタＬ６（第２直列インダクタ）と、を備える。これにより、インダクタＬ６とＬ７のインダクタンスを調整することで、減衰極Ａ４の周波数を調整することができる。また、インダクタの個数が増えるため、減衰極Ａ４のシフト量を大きくできる。よって、減衰極Ａ１の周波数の調整範囲を大きくできる。

ノードＮ４とＮ３とはキャパシタＣ６（第５キャパシタ）を介し電気的に接続され、ノードＮ１とノードＮ３とはキャパシタＣ５（第６キャパシタ）を介し電気的に接続されている。入力端子Ｔｉｎおよび出力端子ＴｏｕｔのいずれともキャパシタＣ５およびＣ６を介し電気的に接続されたノードＮ３とグランド端子Ｔｇとの間に設けられた並列共振回路Ｒ３には、インダクタＬ７を設ける。これにより、領域５２および５４における減衰特性の変化を抑制しかつ減衰極Ａ４の周波数の調整が容易となる。

実施例１およびその変形例では、インダクタＬ６は、ノードＮ２とキャパシタＣ２との間に電気的に接続され、インダクタＬ７は、ノードＮ３とキャパシタＣ３との間に電気的に接続される例を説明した。インダクタＬ６は、グランド端子ＴｇとキャパシタＣ２との間に電気的に接続され、インダクタＬ７は、グランド端子ＴｇとキャパシタＣ３との間に電気的に接続されていてもよい。

フィルタ１００および１０２は、バンドパスフィルタである。キャパシタＣ１～Ｃ４と、キャパシタＣ１～Ｃ４とグランド端子Ｔｇとの間のインダクタンス成分は、フィルタの通過帯域Ｐａｓｓより高い周波数に減衰極Ａ４を形成する。これにより、インダクタＬ６およびＬ７のインダクタンスを調整することで、減衰極Ａ４の周波数を調整できる。

［実施例１の変形例２］
図２２は、実施例１の変形例２に係るフィルタの回路図である。図２２に示すように、実施例１の変形例２のフィルタ１０４では、並列共振回路Ｒ２が設けられていない。ノードＮ１とＮ３とはキャパシタＣ５を介し電気的に接続されている。高周波信号が伝送される経路ＳＬは、ノードＮ１からキャパシタＣ５およびＣ６を介しノードＮ４に至る。並列共振回路Ｒ３はインダクタＬ６を備え、並列共振回路Ｒ１およびＲ４はインダクタＬ８およびＬ９を備えていない。その他の回路構成は実施例１と同じであり説明を省略する。

表６は、実施例１の変形例２におけるキャパシタＣ１、Ｃ３～Ｃ７のキャパシタンスおよびインダクタＬ１、Ｌ３、Ｌ４およびＬ７のインダクタンスの例を示す表である。

表６のような素子の値とすることで、バンドパスフィルタを形成できる。並列共振回路Ｒ１～Ｒ４として３個と４個の例を説明したが経路ＳＬ内の異なる位置に並列共振器が複数接続されていればよい。ノードＮ１～Ｎ４のうち隣接する２つのノードの間は、実施例１およびその変形例１のノードＮ１とＮ２との間、ノードＮ３とＮ４との間、および実施例１の変形例２のノードＮ１とＮ３との間、およびノードＮ３とＮ４との間のように、キャパシタを介し接続されていてもよい。隣接するノードの間は実施例１およびその変形例１のノードＮ２とＮ３との間のようにインダクタを介し接続されていてもよい。隣接するノードの間は磁界結合により接続されていてもよい。

図２３は、実施例２に係るトリプレクサの回路図である。図２３に示すように、トリプレクサ２０はフィルタ２２、２４および２６を備えている。共通端子Ａｎｔと端子ＬＢ、ＭＢおよびＨＢとの間にそれぞれフィルタ２２、２４および２６が接続されている。共通端子Ａｎｔにはアンテナ２８が接続されている。フィルタ２２は例えばローパスフィルタＬＰＦであり、ローバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ２４は例えばバンドパスフィルタＢＰＦであり、ローバンドより高い周波数のミドルバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ２６は例えばハイパスフィルタＨＰＦであり、ミドルバンドより高い周波数のハイバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。

フィルタ２２、２４および２６の少なくとも１つのフィルタを実施例１およびその変形例のフィルタとすることができる。マルチプレクサの例としてトリプレクサの例を説明したが、マルチプレクサはダイプレクサ、デュプレクサまたはクワッドプレクサでもよい。

［実施例２の変形例１］
図２４は、実施例２の変形例１に係る通信用モジュールの回路図である。図２４に示すように、モジュール３０は、フィルタ３１、スイッチ３２、ローノイズアンプＬＮＡ３３およびパワーアンプＰＡ３４を備えている。

アンテナ端子ＴＡにアンテナ２８が接続される。アンテナ端子ＴＡには、フィルタ３１の一端が接続されている。フィルタ３１の他端にはスイッチ３２が接続されている。スイッチ３２にはＬＮＡ３３の入力端子およびＰＡ３４の出力端子が接続されている。ＬＮＡ３３の出力端子は受信端子ＴＲに接続されている。ＰＡ３４の入力端子は送信端子ＴＴに接続されている。受信端子ＴＲおよび送信端子ＴＴにはＲＦＩＣ（Radio Frequency Integrated Circuit）が接続されている。

モジュール３０は、例えばＴＤＤ（Time Division Duplex）通信方式の通信用モジュールである。ＴＤＤ通信方式では送信帯域と受信帯域とは同じ帯域である。フィルタ３１は例えばバンドパスフィルタであり、送信帯域と受信帯域を含む通過帯域の高周波信号を通過させ他の周波数の信号を抑圧する。

受信信号を受信するとき、スイッチ３２はフィルタ３１とＬＮＡ３３とを接続する。これにより、アンテナ２８に受信された高周波信号はフィルタ３１により受信帯域の信号に濾波され、ＬＮＡ３３により増幅されＲＦＩＣ３５に出力される。送信信号を送信するとき、スイッチ３２はフィルタ３１とＰＡ３４とを接続する。これにより、ＲＦＩＣ３５から出力された高周波信号は、ＰＡにより増幅され、フィルタ３１により送信帯域の信号に濾波され、アンテナ２８から出力される。

実施例２の変形例１の通信用モジュール内のフィルタ３１を実施例１およびその変形例のフィルタとすることができる。モジュールとしては、他の回路形式の通信用モジュールでもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 積層体
１１ａ－１１ｉ 誘電体層
１２ａ－１２ｉ 導電体パターン
１３ｂ－１３i ビア配線
１４ 端子

Claims (9)

1. 第１信号端子と、
   第２信号端子と、
   グランド端子と、
   前記第１信号端子にキャパシタを介さずに電気的に接続された第１ノードとグランド端子との間に並列接続された第１キャパシタおよび第１インダクタを備え、前記第１ノードと前記グランド端子との間において前記第１キャパシタにインダクタが直列接続されていない第１共振回路と、
   前記第２信号端子にキャパシタを介さずに電気的に接続された第２ノードと前記グランド端子との間に並列接続された第２キャパシタおよび第２インダクタを備える第２共振回路と、
   前記第１ノードと前記第２ノードとの間において高周波信号が伝送可能な経路内に位置する第３ノードと前記グランド端子との間に並列接続された第３キャパシタおよび第３インダクタと、前記第３ノードと前記グランド端子との間において前記第３キャパシタに直列接続された第１直列インダクタと、を備える第３共振回路と、を備え、
   複数の誘電体層が積層され、
   前記第１直列インダクタは、前記複数の誘電体層のうち隣接する誘電体層の間の第１面に設けられた第１線路パターンを含み、
   前記第１共振回路は、前記第１ノードと前記グランド端子との間において前記第１キャパシタに直列接続され、前記複数の誘電体層の間の面に設けられた線路パターンを備えてなく、
   前記第３インダクタは、前記複数の誘電体層のうち隣接する誘電体層の間に設けられ前記第１面と異なる第２面に設けられ、前記複数の誘電体層のうち少なくとも１つの誘電体層を貫通するビア配線を介し前記第１線路パターンと電気的に接続され、前記第１線路パターンの延伸する方向と交差する方向に延伸する第２線路パターンを含む、フィルタ。
2. 前記第２共振回路は、前記第２ノードと前記グランド端子との間において前記第２キャパシタにインダクタが直列接続されていない請求項１に記載のフィルタ。
3. 前記第１インダクタおよび前記第２インダクタの少なくとも一方のインダクタは前記第１面に設けられた第３線路パターンを備える請求項１または２に記載のフィルタ。
4. 前記経路における前記第３ノードと前記第２ノードとの間に位置する第４ノードと前記グランド端子との間に並列接続された第４キャパシタおよび第４インダクタと、前記第４ノードと前記グランド端子との間において前記第４キャパシタに直列接続された第２直列インダクタと、を備える第４共振回路を備える請求項１または２に記載のフィルタ。
5. 前記第１ノードと前記第３ノードとは第５キャパシタを介し電気的に接続され、前記第２ノードと前記第３ノードとは第６キャパシタを介し電気的に接続されている請求項１から４のいずれか一項に記載のフィルタ。
6. 前記フィルタはバンドパスフィルタである請求項１から５のいずれか一項に記載のフィルタ。
7. 前記第１キャパシタ、前記第２キャパシタおよび前記第３キャパシタと、前記第１キャパシタ、前記第２キャパシタおよび前記第３キャパシタと前記グランド端子との間のインダクタンス成分と、は、前記フィルタの通過帯域より高い周波数に減衰極を形成する請求項６に記載のフィルタ。
8. 請求項１から７のいずれか一項に記載のフィルタを含むマルチプレクサ。
9. 請求項１から７のいずれか一項に記載のフィルタを含む通信用モジュール。