JP7843726B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP7843726B2
JP7843726B2 JP2023033003A JP2023033003A JP7843726B2 JP 7843726 B2 JP7843726 B2 JP 7843726B2 JP 2023033003 A JP2023033003 A JP 2023033003A JP 2023033003 A JP2023033003 A JP 2023033003A JP 7843726 B2 JP7843726 B2 JP 7843726B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor region
electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023033003A
Other languages
English (en)
Other versions
JP2024124977A (ja
Inventor
雅嗣 長井
慎吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2023033003A priority Critical patent/JP7843726B2/ja
Priority to CN202310561593.8A priority patent/CN118588751A/zh
Priority to US18/236,925 priority patent/US20240297220A1/en
Publication of JP2024124977A publication Critical patent/JP2024124977A/ja
Application granted granted Critical
Publication of JP7843726B2 publication Critical patent/JP7843726B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
半導体装置の半導体層には、例えばシリサイドを含み電極が接続される接続領域が形成される。電極と半導体層との間の接続領域を介した電気抵抗（コンタクト抵抗）の増大を抑制することが望まれる。
特許第３８０３６３１号公報
本発明が解決しようとする課題は、コンタクト抵抗の増大を抑制可能な半導体装置及び半導体装置の製造方法を提供することである。
実施形態に係る半導体装置は、半導体層と、第１電極と、第２電極と、制御電極と、接続領域と、を含む。前記半導体層は、第１半導体領域と、第２半導体領域と、第３半導体領域と、を含む。前記第１半導体領域は、第１導電形である。前記第２半導体領域は、前記第１半導体領域と接し、第２導電形である。前記第３半導体領域は、前記第２半導体領域の一部が前記第１半導体領域との間に位置するように設けられ、第１導電形である。前記第１電極は、前記第１半導体領域と電気的に接続される。前記第２電極は、前記第３半導体領域と電気的に接続される。前記制御電極は、絶縁膜を介して前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域のそれぞれと対向する。前記接続領域は、前記第１電極と前記第１半導体領域との間に位置して前記第１電極と前記第１半導体領域とを電気的に接続する。前記接続領域は、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｍｏ、Ｈｆ、Ｔａ及びＷからなる群より選択された少なくとも１つの第１金属元素とＳｉとの化合物と、ＰｔとＳｉとの化合物と、を含む。前記接続領域は、前記半導体層のうちのｎ形領域と第１方向において隣接する第１部分を含む。前記第１部分における前記第１方向の前記第１金属元素の濃度分布のピーク位置は、前記第１部分における前記第１方向のＰｔの濃度分布のピーク位置と、前記ｎ形領域と、の間である。
図１は、実施形態に係る半導体装置を例示する模式的断面図である。 図２は、実施形態の変形例に係る半導体装置を例示する模式的断面図である。 図３は、実施形態の変形例に係る半導体装置を例示する模式的断面図である。 図４は、実施形態の変形例に係る半導体装置を例示する模式的断面図である。 図５は、実施形態の変形例に係る半導体装置を例示する模式的断面図である。 図６（ａ）～図６（ｅ）は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ＋、ｎ、ｎ－及びｐ＋、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
図１は、実施形態に係る半導体装置を例示する模式的断面図である。
図１においては、実施形態に係る半導体装置１０１として、縦型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を例示している。半導体装置１０１は、半導体層１０と、第１電極２１と、第２電極２２と、複数の制御電極２３と、を含む。ｎチャネルＭＯＳＦＥＴにおいて、半導体層１０は、複数のソース領域１１（第１半導体領域）、複数のコンタクト領域１２（第４半導体領域）、複数のボディ領域１３（第２半導体領域）、ドリフト領域１４（第３半導体領域）、及びドレイン領域１５（第５半導体領域）を含む。
実施形態の説明では、ＸＹＺ直交座標系を用いる。第２電極２２から第１電極２１に向かう方向をＺ方向とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向及びＹ方向とする。また、説明のために、第２電極２２から第１電極２１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第１電極２１と第２電極２２との相対的な位置関係に基づき、重力の方向とは無関係である。
第２電極２２は、半導体層１０の下面１０ｓに設けられている。第２電極２２は、例えばドレイン電極である。第２電極２２は、アルミニウムなどの金属を含む。
ドレイン領域１５は、第２電極２２の上面に接し、第２電極２２と電気的に接続されている。ドレイン領域１５は、この例においてｎ形（第１導電形の一例）である。ドレイン領域１５は、例えばｎ＋形ドレイン領域である。
ドリフト領域１４は、ドレイン領域１５の上に設けられ、ドレイン領域１５と接している。ドリフト領域１４は、ドレイン領域１５を介して第２電極２２と電気的に接続されている。ドリフト領域１４は、この例においてｎ形である。ドリフト領域１４におけるｎ形不純物濃度は、ドレイン領域１５におけるｎ形不純物濃度よりも低い。ドリフト領域１４は、例えばｎ－形ドリフト領域である。
ボディ領域１３は、ドリフト領域１４の一部の上に設けられ、ドリフト領域１４と接している。ボディ領域１３の一部１３ａは、ソース領域１１とドリフト領域１４との間に位置している。ボディ領域１３は、この例においてｐ形（第２導電形の一例）である。ボディ領域１３におけるｐ形不純物濃度は、コンタクト領域１２におけるｐ形不純物濃度よりも低い。ボディ領域１３は、例えばｐ形ボディ領域である。
ソース領域１１は、ボディ領域１３の一部の上に設けられ、ボディ領域１３と接している。ソース領域１１は、ドリフト領域１４から離れている。ソース領域１１は、半導体層１０の上面１０ｕ（下面１０ｓとは反対側の面）の一部を形成している。１つのボディ領域１３の上に、Ｘ方向において並ぶ２つのソース領域１１が設けられている。ソース領域１１は、この例においてｎ形である。ソース領域１１は、例えばｎ＋形ソース領域である。
コンタクト領域１２は、ボディ領域１３の一部の上に設けられ、ボディ領域１３と接している。この例では、コンタクト領域１２は、Ｘ方向においてソース領域１１と並び、ソース領域１１と接している。コンタクト領域１２は、１つのボディ領域１３上の２つのソース領域１１の間に位置する。コンタクト領域１２は、この例においてｐ形である。コンタクト領域１２は、例えばｐ＋形領域である。
半導体層１０の各半導体領域（ソース領域１１～ドレイン領域１５）は、半導体材料として、シリコンを含む。ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
制御電極２３は、絶縁膜３１を介して、ソース領域１１、ボディ領域１３（一部１３ａ）、及びドリフト領域１４のそれぞれと、対向している。この例では、半導体層１０の上面１０ｕの上に絶縁膜３１が設けられており、絶縁膜３１の上に制御電極２３が設けられている。制御電極２３の上面及び側面は、絶縁膜３２によって覆われている。例えば、制御電極２３は、ゲート電極であり、絶縁膜３１は、ゲート絶縁膜である。制御電極２３は、例えばポリシリコンなどの導電材料を含む。絶縁膜３１及び絶縁膜３２は、例えば酸化シリコンまたは窒化シリコンなどの絶縁材料を含む。
第１電極２１は、半導体層１０及び絶縁膜３２の上に設けられている。第１電極２１は、ソース領域１１及びコンタクト領域１２と電気的に接続されている。第１電極２１は、絶縁膜３２によって、制御電極２３とは絶縁されている。第１電極２１は、例えばソース電極である。第１電極２１は、チタンまたはアルミニウムなどの金属を含む。第１電極２１は、積層構造を有していてもよい。例えば、第１電極２１は、下から順に、チタン膜、窒化チタン膜、タングステン膜、アルミニウム膜を含む積層構造でもよい。
具体的には、第１電極２１は、複数のコンタクト部２１ｃを含む。コンタクト部２１ｃは、Ｘ方向において並ぶ２つの制御電極２３（絶縁膜３２）の間に位置する。半導体層１０の上面１０ｕ側には、コンタクト部２１ｃが接続される接続領域５０（例えば導電領域）が設けられている。接続領域５０は、第１電極２１とソース領域１１との間に位置して、第１電極２１とソース領域１１とを電気的に接続する。また、接続領域５０は、第１電極２１とコンタクト領域１２との間に位置して、第１電極２１とコンタクト領域１２とを電気的に接続する。接続領域５０は、ソース領域１１、コンタクト領域１２及び第１電極２１のそれぞれと接している。
接続領域５０は、第１金属元素、第２金属元素、及びシリコンを含む。第１金属元素は、例えばチタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）及びタングステン（Ｗ）からなる群より選択された少なくとも１つである。第２金属元素は、白金（Ｐｔ）である。
例えば、接続領域５０は、第１金属元素とシリコン（Ｓｉ）との化合物（第１シリサイド）と、第２金属元素とＳｉとの化合物（第２シリサイド）と、を含む。接続領域５０は、第１シリサイドを含む第１領域５１と、第２シリサイドを含む第２領域５２と、を有していてもよい。なお、断面図においては、便宜上、第１領域５１と第２領域５２との境界を破線で表している。
図１に表したように、接続領域５０は、半導体層１０のうちのｎ形領域と第１方向（例えばＺ方向）において隣接する第１部分５０ａを有する。第１部分５０ａは、例えばソース領域１１及びコンタクト領域１２のうちｎ形である一方（この例においてソース領域１１）と、第１方向において隣接する。すなわち、この例では、第１部分５０ａは、接続領域５０のうちソース領域１１と第１電極２１との間の部分である。第１部分５０ａは、接続領域５０のうちソース領域１１の直上に位置し、ソース領域１１と接している。第１部分５０ａは、例えば、第１領域５１の一部と、第２領域５２の一部と、を含む部分でよい。
第１部分５０ａにおける第１方向（例えばＺ方向）の第１金属元素の濃度分布は、第１位置Ｐ１においてピーク（最大）となる。第１部分５０ａにおける第１方向（例えばＺ方向）の第２金属元素の濃度分布は、第２位置Ｐ２においてピーク（最大）となる。第１位置Ｐ１の第１方向における位置は、第２位置Ｐ２の第１方向における位置と、ソース領域１１の少なくとも一部（ｎ形領域）の第１方向における位置と、の間である。
第１領域５１は、例えば第１金属元素のシリサイド層である。例えば、第１領域５１において、第１金属元素の濃度は、第２金属元素の濃度よりも高い。例えば、第１領域５１における第１金属元素の濃度は、第２領域５２における第１金属元素の濃度よりも高い。
第２領域５２は、例えば第２金属元素のシリサイド層である。例えば、第２領域５２において、第２金属元素の濃度は、第１金属元素の濃度よりも高い。例えば、第２領域５２における第２金属元素の濃度は、第１領域５１における第２金属元素の濃度よりも高い。
なお、第１領域５１は、第２金属元素または第２シリサイドを含まなくてもよい。第２領域５２は、第１金属元素または第１シリサイドを含まなくてもよい。金属元素を含まないという範囲は、検出限界以下である場合など、実質的に含まない場合を含む。
第１領域５１の少なくとも一部は、ソース領域１１と第１電極２１との間に位置し、ソース領域１１と接している。例えば、第１領域５１（第１シリサイド）は、ソース領域１１とショットキー接触している。第２領域５２の少なくとも一部は、第１領域５１と第１電極２１との間に位置し、第１領域５１及び第１電極２１と接している。
例えば、第１領域５１は、第２領域５２の一部の直下に位置する。第１領域５１は、ｎ形の半導体領域（この例ではソース領域１１）の上にのみ形成され、ｐ形の半導体領域（この例ではコンタクト領域１２）の上には形成されなくてもよい。ただし、第１領域５１は、コンタクト領域１２と接していてもよい。また、この例では、第１領域５１と第１電極２１との間には、第２領域５２が配置されており、第１領域５１は、第１電極２１と接していない。ただし、第１領域５１は、第１電極２１と接してもよい。
複数のソース領域１１のそれぞれの上に、複数の第１領域５１のそれぞれが設けられている。第２領域５２は、Ｘ方向において並ぶ２つの第１領域５１の上、及び、それら２つの第１領域５１の間に位置するコンタクト領域１２の上、において連続して設けられている。そして、その１つの第２領域５２の上面に１つのコンタクト部２１ｃが接している。このように、第２領域５２の一部は、コンタクト領域１２と第１電極２１との間に位置し、コンタクト領域１２及び第１電極２１のそれぞれと接している。例えば、第２領域５２（第２シリサイド）は、コンタクト領域１２とショットキー接触している。第２領域５２は、ｎ形の半導体領域（この例ではソース領域１１）と接していてもよいし、接していなくてもよい。
前述の第１部分５０ａは、第１領域５１と第２領域５２とが第１方向に重なる部分である。第１部分５０ａにおいて第１金属元素の濃度がピークとなる第１位置Ｐ１は、第１領域５１中である。第１部分５０ａにおいて第２金属元素の濃度がピークとなる第２位置Ｐ２は、第２領域５２中である。
接続領域５０における第１金属元素の濃度及び第２金属元素の濃度は、例えば、透過型電子顕微鏡によるエネルギー分散型Ｘ線分光法（ＴＥＭ－ＥＤＸ）を用いた元素分析によって得られる濃度（原子パーセント）とすることができる。
コンタクト部２１ｃ、ソース領域１１及びコンタクト領域１２は、それぞれ、Ｙ方向に延在している。接続領域５０は、それらコンタクト部２１ｃ、ソース領域１１及びコンタクト領域１２に沿うように、Ｙ方向に延在している。
なお、ある領域が別の領域に接する状態は、必ずしも領域間の境界が明確に観察されなくてもよく、領域同士が連続している、または、直接接続（接合）されている状態でもよい。
半導体装置１０１の動作について説明する。
例えば、第２電極２２及び制御電極２３には、それぞれ、第１電極２１の電圧を基準（０Ｖ）として正の電圧が印加される。このとき、制御電極２３に閾値電圧よりも大きい電圧が印加されると、ボディ領域１３の絶縁膜３１との界面付近に反転層（チャネル）が形成される。これにより、電流が、第２電極２２から、ドレイン領域１５、ドリフト領域１４、ボディ領域１３及びソース領域１１を介して、第１電極２１へ流れるオン状態が得られる。制御電極２３の電圧が閾値電圧以下（例えば０Ｖ）のときは、チャネルが消滅し、第２電極２２から第１電極２１へ電流が実質的に流れないオフ状態が得られる。また、コンタクト領域１２、ボディ領域１３、ドリフト領域１４、ドレイン領域１５は、ボディダイオードとして機能する。すなわち、第１電極２１の電圧を基準として第２電極２２に負の電圧が印加された場合には、電流が、第１電極２１から、コンタクト領域１２、ボディ領域１３、ドリフト領域１４、ドレイン領域１５を介して、第２電極２２へ流れる。
なお、実施形態に係る半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）または、逆導通ＩＧＢＴであってもよい。すなわち、例えば、第２電極２２の上の少なくとも一部に第２導電形の半導体領域を設けてもよい。その第２導電形の半導体領域を介して、ドリフト領域１４は、第２電極２２と電気的に接続される。
上述したように、接続領域５０は、Ｐｔを含む。例えば熱処理によって、半導体層１０の表面側から各半導体領域中へＰｔを拡散させることができる。これにより、例えば、半導体層１０中のキャリアのライフタイムを制御し、スイッチングにおける電力の損失を抑制することができる。
実施形態の効果について説明する。
ＰｔとＳｉとの化合物（第２シリサイド）とｎ形半導体領域とが接する場合、第２シリサイドとｎ形半導体領域との間には、高いエネルギー障壁が形成されることとなる。そのため、第２シリサイドに接続された電極と、ｎ形半導体領域と、の間の第２シリサイドを介した電気抵抗が大きくなる恐れがある。すなわち、コンタクト抵抗が大きくなる恐れがある。
これに対して、実施形態においては、例えば、接続領域５０の第１部分５０ａにおける第１方向の第１金属元素の濃度分布のピーク位置（第１位置Ｐ１）は、第１部分５０ａにおける第１方向のＰｔの濃度分布のピーク位置（第２位置Ｐ２）と、ｎ形であるソース領域１１と、の間である。この場合には、ソース領域１１が第２シリサイドと接することが抑制され、ソース領域１１と第２シリサイドとの間の高いエネルギー障壁が形成されることが抑制される。これにより、コンタクト抵抗の増大を抑制できる。
また、実施形態において、ソース領域１１は、例えば、第１領域５１と接する。つまり、ソース領域１１は、第１金属元素とＳｉとの化合物（第１シリサイド）と接する。第１シリサイドとｎ形半導体領域とが接する場合においても、第１シリサイドとｎ形半導体領域との間には、エネルギー障壁が形成される。ただし、第１シリサイドとｎ形半導体領域との間のエネルギー障壁は、第２シリサイドとｎ形半導体領域との間のエネルギー障壁よりも低い。ソース領域１１と第１領域５１とが接する場合には、ソース領域１１と第１シリサイドとの間のエネルギー障壁は比較的低いため、ソース領域１１と第１領域５１との間の電気抵抗の増大が抑制される。すなわち、コンタクト抵抗の増大を抑制できる。
また、互いに接触する第２シリサイドとｐ形半導体領域との間に形成されるエネルギー障壁は、互いに接触する第１シリサイドとｐ形半導体領域との間に形成されるエネルギー障壁よりも低い。そのため、ｐ形のコンタクト領域１２が第１領域５１と接する場合に比べて、コンタクト領域１２が、第２領域５２と接する場合には、接続領域５０とコンタクト領域１２との間の電気抵抗を小さくすることができる。
例えば、第１シリサイドの仕事関数は、第２シリサイドの仕事関数よりも小さい。そのため、第１シリサイドとｎ形半導体領域とのショットキー接触によって形成されるショットキー障壁は、第２シリサイドとｎ形半導体領域とのショットキー接触によって形成されるショットキー障壁よりも低くなる。また、第２シリサイドとｐ形半導体領域とのショットキー接触によって形成されるショットキー障壁は、第１シリサイドとｐ形半導体領域とのショットキー接触によって形成されるショットキー障壁よりも低くなる。例えば、第１シリサイドの仕事関数は、４．０５ｅＶ以上４．８５ｅＶ以下、より好ましくは４．４０ｅＶ以上４．８０ｅＶ以下とすることができる。
図２は、実施形態の変形例に係る半導体装置を例示する模式的断面図である。
図２に表した実施形態に係る半導体装置１０２は、接続領域５０の第１領域５１の配置において、図１に関して説明した半導体装置１０１と異なる。
半導体装置１０２においては、第１領域５１は、第２領域５２の全域の直下に位置する。第１領域５１は、ｎ形の半導体領域（この例ではソース領域１１）の上、及びｐ形の半導体領域（この例ではコンタクト領域１２）の上に形成されている。より具体的には、第１領域５１は、Ｘ方向において並ぶ２つのソース領域１１の上、及び、その２つのソース領域１１の間のコンタクト領域１２の上に連続して設けられている。第１領域５１は、ソース領域１１及びコンタクト領域１２と接している。例えば、１つの第１領域５１の上に１つの第２領域５２が設けられている。第２領域５２とコンタクト領域１２との間には第１領域５１の一部が配置されており、第２領域５２は、コンタクト領域１２と接していなくてもよい。
図３は、実施形態の変形例に係る半導体装置を例示する模式的断面図である。
図３に表した実施形態に係る半導体装置１０３は、制御電極２３の配置において、図１に関して説明した半導体装置１０１と異なる。
半導体装置１０３においては、半導体層１０の上面１０ｕに、複数のトレンチＴ１が設けられている。絶縁膜３１は、トレンチＴ１の内面（側面及び底面）上に設けられている。制御電極２３は、トレンチＴ１の絶縁膜３１の内側に設けられている。制御電極２３は、Ｘ方向において、ソース領域１１、ボディ領域１３及びドリフト領域１４のそれぞれと並ぶ。絶縁膜３１は、制御電極２３とソース領域１１との間、制御電極２３とボディ領域１３との間、及び制御電極２３とドリフト領域１４との間に配置されている。このように、制御電極２３は、例えばトレンチゲートとして設けられてもよい。
図４は、実施形態の変形例に係る半導体装置を例示する模式的断面図である。
図４に表した実施形態に係る半導体装置１０４は、コンタクト部２１ｃ、接続領域５０及びコンタクト領域１２などの配置において、図３に関して説明した半導体装置１０３と異なる。
半導体装置１０４においては、半導体層１０の上面１０ｕに、複数のトレンチＴ２が設けられている。例えば、トレンチＴ１とトレンチＴ２とがＸ方向に交互に並んでいる。コンタクト部２１ｃの下部２１ｃｄは、トレンチＴ２内に配置されている。そのため、コンタクト部２１ｃの下部２１ｃｄは、半導体層１０の上面１０ｕよりも下方に位置し、制御電極２３、ソース領域１１及びボディ領域１３のそれぞれとＸ方向において並んでいる。コンタクト領域１２は、トレンチＴ２の底部において、ボディ領域１３の一部の上に設けられている。そのため、この例では、コンタクト領域１２は、ソース領域１１よりも下方に位置し、ソース領域１１と接していなくてもよい。コンタクト部２１ｃの下部２１ｃｄは、第２領域５２を介して、コンタクト領域１２の上に位置する。第１領域５１、第２領域５２は、それぞれ、コンタクト部２１ｃの下部２１ｃｄの側面に沿って、Ｚ方向に延びる部分５１ｚ、部分５２ｚを有する。このように、コンタクト部２１ｃは、例えばトレンチコンタクトとして設けられてもよい。
図５は、実施形態の変形例に係る半導体装置を例示する模式的断面図である。
図５に表した実施形態に係る半導体装置１０５は、図１に関して説明した半導体装置１０１において各半導体領域のｐ形とｎ形とを反転させた実施例である。すなわち、半導体装置１０１～１０４においては、第１導電形をｎ形とし、第２導電形をｐ形としていた。これに対して、半導体装置１０５においては、第１導電形をｐ形とし、第２導電形をｎ形としている。半導体装置１０５は、例えばｐチャネルＭＯＳＦＥＴである。半導体装置１０５においては、ｎ形半導体領域及びｐ形半導体領域の配置に対応して、第１領域５１の配置が半導体装置１０１と異なる。
ｐチャネルＭＯＳＦＥＴにおいて、半導体層１０は、複数のソース領域１１（第１半導体領域）、複数のコンタクト領域１２（第４半導体領域）、複数のボディ領域１３（第２半導体領域）、ドリフト領域１４（第３半導体領域）、及びドレイン領域１５（第５半導体領域）を含む。
ソース領域１１は、ｐ形（例えばｐ＋形ソース領域）である。コンタクト領域１２は、ｎ形（例えばｎ＋形領域）である。ボディ領域１３は、ｎ形（例えばｎ形ボディ領域）である。ドリフト領域１４は、ｐ形（例えばｐ－形ドリフト領域）である。ドレイン領域１５は、ｐ形（例えばｐ＋形ドレイン領域）である。
図５に表したように、接続領域５０は、半導体層１０のうちのｎ形領域と第１方向（例えばＺ方向）において隣接する第１部分５０ａを有する。第１部分５０ａは、例えばソース領域１１及びコンタクト領域１２のうちｎ形である一方（この例においてコンタクト領域１２）と、第１方向において隣接する。すなわち、この例では、第１部分５０ａは、接続領域５０のうちコンタクト領域１２と第１電極２１との間の部分である。第１部分５０ａは、接続領域５０のうちコンタクト領域１２の直上に位置し、コンタクト領域１２と接している。
第１領域５１の少なくとも一部は、コンタクト領域１２と第１電極２１との間に位置し、コンタクト領域１２と接している。例えば、第１領域５１（第１シリサイド）は、コンタクト領域１２とショットキー接触している。第２領域５２の一部は、第１領域５１と第１電極２１との間に位置し、第１領域５１及び第１電極２１と接している。
例えば、第１領域５１は、ｎ形の半導体領域（この例ではコンタクト領域１２）の上にのみ形成され、ｐ形の半導体領域（この例ではソース領域１１）の上には形成されなくてもよい。ただし、第１領域５１は、ソース領域１１と接していてもよい。
複数のコンタクト領域１２のそれぞれの上に、複数の第１領域５１のそれぞれが設けられている。第２領域５２は、Ｘ方向において並ぶ２つのソース領域１１の上、及び、それら２つのソース領域１１の間に位置する第１領域５１の上、において連続して設けられている。そして、その１つの第２領域５２の上面に１つのコンタクト部２１ｃが接している。このように、第２領域５２の一部は、ソース領域１１と第１電極２１との間に位置し、ソース領域１１及び第１電極２１のそれぞれと接している。例えば、第２領域５２（第２シリサイド）は、ソース領域１１とショットキー接触している。第２領域５２は、ｎ形の半導体領域（この例ではコンタクト領域１２）と接していてもよいし、接していなくてもよい。
例えば、接続領域５０の第１部分５０ａにおける第１方向の第１金属元素の濃度分布のピーク位置（第１位置Ｐ１）は、第１部分５０ａにおける第１方向のＰｔの濃度分布のピーク位置（第２位置Ｐ２）と、ｎ形であるコンタクト領域１２と、の間である。この場合には、コンタクト領域１２が第２シリサイドと接することが抑制され、コンタクト領域１２と第２シリサイドとの間の高いエネルギー障壁が形成されることが抑制される。これにより、コンタクト抵抗の増大を抑制できる。
また、ｎ形のコンタクト領域１２が第１領域５１（例えば第１シリサイド）と接する場合には、ｎ形半導体領域と第１シリサイドとの間のエネルギー障壁は比較的低いため、コンタクト領域１２と第１領域５１との間の電気抵抗の増大が抑制できる。すなわち、コンタクト抵抗の増大を抑制できる。また、ｐ形のソース領域１１が第２領域５２（例えば第２シリサイド）と接する場合には、ｐ形半導体領域と第２シリサイドとの間のエネルギー障壁は比較的低いため、ソース領域１１と第２領域５２との間の電気抵抗の増大が抑制できる。
このように、実施形態に係る各半導体装置において、各半導体領域のｐ形とｎ形を反転させてもよい。その際、第１領域５１は、ｎ形の半導体領域と隣接するように配置される。
図６（ａ）～図６（ｅ）は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図６（ａ）～図６（ｅ）は、図１に関して説明した半導体装置１０１の製造工程を表している。
図６（ａ）に表したように、半導体層１０を準備する。半導体層１０には、ソース領域１１、コンタクト領域１２、ボディ領域１３、ドリフト領域１４及びドレイン領域１５が設けられている。半導体層１０の上面１０ｕ上に、絶縁膜３１、制御電極２３、絶縁膜３２が設けられている。絶縁膜３２及び絶縁膜３１には、ソース領域１１及びコンタクト領域１２の上方に位置する開口ＯＰが形成されている。言い換えれば、ソース領域１１の一部とコンタクト領域１２の一部とを含む半導体層１０の表層領域１０ａの上には、絶縁膜３２及び絶縁膜３１が形成されていない。開口ＯＰを介して、半導体層１０の上面１０ｕ（表層領域１０ａの上面）は、上方に露出していてよい。
その後、半導体層１０の表層領域１０ａの少なくとも一部に、第１金属元素を注入する。例えば、図６（ｂ）に表したように、第１金属元素Ｍ１を、表層領域１０ａのうちｎ形半導体領域（ソース領域１１）の部分に開口ＯＰを介してイオン注入する。例えば、表層領域１０ａのうちｐ形半導体領域（コンタクト領域１２）の上に、フォトリソグラフィなどを用いてマスクを形成することで、ｐ形半導体領域には第１金属元素Ｍ１を注入しない。ただし、マスクを形成せずに、開口ＯＰの全域に亘って第１金属元素Ｍ１を注入してもよい。
その後、半導体層１０の表層領域１０ａの上に第２金属元素を堆積する。例えば、図６（ｃ）に表したように、表層領域１０ａの上及び絶縁膜３２の上に、スパッタ法によって、第２金属元素を含む膜Ｍ２ｆを形成する。これにより、表層領域１０ａのうち、第１金属元素Ｍ１が注入される位置よりも上方の領域に第２金属元素が導入される。
その後、図６（ｄ）に表したように、例えば王水や希フッ酸を用いて、膜Ｍ２ｆを除去し表面を洗浄する。そして、熱処理によって、表層領域１０ａに導入された第２金属元素を半導体層１０内に拡散させる。
表層領域１０ａにおいては、熱によって、半導体層１０と第１金属元素とが反応し、半導体層１０と第２金属元素とが反応して、接続領域５０が形成される。この例では、図６（ｃ）におけるスパッタ工程の熱（及び図６（ｄ）における拡散工程の熱）によって、第１領域５１（第１シリサイド）及び第２領域５２（第２シリサイド）が形成されている。必要に応じて、シリサイドを形成するための熱処理工程を設けてもよい。
その後、図６（ｅ）に表したように、例えばスパッタ法などを用いて、接続領域５０の上に第１電極２１を形成する。また、半導体層１０の下面に、例えばスパッタ法などを用いて、第２電極２２を形成する。
なお、表層領域１０ａに第２金属元素を導入する方法は、第２金属元素を含む膜Ｍ２ｆを堆積する方法に限らず、例えば、表層領域１０ａのうち少なくとも一部の第１金属元素Ｍ１が注入される位置よりも上方の領域に第２金属元素を注入する方法を用いてもよい。例えば、膜Ｍ２ｆを堆積及び除去する工程の代わりに、第２金属元素を、表層領域１０ａ中の第１金属元素Ｍ１の少なくとも一部よりも浅い位置に、開口ＯＰを介してイオン注入してもよい。
実施形態は、以下の構成を含んで良い。
（構成１）
第１導電形の第１半導体領域と、
前記第１半導体領域と接する第２導電形の第２半導体領域と、
前記第２半導体領域の一部が前記第１半導体領域との間に位置するように設けられた第１導電形の第３半導体領域と、
を含む半導体層と、
前記第１半導体領域と電気的に接続された第１電極と、
前記第３半導体領域と電気的に接続された第２電極と、
絶縁膜を介して前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域のそれぞれと対向する制御電極と、
前記第１電極と前記第１半導体領域との間に位置して前記第１電極と前記第１半導体領域とを電気的に接続し、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｍｏ、Ｈｆ、Ｔａ及びＷからなる群より選択された少なくとも１つの第１金属元素とＳｉとの化合物と、ＰｔとＳｉとの化合物と、を含み、前記半導体層のうちのｎ形領域と第１方向において隣接する第１部分を含み、前記第１部分における前記第１方向の前記第１金属元素の濃度分布のピーク位置は、前記第１部分における前記第１方向のＰｔの濃度分布のピーク位置と、前記ｎ形領域と、の間である、接続領域と、
を備えた、半導体装置。
（構成２）
前記第１導電形は、ｎ形であり、
前記第２導電形は、ｐ形であり、
前記第１部分は、前記第１半導体領域と前記第１電極との間である、構成１に記載の半導体装置。
（構成３）
前記接続領域は、
前記第１金属元素とＳｉとの前記化合物を含み、少なくとも一部が、前記第１半導体領域と前記第１電極との間に位置し前記第１半導体領域と接する第１領域と、
ＰｔとＳｉとの前記化合物を含み、少なくとも一部が、前記第１領域と前記第１電極との間に位置し前記第１電極と接する第２領域と、
を含む、構成２に記載の半導体装置。
（構成４）
第２導電形の第４半導体領域をさらに備え、
前記第２半導体領域は、前記第４半導体領域と接し、前記第４半導体領域よりも低い第２導電形の不純物濃度を有し、
前記接続領域は、前記第１電極と前記第４半導体領域との間に位置して前記第１電極と前記第４半導体領域とを電気的に接続する、構成１～３のいずれか１つに記載の半導体装置。
（構成５）
第２導電形の第４半導体領域をさらに備え、
前記第２半導体領域は、前記第４半導体領域と接し、前記第４半導体領域よりも低い第２導電形の不純物濃度を有し、
前記接続領域は、前記第１電極と前記第４半導体領域との間に位置して前記第１電極と前記第４半導体領域とを電気的に接続し、
前記第４半導体領域は、前記第２領域と接する、構成３に記載の半導体装置。
（構成６）
第２導電形の第４半導体領域をさらに備え、
前記第２半導体領域は、前記第４半導体領域と接し、前記第４半導体領域よりも低い第２導電形の不純物濃度を有し、
前記接続領域は、前記第１電極と前記第４半導体領域との間に位置して前記第１電極と前記第４半導体領域とを電気的に接続し、
前記第１導電形は、ｐ形であり、
前記第２導電形は、ｎ形であり、
前記第１部分は、前記第４半導体領域と前記第１電極との間である、構成１に記載の半導体装置。
（構成７）
前記接続領域は、
前記第１金属元素とＳｉとの前記化合物を含み、少なくとも一部が、前記第４半導体領域と前記第１電極との間に位置し前記第４半導体領域と接する第１領域と、
ＰｔとＳｉとの前記化合物を含み、少なくとも一部が、前記第１領域と前記第１電極との間に位置し前記第１電極と接する第２領域と、
を含む、構成６に記載の半導体装置。
（構成８）
前記第１半導体領域は、前記第２領域と接する、構成７に記載の半導体装置。
（構成９）
第１導電形の第１半導体領域と、
前記第１半導体領域と接する第２導電形の第２半導体領域と、
前記第２半導体領域の一部が前記第１半導体領域との間に位置するように設けられた第１導電形の第３半導体領域と、
を含む半導体層と、
前記第１半導体領域と電気的に接続された第１電極と、
前記第３半導体領域と電気的に接続された第２電極と、
絶縁膜を介して前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域のそれぞれと対向する制御電極と、
前記第１電極と前記第１半導体領域との間に位置して前記第１電極と前記第１半導体領域とを電気的に接続し、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｍｏ、Ｈｆ、Ｔａ及びＷからなる群より選択された少なくとも１つの第１金属元素とＳｉとの化合物と、ＰｔとＳｉとの化合物と、を含み、前記半導体層のうちのｎ形領域と接し前記第１金属元素を含む第１領域と、前記第１電極と接し、Ｐｔを含み、前記第１金属元素の濃度が前記第１領域よりも低い、または前記第１金属元素を含まない第２領域と、を含む、接続領域と、
を備えた、半導体装置。
（構成１０）
第１導電形の第１半導体領域と、
前記第１半導体領域と接する第２導電形の第２半導体領域と、
前記第２半導体領域の一部が前記第１半導体領域との間に位置するように設けられた第１導電形の第３半導体領域と、
を含み、制御電極が、絶縁膜を介して前記第２半導体領域及び前記第３半導体領域のそれぞれと対向する、半導体層を準備する工程と、
前記第１半導体領域の一部を含む前記半導体層の表層領域の少なくとも一部に、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｍｏ、Ｈｆ、Ｔａ及びＷからなる群より選択された少なくとも１つの第１金属元素を注入する工程と、
前記表層領域の上にＰｔを堆積する、または、前記表層領域のうち少なくとも一部の前記第１金属元素が注入される位置よりも上方の領域にＰｔを注入する工程と、
前記表層領域において前記半導体層と前記第１金属元素とが反応し前記半導体層とＰｔとが反応して形成された接続領域の上に、前記第１半導体領域と電気的に接続される第１電極を形成する工程と、
前記第３半導体領域と電気的に接続される第２電極を形成する工程と、
を備えた、半導体装置の製造方法。
実施形態によれば、コンタクト抵抗の増大を抑制可能な半導体装置及び半導体装置の製造方法が提供できる。
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。各半導体領域の間の不純物濃度の相対的な高低は、各半導体領域の間のキャリア濃度の相対的な高低に相当すると見なすことができる。また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。「不純物濃度」とは、それぞれの領域にドナーとなる不純物とアクセプターとなる不純物の両方が含まれている場合には、それらの不純物が相殺した後の正味の不純物濃度でもよい。
本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。
ある要素が別の要素の「上に設けられ」という範囲は、２つの当該要素が互いに接する場合（又は連続する場合）だけでなく、２つの当該要素の間に別の要素が設けられた場合を含んでもよい。例えば、ある要素が別の要素の「上に設けられ」という範囲は、２つの当該要素が互いに接しているか否かに関わらず、ある要素が別の要素の上方に位置する場合を含んでもよい。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１０：半導体層
１０ａ：表層領域
１０ｓ：下面
１０ｕ：上面
１１：ソース領域
１２：コンタクト領域
１３：ボディ領域
１３ａ：一部
１４：ドリフト領域
１５：ドレイン領域
２１：第１電極
２１ｃ：コンタクト部
２１ｃｄ：下部
２２：第２電極
２３：制御電極
３１：絶縁膜
３２：絶縁膜
５０：接続領域
５０ａ：第１部分
５１：第１領域
５１ｚ：部分
５２：第２領域
５２ｚ：部分
１０１～１０５：半導体装置
Ｍ１：第１金属元素
Ｍ２ｆ：膜
ＯＰ：開口
Ｐ１：第１位置
Ｐ２：第２位置
Ｔ１：トレンチ
Ｔ２：トレンチ

Claims (10)

  1. 第１導電形の第１半導体領域と、
    前記第１半導体領域と接する第２導電形の第２半導体領域と、
    前記第２半導体領域の一部が前記第１半導体領域との間に位置するように設けられた第１導電形の第３半導体領域と、
    を含む半導体層と、
    前記第１半導体領域と電気的に接続された第１電極と、
    前記第３半導体領域と電気的に接続された第２電極と、
    絶縁膜を介して前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域のそれぞれと対向する制御電極と、
    前記第１電極と前記第１半導体領域との間に位置して前記第１電極と前記第１半導体領域とを電気的に接続し、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｍｏ、Ｈｆ、Ｔａ及びＷからなる群より選択された少なくとも１つの第１金属元素とＳｉとの化合物と、ＰｔとＳｉとの化合物と、を含み、前記半導体層のうちのｎ形領域と第１方向において隣接する第１部分を含み、前記第１部分における前記第１方向の前記第１金属元素の濃度分布のピーク位置は、前記第１部分における前記第１方向のＰｔの濃度分布のピーク位置と、前記ｎ形領域と、の間である、接続領域と、
    を備えた、半導体装置。
  2. 前記第１導電形は、ｎ形であり、
    前記第２導電形は、ｐ形であり、
    前記第１部分は、前記第１半導体領域と前記第１電極との間である、請求項１に記載の半導体装置。
  3. 前記接続領域は、
    前記第１金属元素とＳｉとの前記化合物を含み、少なくとも一部が、前記第１半導体領域と前記第１電極との間に位置し前記第１半導体領域と接する第１領域と、
    ＰｔとＳｉとの前記化合物を含み、少なくとも一部が、前記第１領域と前記第１電極との間に位置し前記第１電極と接する第２領域と、
    を含む、請求項２に記載の半導体装置。
  4. 第２導電形の第４半導体領域をさらに備え、
    前記第２半導体領域は、前記第４半導体領域と接し、前記第４半導体領域よりも低い第２導電形の不純物濃度を有し、
    前記接続領域は、前記第１電極と前記第４半導体領域との間に位置して前記第１電極と前記第４半導体領域とを電気的に接続する、請求項１～３のいずれか１つに記載の半導体装置。
  5. 第２導電形の第４半導体領域をさらに備え、
    前記第２半導体領域は、前記第４半導体領域と接し、前記第４半導体領域よりも低い第２導電形の不純物濃度を有し、
    前記接続領域は、前記第１電極と前記第４半導体領域との間に位置して前記第１電極と前記第４半導体領域とを電気的に接続し、
    前記第４半導体領域は、前記第２領域と接する、請求項３に記載の半導体装置。
  6. 第２導電形の第４半導体領域をさらに備え、
    前記第２半導体領域は、前記第４半導体領域と接し、前記第４半導体領域よりも低い第２導電形の不純物濃度を有し、
    前記接続領域は、前記第１電極と前記第４半導体領域との間に位置して前記第１電極と前記第４半導体領域とを電気的に接続し、
    前記第１導電形は、ｐ形であり、
    前記第２導電形は、ｎ形であり、
    前記第１部分は、前記第４半導体領域と前記第１電極との間である、請求項１に記載の半導体装置。
  7. 前記接続領域は、
    前記第１金属元素とＳｉとの前記化合物を含み、少なくとも一部が、前記第４半導体領域と前記第１電極との間に位置し前記第４半導体領域と接する第１領域と、
    ＰｔとＳｉとの前記化合物を含み、少なくとも一部が、前記第１領域と前記第１電極との間に位置し前記第１電極と接する第２領域と、
    を含む、請求項６に記載の半導体装置。
  8. 前記第１半導体領域は、前記第２領域と接する、請求項７に記載の半導体装置。
  9. 第１導電形の第１半導体領域と、
    前記第１半導体領域と接する第２導電形の第２半導体領域と、
    前記第２半導体領域の一部が前記第１半導体領域との間に位置するように設けられた第１導電形の第３半導体領域と、
    を含む半導体層と、
    前記第１半導体領域と電気的に接続された第１電極と、
    前記第３半導体領域と電気的に接続された第２電極と、
    絶縁膜を介して前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域のそれぞれと対向する制御電極と、
    前記第１電極と前記第１半導体領域との間に位置して前記第１電極と前記第１半導体領域とを電気的に接続し、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｍｏ、Ｈｆ、Ｔａ及びＷからなる群より選択された少なくとも１つの第１金属元素とＳｉとの化合物と、ＰｔとＳｉとの化合物と、を含み、前記半導体層のうちのｎ形領域と接し前記第１金属元素を含む第１領域と、前記第１電極と接し、Ｐｔを含み、前記第１金属元素の濃度が前記第１領域よりも低い、または前記第１金属元素を含まない第２領域と、を含む、接続領域と、
    を備えた、半導体装置。
  10. 第１導電形の第１半導体領域と、
    前記第１半導体領域と接する第２導電形の第２半導体領域と、
    前記第２半導体領域の一部が前記第１半導体領域との間に位置するように設けられた第１導電形の第３半導体領域と、
    を含み、制御電極が、絶縁膜を介して前記第２半導体領域及び前記第３半導体領域のそれぞれと対向する、半導体層を準備する工程と、
    前記第１半導体領域の一部を含む前記半導体層の表層領域の少なくとも一部に、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｍｏ、Ｈｆ、Ｔａ及びＷからなる群より選択された少なくとも１つの第１金属元素を注入する工程と、
    前記表層領域の上にＰｔを堆積する、または、前記表層領域のうち少なくとも一部の前記第１金属元素が注入される位置よりも上方の領域にＰｔを注入する工程と、
    前記表層領域において前記半導体層と前記第１金属元素とが反応し前記半導体層とＰｔとが反応して形成された接続領域の上に、前記第１半導体領域と電気的に接続される第１電極を形成する工程と、
    前記第３半導体領域と電気的に接続される第２電極を形成する工程と、
    を備えた、半導体装置の製造方法。
JP2023033003A 2023-03-03 2023-03-03 半導体装置及び半導体装置の製造方法 Active JP7843726B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023033003A JP7843726B2 (ja) 2023-03-03 2023-03-03 半導体装置及び半導体装置の製造方法
CN202310561593.8A CN118588751A (zh) 2023-03-03 2023-05-18 半导体装置以及半导体装置的制造方法
US18/236,925 US20240297220A1 (en) 2023-03-03 2023-08-22 Semiconductor device and method for manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023033003A JP7843726B2 (ja) 2023-03-03 2023-03-03 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2024124977A JP2024124977A (ja) 2024-09-13
JP7843726B2 true JP7843726B2 (ja) 2026-04-10

Family

ID=92527164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023033003A Active JP7843726B2 (ja) 2023-03-03 2023-03-03 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20240297220A1 (ja)
JP (1) JP7843726B2 (ja)
CN (1) CN118588751A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105760A (ja) 2011-11-10 2013-05-30 Toyota Motor Corp 半導体装置の製造方法
JP2015153781A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116574A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 電界効果トランジスタおよびその製造方法
JPS63186476A (ja) * 1987-01-29 1988-08-02 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JP7189848B2 (ja) * 2019-08-07 2022-12-14 株式会社東芝 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105760A (ja) 2011-11-10 2013-05-30 Toyota Motor Corp 半導体装置の製造方法
JP2015153781A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20240297220A1 (en) 2024-09-05
JP2024124977A (ja) 2024-09-13
CN118588751A (zh) 2024-09-03

Similar Documents

Publication Publication Date Title
CN111969059B (zh) 一种屏蔽栅沟槽式金属氧化物半导体场效应管
JP6193434B2 (ja) 半導体装置
US9219127B2 (en) SiC field effect transistor
WO2019146300A1 (en) Semiconductor device and manufacturing method of the same
US11908929B2 (en) Semiconductor device
JP7379880B2 (ja) 半導体装置
US20230246077A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11881512B2 (en) Method of manufacturing semiconductor device with silicon carbide body
US20230253458A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7501000B2 (ja) 半導体装置
JP2024153517A (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP7466482B2 (ja) 半導体装置
US11411105B2 (en) Silicon carbide semiconductor device
JP7843726B2 (ja) 半導体装置及び半導体装置の製造方法
US20230290820A1 (en) Semiconductor device and method for manufacturing the same
US12170312B2 (en) Super junction silicon carbide semiconductor device and manufacturing method thereof
US20230307528A1 (en) Manufacturing method of forming semiconductor device and semiconductor device
KR20160088074A (ko) 반도체 소자 및 그 제조 방법
CN114566537A (zh) 半导体装置
US20250098246A1 (en) Semiconductor device and method for manufacturing the same
JP7760414B2 (ja) 半導体装置およびその製造方法
US20250063796A1 (en) Semiconductor device and method for manufacturing the same
US20240313106A1 (en) Semiconductor device
JP2026046661A (ja) 半導体装置
JP2024080136A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20260130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260331

R150 Certificate of patent or registration of utility model

Ref document number: 7843726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150