JP7842744B2 - ハイブリッドブリッジファンアウトチップレット接続 - Google Patents

ハイブリッドブリッジファンアウトチップレット接続

Info

Publication number
JP7842744B2
JP7842744B2 JP2023518257A JP2023518257A JP7842744B2 JP 7842744 B2 JP7842744 B2 JP 7842744B2 JP 2023518257 A JP2023518257 A JP 2023518257A JP 2023518257 A JP2023518257 A JP 2023518257A JP 7842744 B2 JP7842744 B2 JP 7842744B2
Authority
JP
Japan
Prior art keywords
chiplets
chiplet
central
fan
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023518257A
Other languages
English (en)
Other versions
JP2023544269A (ja
Inventor
アガルワル ラフール
エス． バガヴァット ミリンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2023544269A publication Critical patent/JP2023544269A/ja
Application granted granted Critical
Publication of JP7842744B2 publication Critical patent/JP7842744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H10W70/6528—Cross-sectional shapes of the portions that connect to chips, wafers or package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Description

複数のチップレットから構成されるチップは、中央チップレットと残りのチップレットの各々との間に相互接続を必要とする場合がある。例えば、相互接続ダイ（interconnecting dies、ＩＣＤ）又はブリッジを使用して、中央チップレットを、中央チップレットに隣接するチップレットに接続することができる。しかしながら、複数のチップレットをカバーするアクティブブリッジダイは、ダイへの電源接続及び接地接続に影響を与え得る。ファンアウトトレースを使用して、チップレットを中央チップレットに接続することができる。しかしながら、高密度ファンアウトルーティング層を用いても、中央チップレットの限られたエリア（例えば、チップレットの特定の側又は面）から全てのトレースをルーティングすることは不可能である。
いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的なチップのブロック図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的なチップの図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のためのチップの製造プロセスの段階の図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のためのチップの製造プロセスの段階の図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のためのチップの製造プロセスの段階の図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のためのチップの製造プロセスの段階の図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的な方法のフロー図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的な方法のフロー図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的な方法のフロー図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的な方法のフロー図である。 いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的な方法のフロー図である。
本開示の様々な実施形態によれば、ハイブリッドブリッジファンアウトチップレット接続は、チップの中央チップレットに、複数のファンアウトトレースを使用して１つ以上の第１のチップレットを結合することを含む。そのようなハイブリッドブリッジファンアウトチップレット接続は、中央チップレットに、１つ以上の相互接続ダイ（ＩＣＤ）を使用して１つ以上の第２のチップレットを結合することを含む。
いくつかの実施形態では、１つ以上の第２のチップレットの各々は、１つ以上の第１のチップレットに対して中央チップレットのより近くに配置される。いくつかの実施形態では、１つ以上の第１のチップレットは、チップレットの第１の列に配置され、１つ以上の第２のチップレットは、チップレットの第２の列に配置される。いくつかの実施形態では、１つ以上の第１のチップレットは、チップレットの第１の行に配置され、１つ以上の第２のチップレットは、チップレットの第２の行に配置される。いくつかの実施形態では、中央チップレットに１つ以上の第１のチップレットを結合することは、中央チップレット、１つ以上の第１のチップレット及び１つ以上の第２のチップレットを備えるウェハ上に複数のファンアウトトレース層を積層することを含む。いくつかの実施形態では、中央チップレットに１つ以上の第２のチップレットを結合することは、１つ以上の相互接続ダイをチップの層に接合することを含む。いくつかの実施形態では、方法は、チップの層内に１つ以上の導電性ピラーを形成することを更に含む。いくつかの実施形態では、方法は、１つ以上の導電性ピラー及び１つ以上の相互接続ダイをキャップすることを更に含む。いくつかの実施形態では、１つ以上の第２のチップレットは、複数の第２のチップレットを含み、１つ以上の相互接続ダイは、複数の相互接続ダイを含み、複数の第２のチップレットの各々は、複数の相互接続ダイのそれぞれの相互接続ダイを使用して中央チップレットに結合される。
いくつかの実施形態では、ハイブリッドブリッジファンアウトチップレット接続のためのチップは、中央チップレットと、各々が複数のファンアウトトレースを使用して中央チップレットに結合された１つ以上の第１のチップレットと、各々が１つ以上の相互接続ダイ（ＩＣＤ）を使用して中央チップレットに結合された１つ以上の第２のチップレットと、を含む。
いくつかの実施形態では、１つ以上の第２のチップレットの各々は、１つ以上の第１のチップレットに対して中央チップレットのより近くに配置される。いくつかの実施形態では、１つ以上の第１のチップレットは、チップレットの第１の列に配置され、１つ以上の第２のチップレットは、チップレットの第２の列に配置される。いくつかの実施形態では、１つ以上の第１のチップレットは、チップレットの第１の行に配置され、１つ以上の第２のチップレットは、チップレットの第２の行に配置される。いくつかの実施形態では、１つ以上の第１のチップレットは、中央チップレット、１つ以上の第１のチップレット及び１つ以上の第２のチップレットを含むウェハ上に積層された複数のファンアウトトレース層によって中央チップレットに結合される。いくつかの実施形態では、１つ以上の相互接続ダイは、複数のファンアウトトレース層上に積層されたチップの層に接合される。いくつかの実施形態では、チップは、１つ以上の導電性ピラーを更に含む。いくつかの実施形態では、チップは、１つ以上の導電性ピラー及び１つ以上の相互接続ダイ（ＩＣＤ）のための複数のキャップを更に含む。いくつかの実施形態では、１つ以上の第２のチップレットは、複数の第２のチップレットを含み、１つ以上の相互接続ダイは、複数の相互接続ダイを含み、複数の第２のチップレットの各々は、複数の相互接続ダイのそれぞれの相互接続ダイを使用して中央チップレットに結合される。
いくつかの実施形態では、ハイブリッドブリッジファンアウトチップレット接続のための装置は、１つ以上の構成要素を含み、少なくとも１つの構成要素はチップに動作可能に結合され、チップは、中央チップレットと、各々が複数のファンアウトトレースを使用して中央チップレットに結合された１つ以上の第１のチップレットと、各々が１つ以上の相互接続ダイ（ＩＣＤ）を使用して中央チップレットに結合された１つ以上の第２のチップレットと、を含む。
いくつかの実施形態では、１つ以上の第２のチップレットの各々は、１つ以上の第１のチップレットに対して中央チップレットのより近くに配置される。いくつかの実施形態では、１つ以上の第１のチップレットは、チップレットの第１の列に配置され、１つ以上の第２のチップレットは、チップレットの第２の列に配置される。いくつかの実施形態では、１つ以上の第１のチップレットは、チップレットの第１の行に配置され、１つ以上の第２のチップレットは、チップレットの第２の行に配置される。いくつかの実施形態では、１つ以上の第１のチップレットは、中央チップレット、１つ以上の第１のチップレット及び１つ以上の第２のチップレットを含むウェハ上に積層された複数のファンアウトトレース層によって中央チップレットに結合される。いくつかの実施形態では、１つ以上の相互接続ダイは、複数のファンアウトトレース層上に積層されたチップの層に接合される。いくつかの実施形態では、チップは、１つ以上の導電性ピラーを更に含む。いくつかの実施形態では、チップは、１つ以上の導電性ピラー及び１つ以上の相互接続ダイ（ＩＣＤ）のための複数のキャップを更に含む。いくつかの実施形態では、１つ以上の第２のチップレットは、複数の第２のチップレットを含み、１つ以上の相互接続ダイは、複数の相互接続ダイを含み、複数の第２のチップレットの各々は、複数の相互接続ダイのそれぞれの相互接続ダイを使用して中央チップレットに結合される。
図１Ａは、非限定的な例示的なチップ１００のブロック図である。例示的なチップ１００は、モバイルデバイス、パーソナルコンピュータ、周辺ハードウェア構成要素、ゲームデバイス、セットトップボックス等を含む、様々なコンピューティングデバイスに実装することができる。チップ１００は、複数のチップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍを含む。チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍの各々は、他のチップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍと統合するように設計された機能回路ブロックである。また、チップ１００は、中央チップレット１０６を含む。中央チップレット１０６は、他のチップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍの各々が中央チップレット１０６に結合される（例えば、通信可能に結合される、導電的に結合される）という点で、他のチップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍと区別される。チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍの各々及び中央チップレット１０６は、有機基板上に配置される。有機基板は、ペンタセン、アントラセン及びルブレン等の多環芳香族化合物を含む有機小分子又はポリマーから構成されている。チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍの各々及び中央チップレット１０６の各々は、エポキシ等の成形物の層内に配置される。成形物は、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍ及び中央チップレット１０６を定位置に固定する役割を果たす。成形物層は、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍ及び中央チップレット１０６と同一平面上にあって、追加の再分配層がチップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍ及び中央チップレット１０６上に適用されることを可能にする。
中央チップレット１０６とチップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍとの間の通信接続は、チップの構成要素間の入力／出力通信を実行するために利用される。複数のチップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍを中央チップレット１０６に接続するための１つの既存の解決策は、中央チップレット１０６を、中央チップレット１０６に隣接するチップレット１０４ａ～１０４ｍに接続するために使用することができる相互接続ダイ（ＩＣＤ）又はアクティブブリッジダイを利用することを含む。しかしながら、複数のチップレットをカバーするそのようなアクティブブリッジダイは、チップレットダイへの電源接続及び接地接続に影響を与え得る。チップレットを中央チップレットに接続する代替的な既存の実施形態は、チップレットｍを中央チップレットに接続するためにファンアウトトレース（例えば、再分配層に埋め込まれた）を利用することを含む。しかしながら、高密度ファンアウトルーティング層を用いても、中央チップレットの限られたエリアから多くの異なる他のチップレットに全ての必要なトレースをルーティングすることは、多くの場合不可能であり、中央チップレットに接続される必要があるチップレットの数が増加するにつれてスケーリングしない。
しかしながら、図１Ａの例示的なチップ１００は、中央チップレット１０６を、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍのうち中央チップレット１０６に最も近いチップレットに結合するための相互接続ダイ（ＩＣＤ）（例えば、ブリッジダイ）１０８ａ～１０８ｍ、及び、中央チップレット１０６を、相互接続ダイ１０８ａ～１０８ｍを使用して、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍのうち中央チップレットに接続されていないチップレットに接続するための複数のファンアウトトレース１１０を実装する。この構成では、複数のチップレットを中央チップレットに結合するためにファンアウト及びＩＣＤの両方を実装する接続は、ハイブリッドブリッジファンアウト相互接続と呼ばれる。このようにして、電源接続及び接地接続は、ＩＣＤによって影響されず、そのようなハイブリッドブリッジファンアウト相互接続を利用する設計は、中央チップレットに結合されているチップレットの数がスケーラブルであることを可能にする。
相互接続ダイ１０８ａ～１０８ｍは、２つのチップレット間の接続結合を提供するシリコンダイである。例えば、中央チップレット１０６及びチップレット１０４ａ～１０４ｍの両方は、金属又は他の導電性材料の複数の入力／出力（input/output、Ｉ／Ｏ）接続点を含む。相互接続ダイ１０８ａ～１０８ｍは、Ｉ／Ｏ接続点で終端する導電性経路を含む。相互接続ダイ１０８ａ～１０８ｍのＩ／Ｏ接続点を中央チップレット１０６及びチップレット１０４ａ～１０４ｍのＩ／Ｏ接続点と位置合わせし、次いで、相互接続ダイ１０８ａ～１０８ｍを中央チップレット１０６及びチップレット１０４ａ～１０４ｍに接合することによって、相互接続ダイ１０８ａ～１０８ｍを通して中央チップレット１０６とチップレット１０４ａ～１０４ｍとの間に導電性経路が形成される。図示した例では、チップ１００は、２列のチップレットを含み、チップレット１０４ａ～１０４ｍの列は中央チップレット１０６に最も近い。したがって、相互接続ダイ１０８ａ～１０８ｍは、チップレット１０４ａ～１０４ｍを中央チップレット１０６に接続する。例えば、いくつかの実施形態では、相互接続ダイ１０８ａ～１０８ｍを使用して接続される各チップレット１０４ａ～１０４ｍは、それ自体の専用相互接続ダイ１０８ａ～１０８ｍを使用して中央チップレット１０６に接続される。言い換えれば、ｍ個のチップレット１０８ａ～１０８ｍを中央チップレット１０６に接続するために、ｍ個の相互接続ダイ１０８ａ～１０８ｍが使用される。他の実施形態では、単一の相互接続ダイ１０８ａ～１０８ｍが使用されて、同じ列内の複数のチップレット１０４ａ～１０４ｍを中央チップレット１０６に接続する。
また、チップ１００は、複数のファンアウトトレース１１０を使用して、中央チップレット１０６を、相互接続ダイ１０８ａ～１０８ｍを使用して、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍのうち中央チップレット１０６に接続されていないチップレットに接続する。例示的なチップ１００において、チップレット１０２ａ～１０２ｎは、ファンアウトトレース１１０を使用して中央チップレット１０６に接続される。ファンアウトトレース１１０は、ポリイミド等の誘電体材料の層内にトレースされた、炭素、銀、アルミニウム等の導電性材料のトレースである。ファンアウトトレース１１０は、以下、ファンアウトトレース層と呼ばれる誘電体材料の複数の層にトレースされる。ファンアウトトレース１１０が埋め込まれるファンアウトトレース層は、再分配層である。再分配層は、一般に、チップ上の余分な金属層であり、これは、必要な場合にパッドへのより良好なアクセスのために集積回路のＩ／Ｏパッドをチップの他の場所で利用可能にする。各ファンアウトトレース１１０は、チップ１００の中間層（例えば、中間ファンアウトトレース層又は他の再分配層）内の１つ以上の導電性相互接続部を介して、中央チップレット１０６をチップレット１０２ａ～１０２ｎに接続する。例えば、ファンアウトトレース１１０は、チップレット１０２ａ～１０２ｎのＩ／Ｏ接続点から中央チップレット１０６のＩ／Ｏ接続点への導電性リンクを提供する。
いくつかの実施形態では、各ファンアウトトレース層は、中央チップレット１０６から、ファンアウトトレース１１０を使用して接続される各チップレット１０２ａ～１０２ｎへのファンアウトトレース１１０を含む。例えば、第１のファンアウトトレース層は、中央チップレット１０６から各チップレット１０２ａ～１０２ｎへの第１のファンアウトトレース１１０を含み、第２のファンアウトトレース層は、中央チップレット１０６から各チップレット１０２ａ～１０２ｎへの第２のトレース１１０を含む等である。したがって、ｘ個のファンアウトトレース層を仮定すると、各チップレット１０２ａ～１０２ｎは、中央チップレットへのｘ個のファンアウトトレース１１０を有する。当業者であれば、ファンアウトトレース層におけるファンアウトトレース１１０の他の組み合わせ又は配分が可能であることを理解するであろう。
図１Ａのチップ１００は、中央チップレット１０６を最も近いチップレット１０４ａ～１０４ｍに結合するための相互接続ダイ１０８ａ～１０８ｍと、中央チップレット１０６を他の更なるチップレット１０２ａ～１０２ｎに接続するためのファンアウトトレース１１０の両方を実装する。当業者であれば、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍ及び中央チップレット１０６の配置は例示的なものであり、他の配置も可能であることを理解するであろう。例えば、いくつかの実施形態では、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍと行を共有するチップレットの追加の列がチップ１００に含まれる。いくつかの実施形態では、チップレットの追加の列が、中央チップレット１０６の対向面（例えば、中央チップレット１０６の左面に対向する中央チップレット１０６の右面）に隣接して配置される。そのような実施形態では、チップレットのこの追加の列は、中央チップレット１０６に隣接して配置されるので、チップレットのこの追加の列は、相互接続ダイを使用して中央チップレット１０６に接続される。いくつかの実施形態では、チップレットの更なる列が、チップレットのこの追加の列に隣接して配置され、追加のファンアウトトレースを使用して接続される。
当業者であれば、本明細書で使用されるチップレットの「行」又は「列」の使用は、中央チップレット１０６の何れの面に対してチップレットの特定のグループが配置されるかに関連することも理解するであろう。例えば、上述した例は、相互接続ダイ１０８ａ～１０８ｍを使用して中央チップレット１０６の左面に最も近いチップレット１０４ａ～１０４ｍの列を接続することを説明したが、いくつかの実施形態では、中央チップレット１０６の上面又は下面に最も近いチップレットの行が、相互接続ダイを使用して接続される。この例では、中央チップレット１０６の上面又は下面から更に離れたチップレットの追加の行も、ファンアウトトレース１１０を使用して接続される。
図１Ｂは、いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的なチップの図である。例えば、図１Ｂは、図１Ａのチップ１００の横断面図を示す。図１Ｂは、成形物１２０の層内のチップレット１０２ａ、チップレット１０４ａ及び中央チップレット１０６を示す。成形物１２０は、チップレット１０２ａ、チップレット１０４ａ及び中央チップレット１０６を基板（図示せず）上の定位置に固定するエポキシ又は別の物質を含む。そのような基板は、例えば、ペンタセン、アントラセン及びルブレン等の多環芳香族化合物を含む有機小分子又はポリマーから構成された有機基板を含む。
再分配層１２２は、チップレット１０２ａ、チップレット１０４ａ及び中央チップレット１０６を含む成形物１２０の層上に堆積される。再分配層１２２は、ポリイミド又は別の絶縁材料等の誘電体材料から構成される。再分配層１２２は、銅又は別の導電性材料から構成される導電性相互接続部１２４を含む。導電性相互接続部１２４は、チップレット１０２ａ、チップレット１０４ａ及び中央チップレット１０６のための入力／出力点接続点を提供する。したがって、チップレット１０２ａ、チップレット１０４ａ及び中央チップレット１０６の何れかの間の信号は、エンドポイントとして導電性相互接続部１２４を有する導電性経路を使用する。
複数のファンアウトトレース層１２６が再分配層１２２の上に積層される。ファンアウトトレース層１２６は、各々が１つ以上のファンアウトトレース１１０を収容する再分配層（例えば、ポリイミド又は別の絶縁材料等の誘電体材料の層）である。各ファンアウトトレース層１２６のファンアウトトレース１１０は、中央チップレット１０６とチップレット１０２との間の信号経路を形成する。また、各ファンアウトトレース層１２６は、導電性相互接続部１２８を含む。導電性相互接続部１２４は、チップレット１０２ａ、チップレット１０４ａ及び中央チップレット１０６のための入力／出力点接続点を提供するが、導電性相互接続部１２８は、ファンアウトトレース層１２６間の導電性経路を提供する。したがって、信号は、導電性相互接続部１２８を使用して、隣接するファンアウトトレース層１２６、再分配層１２２、又は、以下で説明される再分配層１３０の間を進む。
別の再分配層１３０がファンアウトトレース層１２６の上に積層される。再分配層１３０は、銅又は別の導電性材料の導電性ピラー１３２を収容する。導電性ピラー１３２は、介在する導電性相互接続部１２４、１２８を介して、キャップ１３４とチップレット１０２ａ、１０４ａ及び中央チップレット１０６との間に導電性経路を提供する。キャップ１３２は、スズ‐銀合金又ははんだ付け可能な接続に好適な他の物質から構成される。相互接続ダイ１０８ａも再分配層１３０内に収容される。相互接続ダイ１０８ａは、介在する再分配層１２６の導電性相互接続部１２８を使用して、中央チップレット１０６と１０４ａとの間に信号経路を形成する。導電性ピラー１３０及び相互接続ダイ１０８ａは、導電性ピラー１３０及び相互接続ダイ１０８ａを定位置に保持するために、成形物の別の層１３４内に更に収容される。
図２Ａ～図２Ｄは、いくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のためのチップの製造段階の例示的な側面図を示す。図２Ａに示すように、中央チップレット１０６、チップレット１０２ａ及びチップレット１０４ａのためのシリコンダイは、キャリア（図示せず）上に再構成される。中央チップレット１０６、チップレット１０２ａ及びチップレット１０４ａを再構成することは、中央チップレット１０６、チップレット１０２ａ及びチップレット１０４ａをキャリア上に配置することと、中央チップレット１０６、チップレット１０２ａ及びチップレット１０４ａの周りに成形物２０２を適用してチップ１００内のそれらの位置を固定することと、を含む。いくつかの実施形態では、成形物２０２は、エポキシ又は別の材料を含む。前側アルミニウム層２０４は、中央チップレット１０６、チップレット１０２ａ及びチップレット１０４ａの導電接続性を可能にするように露出されている。図２Ａはアルミニウム層２０４を記載しているが、アルミニウムの代わりに又はアルミニウムに加えて他の導電性材料の使用が可能であることが理解されよう。
図２Ｂに示すように、ファンアウトトレース層２０６がアルミニウム層２０４上のチップ１００に適用される。各ファンアウトトレース層２０６は、銅又は別の導電性材料から構成される１つ以上のファンアウトトレース１１０を含む再分配層である。この例では、ファンアウトトレース１１０は、中央チップレット１０６とチップレット１０２ａとの間の接続を提供する。また、各ファンアウトトレース層２０６は、ファンアウトトレース層２０６間に導電性経路を提供する導電性相互接続部２０８を含む。導電性相互接続部２０８は、銅又は別の導電性材料から構成される。また、ファンアウトトレース層２０６は、ポリイミド又は別の絶縁材料等の誘電体材料から構成される。したがって、ファンアウトトレース層２０６の誘電体材料は、ファンアウトトレース１１０及び導電性相互接続部２０８を収容する。複数のファンアウトトレース層２０６を適用することによって、ファンアウトトレース１１０の複数の接続経路は、中央チップレット１０６をチップレット１０２ａに結合する。更に、導電性相互接続部２０８は、チップレット１０２ａ、チップレット１０４ａへのファンアウトトレース層２０６と中央チップレット１０６との間の信号伝達を可能にする。例えば、以下で更に詳細に説明するように、チップレット１０２ａ、チップレット１０４ａ及び中央チップレット１０６からの信号経路が、ファンアウトトレース層２０６の導電性相互接続部２０８を介して形成され、チップの表面上のはんだ付け可能な接続点で終端する。
図２Ｃに示すように、誘電体材料の別の層（例えば、別の再分配層）がファンアウトトレース層２０８の頂部上に適用される。導電性ピラー２１０が、この適用された再分配層内に形成される。いくつかの実施形態では、導電性ピラー２１０を形成することは、再分配層を形成する誘電体材料内に予め形成された導電性ピラーを挿入することを含む。他の実施形態では、導電性ピラーを形成することは、導電性材料を押し出して再分配層内に導電性ピラーを形成することを含む。導電性ピラー２１０は、銅又は別の導電性材料から構成される。中間ファンアウトトレース層２０６に含まれる導電性相互接続部２０８を介して中央チップレット１０６とチップレット１０４ａとの間に接続結合を提供するために、相互接続ダイ１０８ａがこの再分配層に配置される。例えば、相互接続ダイ１０８ａは、一端部上で、中央チップレット１０６に結合された導電性相互接続部２０８に接触するか又は接合され、別の端部上で、チップレット１０４ａに結合された導電性相互接続部２０８に接触するか又は接合される導電性経路を含む。いくつかの実施形態では、相互接続ダイ１０８ａは、相互接続ダイ１０８ａの一方の側から相互接続ダイ１０８ａの反対側の面まで（例えば、相互接続ダイ１０８ａの頂部から再分配層における反対側の面まで）、相互接続ダイ１０８ａを通る導電性経路を提供する１つ以上のシリコン貫通ビアを含む。したがって、はんだ付け可能な接続が、シリコン貫通ビアを通して、下にあるファンアウトトレース層２０６及び他の構成要素の中に、相互接続ダイ１０８ａを用いて形成され得る。
図２Ｄに示すように、追加の成形物２１２がチップ１００に適用される。次いで、成形物２１２を部分的に研削して、導電性ピラー２１０を露出させ、もしあれば、相互接続ダイ１０８のシリコン貫通ビアを露出させる。したがって、研削された成形物２１２は、露出された導電性ピラー２１０及びシリコン貫通ビアと同一平面上にある。キャップ２１４は、導電性ピラー２１０及び相互接続ダイ１０８ａの露出されたシリコン貫通ビアに適用される。キャップ２１４は、スズ‐銀合金又ははんだ付け可能な接続に好適な他の物質から構成される。
図２Ａ～図２Ｄは、構成要素の層がチップレット１０２ａ、１０４ａ及び中央チップレット１０６上に適用される製造プロセス（例えば、「ダイファースト」製造プロセス）を示すが、いくつかの実施形態では、チップ１００は「ダイラスト」製造プロセスを使用して製造されることが理解されよう。例えば、チップレット１０２ａ、１０４ａ及び中央チップレット１０６は、チップ１００の最後に適用された層の一部として適用される。
更なる説明のために、図３は、中央チップレット１０６に、複数のファンアウトトレース１１０を使用して１つ以上の第１のチップレット１０２ａ～１０２ｎを結合すること３０２（例えば、チップ１００内で）を含む、ハイブリッドブリッジファンアウトチップレット接続のための例示的な方法を示すフロー図を示している。いくつかの実施形態では、１つ以上の第１のチップレット１０２ａ～１０２ｎは、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍの複数の列のうち同じ列に含まれる。そのような実施形態では、複数の第１のチップレット１０２ａ～１０２ｎは、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍのうち中央チップレット１０６に隣接していない（例えば、チップレットの１つ以上の他の列によって中央チップレット１０６から分離されている）チップレットである。いくつかの実施形態では、１つ以上の第１のチップレット１０２ａ～１０２ｎは、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍの複数の行のうち同じ行に含まれる。そのような実施形態では、複数の第１のチップレット１０２ａ～１０２ｎは、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍのうち中央チップレット１０６に隣接していない（例えば、チップレットの１つ以上の他の行によって中央チップレット１０６から分離されている）チップレットである。ファンアウトトレース１１０は、誘電体材料の層内にエッチングされた又は誘電体材料の層に適用された銅又は別の導電性材料のトレースである。いくつかの実施形態では、ファンアウトトレース１１０は、１つ以上の導電性相互接続部２０８を通じて１つ以上の中間層を介して中央チップレット１０６とチップレット１０２ａ～１０２ｎとを結合する。
また、図３の方法は、中央チップレット１０６に、１つ以上の相互接続ダイ１０８ａ～１０８ｍを使用して１つ以上の第２のチップレット１０４ａ～１０４ｍを結合すること３０４を含む。相互接続ダイ１０８ａ～１０８ｍは、チップレット１０８ａ～１０８ｍと中央チップレット１０６との間に接続リンクを提供するシリコンのダイである。いくつかの実施形態では、相互接続ダイ１０８ａ～１０８ｍを使用して接続される各チップレット１０４ａ～１０４ｍは、それ自体の専用相互接続ダイ１０８ａ～１０８ｍを使用して中央チップレット１０６に接続される。言い換えれば、ｍ個のチップレット１０８ａ～１０８ｍを中央チップレット１０６に接続するために、ｍ個の相互接続ダイ１０８ａ～１０８ｍが使用される。いくつかの実施形態では、１つ以上の第２のチップレット１０４ａ～１０４ｍは、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍの複数の列のうち同じ列に含まれる。そのような実施形態では、複数の第２のチップレット１０４ａ～１０４ｍは、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍのうち中央チップレット１０６に隣接するか又は最も近いチップレットの列内のチップレットである。いくつかの実施形態では、１つ以上の第２のチップレット１０４ａ～１０４ｍは、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍの複数の行のうち同じ行に含まれる。そのような実施形態では、複数の第２のチップレット１０４ａ～１０４ｍは、チップレット１０２ａ～１０２ｎ、１０４ａ～１０４ｍのうち中央チップレット１０６に隣接するか又は最も近いチップレットの行内のチップレットである。
更なる説明のために、図４は、ハイブリッドブリッジファンアウトチップレット接続のための例示的な方法を示すフロー図を示している。図４の方法は、中央チップレット１０６に、複数のファンアウトトレース１１０を使用して１つ以上の第１のチップレット１０２ａ～１０２ｎを結合すること３０２、及び、中央チップレット１０６に、１つ以上の相互接続ダイ１０８ａ～１０８ｍを使用して１つ以上の第２のチップレット１０４ａ～１０４ｍを結合すること３０４（例えば、チップ１００内で）、を含むという点で、図３の方法と同様である。
図４の方法は、中央チップレット１０６に、複数のファンアウトトレース１１０を使用して１つ以上の第１のチップレット１０２ａ～１０２ｎを結合すること３０２（例えば、チップ１００内で）が、中央チップレット１０６、１つ以上の第１のチップレット１０２ａ～１０２ｎ及び１つ以上の第２のチップレット１０４ａ～１０４ｍを備えるウェハ上に複数のファンアウトトレース層２０６を積層すること４０２を含む点で、図３と異なる。ウェハは、成形物２０２（例えば、エポキシ又は別の材料）を使用して定位置に配置及び固定された、再構成された中央チップレット１０６、１つ以上の第１のチップレット１０２ａ～１０２ｎ及び１つ以上の第２のチップレット１０４ａ～１０４ｍを含む。いくつかの実施形態では、複数のファンアウトトレース層２０６は、中央チップレット１０６、１つ以上の第１のチップレット１０２ａ～１０２ｎ及び１つ以上の第２のチップレット１０４ａ～１０４ｍに接合又は接続された露出アルミニウム層上に積層される。
ファンアウトトレース１１０は、ポリイミド等の誘電体材料のレイタ内にトレースされた炭素、銀、アルミニウム等の導電性材料のトレースである。ファンアウトトレース１１０は、誘電体材料の複数の層にトレースされる。各ファンアウトトレース１１０は、チップ１００の中間層（例えば、中間ファンアウトトレース層２０６又は他の層）内の１つ以上の導電性相互接続部を介して、中央チップレット１０６を第１のチップレット１０２ａ～１０２ｎに接続する。
いくつかの実施形態では、各ファンアウトトレース層２０６は、中央チップレット１０６から、ファンアウトトレース１１０を使用して接続される各第２のチップレット１０２ａ～１０２ｎへのファンアウトトレース１１０を含む。例えば、第１のファンアウトトレース層は、中央チップレット１０６から各チップレット１０２ａ～１０２ｎへの第１のファンアウトトレース１１０を含み、第２のファンアウトトレース層は、中央チップレット１０６から各チップレット１０２ａ～１０２ｎへの第１の第２のトレース１１０を含む等である。したがって、ｘ個のファンアウトトレース層２０６を仮定すると、各チップレット１０２ａ～１０２ｎは、中央チップレットへのｘ個のファンアウトトレース１１０を有する。当業者であれば、ファンアウトトレース層２０６におけるファンアウトトレース１１０の他の組み合わせ又は配分が可能であることを理解するであろう。
更なる説明のために、図５は、本開示のいくつかの実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための例示的な方法を示すフロー図を示している。図５の方法は、中央チップレット１０６に、複数のファンアウトトレース１１０を使用して１つ以上の第１のチップレット１０２ａ～１０２ｎを結合すること３０２、及び、中央チップレット１０６に、１つ以上の相互接続ダイ１０８ａ～１０８ｍを使用して１つ以上の第２のチップレット１０４ａ～１０４ｍを結合すること３０４（例えば、チップ１００内で）、を含むという点で、図３の方法と同様である。
図５の方法は、中央チップレット１０６に、１つ以上の相互接続ダイ１０８ａ～１０８ｍを使用して１つ以上の第２のチップレット１０４ａ～１０４ｍを結合すること３０４（例えば、チップ１００内で）が、１つ以上の相互接続ダイ１０８ａ～１０８ｍをチップの層に接合すること５０２を含む点で、図３と異なる。いくつかの実施形態では、１つ以上の相互接続ダイ１０８ａ～１０８ｍが接合される層は、１つ以上のファンアウトトレース層２０６の頂部上に積層される。したがって、いくつかの実施形態では、１つ以上の相互接続ダイ１０８ａ～１０８ｍを接合すること５０２は、１つ以上の相互接続ダイ１０８ａ～１０８ｍをファンアウトトレース層２０６内の導電性相互接続部２０８に接合すること５０２を含み、これは、所定の相互接続ダイ１０８ａ～１０８ｍに対して、中央チップレット１０６及び対応する第２のチップレット１０４ａ～１０４ｍへの導電性接続を提供する。いくつかの実施形態では、１つ以上の相互接続ダイ１０８ａ～１０８ｍが接合される層は、誘電体材料の層を含む。
更なる説明のために、図６は、本開示の実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための別の例示的な方法を示すフロー図を示している。図６の方法は、中央チップレット１０６に、複数のファンアウトトレース１１０を使用して１つ以上の第１のチップレット１０２ａ～１０２ｎを結合すること３０２と、中央チップレット１０６に、１つ以上の相互接続ダイ１０８ａ～１０８ｍを使用して１つ以上の第２のチップレット１０４ａ～１０４ｍを結合すること３０４（例えば、チップ１００内で）と、を含むという点で、図３の方法と同様である。
図６の方法は、チップ１００の層内に１つ以上の導電性ピラー２１０を形成すること６０２を含む点で図３と異なる。いくつかの実施形態では、導電性ピラー２１０が形成されるチップ１００の層は、１つ以上の相互接続ダイ１０８ａ～１０８ｍが接合される層である。いくつかの実施形態では、導電性ピラー２１０は、銅又は別の導電性材料から構成される。いくつかの実施形態では、導電性ピラー２１０を形成すること３０２は、層を形成する誘電体材料内に予め形成された導電性ピラー２１０を挿入することを含む。他の実施形態では、導電性ピラー２１０を形成することは、導電性材料を押し出して層内に導電性ピラー２１０を形成することを含む。いくつかの実施形態では、エポキシ等の成形物２１２が導電性ピラー２１０の周りに適用される。
更なる説明のために、図７は、本開示の実施形態による、ハイブリッドブリッジファンアウトチップレット接続のための別の例示的な方法を示すフロー図を示している。図７の方法は、中央チップレット１０６に、複数のファンアウトトレース１１０を使用して１つ以上の第１のチップレット１０２ａ～１０２ｎを結合すること３０２と、中央チップレット１０６に、１つ以上の相互接続ダイ１０８ａ～１０８ｍを使用して１つ以上の第２のチップレット１０４ａ～１０４ｍを結合すること３０４（例えば、チップ１００内で）と、チップ１００の層内に１つ以上の導電性ピラー２１０を形成すること６０２と、を含むという点で、図３の方法と同様である。
図７の方法は、１つ以上の導電性ピラー２１０及び１つ以上の相互接続ダイ１０８ａ～１０８ｍをキャップすること７０２を含むという点で図６と異なる。１つ以上の導電性ピラー２１０及び１つ以上の相互接続ダイ１０８ａ～１０８ｍをキャップすること７０２は、はんだ付け又は他の接続を容易にするために、ある量のキャッピング材料を１つ以上の導電性ピラー２１０及び１つ以上の相互接続ダイ１０８ａ～１０８ｍに適用することを含む。例えば、いくつかの実施形態では、キャッピング材料は、スズ‐銀合金又ははんだ付け可能な接続に好適な他の物質を含む。
上記の説明を考慮すると、読者は、ハイブリッドブリッジファンアウトチップレット接続の利点には、次のものが含まれることを認識するであろう。
・中央チップレットと同じチップセット上の他のチップレットとの間の低レイテンシ、高帯域幅接続を提供することによるコンピューティングシステムの改善された性能。
図中のフロー図及びブロック図は、本開示の様々な実施形態によるシステム、方法及びコンピュータプログラム製品の可能な実施形態のアーキテクチャ、機能及び動作を示す。これに関して、フロー図又はブロック図の各ブロックは、指定された論理機能を実装するための１つ以上の実行可能命令を含む、命令のモジュール、セグメント又は部分を表すことができる。いくつかの代替的な実施形態では、ブロックに記載されている機能は、図に記載された順序から外れて発生する可能性がある。例えば、連続して示される２つのブロックは、実際には実質的に同時に実行されてもよく、ブロックは、関与する機能に応じて、逆の順序で実行されてもよい。ブロック図及び／又はフロー図の各ブロック、並びに、ブロック図及び／又はフロー図におけるブロックの組み合わせは、指定された機能若しくは行為を実行するか、又は、専用ハードウェアとコンピュータ命令との組み合わせを行う、専用ハードウェアベースのシステムによって実装することができることにも留意されたい。
本開示の様々な実施形態において修正及び変更を行うことができることは、上記の記載から理解されるであろう。本明細書における記載は、例示のみを目的としており、限定的な意味で解釈されるべきではない。本開示の範囲は、以下の特許請求の範囲の文言によってのみ限定される。

Claims (15)

  1. ハイブリッドブリッジファンアウトチップレット接続のためのチップであって、
    前記チップは、
    中央チップレットと、
    複数のファンアウトトレースを使用して前記中央チップレットに各々結合された１つ以上の第１のチップレットであって、相互接続ダイ（ＩＣＤ）を使用して前記中央チップレットに結合されていない１つ以上の第１のチップレットと、
    １つ以上のＩＣＤを使用して前記中央チップレットに各々結合された１つ以上の第２のチップレットと、を備え、
    前記１つ以上のＩＣＤは、前記複数のファンアウトトレースを含まない層に配置されている、
    チップ。
  2. 前記１つ以上の第２のチップレットの各々は、前記１つ以上の第１のチップレットに対して前記中央チップレットのより近くに配置されている、
    請求項１のチップ。
  3. 前記１つ以上の第１のチップレットは、チップレットの第１の列に配置されており、前記１つ以上の第２のチップレットは、チップレットの第２の列に配置されている、
    請求項１のチップ。
  4. 前記１つ以上の第１のチップレットは、チップレットの第１の行に配置されており、前記１つ以上の第２のチップレットは、チップレットの第２の行に配置されている、
    請求項１のチップ。
  5. 前記１つ以上の第１のチップレットは、前記中央チップレットと、前記１つ以上の第１のチップレットと、前記１つ以上の第２のチップレットと、を備えるウェハ上に積層された複数のファンアウトトレース層によって前記中央チップレットに結合されている、
    請求項１のチップ。
  6. 前記１つ以上の相互接続ダイは、前記複数のファンアウトトレース層上に積層された前記チップの層に接合されている、
    請求項５のチップ。
  7. １つ以上の導電性ピラーを更に備える、
    請求項１のチップ。
  8. 前記１つ以上の導電性ピラー及び前記１つ以上の相互接続ダイ（ＩＣＤ）のための複数のキャップを更に備える、
    請求項７のチップ。
  9. 前記１つ以上の第２のチップレットは、複数の第２のチップレットを含み、前記１つ以上の相互接続ダイは、複数の相互接続ダイを含み、前記複数の第２のチップレットの各々は、前記複数の相互接続ダイのそれぞれの相互接続ダイを使用して前記中央チップレットに結合されている、
    請求項８のチップ。
  10. ハイブリッドブリッジファンアウトチップレット接続のための装置であって、
    前記装置は、
    チップに動作可能に結合された１つ以上の構成要素を備え、
    前記チップは、
    中央チップレットと、
    複数のファンアウトトレースを使用して前記中央チップレットに各々結合された１つ以上の第１のチップレットであって、相互接続ダイ（ＩＣＤ）を使用して前記中央チップレットに結合されていない１つ以上の第１のチップレットと、
    １つ以上のＩＣＤを使用して前記中央チップレットに各々結合された１つ以上の第２のチップレットと、を備え、
    前記１つ以上のＩＣＤは、前記複数のファンアウトトレースを含まない層に配置されている、
    装置。
  11. 前記１つ以上の第２のチップレットの各々は、前記１つ以上の第１のチップレットに対して前記中央チップレットのより近くに配置されている、
    請求項１０の装置。
  12. 前記１つ以上の第１のチップレットは、チップレットの第１の列に配置されており、前記１つ以上の第２のチップレットは、チップレットの第２の列に配置されている、
    請求項１０の装置。
  13. 前記１つ以上の第１のチップレットは、チップレットの第１の行に配置されており、前記１つ以上の第２のチップレットは、チップレットの第２の行に配置されている、
    請求項１０の装置。
  14. 前記１つ以上の第１のチップレットは、前記中央チップレットと、前記１つ以上の第１のチップレットと、前記１つ以上の第２のチップレットと、を備えるウェハ上に積層された複数のファンアウトトレース層によって前記中央チップレットに結合されている、
    請求項１０の装置。
  15. 前記１つ以上の相互接続ダイは、前記複数のファンアウトトレース層上に積層された前記チップの層に接合されている、
    請求項１４の装置。
JP2023518257A 2020-09-25 2021-09-21 ハイブリッドブリッジファンアウトチップレット接続 Active JP7842744B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/032,544 US11658123B2 (en) 2020-09-25 2020-09-25 Hybrid bridged fanout chiplet connectivity
US17/032,544 2020-09-25
PCT/US2021/051189 WO2022066598A1 (en) 2020-09-25 2021-09-21 Hybrid bridged fanout chiplet connectivity

Publications (2)

Publication Number Publication Date
JP2023544269A JP2023544269A (ja) 2023-10-23
JP7842744B2 true JP7842744B2 (ja) 2026-04-08

Family

ID=78372106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023518257A Active JP7842744B2 (ja) 2020-09-25 2021-09-21 ハイブリッドブリッジファンアウトチップレット接続

Country Status (6)

Country Link
US (1) US11658123B2 (ja)
EP (1) EP4218046A1 (ja)
JP (1) JP7842744B2 (ja)
KR (1) KR20230070237A (ja)
CN (1) CN116250084A (ja)
WO (1) WO2022066598A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12541476B2 (en) * 2022-03-23 2026-02-03 Intel Corporation Chiplet architecture for late bind SKU fungibility

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018514088A (ja) 2015-04-23 2018-05-31 アップル インコーポレイテッド 第１のレベルのダイと、背中合わせに積み重ねられた第２のレベルのダイと、第３のレベルのダイとを備え、対応する第１、第２、及び第３の再配線層を有する垂直スタックシステムインパッケージ、並びにその製造方法
WO2019199472A1 (en) 2018-04-12 2019-10-17 Apple Inc. Systems and methods for implementing a scalable system
US20200098725A1 (en) 2018-09-26 2020-03-26 Intel Corporation Semiconductor package or semiconductor package structure with dual-sided interposer and memory
US20200105718A1 (en) 2018-09-28 2020-04-02 Intel Corporation Semiconductor packages with chiplets coupled to a memory device
JP2020074091A (ja) 2016-02-02 2020-05-14 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ アクティブ・バイ・アクティブプログラマブルデバイス
US20200273799A1 (en) 2019-02-22 2020-08-27 SK Hynix Inc. System-in-packages including a bridge die

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866308B2 (en) * 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US9402312B2 (en) * 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US9595494B2 (en) * 2015-05-04 2017-03-14 Qualcomm Incorporated Semiconductor package with high density die to die connection and method of making the same
JP6543129B2 (ja) * 2015-07-29 2019-07-10 ルネサスエレクトロニクス株式会社 電子装置
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
US10796999B2 (en) * 2018-03-30 2020-10-06 Intel Corporation Floating-bridge interconnects and methods of assembling same
US11367707B2 (en) * 2018-09-26 2022-06-21 Intel Corporation Semiconductor package or structure with dual-sided interposers and memory
KR102530320B1 (ko) * 2018-11-21 2023-05-09 삼성전자주식회사 반도체 패키지
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
US11101191B2 (en) * 2019-11-22 2021-08-24 International Business Machines Corporation Laminated circuitry cooling for inter-chip bridges
US11315902B2 (en) * 2020-02-12 2022-04-26 International Business Machines Corporation High bandwidth multichip module
US11605594B2 (en) * 2020-03-23 2023-03-14 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US11955431B2 (en) * 2020-06-05 2024-04-09 Intel Corporation Interposer structures and methods for 2.5D and 3D packaging
US11923307B2 (en) * 2020-06-16 2024-03-05 Intel Corporation Microelectronic structures including bridges
US12159840B2 (en) * 2020-06-23 2024-12-03 Intel Corporation Scalable and interoperable PHYLESS die-to-die IO solution
KR102883706B1 (ko) * 2020-06-30 2025-11-11 삼성전자주식회사 반도체 패키지
US11676940B2 (en) * 2020-08-12 2023-06-13 Advanced Micro Devices, Inc. Hybrid bonded interconnect bridging
US12051679B2 (en) * 2020-12-15 2024-07-30 Google Llc Backside interconnection interface die for integrated circuits package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018514088A (ja) 2015-04-23 2018-05-31 アップル インコーポレイテッド 第１のレベルのダイと、背中合わせに積み重ねられた第２のレベルのダイと、第３のレベルのダイとを備え、対応する第１、第２、及び第３の再配線層を有する垂直スタックシステムインパッケージ、並びにその製造方法
JP2020074091A (ja) 2016-02-02 2020-05-14 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ アクティブ・バイ・アクティブプログラマブルデバイス
WO2019199472A1 (en) 2018-04-12 2019-10-17 Apple Inc. Systems and methods for implementing a scalable system
US20200098725A1 (en) 2018-09-26 2020-03-26 Intel Corporation Semiconductor package or semiconductor package structure with dual-sided interposer and memory
US20200105718A1 (en) 2018-09-28 2020-04-02 Intel Corporation Semiconductor packages with chiplets coupled to a memory device
US20200273799A1 (en) 2019-02-22 2020-08-27 SK Hynix Inc. System-in-packages including a bridge die

Also Published As

Publication number Publication date
EP4218046A1 (en) 2023-08-02
US11658123B2 (en) 2023-05-23
CN116250084A (zh) 2023-06-09
WO2022066598A1 (en) 2022-03-31
KR20230070237A (ko) 2023-05-22
US20220102276A1 (en) 2022-03-31
JP2023544269A (ja) 2023-10-23

Similar Documents

Publication Publication Date Title
CN113410223B (zh) 芯片组及其制造方法
US11631658B2 (en) Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
US12593724B2 (en) Semiconductor devices and methods for manufacturing the same
KR102720244B1 (ko) 인터포즈 브리지를 포함한 서브 패키지들이 스택된 반도체 패키지
KR20100102635A (ko) 언더 범프 라우팅 층 방법 및 장치
US20130256908A1 (en) Inter-die connection within an integrated circuit formed of a stack of circuit dies
TW202224507A (zh) 半導體封裝件
US10985101B2 (en) Semiconductor package and manufacturing method thereof
US11805602B2 (en) Chip assemblies
CN117501443A (zh) 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备
CN117525046A (zh) 基于晶粒互联的半导体封装及方法
US11658123B2 (en) Hybrid bridged fanout chiplet connectivity
CN117457614A (zh) 通信接口结构和管芯对管芯封装
CN114512456A (zh) 线路基板结构及其制造方法
US9263379B2 (en) IC package with metal interconnect structure implemented between metal layers of die and interposer
US12604767B2 (en) Chipset and method of manufacturing the same
CN219800840U (zh) 一种面向集成化芯片系统的供电结构
CN219017640U (zh) 芯片封装单元及由其所堆叠形成的封装结构
KR20250060209A (ko) 반도체 상호 연결 브리지 패키징
US20250336791A1 (en) Package structure and manufacturing method thereof
CN115881559B (zh) 一种fpga芯片及其封装方法和基板
TWI885841B (zh) 半導體封裝及其測試方法
US12243838B2 (en) Circuit substrate structure and manufacturing method thereof
US12424590B2 (en) Semiconductor device assemblies and associated methods
US11469183B2 (en) Multirow semiconductor chip connections

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260327

R150 Certificate of patent or registration of utility model

Ref document number: 7842744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150