JP7841399B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

上方から平面的に見て、オン抵抗を向上させるためにゲート電極パターンを交差するように配置してチャネル部を増やし、ゲート電極パターンを挟むように半導体素子の耐圧を向上させるフィールド電極がドット状に形成されている半導体装置が知られている。また、フィールド電極に挟まれたゲート電極パターンの交差部にボディ領域の不純物濃度よりも薄い不純物濃度の領域を設けることや上方から見た時のフィールド電極の平面形状を工夫することでピンチオフしやすくする方法が知られている。

国際公開第2021/155943号公報 特開2021-40105号公報

しかしながら、上記特許文献１で示すようなゲート電極パターンの交差部にボディ領域よりも薄い不純物濃度の領域を形成すると、チャネル抵抗が増大し、オン抵抗が上昇する。また、上記特許文献２で示すような複雑な形状のフィールド電極では、フィールド電極形成時の製造ばらつきによる特性のばらつきが大きくなってしまう。

上記問題点に鑑み、本発明は、高耐圧化が可能で、よりオン抵抗も低減することが可能な半導体装置を提供することを目的とする。

本発明の一態様によれば、半導体装置は、第１導電型の第１半導体領域と、第１半導体領域上に設けられた第２導電型の第２半導体領域と、第２半導体領域上に設けられた第１導電型の第３半導体領域と、第３半導体領域から第２半導体領域を貫通し、第１半導体領域に達する第１の溝内に第１の絶縁膜を介して第２半導体領域上に設けられた第１の主電極と、第１の溝よりも深く第１半導体領域に達する第２の溝内に第２の絶縁膜を介して設けられた複数のフィールド電極と、を備える。上方から見て、第１の主電極はフィールド電極間に配置され、フィールド電極は互い違いに配置され、互い違いに隣り合うフィールド電極が互いにフィールド電極の並び方向から見て一部が重なり合うように配置されている。上方から見て、第２の溝とフィールド電極は、交差部を含む略十字構造を備え、第１の溝は略十字構造と対向するように角部を備える。

本発明によれば、高耐圧化可能で、オン抵抗も低減する半導体装置を提供できる。

第１の実施形態に係る半導体装置の構造を示す模式的な断面図である。 第１の実施形態に係る半導体装置の平面図である。 第１の実施形態の変型例に係る半導体装置を示す模式的な断面図である。 第２の実施形態に係る半導体装置の平面図である。 第３の実施形態に係る半導体装置の平面図である。 第１～第３の実施形態に係る半導体装置の基板に対するゲート電極の配置を示す平面図である。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置１の模式的な断面図である。図２は、図１の平面図である。なお、図１は、図２のＸ１－Ｘ1線に沿う断面図である。以下の説明において、直交座標系の一例であるＸＹＺ座標系を用いる。すなわち、半導体装置１を構成する基板の表面と平行な平面をＸＹ平面とし、ＸＹ平面と直交する方向をＺ方向とする。また、Ｘ軸とＹ軸は、ＸＹ平面内における直交する２方向とする。

第１の実施形態に係る半導体装置１は、図１に示すように、第１導電型の第１半導体領域の一例であるドリフト領域２と、第１導電型と異なる第２導電型の第２半導体領域の一例であるボディ領域２１と、第１導電型の第３半導体領域の一例であるソース領域２２と、を備える。

また、半導体装置１は、第１の溝３内に設けられた第１の主電極の一例であるゲート電極１１と、第２の溝３１内に設けられた複数のフィールド電極１４とを備える。なお、半導体装置１は、第１導電型の第４半導体領域の一例であるドレイン領域２３、第２の主電極の一例であるソース電極１２、第３の主電極の一例であるドレイン電極１３、第１の絶縁膜４の一例であるゲート絶縁膜４、第２の絶縁膜の一例であるフィールド絶縁膜４１、第１導電体の一例であるゲート配線５、第２導電体の一例であるソース配線５１、第３導電体の一例であるドレイン配線５２、及び層間絶縁膜５０を備えていてもよい。

第１導電型と第２導電型とは、互いに反対の導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下では、第１導電型がｎ型、第２導電型がｐ型の場合を説明する。

半導体装置１は、ドリフト領域２と、ボディ領域２１と、ソース領域２２と、ドレイン領域２３とを有する半導体基板を備える。

半導体基板の第１主面２ａは、ソース領域２２と接する上面である。また、半導体基板の第２主面２ｂは、ドレイン領域２３と接する下面である。

ドリフト領域２は、ボディ領域２１とドレイン領域２３との間に設けられている。

ボディ領域２１は、第１主面２ａ側のドリフト領域２上に設けられている。

ソース領域２２は、ボディ領域２１上に設けられている。

第１の溝３は、ソース領域２２からボディ領域２１を貫通して、ドリフト領域２に到達する。

ゲート絶縁膜４は、第１の溝３内に形成している。

ゲート電極１１は、第１の溝３内にゲート絶縁膜４を介して、ボディ領域２１上に設けられている。

第２の溝３１は、ソース領域２２からボディ領域２１を貫通して、ドリフト領域２に到達する。第２の溝３１の深さ（第２の溝３１の底の位置）Ｄ２は、第１の溝３の深さ（第１の溝３の底の位置）Ｄ１よりも深い。

フィールド絶縁膜４１は、第２の溝３１内に形成している。第２の溝３１とフィールド電極１４の形状が略同形状となるよう、第２の溝３１の側面のフィールド絶縁膜４１は同じ深さにおいて略同じ厚みとなっている。フィールド絶縁膜４１は、例えば、ゲート絶縁膜４より絶縁膜の厚さが厚くてもよい。

フィールド電極１４は、第２の溝３１内にフィールド絶縁膜４１を介して設けられている。

ドレイン領域２３は、第２主面２ｂ側のドリフト領域２上に設けられている。

ソース電極１２は、ソース領域２２及びボディ領域２１と電気的に接して設けられている。具体的には、ソース電極１２は、図１に示すように、例えば、ソース領域２２を貫通して設けてもよい。

ドレイン電極１３は、ドレイン領域２３上に設けられている。

ゲート配線５は、第１主面２ａ側の半導体基板上に設けられている。

ソース配線５１は、第１主面２ａ側の半導体基板上に設けられている。

ドレイン配線５２は、第２主面２ｂ側の半導体基板上に設けられている。

層間絶縁膜５０は、例えば、ソース領域２２、ゲート電極１１、及びフィールド電極１４を覆うように設けられている。

図２に示すように、上方からみて、ゲート電極１１は、フィールド電極１４間に配置されている。

第１の溝３は、上方からみて、Ｙ方向において第２の溝３１にぶつかる手前で二又に分かれて略Ｔ字構造を備えている。また、上方からみて、第２の溝３１のＹ方向の両端側には一方の略Ｔ字構造Ｆ１と一方の略Ｔ字構造Ｆ１とは逆向きの他方の略Ｔ字構造Ｆ２が設けられ、Ｙ方向に隣り合う第２の溝３１間の一方の略Ｔ字構造Ｆ１と他方の略Ｔ字構造Ｆ２とがＸ方向において交互に接続されている。

第２の溝３１は、上方からみて、互い違いに配置されている。そして、フィールド電極１４は、上方からみて、互い違いに配置されている。具体的には、図２に示すように、フィールド電極１４は、例えば、Ｘ方向並びにＹ方向において互い違いに配置されている。

フィールド電極１４は、上方からみて、互い違いに隣り合うフィールド電極１４が互いにフィールド電極１４の並び方向（ここではＹ方向）から見て一部が重なり合うように配置されている。具体的には、フィールド電極１４の第１端（Ｘ方向に最も広がった個所）Ｅ１のＹ方向の延長線は、例えば、隣り合うフィールド電極と一部Ｅ２が重なり合う（ぶつかる）ように配置されている。すなわち、Ｙ方向において、フィールド電極１４は、ゲート電極１１を介して隣り合うフィールド電極１４と一部重なり合うように配置されている。

フィールド電極１４は、上方からみて、略長方形構造を備える。

図１に示すように、ゲート電極１１は、ゲート配線５と電気的に接続している。

ソース電極１２は、ソース領域２２及びボディ領域２１と電気的に接続している。また、ソース電極１２は、ソース配線５１と電気的に接続している。

ドレイン電極１３は、ドレイン領域２３と電気的に接続している。また、ドレイン電極１３は、ドレイン配線５２と電気的に接続している。

なお、フィールド電極１４は、図示していないが、ソース配線５１と電気的に接続してもよい。すなわち、ソース領域２２とフィールド電極間は、電気的に短絡してもよい。

以上に説明したように、図１及び図２に示した半導体装置では、上方からみて、フィールド電極間に第１の溝を有するトレンチＭＯＳセルを設け、フィールド電極１４を互い違いに配置し、互い違いに隣り合うフィールド電極１４が互いにフィールド電極１４の並び方向から見て一部が重なり合うように配置されていることで、フィールド電極１４間の半導体領域における空乏層がより広がり、耐圧を向上することができる。

また、図１及び図２に示した半導体装置では、上方からみて、フィールド電極１４間に第１の溝を有するトレンチＭＯＳセルを設け、フィールド電極を互い違いに配置し、第１の溝３がＹ方向において第２の溝３１にぶつかる手前で交差する略Ｔ字構造部分Ｆ１，Ｆ２となっており、互い違いに隣り合うフィールド電極１４が第１の溝３の略Ｔ字構造部分Ｆ１，Ｆ２の根元とが対向している。そして、上方から見て、第1の溝３と第２の溝３１との距離をできるだけ等しくするため、第1の溝３の側面は第２の溝３１の側面と略相似のレイアウトが形成されている。さらに、ゲート電極１１を介して隣り合うフィールド電極１４が互いにフィールド電極１４の並び方向から見て一部が重なり合うように配置されている。これにより、フィールド電極間の領域で空乏層がより広がり、より耐圧を向上することができる。

また、図１及び図２に示した半導体装置では、上記のフィールド電極の配置にすることで、第１の溝の交差する箇所において、不純物濃度によって耐圧を向上させなくてもよいため、高耐圧化可能で、オン抵抗も低減することができる。

（第１の実施形態の変形例）
第１の実施形態の変形例に係る半導体装置１は、図３に示すように、第１の実施形態に係る半導体装置１に対し、抵抗６０をさらに備える。すなわち、第１の実施形態の変形例は、フィールド電極１４が抵抗６０を介してソース配線５１に電気的に接続している。その他の構成については、図１に示す第１の実施形態と同様である。

フィールド電極１４は、抵抗６０を介して、ソース配線５１と電気的に接続している。すなわち、ソース領域２２とフィールド電極１４間は、抵抗６０を介して接続されている。

図３に示した半導体装置によれば、抵抗を備えることで、ソフトリカバリ―となって、サージ電圧を抑制することができる。

（第２の実施形態）
図４は、第２の実施形態に係る半導体装置１の平面図である。

第２の実施形態に係る半導体装置１のフィールド電極１４Ａは、図４に示すように、上方から見て、第１の実施形態に係る半導体装置１のフィールド電極１４が長方形の構造を備えるのに対し、略十字構造を備える。また、上方から見て第２の溝３１Ａの形状も略十字形状となるよう、第２の溝３１Ａの側面のフィールド絶縁膜４１は同じ深さにおいて略同じ厚みとなっている。また、上方からみた第1の溝３Ａとゲート電極１１Ａのレイアウトが異なる。その他の構成については、図１に示す第１の実施形態と同様である。なお、図３の第２の溝３１Ａとフィールド絶縁膜４１のそれぞれにおいて、十字部分の交差部分Ｇ３からＸ方向に延びる長さとＹ方向に延びる長さが同じでもよいが、Ｘ方向に延びる長さまたはＹ方向に延びる長さの何れか一方の長さを他方の長さより長くなるように形成してもよい。

フィールド電極１４Ａは、上方から見て、互い違いに配置されている。具体的には、図４に示すように、フィールド電極１４Ａは、例えば、Ｘ方向並びにＹ方向において互い違いに配置されている。

フィールド電極１４Ａは、上方からみて、互い違いに隣り合うフィールド電極１４Ａが互いにフィールド電極１４Ａの並び方向（ここではＹ方向）から見て一部が重なり合うように配置されている。具体的には、フィールド電極１４Ａのある点Ｅ３（ここでは、フィールド電極１４Ａの十字部分の右側部）は、例えば、隣り合うフィールド電極１４Ａの第４端Ｅ４（ここでは、Ｘ方向に最も広がった個所であるフィールド電極１４Ａの十字部分の左側部）とＹ方向からみて一部が重なり合うように配置されている。すなわち、Ｙ方向において、フィールド電極１４Ａは、ゲート電極１１Ａを介して隣り合うフィールド電極１４Ａと一部重なり合うように配置されている。そして、フィールド電極１４Ａの十字部分のＹ方向に最も広がった部分Ｇ２と第1の溝３Ａの略Ｔ字構造部分Ｇ１が対向するように配置されている。そして、フィールド電極１４Ａの十字部分の交差部分Ｇ３と、第1の溝３ＡのＸ方向に延びて第1の溝３ＡのＹ方向に延びる角部Ｇ４が対向している。また、上方から見て、第1の溝３Ａと第２の溝３１Ａとの距離をできるだけ等しくするため、第1の溝３Ａの側面は第２の溝３１Ａの側面と略相似のレイアウトが形成されている。なお、図４において、隣り合うフィールド電極１４ＡがＹ方向からみて一部が重なり合うように配置されているが、隣り合うフィールド電極１４ＡがＹ方向だけではなくＸ方向からみても一部が重なり合うように配置されていてもよい。

以上に説明したように、図４に示した半導体装置では、上方からみて、フィールド電極１４Ａ間に第１の溝３Ａを有するトレンチＭＯＳセルを設け、フィールド電極１４Ａを互い違いに配置し、互い違いに隣り合うフィールド電極１４Ａが互いにフィールド電極１４Ａの並び方向から見て一部が重なり合うように配置されていることで、フィールド電極１４Ａ間の領域で空乏層がより広がり、耐圧を向上することができる。

（第３の実施形態）
第３の実施形態に係る半導体装置１の第２の溝３１Ｂとフィールド電極１４Ｂは、図５に示すように、上方からみて、第２の実施形態に係る半導体装置１の第２の溝３１Ａとフィールド電極１４Ａに対し、十字部分の交差部分に曲率の部分Ｒを有する構造を備える。その他の構成については、図４に示す第２の実施形態と同様である。

フィールド電極１４Ｂは、上方からみて、互い違いに配置されている。具体的には、図５に示すように、フィールド電極１４Ｂは、例えば、Ｘ方向並びにＹ方向において互い違いに配置されている。

フィールド電極１４Ｂは、上方からみて、互い違いに隣り合うフィールド電極１４Ｂが互いにフィールド電極１４Ｂの並び方向（ここではＹ方向）から見て一部が重なり合うように配置されている。具体的には、フィールド電極１４Ｂのある点Ｅ５は、例えば、隣り合うフィールド電極１４Ｂの第６端（Ｘ方向に最も広がった個所である点）Ｅ６とＹ方向からみて一部が重なり合うように配置されている。すなわち、Ｙ方向において、フィールド電極１４Ｂは、ゲート電極１１Ｂを介して隣り合うフィールド電極１４Ｂと一部重なり合うように配置されている。なお、図５において、隣り合うフィールド電極１４ＢがＹ方向からみて一部が重なり合うように配置されているが、隣り合うフィールド電極１４ＢがＹ方向だけではなくＸ方向からみても一部が重なり合うように配置されていてもよい。

フィールド電極１４Ｂは、十字部分の交差部分に曲率の部分Ｒを有した構造である。フィールド電極１４Ｂの曲率の部分Ｒに第1の溝３ＢのＸ方向に延びる部分と第1の溝３ＢのＹ方向に延びる部分との角部Ｇ４が対向している。すなわち、第１の溝３Ｂとフィールド電極１４Ｂとの距離が狭くすることができる。

以上に説明したように、図５に示した半導体装置では、上方からみて、フィールド電極１４Ｂ間に第１の溝３Ｂを有するトレンチＭＯＳセルを設け、第２の溝３１Ｂとフィールド電極１４Ｂを互い違いに配置することにより、第１の溝３Ｂの交差するＴ字構造部分において第１の溝３Ｂとフィールド電極１４Ｂとの距離が広くなる箇所がなくなり耐圧を向上することができる。

また、図５に示した半導体装置では、第２の溝３１Ｂとフィールド電極１４Ｂの十字部分の交差部分に曲率を有する構造により、第１の溝３Ｂとフィールド電極１４Ｂとの距離が狭くすることで耐圧を向上することができる。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

例えば、図６に示すように、第１の溝３、３Ａ、３Ｂは、上方からみて、半導体基板のオリフラ面に対して、０度方向か９０度方向に延伸していてもよい。具体的には、半導体基板のオリフラ面は、例えば、（１００）面であってもよい。

オリフラ面に対し、第１の溝３、３Ａ、３Ｂを０度方向または９０度方向に延伸して配置することにより、面方位によるチャネル移動度のオン抵抗の上昇を抑制することができる。また、オリフラ面に対し、第１の溝３、３Ａ、３Ｂを０度方向または９０度方向に延伸して配置することにより、半導体基板の面方位によるエッチング速度の違い及びゲート絶縁膜４の膜厚違いを均一にすることができる。すなわち、オリフラ面に対し、第１の溝３を０度方向または９０度方向に延伸して配置することは、チャネル移動度及びゲート絶縁膜４の面方位依存性を抑制することができる。また、オリフラ面に対し、第２の溝３１、３１Ａ、３１Ｂを０度方向または９０度方向に延伸して配置することにより、フィールド絶縁膜４１の膜厚をより均一化できる。

１…半導体装置
２…第１半導体領域、ドリフト領域
３…第１の溝
４…第１の絶縁膜、ゲート絶縁膜
５…第１導電体、ゲート配線
１１…第１の主電極、ゲート電極
１２…第２の主電極、ソース電極
１３…第３の主電極、ドレイン電極
１４…フィールド電極
２１…第２半導体領域、ボディ領域
２２…第３半導体領域、ソース領域
２３…第４半導体領域、ドレイン領域
３１…第２の溝
４１…第２の絶縁膜、フィールド絶縁膜
５０…層間絶縁膜
５１…第２導電体、ソース配線
５２…第３導電体、ドレイン配線
６０…抵抗
２ａ…第１主面
２ｂ…第２主面

Claims (6)

1. 第１導電型の第１半導体領域と、
   前記第１半導体領域上に設けられた第２導電型の第２半導体領域と、
   前記第２半導体領域上に設けられた第１導電型の第３半導体領域と、
   前記第３半導体領域から前記第２半導体領域を貫通し、前記第１半導体領域に達する第１の溝内に第１の絶縁膜を介して前記第２半導体領域上に設けられた第１の主電極と、
   前記第１の溝よりも深く前記第１半導体領域に達する第２の溝内に第２の絶縁膜を介して設けられた複数のフィールド電極と、
   を備え、
   上方から見て、前記第１の主電極は前記フィールド電極間に配置され、前記フィールド電極は互い違いに配置され、互い違いに隣り合う前記フィールド電極が互いに前記フィールド電極の並び方向から見て一部が重なり合うように配置され、
   上方から見て、
   前記第２の溝と前記フィールド電極は、交差部を含む略十字構造を備え、
   前記第１の溝は前記略十字構造と対向するように角部を備える、
   半導体装置。
2. 上方から見て、
   前記第１の溝は、略Ｔ字構造を備え、
   前記略Ｔ字構造の根元は前記互い違いに隣り合う前記フィールド電極と対向している、
   請求項１に記載の半導体装置。
3. 第１導電型の第１半導体領域と、
   前記第１半導体領域上に設けられた第２導電型の第２半導体領域と、
   前記第２半導体領域上に設けられた第１導電型の第３半導体領域と、
   前記第３半導体領域から前記第２半導体領域を貫通し、前記第１半導体領域に達する第１の溝内に第１の絶縁膜を介して前記第２半導体領域上に設けられた第１の主電極と、
   前記第１の溝よりも深く前記第１半導体領域に達する第２の溝内に第２の絶縁膜を介して設けられた複数のフィールド電極と、
   を備え、
   上方から見て、前記第１の主電極は前記フィールド電極間に配置され、前記フィールド電極は互い違いに配置され、互い違いに隣り合う前記フィールド電極が互いに前記フィールド電極の並び方向から見て一部が重なり合うように配置され、
   上方から見て、
   前記第２の溝と前記フィールド電極は、交差部を含む略十字構造を備え、前記略十字構造の交差部に曲率を有する構造を備える、
   半導体装置。
4. 前記第３半導体領域と前記フィールド電極間は、電気的に短絡されている、
   請求項１に記載の半導体装置。
5. 前記第３半導体領域と前記フィールド電極間は、抵抗を介して接続されている、
   請求項１に記載の半導体装置。
6. 上方から見て、
   前記第１の溝は、基板のオリフラ面に対し、０度方向または９０度方向に延伸し、
   ０度方向に延伸している部分と９０度方向に延伸している部分とが接続した角部が前記第２の溝の前記略十字構造の交差部と対向している、
   請求項１に記載の半導体装置。