JP7828262B2 - 信号伝送装置 - Google Patents

Description

本実施形態は、信号伝送装置に関する。

例えば、チップ間で通信を行うインターフェース回路である信号伝送装置は、消費電流、放射ノイズ削減の観点からチップ間の電圧振幅を小さくできるＬＶＤＳ（Ｌｏｗ－Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）回路が望ましい。

このようなＬＶＤＳ方式の信号伝送装置として、差動信号と同相信号を組み合わせた伝送方法を採用するものがある。

そして、例えば、同相と差動を１クロック毎に交互に伝送するようなフォーマットの場合には、差動伝送の伝搬遅延と同相伝送と差動伝送の遷移時間が同等である必要がある。

すなわち、ＬＶＤＳ方式の信号伝送装置において、同相伝送と差動伝送との切り替えの高速化が必要となる。

特開２０１４－１１２４５３号公報

一つの実施形態は、同相伝送と差動伝送との切り替えの高速化を図ることが可能な信号伝送装置を提供することを目的とする。

一つの実施形態に係る信号伝送装置は、送信バッファ及び受信バッファを備えた信号伝送装置であって、
前記送信バッファは、
第１電位と第２電位との間に接続され、第１入力端子を介して入力される第１入力信号及び第２入力端子を介して入力される第２入力信号に応じて、第１伝送信号を第１送信端子に出力し且つ第２伝送信号を第２送信端子に出力する差動回路部と、
前記差動回路部に電流を供給する可変電流源部と、
前記第１送信端子と固定電位との間及び前記第２送信端子と前記固定電位との間において導通した状態と遮断した状態とを切り替えるスイッチ部と、
前記可変電流源部が前記差動回路部に供給する電流を制御するとともに、スイッチ部の動作を制御する制御部と、を備え、
前記受信バッファは、
第３電位と第４電位との間に接続され、第１受信端子を介して入力された前記第１伝送信号に応じて第１受信電流を出力し、且つ、第２受信端子を介して入力された前記第２伝送信号に応じて第２受信電流を出力する、第１導電型の第１差動対と、
前記第３電位と前記第４電位との間に接続され、前記第１伝送信号に応じて第３受信電流を出力し、且つ、前記第２伝送信号に応じて第４受信電流を出力する、第２導電型の第２差動対と、
前記第１受信電流をカレントミラーした電流を前記第３電位と第２出力端子との間に流すとともに、前記第２受信電流をカレントミラーした電流を前記第３電位と第１出力端子との間に流す第１カレントミラー部と、
前記第３受信電流をカレントミラーした電流を前記第２出力端子と前記第４電位との間に流すとともに、前記第４受信電流をカレントミラーした電流を前記第１出力端子と前記第４電位との間に流す第２カレントミラー部と、を備える
ことを特徴とする。

図１は、第１の実施形態に係る信号伝送装置の構成の一例を示す図である。 図２は、実施例に係る信号伝送装置の構成の一例を示す図である。 図３は、図２に示す信号伝送装置の動作の一例を説明するための波形図である。 図４は、第２の実施形態に係る信号伝送装置の構成の一例を示す図である。 図５は、第３の実施形態に係る信号伝送装置の構成の一例を示す図である。 図６は、変形例に係る信号伝送装置の送信バッファの構成の一例を示す図である。 図７は、各実施形態に係る係信号伝送装置が適用される信号伝送システムの構成の一例を示す図である。

以下に添付図面を参照して、実施形態にかかる信号伝送装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
［信号伝送装置］
図１は、第１の実施形態に係る信号伝送装置の構成の一例を示す図である。

第１の実施形態に係る信号伝送装置１００は、ＬＶＤＳ（Ｌｏｗ－Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式の信号伝送装置である。

この第１の実施形態に係る信号伝送装置１００は、例えば、図１に示すように、信号伝送装置１００は、送信バッファＴＸと、受信バッファＲＸと、を備える。

なお、送信バッファＴＸと受信バッファＲＸとの間は、第１配線（ワイヤ）ＱＰ及び第２配線（ワイヤ）ＱＮにより、接続されている。

［送信バッファ］
そして、送信バッファＴＸは、第１入力端子ＴＩＮＰを介して入力される第１入力信号ＩＮＰ及び第２入力端子ＴＩＮＮを介して入力される第２入力信号ＩＮＮに応じて、第１伝送信号１ａ及び第２伝送信号１ｂを出力するようになっている。この送信バッファ回路ＴＸは、ＬＶＤＳ回路である。

この送信バッファＴＸは、例えば、図１に示すように、差動回路部Ｍと、可変電流源部ＩＴ１、ＩＴ２と、スイッチ部ＳＷ１、ＳＷ２と、制御部ＣＯＮと、を備える。

そして、差動回路部Ｍは、第１電位（例えば、送信バッファＴＸの電源電位）Ｖ１と第２電位（例えば、送信バッファＴＸの接地電位）Ｖ２との間に接続されている。

この差動回路部Ｍは、第１入力端子ＴＩＮＰを介して入力される第１入力信号ＩＮＰ及び第２入力端子ＴＩＮＮを介して入力される第２入力信号ＩＮＮに応じて、第１伝送信号１ａを第１送信端子ＴＰに出力し且つ第２伝送信号１ｂを第２送信端子ＴＮに出力するようになっている。

また、可変電流源部ＩＴ１、ＩＴ２は、第１電位Ｖ１と第２電位Ｖ２との間に接続されている。この可変電流源部ＩＴ１、ＩＴ２は、差動回路部Ｍに電流を供給するようになっており、当該電流の値が変更可能になっている。

また、スイッチ部ＳＷ１、ＳＷ２は、第１送信端子ＴＰと固定電位との間及び第２送信端子ＴＮと当該固定電位との間において導通した状態と遮断した状態とを切り替えるようになっている。

なお、当該固定電位は、この図１に示す例では、第２電位（例えば、送信バッファＴＸの接地電位）Ｖ２であるが、後述のように、第１電位（例えば、送信バッファＴＸの電源電位）Ｖ１であってもよい。

また、制御部ＣＯＮは、可変電流源部ＩＴ１、ＩＴ２が差動回路部Ｍに供給する電流を制御するとともに、スイッチ部ＳＷ１、ＳＷ２の動作を制御するようになっている。

ここで、例えば、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相（コモンモード）信号（例えば、ＬＬ信号：“Ｌｏｗ”レベルの同相信号）である場合には、第１送信端子ＴＰと当該固定電位（ここでは第２電位Ｖ２）との間及び第２送信端子ＴＮと当該固定電位との間を導通した状態になるようにスイッチ部ＳＷ１、ＳＷ２をオンに制御するようになっている。

これにより、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相信号（例えば、ＬＬ信号）である場合に、コモンモード電圧を急速に立ち下げることができる。

一方、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合には、第１送信端子ＴＰと当該固定電位との間及び第２送信端子ＴＮと当該固定電位との間を遮断した状態になるようにスイッチ部ＳＷ１、ＳＷ２をオフに制御するようになっている。

さらに、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相信号である場合には、差動回路部Ｍに供給される電流が増加するように可変電流源部ＩＴを制御するようになっている。

一方、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合には、差動回路部Ｍに供給される電流が減少するように可変電流源部ＩＴを制御するようになっている。

これにより、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合に、コモンモード電圧を急速に立ち上げることができる。

なお、第１送信端子ＴＰと第１受信端子ＲＰとの間には、例えば、図１に示すように、第１配線（ワイヤ）ＱＰが接続されており、送信バッファＴＸが出力した第１伝送信号が、当該第１配線ＱＰを介して、受信バッファＲＸに伝送されるようになっている。また、第２送信端子ＴＮと第２受信端子ＲＮとの間には、例えば、図１に示すように、第２配線（ワイヤ）ＱＮが接続されており、送信バッファＴＸが出力した第２伝送信号が、当該第２配線ＱＮを介して、受信バッファＲＸに伝送されるようになっている。

［受信バッファ］
また、受信バッファＲＸは、第１伝送信号１ａ及び第２伝送信号１ｂに応じて、第１出力信号ＯＵＴＰを第１出力端子ＴＯＵＴＰに出力し且つ第２出力信号ＯＵＴＮを第２出力端子ＴＯＵＴＮに出力するようになっている。この受信回路ＲＸは、ＬＶＤＳ回路である。

この受信バッファＲＸは、例えば、図１に示すように、第１導電型の第１差動対（ｎＭＯＳ差動対）Ｇ１と、第２導電型の第２差動対（ｐＭＯＳ差動対）Ｇ２と、入力抵抗Ｚと、第１カレントミラー部Ｆ１と、第２カレントミラー部Ｆ２と、第１定電流源ＩＲ１と、第２定電流源ＩＲ２と、を備える。

そして、第１差動対（ｎＭＯＳ差動対）Ｇ１は、第３電位（例えば、受信バッファＲＸの電源電位）Ｖ３と第４電位（例えば、受信バッファＲＸの接地電位）Ｖ４との間に接続されている。この第１差動対Ｇ１は、第１受信端子ＲＰを介して入力された第１伝送信号２ａに応じて第１受信電流Ｈ１を出力し、且つ、第２受信端子ＲNを介して入力された第２伝送信号２ｂに応じて第２受信電流Ｈ２を出力するようになっている。

そして、第１定電流源ＩＲ１は、第４電位Ｖ４と第１差動対Ｇ１との間に接続され、この第１差動対Ｇ１に電流を供給するようになっている。

なお、入力抵抗Ｚは、第１受信端子ＲＰと第２受信端子ＲNとの間に接続されている。

また、第２差動対（ｐＭＯＳ差動対）Ｇ２は、第３電位Ｖ３と第４電位Ｖ４との間に接続されている。この第２差動対Ｇ２は、第１伝送信号２ａに応じて第３受信電流Ｈ３を出力し、且つ、第２伝送信号２ｂに応じて第４受信電流Ｈ４を出力するようになっている。

そして、第２定電流源ＩＲ２は、第３電位Ｖ３と第２差動対Ｇ２との間に接続され、この第２差動対Ｇ２に電流を供給するようになっている。

また、第１カレントミラー部Ｆ１は、第１受信電流Ｈ１をカレントミラーした電流を第３電位Ｖ３と第２出力端子ＴＯＵＴＮとの間に流すとともに、第２受信電流Ｈ２をカレントミラーした電流を第３電位Ｖ３と第１出力端子ＴＯＵＴＰとの間に流すようになっている。

また、第２カレントミラー部Ｆ２は、第３受信電流Ｈ３をカレントミラーした電流を第２出力端子ＴＯＵＴＮと第４電位Ｖ４との間に流すとともに、第４受信電流Ｈ４をカレントミラーした電流を第１出力端子ＴＯＵＴＰと第４電位Ｖ４との間に流すようになっている。

ここで、例えば、受信バッファＲＸに入力される第１伝送信号２ａと第２伝送信号２ｂとが同相信号（ここでは、ＬＬ信号）である場合には、第１差動対Ｇ１がオフ（２つのｎＭＯＳトランジスタがオフ）して第１、第２受信電流Ｈ１、Ｈ２の出力を停止し且つ第２差動対Ｇ２がオン（２つのｐＭＯＳトランジスタがオン）して第３、第４受信電流Ｈ３、Ｈ４を出力する。

これにより、受信バッファＲＸに入力される第１伝送信号２ａと第２伝送信号２ｂとが同相信号（ここでは、ＬＬ信号）である場合には、第１カレントミラー部F１が電流を第３電位V３と第１、第２出力端子ＴＯＵＴＰ、ＴＯＵＴＮとの間に流さず、第２カレントミラー部F２が電流を第４電位V４と第１、第２出力端子ＴＯＵＴＰ、ＴＯＵＴＮとの間に流すこととなる。すなわち、第１伝送信号と第２伝送信号とが同相信号（ここでは、ＬＬ信号）である場合には、第１、第２出力端子ＴＯＵＴＰ、ＴＯＵＴＮから“Ｌｏｗ”レベルの第１、第２出力信号ＯＵＴＰ、ＯＵＴＮ、（同相信号（ＬＬ信号））が出力される。

したがって、信号伝送装置１００は、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相信号である場合には、同相信号である第１、第２出力信号ＯＵＴＰ、ＯＵＴＮを出力することとなる。

一方、受信バッファＲＸに入力される第１伝送信号と第２伝送信号とが差動信号である場合には、第１伝送信号と第２伝送信号に応じて、第１差動対Ｇ１は第１、第２受信電流Ｈ１、Ｈ２を出力し且つ第２差動対Ｇ２は、第３、第４受信電流を出力する。

これにより、受信バッファＲＸに入力される第１伝送信号と第２伝送信号とが差動信号である場合には、差動信号である第１、第２出力信号ＯＵＴＰ、ＯＵＴＮが出力される。したがって、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合には、差動信号である第１、第２出力信号ＯＵＴＰ、ＯＵＴＮを出力することとなる。

このように、ＬＶＤＳ回路である信号伝送装置１００は、入力信号が同相信号である場合に、入力されるに対応する所定の電位の固定信号を出力する送信バッファＴＸと、送信バッファＴＸから入力される伝送信号が同相信号である場合に、当該伝送信号と対応する同相信号を出力する受信バッファＲＸと、を備えるものである。

ここで、第１の実施形態に係る信号伝送装置１００のより詳細な各構成とその動作の一例について、以下の具体的な実施例を参照して説明する。

図２は、実施例に係る信号伝送装置の構成の一例を示す図である。また、図３は、図２に示す信号伝送装置の動作の一例を説明するための波形図である。以下の説明では、図２に示す構成要素のうち、図１に示す構成要素と同一の構成要素について、図１に示す符号と同一の符号を付することにより、その説明を省略する場合がある。なお、この図２に示す実施例に係る信号伝送装置１００の各回路構成は、一例であり、同様の機能を実行できる構成で代替されるようにしてもよい。

［送信バッファ］
第１の実施形態で説明したように、送信バッファＴＸは、第１入力端子ＴＩＮＰを介して入力される第１入力信号ＩＮＰ及び第２入力端子ＴＩＮＮを介して入力される第２入力信号ＩＮＮに応じて、第１伝送信号１ａ及び第２伝送信号１ｂを出力するようになっている。この送信バッファ回路ＴＸは、ＬＶＤＳ回路である。

この送信バッファＴＸは、例えば、図２に示すように、差動回路部Ｍと、可変電流源部ＩＴ１、ＩＴ２と、スイッチ部ＳＷと、制御部ＣＯＮと、を備える。

［差動回路］
既述のように、差動回路部Ｍは、第１電位Ｖ１と第２電位Ｖ２との間に接続され、第１入力端子ＴＩＮＰを介して入力される第１入力信号ＩＮＰ及び第２入力端子ＴＩＮＮを介して入力される第２入力信号ＩＮＮに応じて、第１伝送信号１ａを第１送信端子ＴＰに出力し且つ第２伝送信号１ｂを第２送信端子ＴＮに出力するようになっている。

この差動回路部Mは、例えば、図２に示すように、ｐＭＯＳトランジスタ（第１導電型のＭＯＳトランジスタ）Ｍａ、Ｍｂと、ｎＭＯＳトランジスタ（第２導電型のＭＯＳトランジスタ）Ｍｃ、Ｍｄと、を備える。

そして、ｐＭＯＳトランジスタＭａは、ゲートが第２入力端子IＮＮに接続され、ソースが第１可変電流源ＩＴ１に接続され、ドレインが第１送信端子ＴＰに接続されている。また、ｐＭＯＳトランジスタＭｂは、ゲートが第１入力端子INＰに接続され、ソースが第１可変電流源ＩＴ１に接続され、ドレインが第２送信端子ＴＮに接続されている。

そして、ｎＭＯＳトランジスタＭｃは、ゲートが第２入力端子IＮＮに接続され、ソースが第２可変電流源ＩＴ２に接続され、ドレインが第１送信端子ＴＰに接続されている。また、ｎＭＯＳトランジスタＭｄは、ゲートが第１入力端子INPに接続され、ソースが第２可変電流源ＩＴ２に接続され、ドレインが第２送信端子ＴＮに接続されている。

［可変電流源］
可変電流源部IＴ１、IＴ２は、例えば、図２に示すように、第１可変電流源ＩＴ１と、第２可変電流源ＩＴ２と、を備える。

そして、第１可変電流源ＩＴ１は、第１電位Ｖ１と差動回路部Mとの間に接続され、差動回路部Mに電流を供給するようになっている。

より詳しくは、第１可変電流源ＩＴ１は、例えば、図２に示すように、定電流源I1ａと、ｐＭＯＳトランジスタＩ１ｂと、を備える。

そして、定電流源I1ａは、第１電位Ｖ１と差動回路Ｍ（ｐＭＯＳトランジスタＭａ、Ｍｂのソース）との間に接続されている。この定電流源Ｉ１ａは、予め設定された定電流を差動回路Ｍに供給するようになっている。なお、この定電流源Ｉ１ａは、例えば、第１電位Ｖ１と差動回路Ｍとの間に接続され、予め設定された電圧がゲートに印加されたＭＯＳトランジスタを用いて構成され、カレントミラー回路として構成されるようにしてもよい。

また、ｐＭＯＳトランジスタＩ１ｂは、ゲートが制御部ＣＯＮに接続され、ソースが第１電位Ｖ１に接続され、ドレインが差動回路Ｍ（ｐＭＯＳトランジスタＭａ、Ｍｂのソース）に接続されている。このｐＭＯＳトランジスタＩ１ｂは、制御部ＣＯＮが出力する制御信号Ｓ１１により、オン／オフが制御されるようになっている。

ここで、制御部ＣＯＮが、第１、第２入力信号ＩＮＰ、ＩＮＮに応じて、このｐＭＯＳトランジスタＩ１ｂの導通状態を調整することで、可変電流源部IＴ1、IＴ２を構成する第１可変電流源ＩＴ１が出力する電流が変化するようになっている。なお、制御部ＣＯＮは、外部信号に応じて、このｐＭＯＳトランジスタＩ１ｂの導通状態を調整することで、可変電流源部IＴ1、IＴ２を構成する第１可変電流源ＩＴ１が出力する電流が変化するようにしてもよい。

また、第２可変電流源ＩＴ２は、第２電位Ｖ２と差動回路部Ｍとの間に接続され、差動回路部Ｍに電流を供給するようになっている。

さらに、第２可変電流源ＩＴ２は、例えば、図２に示すように、定電流源I２ａと、ｎＭＯＳトランジスタＩ２ｂ、Ｉ２ｃ、Ｉ２ｄと、を備える。

そして、定電流源I２ａは、第２電位Ｖ２と差動回路Ｍ（ｎＭＯＳトランジスタＭｃ、Ｍｄのソース）との間に接続されている。この定電流源Ｉ２ａは、予め設定された定電流を差動回路Ｍに供給するようになっている。なお、この定電流源Ｉ２ａは、例えば、第２電位Ｖ２と差動回路Ｍとの間に接続され、予め設定された電圧がゲートに印加されたＭＯＳトランジスタを用いて構成され、カレントミラー回路として構成されるようにしてもよい。

また、ｎＭＯＳトランジスタＩ２ｂは、ゲートが制御部ＣＯＮに接続され、ソースが第２電位Ｖ２に接続され、ドレインが差動回路Ｍ（ｎＭＯＳトランジスタＭｃ、Ｍｃのソース）に接続されている。このｎＭＯＳトランジスタＩ２ｂは、制御部ＣＯＮが出力する制御信号Ｓ１２により、オン／オフが制御されるようになっている。

ここで、制御部ＣＯＮが、第１、第２入力信号ＩＮＰ、ＩＮＮ（若しくは図示しない外部信号）に応じて、このｎＭＯＳトランジスタＩ２ｂの導通状態を調整することで、可変電流源部IＴ1、IＴ２を構成する第２可変電流源ＩＴ２が出力する電流が変化するようになっている。

また、ｎＭＯＳトランジスタＩ２ｃは、定電流源Ｉ２ａと第２電位Ｖ２との間に接続され、ゲートが第１送信端子ＴＰ（ｐＭＯＳトランジスタＭａ及びｎＭＯＳトランジスタＭｃのソース）に接続されている。また、ｎＭＯＳトランジスタＩ２ｄは、定電流源Ｉ２ａと第２電位Ｖ２との間に接続され、ゲートが第２送信端子ＴＮ（ｐＭＯＳトランジスタＭｂ及びｎＭＯＳトランジスタＭｄのドレイン）に接続されている。これらのｎＭＯＳトランジスタＩ２ｃ、Ｉ２ｄにより、第１、第２送信端子ＴＰ、ＴＮにおけるコモンモード電圧の充放電が制御されるようになっている。なお、このｎＭＯＳトランジスタを差動回路Ｍの出力電圧を分圧した電圧に基づいて差動アンプによりフィードバック制御するようにしてもよい。

［スイッチ部］
既述のように、
スイッチ部ＳＷ１、ＳＷ２は、例えば、図２に示すように、第１スイッチＳＷ１と、第２スイッチＳＷ２と、を備える。

そして、第１スイッチＳＷ１は、第１送信端子ＴＰと前記第２電位Ｖ２との間に接続されている。この第１スイッチＳＷ１は、制御部ＣＯＮが出力する制御信号Ｓ１０により、オン/オフが制御されるようになっている。この第１スイッチＳＷ１は、例えば、図２に示すように、第１送信端子ＴＰと第２電位Ｖ２との間に接続され、ゲートに制御信号Ｓ１０が入力されるＭＯＳトランジスタで構成される。

また、第２スイッチＳＷ２は、第２送信端子ＴＮと第２電位Ｖ２との間に接続されている。この第２スイッチＳＷ２は、制御部ＣＯＮが出力する制御信号Ｓ１０により、オン/オフが制御されるようになっている。この第２スイッチＳＷ２は、例えば、図２に示すように、第２送信端子ＴＮと第２電位Ｖ２との間に接続され、ゲートに制御信号Ｓ１０が入力されるＭＯＳトランジスタで構成される。

［制御部］
既述のように、制御部ＣＯＮは、可変電流源部ＩＴ１、ＩＴ２（第１、第２可変電流源ＩＴ１、I２）が差動回路部Ｍに供給する電流を制御するとともに、スイッチ部ＳＷ１、ＳＷ２（第１、第２スイッチＳＷ１、ＳＷ２）の動作を制御するようになっている。

この制御部ＣＯＮは、例えば、図２に示すように、ＮＯＲ回路Ｃ１と、第１インバータＣ２と、遅延回路Ｃ３と、第２インバータＣ４と、を備える。

そして、ＮＯＲ回路Ｃ１は、第１入力信号ＩＮＰ及び第２入力信号ＩＮＮが入力され、第１入力信号ＩＮＰ及び第２入力信号ＩＮＮを演算して得られた信号（スイッチ制御信号Ｓ１０）を出力するようになっている。

また、第１インバータＣ２は、ＮＯＲ回路Ｃ１が出力した信号（スイッチ制御信号Ｓ１０）が入力され、当該信号（スイッチ制御信号Ｓ１０）を反転した信号を出力するようになっている。

また、遅延回路Ｃ３は、第１インバータＣ２が出力した信号が入力され、当該信号を予め設定された遅延時間だけ遅延させた信号（第１電流制御信号Ｓ１１）を出力するようになっている。

また、第２インバータＣ４は、遅延回路Ｃ３が出力した信号（第１電流制御信号Ｓ１１）が入力され、当該信号（第１電流制御信号Ｓ１１）を反転させた信号（第２電流制御信号Ｓ１２）を出力するようになっている。

ここで、例えば、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合には、制御信号Ｓ１０により、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフするようになっている。

一方、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相信号である場合には、制御信号Ｓ１０により、第１スイッチＳＷ１及び第２スイッチＳＷ２をオンするようになっている。

なお、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相信号である場合に、第１送信端子ＴＰと固定電位（ここでは、第２電位Ｖ２）との間及び第２送信端子ＴＮと当該固定電位との間を導通した状態になるようにスイッチ部ＳＷをオンに制御し、その後、予め設定された遅延時間の経過後、差動回路部Ｍに供給される電流が増加するように可変電流源部ＩＴ１、ＩＴ２を制御するようになっている。

一方、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合に、第１送信端子ＴＰと当該固定電位（第２電位Ｖ２）との間及び第２送信端子ＴＮと当該固定電位との間を遮断した状態になるようにスイッチ部ＳＷ１、ＳＷ２をオフに制御し、その後、当該遅延時間の経過後、差動回路部Ｍに供給される電流が減少するように可変電流源部ＩＴ１、ＩＴ２を制御するようになっている。

このように、この図２に示す例においては、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮの入力に基づいて、第１、第２可変電流源ＩＴ１、ＩＴ２、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作を制御するものである。

しかしながら、これに限定されるものではなく、当該制御部ＣＯＮは、外部信号（図示せず）の入力に基づいて、第１、第２可変電流源ＩＴ１、ＩＴ２、第１スイッチＳＷ１及び第２スイッチＳＷ２の動作を制御するようにしてもよい。この場合、例えば、制御部ＣＯＮのＮＯＲ回路Ｃ１が省略された回路構成となり、当該外部信号が第１インバータＣ２に入力されることで、遅延回路Ｃ３が第１可変電流源部ＩＴ１を制御する第１電流制御信号Ｓ１１を出力するとともに第２インバータＣ４が第２可変電流源部ＩＴ２を制御する第２電流制御信号Ｓ１２を出力するようにしてもよい。さらに、この場合、制御部ＣＯＮは、当該外部信号を第１、第２スイッチＳＷ１、ＳＷ２を制御するスイッチ制御信号Ｓ１０として出力するようにしてもよい。

［受信バッファ］
第１の実施形態で説明したように、受信バッファＲＸは、第１伝送信号１ａ及び第２伝送信号１ｂに応じて、第１出力信号ＯＵＴＰを第１出力端子ＴＯＵＴＰに出力し且つ第２出力信号ＯＵＴＮを第２出力端子ＴＯＵＴＮに出力するようになっている。この受信回路ＲＸは、ＬＶＤＳ回路である。

この受信バッファＲＸは、例えば、図１に示すように、第１導電型の第１差動対（ｎＭＯＳ差動対）Ｇ１と、第２導電型の第２差動対（ｐＭＯＳ差動対）Ｇ２と、入力抵抗Ｚと、第１カレントミラー部Ｆ１と、第１定電流源ＩＲ１と、第２定電流源ＩＲ２と、を備える。

［第１差動対］
既述のように、第１差動対（ｎＭＯＳ差動対）Ｇ１は、第３電位（例えば、受信バッファＲＸの電源電位）Ｖ３と第４電位（例えば、受信バッファＲＸの接地電位）Ｖ４との間に接続されている。この第１差動対Ｇ１は、第１受信端子ＲＰを介して入力された第１伝送信号２ａに応じて第１受信電流Ｈ１を出力し、且つ、第２受信端子ＲNを介して入力された第２伝送信号２ｂに応じて第２受信電流Ｈ２を出力するようになっている。

この第１差動対Ｇ１は、例えば、図２に示すように、ｎＭＯＳトランジスタＧ１ａ、Ｇ１ｂを備える。

そして、ｎＭＯＳトランジスタＧ１ａは、ソースが第１定電流源ＩＲ１に接続され、ゲートが第２受信端子ＲＮに接続され、ドレインが第１カレントミラー部Ｆ１（ｐＭＯＳトランジスタＦ１ａのドレイン）に接続されている。

また、ｎＭＯＳトランジスタＧ１ｂは、ソースが第１定電流源ＩＲ１に接続され、ゲートが第１受信端子ＲＰに接続され、ドレインが第１カレントミラー部Ｆ１（ｐＭＯＳトランジスタＦ１ｃのドレイン）に接続されている。

［第２差動対］
既述のように、第２差動対（ｐＭＯＳ差動対）Ｇ２は、第３電位Ｖ３と第４電位Ｖ４との間に接続されている。この第２差動対Ｇ２は、第１伝送信号２ａに応じて第３受信電流Ｈ３を出力し、且つ、第２伝送信号２ｂに応じて第４受信電流Ｈ４を出力するようになっている。

この第２差動対Ｇ２は、例えば、図２に示すように、ｐＭＯＳトランジスタＧ２ａ、Ｇ２ｂを備える。

そして、ｐＭＯＳトランジスタＧ２ａは、ソースが第２定電流源ＩＲ２を介に接続され、ゲートが第１受信端子ＲＰに接続され、ドレインが第２カレントミラー部Ｆ２（ｎＭＯＳトランジスタＦ２ａのドレイン）に接続されている。

また、ｐＭＯＳトランジスタＧ２ｂは、ソースが第２定電流源ＩＲ２に接続され、ゲートが第２受信端子ＲＮに接続され、ドレインが第２カレントミラー部Ｆ２（ｎＭＯＳトランジスタＦ２ｃのドレイン）に接続されている。

［第１カレントミラー部］
既述のように、第１カレントミラー部Ｆ１は、第１差動対Ｇ１が出力する第１受信電流Ｈ１をカレントミラーした電流を第３電位Ｖ３と第２出力端子ＴＯＵＴＮとの間に流すとともに、第１差動対Ｇ１が出力する第２受信電流Ｈ２をカレントミラーした電流を第３電位Ｖ３と第１出力端子ＴＯＵＴＰとの間に流すようになっている。

この第１カレントミラー部F1は、例えば、図２に示すように、ｐＭＯＳトランジスタＦ１ａ、Ｆ１ｂ、Ｆ１ｃ、Ｆ１ｄを備える。

そして、ｐＭＯＳトランジスタＦ１ａは、ソースが第３電位Ｖ３に接続され、ゲート及びドレインが第１差動対Ｇ１（ｎＭＯＳトランジスタＧ１ａのドレイン）に接続されている。

また、ｐＭＯＳトランジスタＦ１ｂは、ソースが第３電位Ｖ３に接続され、ドレインが第１出力端子ＴＯＵＴＰに接続され、ゲートがｐＭＯＳトランジスタＦ１ａのゲート及び第１差動対Ｇ１（ｎＭＯＳトランジスタＧ１ａのドレイン）に接続されている。

これらのｐＭＯＳトランジスタＦ１ａ、Ｆ１ｂは、第１差動対Ｇ１が出力する第２受信電流Ｈ２をカレントミラーした電流を第３電位Ｖ３と第１出力端子ＴＯＵＴＰとの間に流すカレントミラー回路を構成している。

また、ｐＭＯＳトランジスタＦ１ｃは、ソースが第３電位Ｖ３に接続され、ゲート及びドレインが第１差動対Ｇ１（ｎＭＯＳトランジスタＧ１ｂのドレイン）に接続されている。

また、ｐＭＯＳトランジスタＦ１ｄは、ソースが第３電位Ｖ３に接続され、ドレインが第２出力端子ＴＯＵＴＮに接続され、ゲートがｐＭＯＳトランジスタＦ１ｃのゲート及び第１差動対Ｇ１（ｎＭＯＳトランジスタＧ１ｂのドレイン）に接続されている。

これらのｐＭＯＳトランジスタＦ１ｃ、Ｆ１ｄは、第１差動対Ｇ１が出力する第１受信電流Ｈ１をカレントミラーした電流を第３電位Ｖ３と第２出力端子ＴＯＵＴＮとの間に流すカレントミラー回路を構成している。

［第２カレントミラー部］
既述のように、第２カレントミラー部Ｆ２は、第２差動対Ｇ２が出力する第３受信電流Ｈ３をカレントミラーした電流を第２出力端子ＴＯＵＮと第４電位Ｖ４との間に流すとともに、第４受信電流Ｈ４をカレントミラーした電流を第１出力端子ＴＯＵＴＰと前記第４電位Ｖ４との間に流すようになっている。

この第２カレントミラー部F２は、例えば、図２に示すように、ｎＭＯＳトランジスタＦ２ａ、Ｆ２ｂ、Ｆ２ｃ、Ｆ２ｄを備える。

そして、ｎＭＯＳトランジスタＦ２ａは、ソースが第４電位Ｖ４に接続され、ゲート及びドレインが第２差動対Ｇ２（ｐＭＯＳトランジスタＧ２ａのドレイン）に接続されている。

また、ｎＭＯＳトランジスタＦ２ｂは、ソースが第４電位Ｖ４に接続され、ドレインが第２出力端子ＴＯＵＴＮに接続され、ゲートがｐＭＯＳトランジスタＦ２ａのゲート及び第２差動対Ｇ２（ｐＭＯＳトランジスタＧ２ａのドレイン）に接続されている。

これらのｎＭＯＳトランジスタＦ２ａ、Ｆ２ｂは、第２差動対Ｇ２が出力する第３受信電流Ｈ３をカレントミラーした電流を第４電位Ｖ４と第２出力端子ＴＯＵＴＮとの間に流すカレントミラー回路を構成している。

また、ｎＭＯＳトランジスタＦ２ｃは、ソースが第４電位Ｖ４に接続され、ゲート及びドレインが第２差動対Ｇ２（ｐＭＯＳトランジスタＧ２ｂのドレイン）に接続されている。

また、ｎＭＯＳトランジスタＦ２ｄは、ソースが第４電位Ｖ４に接続され、ドレインが第１出力端子ＴＯＵＴＰに接続され、ゲートがｎＭＯＳトランジスタＦ２ｃのゲート及び第２差動対Ｇ２（ｐＭＯＳトランジスタＧ２ｂのドレイン）に接続されている。

これらのｎＭＯＳトランジスタＦ２ｃ、Ｆ２ｄは、第２差動対Ｇ２が出力する第４受信電流Ｈ４をカレントミラーした電流を第４電位Ｖ４と第１出力端子ＴＯＵＴＰとの間に流すカレントミラー回路を構成している。

［第１定電流源］、
既述のように、第１定電流源ＩＲ１は、第４電位Ｖ４と第１差動対Ｇ１との間に接続され、第１差動対Ｇ１に電流を供給するようになっている。この定電流源ＩＲ１は、例えば、第４電位Ｖ４と第１差動対Ｇ１との間に接続され、予め設定された電圧がゲートに印加されたＭＯＳトランジスタを用いて構成され、カレントミラー回路として構成されるようにしてもよい。

［第２定電流源］
既述のように、第２定電流源ＩＲ２は、第３電位Ｖ３と第２差動対Ｇ２との間に接続され、前記第２差動対Ｇ２に電流を供給するようになっている。この定電流源ＩＲ２は、例えば、第３電位Ｖ３と第２差動対Ｇ２との間に接続され、予め設定された電圧がゲートに印加されたＭＯＳトランジスタを用いて構成され、カレントミラー回路として構成されるようにしてもよい。

次に、以上のような構成を有する信号伝送装置１００の動作の一例について説明する。ここで、既述のように、図３は、図２に示す信号伝送装置の動作の一例を説明するための波形図である。

ここで、例えば、図３に示すように、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合には、制御信号Ｓ１０により、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフしている（～時間ｔ１）。

その後、時間ｔ１において、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相信号（ＬＬ信号）になると、第１送信端子ＴＰと固定電位（ここでは、第２電位Ｖ２）との間及び第２送信端子ＴＮと当該固定電位との間を導通した状態になるように第１、第２スイッチＳＷ１、SS２をオンに制御し、その後、予め設定された遅延時間（時間ｔ１～時間ｔ２）の経過後、差動回路部Ｍに供給される電流が増加するように可変電流源部ＩＴ１、ＩＴ２を制御（ｐＭＯＳトランジスタＩ１ｂ、ｎＭＯＳトランジスタＩ２ｂをオン）する（時間ｔ２～時間ｔ４）。

このように受信バッファＲＸに入力される第１伝送信号２ａと第２伝送信号２ｂとが同相信号（ＬＬ信号）である場合には、受信バッファＲＸの第１差動対Ｇ１がオフ（２つのｎＭＯＳトランジスタＧ１ａ、Ｇ１ｂがオフ）して第１、第２受信電流Ｈ１、Ｈ２の出力を停止し且つ第２差動対Ｇ２がオン（２つのｐＭＯＳトランジスタＧ２ａ、Ｇ２ｂがオン）して第３、第４受信電流Ｈ３、Ｈ４を出力する。

これにより、受信バッファＲＸに入力される第１伝送信号２ａと第２伝送信号２ｂとが同相信号（ＬＬ信号）である場合には、第１カレントミラー部F１が電流を第３電位V３と第１、第２出力端子ＴＯＵＴＰ、ＴＯＵＴＮとの間に流さず、第２カレントミラー部F２が電流を第４電位V４と第１、第２出力端子ＴＯＵＴＰ、ＴＯＵＴＮとの間に流すこととなる。すなわち、第１伝送信号と第２伝送信号とが同相信号（ここでは、ＬＬ信号）である場合には、第１、第２出力端子ＴＯＵＴＰ、ＴＯＵＴＮから“Ｌｏｗ”レベルの第１、第２出力信号ＯＵＴＰ、ＯＵＴＮ、（同相信号（ＬＬ信号））が出力される。

したがって、信号伝送装置１００は、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相信号である場合には、同相信号（ＬＬ信号）である第１、第２出力信号ＯＵＴＰ、ＯＵＴＮを出力することとなる。

その後、時間ｔ３において、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号になると、第１送信端子ＴＰと当該固定電位（第２電位Ｖ２）との間及び第２送信端子ＴＮと当該固定電位との間を遮断した状態になるように第１、第２スイッチＳＷ１、ＳＷ２をオフに制御し、その後、当該遅延時間（時間ｔ３～時間ｔ４）の経過後、差動回路部Ｍに供給される電流が減少するように可変電流源部ＩＴ１、ＩＴ２を制御（ｐＭＯＳトランジスタＩ１ｂ、ｎＭＯＳトランジスタＩ２ｂをオフ）する。

このように、送信バッファＴＸは、同相伝送と差動伝送の切替のタイミングにおいて、差動回路Ｍの駆動電流（可変電流源部ＩＴ１、ＩＴ２が供給する電流）が増加するため、その切替動作が高速化する。

また、受信バッファＲＸに入力される第１伝送信号と第２伝送信号とが差動信号になると、第１伝送信号と第２伝送信号に応じて、受信バッファＲＸの第１差動対Ｇ１は第１、第２受信電流Ｈ１、Ｈ２を出力し且つ第２差動対Ｇ２は、第３、第４受信電流を出力することとなる。

これにより、受信バッファＲＸに入力される第１伝送信号と第２伝送信号とが差動信号である場合には、差動信号である第１、第２出力信号ＯＵＴＰ、ＯＵＴＮが出力される。

したがって、信号伝送装置１００は、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合には、差動信号である第１、第２出力信号ＯＵＴＰ、ＯＵＴＮを出力することとなる。

以降は、信号伝送装置１００において、第１、第２入力信号ＩＮＰ、ＩＮＮに応じて、同様の動作が繰り返されることとなる。

以上のように、信号伝送装置１００では、同相伝送の場合に、上記送信バッファＴＸの動作により同相伝送の高速を図るとともに、受信バッファＲＸが固定電位（接地電位）に固定されたレベルの出力信号ＯＵＴＰ、ＯＵＴＮを出力可能であるので、インバータで当該信号を受けることが可能となり後段回路を簡略化することもできる。

すなわち、第１の実施形態に係る信号伝送装置１００によれば、同相伝送と差動伝送との切り替えの高速化を図ることができる。

ここで、既述の第１の実施形態では、信号伝送装置の構成の一例について説明した。しかしながら、この信号伝送装置の構成は、これに限定されるものではない。そこで、以下の第２ないし第２の実施形態では、信号伝送装置の構成の他の例について説明する。

（第２の実施形態）
既述の第１の実施形態に係る信号伝送装置１００では、同相の“Ｌｏｗ”レベルの信号を伝送することを想定して、第１、第２入力信号ＩＮＰ、ＩＮＮが同相信号としてＬＬ信号（“Ｌｏｗ”レベルの同相信号）である場合に、第１、第２の送信端子ＴＰ、ＴＮを固定電位として第２電位（接地電位）Ｖ２に接続する例について説明した。

しかしながら、同相の“Ｈｉｇｈ”レベルの信号を伝送する場合を想定して、第１、第２入力信号ＩＮＰ、ＩＮＮが同相信号としてＨＨ信号（“Ｈｉｇｈ”レベルの同相信号）である場合に、第１、第２の送信端子ＴＰ、ＴＮを固定電位として第１電位（電源電位）Ｖ１に接続するようにしてもよい。

そこで、第２の実施形態では、同相の“Ｈｉｇｈ”レベルの信号を伝送する場合を想定した信号伝送装置の一例について説明する。図４は、第２の実施形態に係る信号伝送装置の構成の一例を示す図である。以下の説明では、図４に示す構成要素のうち、図１に示す構成要素と同一の構成要素について、図１に示す符号と同一の符号を付することにより、その説明を省略する。

この第２の実施形態に係る信号伝送装置２００においては、例えば、図４に示すように、送信バッファTXのスイッチ部ＳＷ１ｘ、ＳＷ２ｘの接続関係が、図１に示す第１の実施形態に係る送信バッファTXのスイッチ部ＳＷ１、ＳＷ２とは、異なっている。

すなわち、この第２の実施形態に係る信号伝送装置２００においては、送信バッファTXのスイッチ部ＳＷ１ｘ、ＳＷ２ｘは、第１送信端子ＴＰと固定電位である第１電位V１（例えば、送信バッファＴＸの電源電位）との間及び第２送信端子ＴＮと当該固定電位である第１電位との間において導通した状態と遮断した状態とを切り替えるようになっている。

そして、制御部ＣＯＮは、可変電流源部ＩＴ１、ＩＴ２が差動回路部Ｍに供給する電流を制御信号Ｓ１１、Ｓ１２により制御するとともに、スイッチ部ＳＷ１ｘ、ＳＷ２ｘの動作を制御信号Ｓ１０ｘにより制御するようになっている。

ここで、この第２の実施形態においては、例えば、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相（コモンモード）信号（すなわちHH信号：“Ｈｉｇｈ”レベルの同相信号）である場合には、第１送信端子ＴＰと当該固定電位（すなわち第１電位Ｖ１）との間及び第２送信端子ＴＮと当該固定電位との間を導通した状態になるようにスイッチ部ＳＷ１、ＳＷ２をオンに制御するようになっている。

これにより、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが同相信号（すなわちＨＨ信号）である場合に、コモンモード電圧を急速に立ち上げることができる。

一方、制御部ＣＯＮは、第１入力信号ＩＮＰと第２入力信号ＩＮＮとが差動信号である場合には、第１送信端子ＴＰと当該固定電位との間及び第２送信端子ＴＮと当該固定電位との間を遮断した状態になるようにスイッチ部ＳＷ１ｘ、ＳＷ２ｘをオフに制御するようになっている。

なお、この第２の実施形態の信号伝送装置２００のその他の構成及び動作は、第１の実施形態の信号伝送装置１００の構成及び動作と同様である。

すなわち、この第２の実施形態に係る信号伝送装置によれば、同相伝送と差動伝送との切り替えの高速化を図ることができる。

（第３の実施形態）
既述の第１、２の実施形態に係る信号伝送装置１００、２００では、同相の“Ｌｏｗ”レベル信号若しくは“Ｈｉｇｈ”レベルの信号の何れか一方のみを伝送することを想定して、第１、第２入力信号ＩＮＰ、ＩＮＮが同相信号としてＬＬ信号（“Ｌｏｗ”レベル若しくは“Ｈｉｇｈ”レベルの同相信号）である場合に、第１、第２の送信端子ＴＰ、ＴＮを固定電位として第２電位（接地電位）Ｖ２若しくは第１の電位（電源電位）に接続する例について説明した。

しかしながら、同相の“Ｌｏｗ”レベルの信号及び“Ｈｉｇｈ”レベルの信号を伝送する場合を想定して、第１、第２入力信号ＩＮＰ、ＩＮＮが同相信号としてＬＬ信号（“Ｌｏｗ”レベルの同相信号）である場合に、第１、第２の送信端子ＴＰ、ＴＮを固定電位として第２電位（接地電位）Ｖ２に接続し、さらに、第１、第２入力信号ＩＮＰ、ＩＮＮが同相信号としてＨＨ信号（“Ｈｉｇｈ”レベルの同相信号）である場合に、第１、第２の送信端子ＴＰ、ＴＮを固定電位として第１電位（固定電位）Ｖ１に接続するようにしてもよい。

そこで、第３の実施形態では、同相の“Ｈｉｇｈ”レベルの信号を伝送する場合を想定した信号伝送装置の一例について説明する。図５は、第３の実施形態に係る信号伝送装置の構成の一例を示す図である。以下の説明では、図５に示す構成要素のうち、図１、図４に示す構成要素と同一の構成要素について、図１、図４に示す符号と同一の符号を付することにより、その説明を省略する。

この第３の実施形態に係る信号伝送装置３００においては、例えば、図５に示すように、送信バッファTXはスイッチ部ＳＷ１、ＳＷ２、ＳＷ１ｘ、ＳＷ２ｘの接続関係が、図１に示す第１の実施形態に係る送信バッファTXのスイッチ部ＳＷ１、ＳＷ２と、図４に示す第２の実施形態に係る送信バッファTXのスイッチ部ＳＷ１ｘ、ＳＷ２ｘと、を組み合わせた構成になっている。

この第３の実施形態に係る信号伝送装置３００において、制御部ＣＯＮは、可変電流源部ＩＴ１、ＩＴ２が差動回路部Ｍに供給する電流を制御信号Ｓ１１、Ｓ１２により制御するとともに、スイッチ部ＳＷ１、ＳＷ２、ＳＷ１ｘ、ＳＷ２ｘの動作を制御信号Ｓ１０、Ｓ１０ｘにより制御するようになっているが、具体的な制御動作は、第１、第２の実施形態と同様である。

なお、この第３の実施形態の信号伝送装置３００のその他の構成及び動作は、第１、第２の実施形態の信号伝送装置１００、２００の構成および動作と同様である。

すなわち、この第３の実施形態に係る信号伝送装置によれば、同相伝送と差動伝送との切り替えの高速化を図ることができる。

（変形例）
ここで、既述の図２に示す実施例に係る信号伝送装置の送信バッファの可変電流源部のより具体的な構成の一例を変形例として説明する。

図６は、変形例に係る信号伝送装置の送信バッファの構成の一例を示す図である。なお、以下の説明では、図６に示す構成要素のうち、図２に示す構成要素と同一の構成要素について、図２に示す符号と同一の符号を付することにより、その説明を省略する場合がある。

この変形例に係る信号伝送装置の送信バッファＴＸは、例えば、図６に示すように、可変電流源部ＩＴ１、ＩＴ２の定電流源Ｉ１ａ、Ｉ２ａの電流を規定するカレントミラー部Ｋを含んでいるようにしてもよい。この場合、例えば、図６に示すように、定電流源Ｉ１ａは、ソースが第１電位Ｖ１に接続され、ドレインが差動回路Ｍに接続されたｐＭＯＳトランジスタであり、定電流源Ｉ２ａは、ソースが第２電位Ｖ２に接続され、ドレインが差動回路Ｍに接続されたｎＭＯＳトランジスタである。

そして、カレントミラー部Ｋは、例えば、図６に示すように、ドレイン及びゲートに基準電流ＩＲＥＦが入力されるｎＭＯＳトランジスタＫａと、ゲートがｎＭＯＳトランジスタＫａのゲートに接続されたｎＭＯＳトランジスタＫｂと、ｎＭＯＳトランジスタＫａのソースと第２電位Ｖ２との間に接続され、ゲートがｎＭＯＳトランジスタＩ２ａのゲートに接続され且つ基準電圧ＶＲＥＦが印加されコモンモード電圧を制御するためのｎＭＯＳトランジスタＫｃと、ｎＭＯＳトランジスタＫｂのソースと第２電位Ｖ２との間に接続され、ゲートがｎＭＯＳトランジスタＫｃのゲートに接続されたコモンモード電圧を制御するためのｎＭＯＳトランジスタＫｄと、ソースが第１電位Ｖ１に接続され、ドレイン及びゲートがｎＭＯＳトランジスタＫｂのドレインに接続され、ゲートがｐＭＯＳトランジスタＩ１ａのゲートに接続されたｐＭＯＳトランジスタＫｅと、を備える。

このような構成を有するカレントミラー部Ｋに入力される基準電圧ＶＲＥＦおよび基準電流ＩＲＥＦにより、所定のミラー電流が流れ、ｐＭＯＳトランジスタである定電流源Ｉ１ａ及びｎＭＯＳトランジスタである定電流源Ｉ２ａの電流が規定され、コモンモード電圧が設定されることとなる。

なお、この変形例に係る信号伝送装置の送信バッファＴＸのその他の構成及び動作は、図２に示す実施例に係る送信バッファの構成及び動作と同様である。

（第４の実施形態）
第４の実施形態では、既述の第１ないし第３の実施形態に係る信号伝送装置が適用される信号伝送システムの構成の一例について説明する。

図７は、信号伝送装置が適用される信号伝送システムの構成の一例を示す図である。なお、図７に示す信号伝送システム１０００の例では、第１の実施形態に係る信号伝送装置１００が適用された構成を示しているが、第２、第３の実施形態に係る信号伝送装置２００、３００も同様に適用される。

図７に示すように、信号伝送システム１０００は、入力信号を伝送して出力信号ＯＵＴＰ、ＯＵＴＮを出力するようになっている。

この信号伝送システム１０００は、例えば、図７に示すように、入力信号ＩＮＰ、ＩＮＮが入力される信号一次回路（半導体チップ）１００１と、この信号一次回路１００１との間で信号を伝送する絶縁一次回路（半導体チップ）１００１Ｚと、出力力信号ＯＵＴＰ、ＯＵＴＮを出力する信号二次回路（半導体チップ）１００２と、この信号二次回路１００２との間で信号を伝送する絶縁二次回路（半導体チップ）１００２Ｚと、を備える。

そして、図７に示すように、絶縁一次回路１００１Ｚと絶縁二次回路１００２Ｚとの間は、電気的に分離された絶縁トランス構造を有する磁気結合方式のアイソレーション素子Ｚにより、信号が伝送されるようになっている。特に、信号一次回路１００１と絶縁一次回路１００１Ｚとの半導体チップ間における信号の伝送には、第１の実施形態に係る信号伝送装置１００が適用されるとともに、信号二次回路１００２と絶縁二次回路１００２Ｚとの半導体チップ間における信号の伝送には、第１の実施形態に係る信号伝送装置１００が適用されている。

なお、既述のように、第２、第３の実施形態に係る信号伝送装置２００、３００も同様に信号伝送システム１０００に適用されるようにしてもよい。

ここで、既述のように、第１ないし第３の信号伝送装置１００、２００、３００は、同相伝送と差動伝送との切り替えの高速化を図ることができるようになっているため、これらの信号伝送装置が適用された信号伝送システム１０００においても、同相伝送と差動伝送との切り替えの高速化を図ることができるものである。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１００、２００、３００ 信号伝送装置
ＴＸ 送信バッファ
Ｍ 差動回路部
ＩＴ１、ＩＴ２ 可変電流源部
ＳＷ１、ＳＷ２ スイッチ部
ＣＯＮ 制御部
ＲＸ 受信バッファ
Ｇ１ 第１差動対
Ｇ２ 第２差動対
Ｚ 入力抵抗
Ｆ１ 第１カレントミラー部
ＩＲ１ 第１定電流源
ＩＲ２ 第２定電流源
１０００ 信号伝送システム

Claims (7)

1. 送信バッファ及び受信バッファを備えた信号伝送装置であって、
   前記送信バッファは、
   第１電位と第２電位との間に接続され、第１入力端子を介して入力される第１入力信号及び第２入力端子を介して入力される第２入力信号に応じて、第１伝送信号を第１送信端子に出力し且つ第２伝送信号を第２送信端子に出力する差動回路部と、
   前記差動回路部に電流を供給する可変電流源部と、
   前記第１送信端子と固定電位との間及び前記第２送信端子と前記固定電位との間において導通した状態と遮断した状態とを切り替えるスイッチ部と、
   前記可変電流源部が前記差動回路部に供給する電流を制御するとともに、スイッチ部の動作を制御する制御部と、を備え、
   前記受信バッファは、
   第３電位と第４電位との間に接続され、第１受信端子を介して入力された前記第１伝送信号に応じて第１受信電流を出力し、且つ、第２受信端子を介して入力された前記第２伝送信号に応じて第２受信電流を出力する、第１導電型の第１差動対と、
   前記第３電位と前記第４電位との間に接続され、前記第１伝送信号に応じて第３受信電流を出力し、且つ、前記第２伝送信号に応じて第４受信電流を出力する、第２導電型の第２差動対と、
   前記第１受信電流をカレントミラーした電流を前記第３電位と第２出力端子との間に流すとともに、前記第２受信電流をカレントミラーした電流を前記第３電位と第１出力端子との間に流す第１カレントミラー部と、
   前記第３受信電流をカレントミラーした電流を前記第２出力端子と前記第４電位との間に流すとともに、前記第４受信電流をカレントミラーした電流を前記第１出力端子と前記第４電位との間に流す第２カレントミラー部と、を備え、
   前記制御部は、
   前記第１入力信号と前記第２入力信号とが同相信号である場合には、前記第１送信端子と前記固定電位との間及び前記第２送信端子と前記固定電位との間を導通した状態になるように前記スイッチ部を制御する
   ことを特徴とする信号伝送装置。
2. 前記制御部は、
   前記第１入力信号と前記第２入力信号とが差動信号である場合には、前記第１送信端子と前記固定電位との間及び前記第２送信端子と前記固定電位との間を遮断した状態になるように前記スイッチ部を制御する
   ことを特徴とする請求項１に記載の信号伝送装置。
3. 前記制御部は、
   前記第１入力信号と前記第２入力信号とが同相信号である場合には、前記差動回路部に供給される電流が増加するように前記可変電流源部を制御し、
   一方、前記第１入力信号と前記第２入力信号とが差動信号である場合には、前記差動回路部に供給される電流が減少するように前記可変電流源部を制御する
   ことを特徴とする請求項２に記載の信号伝送装置。
4. 前記制御部は、
   前記第１入力信号と前記第２入力信号とが同相信号である場合に、前記第１送信端子と前記固定電位との間及び前記第２送信端子と前記固定電位との間を導通した状態になるように前記スイッチ部をオンに制御し、その後、予め設定された遅延時間の経過後、前記差動回路部に供給される電流が増加するように前記可変電流源部を制御し、
   一方、前記第１入力信号と前記第２入力信号とが差動信号である場合に、前記第１送信端子と前記固定電位との間及び前記第２送信端子と前記固定電位との間を遮断した状態になるように前記スイッチ部をオフに制御し、その後、前記遅延時間の経過後、前記差動回路部に供給される電流が減少するように前記可変電流源部を制御する
   ことを特徴とする請求項３に記載の信号伝送装置。
5. 前記固定電位は、前記第１電位又は前記第２電位であることを特徴とする請求項１に記載の信号伝送装置。
6. 前記受信バッファは、
   前記第４電位と前記第１差動対との間に接続され、前記第１差動対に電流を供給する第１定電流源と、
   前記第３電位と前記第２差動対との間に接続され、前記第２差動対に電流を供給する第２定電流源と、をさらに備える
   ことを特徴とする請求項１に記載の信号伝送装置。
7. 入力信号が同相信号である場合に、入力されるに対応する所定の電位の固定信号を出力する送信バッファと、
   前記送信バッファから入力される伝送信号が同相信号である場合に、前記伝送信号と対応する同相信号を出力する受信バッファと、を備え、
   前記送信バッファと前記受信バッファとの間が第１配線と第２配線で接続されており、
   前記送信バッファの制御部は、
   前記入力信号が同相信号である場合に、前記第１配線に接続された前記送信バッファの第1送信端子と固定電位との間及び前記第２配線に接続された前記送信バッファの第２送信端子と前記固定電位との間を導通した状態になるように前記送信バッファのスイッチ部を制御する
   ことを特徴とするＬＶＤＳ回路。