JP7827243B2 - 積層型キャパシタ及びその実装基板 - Google Patents

Description

本発明は、積層型キャパシタ及びその実装基板に関するものである。

積層型キャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、受動素子部品の一つとして回路上で電気的信号を制御する役割を果たす。

かかる積層型キャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点を有する。

最近では、ＩＴだけでなく、産業、電装の需要が拡大するにつれ、安定した電気的及び機械的特性、かつ高信頼性を有する製品開発が必要な傾向にある。

積層型キャパシタは実装後の温度変化、基板変形及び耐湿因子によってクラックが発生し、このようなクラックは、製品不良の原因になることがある。

かかる積層型キャパシタの高信頼性を確保するための方案として、機械的または熱的環境で発生する引張ストレス（ｓｔｒｅｓｓ）を吸収し、ストレスによって発生するクラック（ｃｒａｃｋ）の発生を防止するために、外部電極に導電性樹脂層を適用する技術が開示されている。

かかる導電性樹脂層は、積層型キャパシタの外部電極の焼結電極層とめっき層との間を電気的及び機械的に接合させる役割を果たし、回路基板の実装中に工程温度による機械的及び熱的応力、そして基板の曲げ衝撃から積層型キャパシタを保護する役割をさらに果たす。

但し、かかる役割を果たすためには、導電性樹脂層の抵抗が低く、電極層とめっき層の接着力に優れ、工程において発生可能である外部電極の剥離現象を防止することができる必要がある。

しかし、従来の導電性樹脂層は抵抗が高く、導電性樹脂層のない製品に対しＥＳＲ（等価直列抵抗：Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）が高いという問題があった。

韓国公開特許第２０１１－００７２３９８号公報 韓国公開特許第２０１６－０１１０１２３号公報

本発明の目的は、クラックを防止しながらＥＳＲを下げることができる積層型キャパシタ及びその実装基板を提供することである。

本発明の一側面は、複数の誘電体層と、上記誘電体層を間に挟んで交互に配置される複数の内部電極を含むキャパシタ本体と、及び上記キャパシタ本体上に上記内部電極と連結されるように配置される外部電極と、を含み、上記複数の内部電極と外部電極が連結される部分に少なくとも一つの金属間化合物層が形成され、上記金属間化合物層が形成される割合は、上記内部電極の全体個数に対し５５％以上１００％未満である積層型キャパシタを提供する。

本発明の一実施形態において、上記金属間化合物層が形成される割合は、上記内部電極の全体個数に対し５５～９９％であることができる。

本発明の一実施形態において、上記内部電極の平均厚さに対する上記金属間化合物層の平均厚さの割合が５０％以上であってもよい。

本発明の一実施形態において、上記キャパシタ本体は、第１方向に互いに対向する第１及び第２面、上記第１方向に垂直の第２方向に互いに対向する第３及び第４面、上記第１及び第２方向に垂直の第３方向に互いに対向する第５及び第６面を含み、上記第３及び第４面において上記第１方向に配置された誘電体層間に複数の溝部が形成され、上記少なくとも一つの金属間化合物層が上記溝部内に配置されることができる。

本発明の一実施形態において、上記内部電極と上記外部電極の連結部分において上記外部電極が上記内部電極に拡散する部分の平均深さが３０μｍ以上であってもよい。

本発明の一実施形態において、上記溝部の平均深さが３０μｍ以上であってもよい。

本発明の一実施形態において、上記外部電極は、上記キャパシタ本体上に配置され、上記金属間化合物層と接触する電極層と、上記電極層上に配置され、複数の金属粒子、上記複数の金属粒子を囲んで上記電極層と接触する導電性連結部及びベース樹脂を含む導電性樹脂層と、を含むことができる。

本発明の一実施形態において、上記内部電極はニッケルを含み、上記金属間化合物層は、ニッケル－銅（Ｎｉ－Ｃｕ）を含むことができる。

本発明の一実施形態において、上記導電性樹脂層の金属粒子が銅、ニッケル、銀、銀がコーティングされた銅、及びスズがコーティングされた銅の少なくとも一つを含むことができる。

本発明の一実施形態において、上記導電性樹脂層の金属粒子が球状、フレーク（ｆｌａｋｅ）状、及び球状とフレーク（ｆｌａｋｅ）状の混合状のいずれか一つであることができる。

本発明の一実施形態において、上記外部電極は、上記導電性樹脂層上に配置されるめっき層をさらに含むことができる。

本発明の一実施形態において、上記めっき層は、上記導電性樹脂層上に順に積層して形成されるニッケルめっき層及びスズめっき層を含むことができる。

本発明の他の側面は、一面に複数の電極パッドを有する基板と、上記基板に実装され、上記電極パッドに外部電極が接続される積層型キャパシタと、を含む積層型キャパシタの実装基板を提供する。

本発明の実施形態によると、積層型キャパシタのクラックを防止しながらＥＳＲを下げることができる効果がある。

本発明の一実施形態に係る積層型キャパシタを概略的に示す斜視図である。 （ａ）及び（ｂ）は図１の第１及び第２内部電極を示す平面図である。 図１のＩ－Ｉ'線に沿った断面図である。 内部電極の厚さに対する内部電極と外部電極の連結部の厚さの割合を説明するためのＳＥＭ写真である。 本発明の一実施形態の積層型キャパシタ及び基板の実装構造を概略的に示す斜視図である。

以下、添付の図面を参照して、本発明の好ましい実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

以下、本発明の実施形態を明確に説明するために、キャパシタ本体の方向を定義すると、図面に示されるＸ、Ｙ、及びＺはそれぞれ、キャパシタ本体の長さ方向、幅方向、及び厚さ方向を示す。

また、本実施形態において、Ｚ方向は、誘電体層が積層される積層方向と同一の概念として用いることができる。

図１は、本発明の一実施形態に係る積層型キャパシタを概略的に示す斜視図であり、図２の（ａ）及び（ｂ）は、図１の第１及び第２内部電極を示す平面図であり、図３は、図１のＩ－Ｉ'線に沿った断面図である。

図１～図３を参照すると、本実施形態に係る積層型キャパシタ１００は、キャパシタ本体１１０と、第１及び第２外部電極１３０、１４０を含む。

キャパシタ本体１１０は、複数の誘電体層１１１と、誘電体層１１１を間に挟んでＺ方向に交互に配置される複数の第１内部電極１２１及び第２内部電極１２２を含む。

キャパシタ本体１１０は、複数の誘電体層１１１をＺ方向に積層してから焼成したものであり、キャパシタ本体１１０の互いに隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

このとき、キャパシタ本体１１０は、おおよそ六面体形状であることができるが、本発明がこれに限定されるものではない。また、キャパシタ本体１１０の形状、寸法、及び誘電体層１１１の積層数が本実施形態の図面に示されたものに限定されるものではない。

本実施形態では、説明の便宜のために、キャパシタ本体１１０のＺ方向に互いに対向する両面を第１及び第２面１、２と、第１及び第２面１、２と連結され、Ｘ方向に互いに対向する両面を第３及び第４面３、４と、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、且つＹ方向に互いに対向する両面を第５及び第６面５、６と定義する。

また、本実施形態において、積層型キャパシタ１００の実装面は、キャパシタ本体１１０の第１面１であることができる。

誘電体層１１１は、高誘電率のセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系セラミック粉末などを含むことができるが、十分な静電容量を得ることができる限り、本発明がこれに限定されるものではない。

また、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。

上記セラミック添加剤は、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などを用いることができる。

かかるキャパシタ本体１１０は、キャパシタの容量形成に寄与する部分としての活性領域と、上下マージン部としてＺ方向に上記活性領域の上下面にそれぞれ形成される上部及び下部カバー１１２、１１３と、を含むことができる。

上部及び下部カバー１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同一の材質及び構成を有することができる。

かかる上部及び下部カバー１１２、１１３は、単一の誘電体層または２つ以上の誘電体層を、上記活性領域の上下面にそれぞれＺ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

第１及び第２内部電極１２１、１２２は、互いに異なる極性が印加される電極であって、誘電体層１１１を間に挟んでＺ方向に沿って交互に配置され、一端がキャパシタ本体１１０の第３及び第４面３、４を介してそれぞれ露出することができる。

このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁することができる。

このように、キャパシタ本体１１０の第３及び第４面３、４を介して交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述するキャパシタ本体１１０の第３及び第４面３、４に配置される第１及び第２外部電極１３０、１４０とそれぞれ接続して電気的に連結されることができる。

上記のような構成により、第１及び第２外部電極１３０、１４０に所定の電圧が印加されると、第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。

このとき、積層型キャパシタ１００の静電容量は、キャパシタ本体１１０の上記活性領域においてＺ方向に沿って互いに重なる第１及び第２内部電極１２１、１２２の重なり面積と比例するようになる。

また、第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されず、例えば、白金（Ｐｔ）、パラジウム（Ｐｄ）、パラジウム－銀（Ｐｄ－Ａｇ）合金などの貴金属材料、及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち１つ以上の物質からなる導電性ペーストを用いて形成することができる。

このとき、上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明がこれに限定されるものではない。

第１及び第２外部電極１３０、１４０は、互いに異なる極性の電圧が提供され、キャパシタ本体１１０のＸ方向の両端部に配置され、第１及び第２内部電極１２１、１２２の露出する部分とそれぞれ接続されて電気的に連結されることができる。

第１外部電極１３０は、第１接続部及び第１バンド部を含むことができる。

上記第１接続部は、キャパシタ本体１１０の第３面３に形成されて第１内部電極１２１の露出する部分と接続される部分であり、上記第１バンド部は、上記第１接続部からキャパシタ本体１１０の第１面１の一部まで延長される部分である。

このとき、上記第１バンド部は固着強度の向上などのためにキャパシタ本体１１０の第５及び第６面５、６の一部及び第２面２の一部までさらに延長されることができる。

第２外部電極１４０は、第２接続部及び第２バンド部を含むことができる。

上記第２接続部は、キャパシタ本体１１０の第４面４に形成されて第２内部電極１２２の露出する部分と接続される部分であり、上記第２バンド部は、上記第２接続部からキャパシタ本体１１０の第１面１の一部まで延長される部分である。

このとき、上記第２バンド部は固着強度の向上などのためにキャパシタ本体１１０の第５及び第６面５、６の一部及び第２面２の一部までさらに延長されることができる。

そして、第１内部電極１２１と第１外部電極１３０が連結される部分に第１金属間化合物層１３５が形成され、第２内部電極１２２と第２外部電極１４０が連結される部分に第２金属間化合物層１４５が形成される。

また、第１内部電極１２１はニッケルを含むことができ、このとき、第１金属間化合物層１３５はニッケル－銅（Ｎｉ－Ｃｕ）を含むことができる。

第２内部電極１２２はニッケルを含むことができ、このとき、第２金属間化合物層１４５はニッケル－銅（Ｎｉ－Ｃｕ）を含むことができる。

そして、第１金属間化合物層１３５が形成される割合は、第１内部電極１２１の全体個数に対し５５％以上１００％未満であり、さらに好ましくは５５～９９％である。第２金属間化合物層１４５が形成される割合は、第２内部電極１２２の全体個数に対し５５％以上１００％未満であり、さらに好ましくは５５～９９％である。

また、キャパシタ本体１１０は、第３及び第４面３、４においてＺ方向に配置された誘電体層１１１間に複数の第１及び第２溝部がそれぞれ形成されることができ、第１及び第２金属間化合物層１３５、１４５が第１及び第２溝部内にそれぞれ配置されることができる。

また、第１内部電極１２１と第１外部電極１３０の連結部分において、第１外部電極１３０が第１内部電極１２１に拡散する部分の深さは３０μｍ以上であってもよく、第２内部電極１２２と第２外部電極１４０の連結部分において、第２外部電極が第２内部電極に拡散する部分の深さは３０μｍ以上であってもよい。

すなわち、上記第１及び第２溝部のＸ方向への深さがそれぞれ３０μｍ以上であってもよく、これは第１及び第２金属間化合物層１３５、１４５のＸ方向への長さがそれぞれ３０μｍ以上であることを意味する。

そして、内部電極と外部電極が接続する部分の端面において、外部電極のＣｕが内部電極のＮｉに拡散される深さが３０μｍ以上の場合、積層型キャパシタのＥＳＲを安定して確保することができる。

ここで、第１溝部の「深さ」及び第２溝部の「深さ」は、複数の第１溝部の平均深さ及び複数の第２溝部の平均深さをそれぞれ示すものであることができる。

そして、第１外部電極１３０は、第１導電性樹脂層１３２及びキャパシタ本体１１０上に配置され、第１金属間化合物層１３５と接続する第１電極層１３１を含む。

第１導電性樹脂層１３２は、複数の金属粒子、上記複数の金属粒子を囲む導電性連結部及びベース樹脂を含むことができる。

上記金属粒子は、銅、ニッケル、銀、銀がコーティングされた銅、及びスズがコーティングされた銅の少なくとも一つであることができる。

また、上記金属粒子は、球状、フレーク（ｆｌａｋｅ）状、及び球状とフレーク（ｆｌａｋｅ）状の混合状のいずれか一つであることができる。

そして、第１導電性樹脂層１３２は、第１電極層１３１上に配置され、第１電極層１３１は、第１導電性樹脂層１３２の上記導電性連結部と接触する。

また、第１外部電極１３０は、第１導電性樹脂層１３２上に配置される第１めっき層をさらに含むことができる。

上記第１めっき層は、第１導電性樹脂層１３２上に順に積層して形成される第１ニッケルめっき層１３３及び第１スズめっき層１３４を含むことができる。

第２外部電極１４０は、第２導電性樹脂層１４２及びキャパシタ本体１１０上に配置され、第２金属間化合物層１４５と接続する第２電極層１４１を含む。

第２導電性樹脂層１４２は、複数の金属粒子、上記複数の金属粒子を囲む導電性連結部及びベース樹脂を含むことができる。

上記金属粒子は、銅、ニッケル、銀、銀がコーティングされた銅、及びスズがコーティングされた銅の少なくとも一つであることができる。

また、上記金属粒子は、球状、フレーク（ｆｌａｋｅ）状、及び球状とフレーク（ｆｌａｋｅ）状の混合状のいずれか一つであることができる。

そして、第２導電性樹脂層１４２は、第２電極層１４１上に配置され、第２電極層１４１は、第２導電性樹脂層１４２の上記導電性連結部と接触する。

また、第２外部電極１４０は、第２導電性樹脂層１４２上に配置される第２めっき層をさらに含むことができる。

上記第２めっき層は、第２導電性樹脂層１４２上に順に積層して形成される第２ニッケルめっき層１４３及び第２スズめっき層１４４を含むことができる。

通常の積層型キャパシタは、ニッケルを含む内部電極と銅を含む外部電極とからなり、電極焼成時の内部電極と外部電極の連結部分にＮｉ－Ｃｕ ＩＭＣ（Ｉｎｔｅｒｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ、金属間化合物）が形成され、積層型キャパシタの電気的特性である容量、ＤＦ、ＥＳＲなどを実現する。

このとき、外部電極と内部電極との間の連結性によって積層型キャパシタの容量、ＤＦ、ＥＳＲの指標が変わることがある。

特に、積層型キャパシタのサイズが小さく、容量帯が低いほど、電極の面積が薄く、内部電極の層数が少なくなり、これによって内部電極と外部電極の接触性がさらに低下するおそれがある。

また、電装用積層型キャパシタの場合、曲げ強度を確保するために１次電極に銅電極、２次電極にエポキシ－銅電極などを塗布するが、このような２次電極は導電率が低く、内部電極と外部電極との間の連結性がさらに低くなるおそれがある。

本発明の一実施形態では、電極連結性が低い小型低容量帯の製品、特に電装用の小型チップサイズとしてＸ方向の長さ×Ｙ方向の幅が１．０ｍｍ×０．５ｍｍ以下のサイズを有する製品で内部電極と外部電極との連結性程度を数値化し、これによって電気的特性であるＥＳＲの予測有効性について記述する。

下記実験は、電極焼成炉のＷｅｔｔｅｒ条件変更（水分供給）によって酸化及び還元雰囲気を調整した後、積層型キャパシタのＩＭＣ形成程度をＥＳＲと関連づけて、ＥＳＲ予測に有効なＩＭＣ形成の好ましい数値を決定したものである。

本試験は、小型サイズ（Ｘ方向の長さ×Ｙ方向の幅が１．０ｍｍ×０．５ｍｍ以下）の条件別サンプルについて、ｘ１５００断面センター部のＳＥＭ形状においてＣｕ－ＮｉのＩＭＣ形成個数を３つ以上カウントして測定する。このとき、ＥＳＲは容量帯別に計測器を用いて、表１に示すように周波数に合わせてそれぞれ測定する。

表２を参照すると、内部電極と外部電極が接続する部分の断面ＳＥＭ ｘ１５００ ３ポイント（ｐｏｉｎｔ）で内部電極の個数に対する内部電極と外部電極が連結される個数の割合、すなわち、金属間化合物層が形成される割合（全体内部電極に対する全体金属間化合物層の割合）が５５％以上である＃３～１１において積層型キャパシタのＥＳＲを安定して確保することができることが分かる。

表３及び図４を参照すると、内部電極と外部電極が接続する部分の断面ＳＥＭ ｘ３０００ ３ポイント（ｐｏｉｎｔ）で内部電極と外部電極との間の連結された部分の平均厚さが５０％以上である場合、積層型キャパシタのＥＳＲを安定して確保することができることが分かる。

本明細書において、「厚さ」という用語は、該当する構成要素を表面に対して垂直方向に測定した値であり、「平均厚さ」は、所定個数の地点で測定された厚さに対する平均値を意味することができる。

例えば、図３のＹ軸は、積層型キャパシタの中心を通過する。しかし、平均厚さの測定は、このような例に限定されるものではなく、通常の技術者は必要に応じて測定地点の数、測定地点間の間隔などを選択することができる。

例えば、内部電極の厚さを測定する際、３ヶ所、５ヶ所、または１０ヶ所の測定ポイントを設定することができる。

また、それぞれの測定ポイントにおいて、走査電子顕微鏡（ＳＥＭ）の映像などを用いて、厚さを測定することができるが、測定方法がこれに限定されるものではない。

図５は、本発明の一実施形態の積層型キャパシタ及び基板の実装構造を概略的に示す斜視図である。

図５を参照すると、本実施形態に係る積層型キャパシタの実装基板は、積層型キャパシタ１００が実装される基板２１０と、基板２１０の上面に互いに離隔するように配置される第１及び第２電極パッド２２１、２２２と、を含む。

積層型キャパシタ１００は、第１及び第２外部電極１３０、１４０が、第１及び第２電極パッド２２１、２２２上に、それぞれ接触するように位置した状態で接続されて基板２１０に実装される。

このとき、第１外部電極１３０は、はんだ２３１によって第１電極パッド２２１と接合されて電気的及び物理的に連結することができ、第２外部電極１４０は、はんだ２３２によって第２電極パッド２２２と接合されて電気的及び物理的に連結することができる。

ここで、積層型キャパシタ１００は、上述した本発明の一実施形態に係る積層型キャパシタであって、以下詳細な説明は、重複を避けるために省略する。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ 積層型キャパシタ
１１０ キャパシタ本体
１１１ 誘電体層
１１２、１１３ 上部及び下部カバー
１２１、１２２ 第１及び第２内部電極
１３０、１４０ 第１及び第２外部電極
１３１ 第１電極層
１４１ 第２電極層
１３２ 第１導電性樹脂層
１４２ 第２導電性樹脂層
１３３ 第１ニッケルめっき層
１４３ 第２ニッケルめっき層
１３４ 第１スズめっき層
１４４ 第２スズめっき層
１３５、１４５ 第１及び第２金属間化合物層
２１０ 基板
２２１、２２２ 第１及び第２電極パッド
２３１、２３２ はんだ

Claims (13)

1. 複数の誘電体層と、前記複数の誘電体層を間に挟んで交互に配置される複数の内部電極を含むキャパシタ本体と、
   前記キャパシタ本体上に前記複数の内部電極と連結されるように配置される外部電極と、を含み、
   前記複数の内部電極と外部電極が連結される部分に少なくとも一つの金属間化合物層が形成され、
   前記金属間化合物層が形成される割合は、前記複数の内部電極の全体個数に対し５５％以上１００％未満であり、
   前記複数の内部電極の平均厚さに対する前記金属間化合物層の平均厚さの割合が５０％以上である、積層型キャパシタ。
2. 前記金属間化合物層が形成される割合は、前記複数の内部電極の全体個数に対して５５～９９％である、請求項１に記載の積層型キャパシタ。
3. 前記キャパシタ本体は、第１方向に互いに対向する第１及び第２面、前記第１方向に垂直の第２方向に互いに対向する第３及び第４面、前記第１方向及び前記第２方向に垂直の第３方向に互いに対向する第５及び第６面を含み、
   前記第３及び第４面において、前記第１方向に配置された誘電体層間に複数の溝部が形成され、
   前記少なくとも一つの金属間化合物層が前記複数の溝部内に配置される、請求項１に記載の積層型キャパシタ。
4. 前記複数の溝部の平均深さが３０μｍ以上である、請求項３に記載の積層型キャパシタ。
5. 前記複数の内部電極と前記外部電極の連結部分において、前記外部電極が前記複数の内部電極に拡散する部分の平均深さが３０μｍ以上である、請求項１に記載の積層型キャパシタ。
6. 前記外部電極は、
   前記キャパシタ本体上に配置され、前記金属間化合物層と接触する電極層と、
   前記電極層上に配置され、複数の金属粒子、前記複数の金属粒子を囲んで前記電極層と接触する導電性連結部及びベース樹脂を含む導電性樹脂層と、を含む、請求項１に記載の積層型キャパシタ。
7. 前記導電性樹脂層の金属粒子が銅、ニッケル、銀、銀がコーティングされた銅、及びスズがコーティングされた銅の少なくとも一つを含む、請求項６に記載の積層型キャパシタ。
8. 前記導電性樹脂層の金属粒子が球状、フレーク（ｆｌａｋｅ）状、及び球状とフレーク（ｆｌａｋｅ）状の混合状のいずれか一つである、請求項６に記載の積層型キャパシタ。
9. 前記外部電極は、前記導電性樹脂層上に配置されるめっき層をさらに含む、請求項６に記載の積層型キャパシタ。
10. 前記めっき層は、前記導電性樹脂層上に順に積層して形成されるニッケルめっき層及びスズめっき層を含む、請求項９に記載の積層型キャパシタ。
11. 前記複数の内部電極は、ニッケルを含み、前記金属間化合物層は、ニッケル－銅（Ｎｉ－Ｃｕ）を含む、請求項１に記載の積層型キャパシタ。
12. 前記外部電極は、前記キャパシタ本体上に配置され、前記金属間化合物層と接触する電極層を含み、
    前記電極層は、銅を含み、前記金属間化合物層は、ニッケル－銅（Ｎｉ－Ｃｕ）を含む、請求項１に記載の積層型キャパシタ。
13. 一面に複数の電極パッドを有する基板と、
    前記基板に実装され、前記複数の電極パッドに外部電極が接続される請求項１～１２のいずれか一項に記載の積層型キャパシタと、を含む、積層型キャパシタの実装基板。