JP7753373B2

JP7753373B2 - データ伝送装置およびデータ伝送システム

Info

Publication number: JP7753373B2
Application number: JP2023546753A
Authority: JP
Inventors: 英雄諸橋
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2021-09-08
Filing date: 2022-03-10
Publication date: 2025-10-14
Anticipated expiration: 2042-03-10
Also published as: DE112022004297T5; CN117957808A; WO2023037607A1; JPWO2023037607A1; US20240348746A1

Description

本技術は、データ伝送装置およびデータ伝送システムに関し、特に、より好適なデータ伝送を実現することができるようにしたデータ伝送装置およびデータ伝送システムに関する。

大容量のデータを高速に伝送するために１対の信号線を用いて信号を伝送する装置がある。例えば、特許文献１には、差動ケーブルに加えて同軸ケーブルを伝送路として使用してデータを伝送するデータ送受信装置が記載されている。

国際公開第２０１９／０４９５２４号

昨今のさらなるデータの大容量化により、より好適なデータ伝送が求められている。

本技術はこのような状況に鑑みてなされたものであり、より好適なデータ伝送を実現することができるようにするものである。

本技術の第１の側面のデータ伝送装置は、第１の信号と、前記第１の信号と逆方向に伝送される、前記第１の信号と異なる周波数帯域を有する第２の信号とが伝送される伝送路に接続される共通端子と、前記伝送路からの前記第１の信号を前記共通端子を介して受信する受信回路と、前記第２の信号を前記共通端子を介して送信する送信回路とを備える。

本技術の第２の側面のデータ伝送システムは、第１の信号と、前記第１の信号と逆方向に伝送される、前記第１の信号と異なる周波数帯域を有する第２の信号とが伝送される伝送路に接続される共通端子と、前記伝送路からの前記第１の信号を前記共通端子を介して受信する下り信号受信回路と、前記第２の信号を前記共通端子を介して送信する上り信号送信回路とを備えるデータ受信装置と、前記第１の信号を送信する下り信号送信回路と、前記伝送路からの前記第２の信号を受信する上り信号受信回路とを備えるデータ送信装置とを有する。

本技術の第１の側面においては、第１の信号と、前記第１の信号と逆方向に伝送される、前記第１の信号と異なる周波数帯域を有する第２の信号とが伝送される伝送路に接続される共通端子を介して、前記伝送路からの前記第１の信号が受信され、前記第２の信号が前記共通端子を介して送信される。

本技術の第２の側面においては、第１の信号と、前記第１の信号と逆方向に伝送される、前記第１の信号と異なる周波数帯域を有する第２の信号とが伝送される伝送路に接続される共通端子を備えるデータ受信装置により、前記伝送路からの前記第１の信号が前記共通端子を介して受信され、前記第２の信号が前記共通端子を介して送信される。また、データ送信装置により、前記第１の信号が送信され、前記伝送路からの前記第２の信号が受信される。

本技術の一実施形態に係るデータ伝送システムの構成例を示すブロック図である。ソース機器の下り信号送信回路と上り信号受信回路の具体的な回路構成例を示す図である。従来のシンク機器の上り信号送信回路と下り信号受信回路の具体的な回路構成例を示す図である。本技術のシンク機器の上り信号送信回路と下り信号受信回路の具体的な回路構成例を示す図である。上り信号と下り信号の伝送帯域の例を示す図である。本技術のデータ伝送システムにおける上り信号と下り信号の流れを示す図である。

以下、本技術を実施するための形態について説明する。説明は以下の順序で行う。
１．データ伝送システムの概要
２．回路構成例

＜１．データ伝送システムの概要＞
図１は、本技術の一実施形態に係るデータ伝送システムの構成例を示すブロック図である。

本技術の一実施形態に係るデータ伝送システムは、１対の信号線を用いて差動信号や同相信号などを送信側の機器（ソース機器１）から受信側の機器（シンク機器２）に伝送するシステムである。この１対の信号線を用いた信号の伝送では、ソース機器１からシンク機器２への高速なデータ転送が行われる。

データ伝送システムは、例えば、シリアルデータ伝送技術を用いてデジタル映像や音声データの送受信を行う。デジタル映像や音声データとして、24ビット階調VGA(Video Graphics Array)、WVGA(wide VGA)、SVGA(Super VGA)、XGA(eXtended Graphics Array)、WXGA(Wide XGA)、SXGA(Super XGA)、UXGA(Ultra XGA)などの動画像が、例えばGVIF（登録商標）規格に基づいて伝送される。

図１に示すように、データ伝送システムは、ソース機器１、シンク機器２、および、伝送されるデータの経路である伝送路３により構成される。以下の説明では、ソース機器１からシンク機器２の方向を下り、シンク機器からソース機器の方向を上りとする。以下では、下り信号は一般的に映像信号などを扱い、上り信号は制御信号などの低速な信号を扱うケースで説明する。伝送路３としては例えばシールデッドペアケーブルが用いられる。

ソース機器１は、下り送信処理部１１、下り信号送信回路１２、上り信号受信回路１３、および上り受信処理部１４により構成される。

下り送信処理部１１は、ソース機器１からシンク機器２に送信するデータを決定し、その決定したデータを下り信号送信回路１２に供給する。例えば、下り送信処理部１１は、下りデータをシンク機器２に送信する場合には、伝送するためのクロックである送信クロックTCLKに下りデータを同期させ、この同期させた下りデータを下り信号送信回路１２に供給する。

また、下り送信処理部１１は、参照クロック送信命令が上り受信処理部１４から供給された場合、送信クロックTCLKをＮ分周したクロックを、参照クロックとして下り信号送信回路１２に供給する。

下り信号送信回路１２は、下り送信処理部１１から供給された信号を伝送路３でシリアル転送するために信号を生成する。下り信号送信回路１２は、例えば、互いに逆位相となる対の信号（差動信号）を生成し、伝送路３を介してシンク機器２に送信する。

上り信号受信回路１３はLPF(Low-Pass Filter)２１を備える。LPF２１は、下り信号送信回路１２から出力される信号を減衰させて、伝送路３を通じてシンク機器２から伝送されてくる信号を通過させるフィルタ回路である。

本技術のデータ伝送システムにおいては、ソース機器１からシンク機器２へ伝送される下り信号と、シンク機器２からソース機器１へ伝送される上り信号とで、周波数帯が異なる。ここでは、下り信号が高周波として伝送され、上り信号が低周波として伝送される。したがって、LPF２１は、上り信号を通過させ、下り信号を減衰させることで、上り信号と下り信号を周波数で分離する特性を有している。

上り信号受信回路１３は、LPFを通過した信号を上り受信処理部１４に供給する。

上り受信処理部１４は、上り信号受信回路１３から供給された信号を解析し、解析結果を出力する。例えば、上り受信処理部１４は、上り信号受信回路１３により供給された信号が上り信号のデータ（ここでは、ユーザデータと称する）である場合、ソース機器１におけるユーザデータを使用する回路（図示せず）にユーザデータを供給する。上り受信処理部１４は、上りデータclkを、ソース機器１における上りデータclkを使用する回路（図示せず）に供給する。

また、上り受信処理部１４は、上り信号受信回路１３により供給された信号が、参照クロックを要求する信号（参照クロック要求信号）である場合には、参照クロック送信命令を下り送信処理部１１に供給する。

上り受信処理部１４の構成は特定のものに限定されない。上り受信処理部１４は、例えば、上り信号受信回路１３から供給された信号と、所定の電位である参照電位とを比較し、その比較結果と、ソース機器１において発生させた所定のクロックとを比較することでデータを検出する機能を有するように構成される。

シンク機器２は、上り送信処理部４１、上り信号送信回路４２、下り信号受信回路４３、および下り受信処理部４４により構成される。

上り送信処理部４１は、シンク機器２からソース機器１に送信するデータを決定し、その決定したデータを上り信号送信回路４２に供給する。例えば、上り送信処理部４１は、参照クロック要求送信命令が下り受信処理部４４から供給されている場合、参照クロック要求信号を上り信号送信回路４２に供給する。

また、上り送信処理部４１は、参照クロック要求送信命令が供給されておらず、送信対象のデータであるユーザデータが供給された場合、ユーザデータを上り信号送信回路４２に供給する。この場合、上り送信処理部４１は、上り方向のデータ送信のためのクロックである上り送信クロック（上りデータclk）にユーザデータを同期させ、この同期させたユーザデータを上り信号送信回路４２に供給する。

上り信号送信回路４２は、上り送信処理部４１から供給された信号を伝送路３で転送するために信号を生成する。上り信号送信回路４２は、例えば、差動信号を生成し、ソース機器１の上り信号受信回路１３に伝送路３を介して供給する。

下り信号受信回路４３はHPF(High-Pass Filter)５１を備える。HPF５１は、上り信号送信回路４２から出力される信号を減衰させて、伝送路３を通じてソース機器１から伝送されてくる信号を通過させるフィルタ回路である。上述したように、本技術のデータ伝送システムにおいては、下り信号と上り信号で、周波数帯が異なる。したがって、HPF５１は、上り信号を減衰させ、下り信号を通過させることで、上り信号と下り信号を周波数で分離する特性を有している。

下り信号受信回路４３は、伝送路３を介して供給され、HPF５１を通過した信号を受信する。すなわち、下り信号受信回路４３は、ソース機器１の下り信号送信回路１２から送信されてくる信号を受信して、下り受信処理部４４に供給する。

下り受信処理部４４は、下り信号受信回路４３から供給された信号を解析し、解析結果を出力する。例えば、下り受信処理部４４は、下りデータが伝送されてきた場合には、下りデータや送信クロックTCLKを、シンク機器２における下りデータを使用する回路（図示せず）に供給する。

また、下り受信処理部４４は、参照クロックの受信が必要である場合には、参照クロック要求信号の送信を実行するための信号（参照クロック要求送信命令）を、上り送信処理部４１に供給する。

下り受信処理部４４は、参照クロックを受信した場合、下り受信処理部４４が下りデータを検出する際に用いるクロック（基準クロック）を参照クロックに同期させる。下り受信処理部４４は、送信クロックTCLKを、シンク機器２における送信クロックTCLKを使用する回路（図示せず）に供給する。

＜２．回路構成例＞
・ソース機器１側の回路構成例
図２は、ソース機器１の下り信号送信回路１２と上り信号受信回路１３の具体的な回路構成例を示す図である。

下り信号送信回路１２は、例えば差動回路である。下り信号送信回路１２の後段には、抵抗素子Ｒ１が設けられている。

上り信号受信回路１３には下り信号も入力されてしまうため、前段にLPF２１を入れて、下り信号成分を減衰させることで、上り信号受信回路１３が、上り信号のみを受信できる構成となる。

・シンク機器２側の回路構成例
ここで、本技術のシンク機器２の回路構成について詳細に説明する前に、従来のシンク機器の回路構成について説明する。図３は、従来のシンク機器の上り信号送信回路４２Ａと下り信号受信回路４３Ａの具体的な回路構成例を示す図である。

上り信号送信回路４２Ａは、プッシュプル構成であり、電流源７１乃至７４に対するスイッチ７５乃至７８のスイッチングにより、電流が流れ出たり流れ込んだりする構成を有する。スイッチ７５乃至７８としては、例えば、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)が用いられる。

上り信号送信回路４２Ａには、電流が切れた際にDC位置を定めるために、電源を分圧するための抵抗素子Ｒ１１が設けられる。これらの電流が伝送路３を介して、下り信号送信回路１２の抵抗素子Ｒ１に流れ、電圧が変化する。

上り信号送信回路４２Ａの後段には、FB（フェライトビーズ）２０１が設けられる。FB２０１は、高周波でインピーダンスが高く、低周波でインピーダンスが低い素子であり、上り信号送信回路４２Ａ側の負荷の影響を小さくするために挿入されているものである。

下り信号受信回路４３Ａの入力は、抵抗素子Ｒ２１で終端されている。この抵抗素子Ｒ２１の前段に容量素子Ｃ１１が入っており、１つのHPFを構成している。さらにその先に直流成分をカットするための容量素子Ｃ５１が入っており、これがさらなるHPFを構成している。これらのHPFが、下り信号受信回路４３Ａに入力される上り信号を減衰させる。

図４は、本技術のシンク機器２の上り信号送信回路４２と下り信号受信回路４３の具体的な回路構成例を示す図である。

従来のシンク機器においては、上り信号送信回路４２Ａと下り信号受信回路４３Ａが設けられたIC(Integrated Circuit)の外にFB２０１を設ける必要があった。FB２０１がICの外に設けられるため、上り信号送信回路４２Ａの出力端子と下り信号受信回路４３Ａの入力端子とが、それぞれ別の端子としてICに設けられる。これにより、ICの端子数が増加してしまう。また、上り信号送信回路４２Ａの出力端子の外にFB２０１などの部品が設けられるため、周辺部品を含めた実装面積が必要となっていた。

FB２０１と同じスペックの部品をIC内に実装するためには、数百nHクラスのインダクタが必要であり、このインダクタをIC内に設けることは現実的ではない。そこで、本技術のシンク機器２においては、図４に示すように、FB２０１の代わりに抵抗素子Ｒ３１がIC内に設けられる。部品がIC内に実装されることにより、上り信号送信回路４２と下り信号受信回路４３は、ICの共通端子８１を介して伝送路３と接続される。すなわち、上り信号送信回路４２は、共通端子８１を介して上り信号を送信し、下り信号受信回路４３は、伝送路３からの下り信号を共通端子８１を介して受信する。したがって、ICの端子を削減することが可能となる。また、周辺部品を削減することにより実装面積を小さくすることが可能となる。

しかしながら、抵抗素子Ｒ３１は、FB２０１のように、低周波ではインピーダンスを小さくし、高周波ではインピーダンスを高くすることができず、インピーダンスが周波数によらずに一定である。したがって、上り信号送信回路４２端で電圧振幅が大きくなり、電流源を構成するMOSトランジスタの能力を低下させることになるため、抵抗素子Ｒ３１の抵抗値を大きくすることができない。このため、従来と比べて、下り側と上り側のアイソレーションを取ることが難しい。つまり、上り信号成分が下り信号に干渉しやすくなってしまう。

そこで、本技術のシンク機器２においては、上り信号を生成する本回路６１のレプリカ回路６２から逆相信号を生成し、下り信号と逆相信号を加算することで、下り信号に含まれる上り信号成分をキャンセルする回路が設けられる。このような回路が設けられることにより、下り信号受信回路４３は、上り信号成分が取り除かれた下り信号を後段に出力することが可能となる。

はじめに、上り信号送信回路４２の具体的な回路構成について説明する。上り信号送信回路４２は、本回路６１とレプリカ回路６２により構成される。

本回路６１は、図３を参照して説明した上り信号送信回路４２Ａの構成と同様の回路構成を有する。例えば、スイッチ７５とスイッチ７８は、Highの状態でオンとなり、Lowの状態でオフとなる。スイッチ７６とスイッチ７７は、Lowの状態でオンとなり、Highの状態でオフとなる。

レプリカ回路６２は、本回路６１の出力電流を所定の縮小率で縮小したレプリカの回路である。レプリカ回路６２として、本回路６１の出力電流を例えば1/40にダウンスケーリングした回路が使用される。出力電流をダウンスケーリングした回路が使用されることにより、レプリカ回路６２の回路面積を削減することが可能となる。レプリカ回路６２として、本回路６１のサイズと同じサイズの回路を使用することも可能である。

レプリカ回路６２は、本回路６１と同様に、プッシュプル構成であり、電流源９１乃至９４に対するスイッチ９５乃至９８のスイッチングにより電流が流れ出たり流れ込んだりする構成を有する。電流源９１乃至９４の出力電流I11/I12は、本回路６１の電流源７１乃至７４の出力電流I1/I2を1/40の縮小率で縮小した値となる。

スイッチ９５乃至９８としては、例えば、MOSFETが用いられる。例えば、スイッチ９５とスイッチ９８は、Highの状態でオンとなり、Lowの状態でオフとなる。スイッチ９６とスイッチ９７は、Lowの状態でオンとなり、Highの状態でオフとなる。レプリカ回路６２には、抵抗素子Ｒ１１に対応する抵抗素子Ｒ１２が設けられる。

次に、下り信号受信回路４３の具体的な回路構成について説明する。下り信号受信回路４３の入力は、抵抗素子Ｒ３１を介して、本回路６１の出力側と接続される。下り信号受信回路４３の入力は、抵抗素子Ｒ４１で終端されている。この抵抗素子Ｒ４１の前段に容量素子Ｃ１１が入っており、これが本回路６１側のHPF５１を構成している。このHPF５１が、下り信号受信回路４３に入力される本回路６１からの上り信号を減衰させる。

図３を参照して説明した下り信号受信回路４３Ａにおいては、抵抗素子Ｒ２１がGNDに接地されている。この構成の場合、次段の回路の入力にNMOS(Negative-channel MOS)を設けることができず、高周波回路を組む上で不利となる。そのため、後段の容量素子Ｃ５１で構成されるHPFで直流成分をカットし、別途VDD基準のバイアス回路を設けた構成とされている。

本技術の下り信号受信回路４３においても、同様の構成にすることも可能だが、２段の容量素子がシリーズに入ることで、寄生容量により減衰される信号の割合が増えてしまうことがある。これを避けるため、抵抗素子Ｒ４１は、VDD-V11にバイアスされたLDO(Low Dropout)回路で接地される。これにより、１段の容量素子で次段の回路のバイアスを作ることが可能となる。

レプリカ回路６２の出力側には、抵抗素子Ｒ５１が設けられる。レプリカ回路６２の出力は、抵抗素子Ｒ５２で終端され、容量素子Ｃ２１を介して抵抗素子Ｒ６１で終端されている。容量素子Ｃ２１と抵抗素子Ｒ６１により、レプリカ回路６２側のHPF５２が構成される。このHPF５２が、下り信号受信回路４３に入力されるレプリカ回路６２からの出力信号を減衰させる。抵抗素子Ｒ６１も、VDD-V11にバイアスされたLOD回路で接地される。

本回路６１側のHPF５１を構成する容量素子Ｃ１１は、ICに実装する際に相応の面積を必要とするような容量値を有する。下り信号受信回路４３においては、レプリカ回路６２側のHPF５２を構成する容量素子Ｃ２１の容量値を、レプリカ回路６２の出力電流の縮小率である1/40にダウンスケーリングした値とすることによって、容量素子Ｃ１１の実装面積が削減される。

また、下り信号受信回路４３においては、HPF５２のカットオフ周波数HPF-fcを、次式（１）により示されるHPF５１のカットオフ周波数HPF-fcと同じにするために、HPF５２を構成する抵抗素子Ｒ６１の抵抗値が、HPF５１を構成する抵抗素子Ｒ４１の抵抗値の４０倍の値となるように調整される。HPF５２のカットオフ周波数HPF-fcは、次式（２）により示される。

なお、レプリカ回路６２の出力電流が本回路６１の出力電流の1/40の値になるように調整されているため、本回路６１側のHPF５１の入力の電圧レベルに基づいて、レプリカ回路６２側のHPF５２の入力の電圧レベルが、抵抗素子Ｒ５１，Ｒ５２により調整される必要がある。

例えば、次式（３）により示されるレプリカ回路６２側のHPF５２の入力の電圧レベルが、次式（４）により示される本回路６１側のHPF５１の入力の電圧レベルと略同じになるように、抵抗素子Ｒ５１と抵抗素子Ｒ５２の抵抗値が決定される。なお、式（３）と式（４）において、IBCは、本回路６１の出力電流を示す。

下り信号受信回路４３において、HPF５１を通過した、上り信号成分を含む下り信号と、HPF５２を通過したレプリカ回路６２からの出力信号の逆相信号は、キャンセラ回路１０１に供給される。

キャンセラ回路１０１は、下り信号と、レプリカ回路６２からの出力信号の逆相信号とを加算する。

図５は、上り信号と下り信号の伝送帯域の例を示す図である。図５の破線は、HPFのフィルタ特性を示す。

図５のＡにおいては、従来のデータ伝送システムにおける上り信号と下り信号の伝送帯域の例が示されている。従来、図５のＡに示すように、上り信号の伝送帯域として、下り信号受信回路４３Ａに設けられたHPFの減衰域の周波数帯が用いられ、下り信号の伝送帯域として、HPFの通過域と遷移域の周波数帯が用いられる。

昨今の映像の高画素化の流れにより、図５のＢに示すように、上り信号と下り信号の伝送帯域はそれぞれ広帯域化されている。また、上述したように、本技術のシンク機器２においては、FB２０１の代わりに抵抗素子Ｒ３１が、上り信号送信回路４２と下り信号受信回路４３の間に設けられるため、上り信号成分が下り信号に干渉しやすくなってしまう。

したがって、図５の楕円で囲んで示すように、上り信号の伝送帯域の一部として、下り信号受信回路４３に設けられたHPF５１の例えば遷移域の周波数帯が用いられることになり、HPF５１により上り信号を完全に減衰させることができない。上り信号と下り信号を分離するためにHPF５１のみを用いると、HPF５１を通過した上り信号成分が、下り信号受信回路４３へのノイズとなり、下り信号受信回路４３の受信感度が劣化することになる。

図６は、本技術のデータ伝送システムにおける上り信号と下り信号の流れを示す図である。

図６の白抜き矢印に示すように、下り信号送信回路１２からの下り信号は、HPF５１を通過して下り信号受信回路４３のキャンセラ回路１０１に供給される。また、下り信号の一部は、LPF２１を通過して上り信号受信回路１３に供給される。

図６の色付き矢印に示すように、上り信号送信回路４２の本回路６１からの上り信号は、LPF２１を通過して上り信号受信回路１３に供給される。また、上り信号の一部は、HPF５１を通過してキャンセラ回路１０１に供給される。

さらに、図６の色付き矢印に示すように、上り信号送信回路４２のレプリカ回路６２からの出力信号の一部がHPF５２を通過し、HPF５２を通過した出力信号の逆相信号がキャンセラ回路１０１に供給される。

キャンセラ回路１０１は、HPF５１を通過してきた信号と、HPF５２を通過してきた信号の逆相信号を加算することで、HPF５１を通過してきた信号に含まれる上り信号成分をキャンセルし、ノイズを低減することが可能となる。

また、上述したように、下り信号受信回路４３においては、HPF５１を構成する抵抗素子Ｒ４１がLDO回路で接地されるため、１段の容量素子によりHPF５１を構成することができ、寄生容量による信号の減衰を抑制することが可能となる。

以上のように、１対の信号線を用いてAC結合された双方向伝送路である伝送路３を介して、高周波の信号を伝送する際に生じるノイズを低減することができる。したがって、上り信号と下り信号の伝送帯域間の周波数差が小さい場合においても、高周波の信号を用いて高速な通信を実現することが可能となり、より好適なデータ伝送を実現することができる。

なお、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

＜構成の組み合わせ例＞
本技術は、以下のような構成をとることもできる。

（１）
第１の信号と、前記第１の信号と逆方向に伝送される、前記第１の信号と異なる周波数帯域を有する第２の信号とが伝送される伝送路に接続される共通端子と、
前記伝送路からの前記第１の信号を前記共通端子を介して受信する受信回路と、
前記第２の信号を前記共通端子を介して送信する送信回路と
を備えるデータ伝送装置。
（２）
前記受信回路は、前記共通端子を介して伝送される前記第１の信号と前記第２の信号を周波数で分離するフィルタ回路を備える
前記（１）に記載のデータ伝送装置。
（３）
前記フィルタ回路は、前記第２の信号を減衰させる
前記（２）に記載のデータ伝送装置。
（４）
前記フィルタ回路は、第１の容量と第１の抵抗により構成される第１のHPFである
前記（３）に記載のデータ伝送装置。
（５）
前記受信回路は、前記第１のHPFを通過した信号と、前記送信回路のレプリカ回路からの出力信号の逆相信号とを加算するキャンセラ回路をさらに備える
前記（４）に記載のデータ伝送装置。
（６）
前記送信回路は、前記レプリカ回路を備える
前記（５）に記載のデータ伝送装置。
（７）
前記レプリカ回路は、前記送信回路の出力電流を所定の縮小率で縮小した回路である
前記（５）または（６）に記載のデータ伝送装置。
（８）
前記受信回路は、前記第１のHPFのカットオフ周波数と同じカットオフ周波数を有する第２のHPFをさらに備え、
前記キャンセラ回路は、前記第１のHPFを通過した信号と、前記第２のHPFを通過した前記レプリカ回路からの出力信号の逆相信号とを加算する
前記（７）に記載のデータ伝送装置。
（９）
前記第２のHPFは、前記第１の容量の容量値を、前記レプリカ回路の出力電流の縮小率で縮小した第２の容量と、前記第１の抵抗の抵抗値を、前記レプリカ回路の出力電流の縮小率に対応する倍率で増大させた第２の抵抗とにより構成される
前記（８）に記載のデータ伝送装置。
（１０）
前記受信回路は、前記第２のHPFに入力される前記レプリカ回路の出力信号の電圧レベルに基づく電圧レベルを、前記共通端子を介して伝送される前記送信回路からの前記第２の信号の電圧レベルに調整する抵抗をさらに備える
前記（８）または（９）に記載のデータ伝送装置。
（１１）
前記第１の抵抗は、所定の電圧にバイアスされたLDO回路を介して接地される
前記（４）乃至（１０）のいずれかに記載のデータ伝送装置。
（１２）
前記伝送路で伝送されるデータは映像データである
前記（１）乃至（１１）のいずれかに記載のデータ伝送装置。
（１３）
前記映像データの受信先の装置である
前記（１２）に記載のデータ伝送装置。
（１４）
前記映像データは、GVIF（登録商標）規格に基づいて伝送される
前記（１２）または（１３）に記載のデータ伝送装置。
（１５）
第１の信号と、前記第１の信号と逆方向に伝送される、前記第１の信号と異なる周波数帯域を有する第２の信号とが伝送される伝送路に接続される共通端子と、
前記伝送路からの前記第１の信号を前記共通端子を介して受信する下り信号受信回路と、
前記第２の信号を前記共通端子を介して送信する上り信号送信回路と
を備えるデータ受信装置と、
前記第１の信号を送信する下り信号送信回路と、
前記伝送路からの前記第２の信号を受信する上り信号受信回路と
を備えるデータ送信装置と
を有するデータ伝送システム。

１ソース機器，２シンク機器，３伝送路，１１下り送信処理部，１２下り信号送信回路，１３上り信号受信回路，１４上り受信処理部，２１ LPF，４１上り送信処理部，４２上り信号送信回路，４３下り信号受信回路，４４下り受信処理部，５１，５２ HPF，６１本回路，６２レプリカ回路，８１共通端子，１０１キャンセラ回路

Claims

第１の信号と、前記第１の信号と逆方向に伝送される、前記第１の信号と異なる周波数帯域を有する第２の信号とが伝送される伝送路に接続される共通端子と、
前記伝送路からの前記第１の信号を前記共通端子を介して受信する受信回路と、
前記第２の信号を前記共通端子を介して送信する送信回路と
を備え、
前記受信回路は、
前記共通端子を介して伝送される前記第１の信号と前記第２の信号を周波数で分離する第１のHPFと、
前記第１のHPFを通過した信号と、前記送信回路のレプリカ回路からの出力信号の逆相信号とを加算するキャンセラ回路と
を備え、
前記レプリカ回路は、前記送信回路の出力電流の電流値を所定の縮小率で縮小した電流値の電流を出力する回路である
データ伝送装置。
前記第１のHPFは、前記第２の信号を減衰させる
請求項１に記載のデータ伝送装置。
前記第１のHPFは、第１の容量と第１の抵抗により構成されるフィルタ回路である
請求項２に記載のデータ伝送装置。
前記送信回路は、前記レプリカ回路を備える
請求項３に記載のデータ伝送装置。
前記受信回路は、前記第１のHPFのカットオフ周波数と同じカットオフ周波数を有する第２のHPFをさらに備え、
前記キャンセラ回路は、前記第１のHPFを通過した信号と、前記第２のHPFを通過した前記レプリカ回路からの出力信号の逆相信号とを加算する
請求項３または４に記載のデータ伝送装置。
前記第２のHPFは、前記第１の容量の容量値を、前記送信回路の出力電流に対する前記レプリカ回路の出力電流の縮小率と同じ縮小率で縮小した容量値を有する第２の容量と、前記第１の抵抗の抵抗値を、前記送信回路の出力電流に対する前記レプリカ回路の出力電流の縮小率に対応する倍率で増大させた抵抗値を有する第２の抵抗とにより構成される
請求項５に記載のデータ伝送装置。
前記受信回路は、前記第２のHPFに入力される前記レプリカ回路の出力信号の電圧レベルに基づく電圧レベルを、前記共通端子を介して伝送される前記送信回路からの前記第２の信号の電圧レベルに調整する抵抗をさらに備える
請求項５または６に記載のデータ伝送装置。
前記第１の抵抗は、所定の電圧にバイアスされたLDO回路を介して接地される
請求項３から７のいずれかに記載のデータ伝送装置。
前記伝送路で伝送されるデータは映像データである
請求項１から８のいずれかに記載のデータ伝送装置。
前記映像データの受信先の装置である
請求項９に記載のデータ伝送装置。
前記映像データは、GVIF（登録商標）規格に基づいて伝送される
請求項９または１０に記載のデータ伝送装置。
第１の信号と、前記第１の信号と逆方向に伝送される、前記第１の信号と異なる周波数帯域を有する第２の信号とが伝送される伝送路に接続される共通端子と、
前記第２の信号を前記共通端子を介して送信する上り信号送信回路と、
前記共通端子を介して伝送される前記第１の信号と前記第２の信号を周波数で分離する第１のHPF、および、前記第１のHPFを通過した信号と、前記上り信号送信回路の出力電流の電流値を所定の縮小率で縮小した電流値の電流を出力する回路である前記上り信号送信回路のレプリカ回路からの出力信号の逆相信号とを加算するキャンセラ回路を備え、前記伝送路からの前記第１の信号を前記共通端子を介して受信する下り信号受信回路と
を備えるデータ受信装置と、
前記第１の信号を送信する下り信号送信回路と、
前記伝送路からの前記第２の信号を受信する上り信号受信回路と
を備えるデータ送信装置と
を有するデータ伝送システム。