TWI452880B - 等化裝置 - Google Patents

等化裝置 Download PDF

Info

Publication number
TWI452880B
TWI452880B TW099129644A TW99129644A TWI452880B TW I452880 B TWI452880 B TW I452880B TW 099129644 A TW099129644 A TW 099129644A TW 99129644 A TW99129644 A TW 99129644A TW I452880 B TWI452880 B TW I452880B
Authority
TW
Taiwan
Prior art keywords
signal
equalization
output
equalizer
delay
Prior art date
Application number
TW099129644A
Other languages
English (en)
Other versions
TW201110629A (en
Inventor
Chao Cheng Lee
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of TW201110629A publication Critical patent/TW201110629A/zh
Application granted granted Critical
Publication of TWI452880B publication Critical patent/TWI452880B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Description

等化裝置
本發明係有關於一種等化裝置，尤指一種具有可等化截線效應(Stub effect)之等化裝置。
一般來說，設置於接收端的等化器通常是針對通道上因信號衰減而進行等化的動作，將信號等化回為傳送端所傳送的信號。然而，隨著資料的傳輸速度越來越快的情況下，傳送端所傳送的信號將因為印刷電路板上之截線(Stub)問題，而產生截線效應。
請參考第1A圖，其繪示了一傳輸系統100。傳輸系統100包含有一傳送端102、一傳輸線(Cable line)104與一接收端106，其中，傳送端102包含了一高解析多媒體界面(High-Definition Multimedia Interface，HDMI)傳送器108、一顯示埠(DisplayPort)介面傳送器110以及一印刷電路板(Printed Circuit Board，PCB)金屬線112。
由於多重應用規格的系統下，傳送端102的PCB金屬線112在佈局(layout)時，可能會產生分歧點，例如A點。在有分歧點的情況下，傳送端102中C點所傳送出去的傳輸信號Vcable將有可能發生截線效應的問題，詳細說明請參考第1B圖。
第1B圖為傳輸信號Va、傳輸信號Vb以及傳輸信號Vcable之波形圖。由該波形圖可知，由於HDMI傳送器108所傳輸的信號遇到分歧點A點時，傳輸信號將被分為兩路，即，傳輸信號Va與傳輸信號Vb。傳輸信號Va係由A點直接傳送至C點，而傳輸信號Vb係由A點傳送至B點，再由B點反射回A點，接著，再傳送至C點。由於傳輸信號Vb需經過截線(即AB線段)後再反射回C點，因此，傳輸信號Vb相較於傳輸信號Va係具有一延遲時間Td1。故在C點上，傳輸信號Va與傳輸信號Vb結合後，傳輸信號Vcable將產生截線效應(即延遲時間Td1)。然而，若傳送端102所輸出之傳輸信號Vcable有截線效應且再經過傳輸線的信號衰減後，接收端106可能無法將資料正確的還原回來。
有鑑於此，本發明之目的之一係提出一種等化裝置，以解決上述的問題。
為連上述目的，本發明提出一種等化裝置，用於等化一傳輸線上之一輸入信號，該等化裝置包含：一傳輸線等化器(Cable equalizer)，用以將該輸入信號之一傳輸線效應進行等化，以輸出一第一等化信號；以及一截線等化器(Stub equalizer)，耦接至該傳輸線等化器，用以將該第一等化信號之一截線效應進行等化，以輸出一輸出等化信號。
為使　貴審查委員對於本發明能有更進一步的了解與認同，茲配合圖式詳述本發明的實施方式如后。
首先，請參考第2圖，其繪示一傳輸系統200。傳輸系統200包含有一傳送端102、一傳輸線104與一接收端202，其中，接收端202包含了本發明之等化裝置204。等化裝置204更包含了一傳輸線等化器(Cable equalizer)206與一截線等化器(Stub equalizer)208。如圖所示，傳輸線等化器206係耦接於截線等化器208的前級。在本發明中，傳輸線等化器206係用以等化輸入信號S1之一傳輸線效應，亦即，傳輸線等化器206係用以將輸入信號S1因通道衰減的部分等化回來，並輸出等化信號S2。接著，截線等化器208再等化該等化信號S2的截線效應，以輸出等化信號S3。
請參考第3圖，其繪示等化裝置204輸入與輸出信號之波形圖。由第3圖中可清楚的瞭解，輸入信號S1因受到傳輸線效應的影響，信號有衰減的現象。而輸入信號S1在經過傳輸線等化器206後，係將衰減的部分補償回來，如等化信號S2波形所示。換言之，當輸入信號S1經過傳輸線等化器206後，等化信號S2為一軌對軌(Rail to rail)的信號。需注意者，等化信號S2仍然有截線效應的存在。最後，軌對軌(Rail to rail)的等化信號S2在經過截線等化器208後可將截線效應消除，以將資料正確的還原回來，其波形如等化信號S3所示。
接著，請再參考第4圖，第4圖為本發明等化裝置204之一實施例示意圖。傳輸線等化器206包含有一濾波器210，用以將輸入信號S1進行濾波，以輸出一濾波信號Sf；一切割器(Slicer)212，耦接至濾波器210，用以切割該濾波信號Sf，以輸出等化信號S2；以及一比較器214，耦接至切割器212，用以比較濾波信號Sf與等化信號S2，以輸出一控制信號Sc至濾波器210來調整濾波器210的濾波特性。需注意者，由於輸入信號S1具有截線效應，為了能夠正確的等化信號以及增加信號等化的效果，在本發明之一實施例中，傳輸線等化器206係於資料傳輸模式下時，不參考任何時脈信號以對輸入信號S1進行等化。換言之，在本發明中，傳輸線等化器206於開機或初始狀態時，可以選擇使用時脈閘控(Clock gated)或不使用時脈閘控的方式來進行初始化，但在資料傳輸模式下時，傳輸線等化器206是不使用時脈閘控的方式來進行信號的等化。
另外，在本發明之一實施例中，截線等化器208包含了一運算電路216與一延遲電路218。運算電路216用以將等化信號S2與回授延遲信號Sd進行相減運算，以輸出等化信號S3；以及延遲電路218用以將等化信號S3進行延遲，以輸出回授延遲信號Sd。
接著，請再參考第五圖，其繪示截線等化器208中之信號波型圖。由該圖可知，為了消除截線效應，等化信號S2係減去回授延遲信號Sd，輸出等化信號S3。亦即，S3=S2-Sd。另外，在本發明中，延遲電路218之延遲時間Td2為一可變的延遲時間。為了能夠較完整的消除截線效應，該延遲時間Td2係動態地被調整為截線效應之延遲時間Td1。換言之，延遲時間Td2與截線效應之延遲時間Td1實質上相等。
請參考第六圖，第六圖為濾波器210之一實施例。濾波器210包含有濾波單元210_1、210_2。濾波單元210_1包含有電晶體M1、M2，電阻R1、R2、R3，可變電容C1、C2以及電流源I1、I2。電晶體M1、M2之閘極係用以接收輸入信號S1(輸入信號S1可分為信號S1_p與信號S1_n)，汲極用以輸出濾波信號f1(濾波信號f1可分為信號f1_p與信號f1_n)至濾波單元210_2。濾波單元210_2包含有電晶體M3、M4，電阻R4、R5、R6，可變電容C3、C4以及電流源I3、I4。電晶體M3、M4之閘極係用以接收濾波信號f1，汲極用以輸出濾波信號Sf。由第六圖可知，濾波器210的濾波特性(例如：頻寬或增益)可透過控制信號Sc控制可變電容C1、C2、C3、C4來進行調整，直到濾波信號Sf與等化信號S2實質上相同為止。需注意者，控制信號Sc控制可變電容C1、C2、C3、C4來進行濾波特性的調整僅為一實施例，本發明不以此為限。電路設計者亦可透過調整其他的電路元件來調整濾波特性。另外，濾波單元串接的數目亦可以隨著設計者的需求進行調整，本發明不以兩級濾波單元為限制。
請參考第七圖，第七圖為比較器214之一實施例。比較器214包含有帶通濾波器(Band Pass Filter，BPF)214_2、214_4整流器(Rectifier) 214_6、214_8，比較電路214_10，電阻214_12以及電容214_14，其耦接關係如圖所示。在本實施例中，帶通濾波器214_2、214_4分別對濾波信號Sf與等化信號S2進行帶通濾波，並輸出帶通濾波信號Sb1、Sb2。整流器214_6、214_8分別對帶通濾波信號Sb1、Sb2進行信號整流，並輸出整流信號Sr1、Sr2。比較電路214_10用以比較整流信號Sr1、Sr2後，輸出控制信號Sc至濾波器210。
綜上所述，本發明之等化裝置係包含了一傳輸線等化器(Cable equalizer)206與一截線等化器(Stub equalizer)208，且傳輸線等化器206係設置於截線等化器208的前端。如此一來，可使得傳輸線等化器206先將輸入信號S1因通道衰減的部分等化回來，產生一軌對軌(Rail to rail)的等化信號S2。由於截線等化器208所接收到之信號為一軌對軌(Rail to rail)的信號，因此，可增加截線等化器208等化的正確性。此外，在資料傳輸的模式下，傳輸線等化器206不參考時脈信號來運作，亦可增加信號等化的效果。
以上所述係利用較佳實施例詳細說明本發明，而非限制本發明之範圍。大凡熟知此類技藝人士皆能明瞭，適當而作些微的改變及調整，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍。
100、200．．．傳輸系統
102．．．傳送端
104．．．傳輸線
106、202．．．接收端
108．．．HDMI傳送器
110．．．DisplayPort傳送器
112．．．PCB金屬線
204．．．等化裝置
206．．．傳輸線等化器
208．．．截線等化器
210．．．濾波器
210_1、210_2．．．濾波單元
212．．．切割器
214．．．比較器
214_2、214_4．．．帶通濾波器
214_6、214_8．．．整流器
214_10．．．比較電路
214_12．．．電阻
214_14．．．電容
216．．．運算電路
218．．．延遲電路
M1~M4．．．電晶體
R1~R6．．．電阻
C1~C4．．．可變電容
I1~I4．．．電流源
S1．．．輸入信號
S2、S3．．．等化信號
Sc．．．控制信號
Sd．．．回授延遲信號
Sf．．．濾波信號
Sb1、Sb2．．．帶通濾波信號
Sr1、Sr2．．．整流信號
Va、Vb、Vcable．．．傳輸信號
Td1、Td2．．．延遲時間
第1A圖為為習知傳輸系統100之示意圖。
第1B圖為為習知傳輸系統100中之信號波形圖。
第2圖為本發明傳輸系統200之示意圖。
第3圖為本發明等化裝置204中之信號波形圖。
第4圖為本發明等化裝置204之一實施例示意圖。
第5圖為本發明截線等化器208中之信號波型圖。
第6圖為本發明濾波器210之一實施例示意圖。
第7圖為本發明比較器214之一實施例示意圖。
204．．．等化裝置
206．．．傳輸線等化器
208．．．截線等化器
210．．．濾波器
212．．．切割器
214．．．比較器
216．．．運算電路
218．．．延遲電路

Claims (18)

  1. 一種等化裝置，用於等化一傳輸線(Cable)上之一輸入信號，該等化裝置包含：一傳輸線等化器(Cable equalizer)，用以等化該輸入信號之一傳輸線效應，以輸出一第一等化信號；以及一截線等化器(Stub equalizer)，耦接至該傳輸線等化器，用以等化該第一等化信號之一截線效應，以輸出一輸出等化信號；其中該傳輸線等化器包含：一濾波器，用以將該輸入信號進行濾波，以輸出一濾波信號；一切割器(Slicer)，耦接至該濾波器，用以切割該濾波信號，以輸出該第一等化信號；以及一比較器，耦接至該切割器，用以比較該濾波信號與該第一等化信號，以輸出一控制信號至該濾波器。
  2. 如申請專利範圍第1項所述之等化裝置，其中該控制信號係控制該濾波器中之一電容值，以調整該濾波器之一濾波特性。
  3. 如申請專利範圍第1項所述之等化裝置，其中當該等化裝置於資料傳輸模式時，該傳輸線等化器不參考任何時脈信號以對該輸入信號進行等化。
  4. 一種等化裝置，用於等化一傳輸線(Cable)上之一輸入信號，該等化裝置包含：一傳輸線等化器(Cable equalizer)，用以等化該輸入信號之一傳輸線效應，以輸出一第一等化信號；以及一截線等化器(Stub equalizer)，耦接至該傳輸線等化器，用以等化該第一等化信號之一截線效應，以輸出一輸出等化信號；其中該截線等化器包含：一運算電路，用以將該第一等化信號與一回授延遲信號進行運算，以輸出該輸出等化信號；以及一延遲電路，耦接至該運算電路，用以將輸出等化信號進行延遲，以輸出該回授延遲信號。
  5. 如申請專利範圍第4項所述之等化裝置，其中當該等化裝置於資料傳輸模式時，該傳輸線等化器不參考任何時脈信號以對該輸入信號進行等化。
  6. 如申請專利範圍第4項所述之等化裝置，其中該延遲電路具有一延遲量，且該延遲量為一可變延遲量。
  7. 如申請專利範圍第4項所述之等化裝置，其中該延遲電路具有一延遲時間，且該延遲時間與該截線效應所產生之延遲時間相 等。
  8. 一種等化裝置，用於等化一傳輸線(cable)上之一輸入信號，該等化裝置包含：一第一等化器，用以等化該輸入信號之一傳輸線效應，以輸出一第一等化信號；以及一第二等化器，耦接至該第一等化器，用以等化該第一等化信號之一截線效應，以輸出一輸出等化信號；其中該第一等化器包含：一濾波器，用以將該輸入信號進行濾波，以輸出一濾波信號；一切割器(Slicer)，耦接至該濾波器，用以切割該濾波信號，以輸出該第一等化信號；以及一比較器，耦接至該切割器，用以比較該濾波信號與該第一等化信號，以輸出一控制信號至該濾波器。
  9. 如申請專利範圍第8項所述之等化裝置，其中該控制信號係控制該濾波器中之一電容值，以調整該濾波器之一濾波特性。
  10. 如申請專利範圍第8項所述之等化裝置，其中當該等化裝置於資料傳輸模式時，該第一等化器不參考任何時脈信號以對該輸入信號進行等化。
  11. 如申請專利範圍第8項所述之等化裝置，其中該第二等化器包含：一運算電路，用以將該第一等化信號與一回授延遲信號進行運算，以輸出該輸出等化信號；以及一延遲電路，耦接至該運算電路，用以將輸出等化信號進行延遲，以輸出該回授延遲信號。
  12. 如申請專利範圍第11項所述之等化裝置，其中當該等化裝置於資料傳輸模式時，該傳輸線等化器不參考任何時脈信號以對該輸入信號進行等化。
  13. 如申請專利範圍第11項所述之等化裝置，其中該延遲電路具有一延遲量，且該延遲量為一可變延遲量。
  14. 如申請專利範圍第11項所述之等化裝置，其中該延遲電路具有一延遲時間，且該延遲時間與該截線效應所產生之延遲時間相等。
  15. 一種等化裝置，用於等化一傳輸線(cable)上之一輸入信號，該等化裝置包含： 一第一等化器，用以等化該輸入信號之一傳輸線效應，以輸出一第一等化信號；以及一第二等化器，耦接至該第一等化器，用以等化該第一等化信號之一截線效應，以輸出一輸出等化信號；其中該第二等化器包含：一運算電路，用以將該第一等化信號與一回授延遲信號進行運算，以輸出該輸出等化信號；以及一延遲電路，耦接至該運算電路，用以將輸出等化信號進行延遲，以輸出該回授延遲信號。
  16. 如申請專利範圍第15項所述之等化裝置，其中當該等化裝置於資料傳輸模式時，該傳輸線等化器不參考任何時脈信號以對該輸入信號進行等化。
  17. 如申請專利範圍第15項所述之等化裝置，其中該延遲電路具有一延遲量，且該延遲量為一可變延遲量。
  18. 如申請專利範圍第15項所述之等化裝置，其中該延遲電路具有一延遲時間，且該延遲時間與該截線效應所產生之延遲時間相等。
TW099129644A 2009-09-03 2010-09-02 等化裝置 TWI452880B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US23978109P 2009-09-03 2009-09-03

Publications (2)

Publication Number Publication Date
TW201110629A TW201110629A (en) 2011-03-16
TWI452880B true TWI452880B (zh) 2014-09-11

Family

ID=43624854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129644A TWI452880B (zh) 2009-09-03 2010-09-02 等化裝置

Country Status (2)

Country Link
US (1) US8482359B2 (zh)
TW (1) TWI452880B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817862B2 (en) * 2011-03-16 2014-08-26 Realtek Semiconductor Corp. Equalizer and equalizing method
TWI445335B (zh) * 2011-03-16 2014-07-11 Realtek Semiconductor Corp 等化器與等化方法
US9674008B2 (en) * 2013-10-31 2017-06-06 Samsung Display Co., Ltd. Body-biased slicer design for predictive decision feedback equalizers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3727134A (en) * 1971-03-29 1973-04-10 Collins Radio Co Auto equalizer apparatus
US4389623A (en) * 1980-05-28 1983-06-21 Tokyo Shibaura Denki Kabushiki Kaisha Automatic equalizer ulitizing a preiodically contained reference signal
US4590600A (en) * 1984-10-25 1986-05-20 Gte Communication Systems Corporation Dynamic digital equalizer
EP0147550B1 (en) * 1983-11-21 1988-06-22 International Business Machines Corporation Equalization circuits for magnetic recording channels
US5105440A (en) * 1986-11-14 1992-04-14 Nixdorf Computer Ag Method and apparatus for adaptive equalization of pulse signals
US5406588A (en) * 1993-05-28 1995-04-11 Motorola, Inc. Method and apparatus for mitigating distortion effects in the determination of signal usability
EP0621712B1 (en) * 1989-06-13 2001-03-07 Fujitsu Limited Distortion canceller for line receivers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3727134A (en) * 1971-03-29 1973-04-10 Collins Radio Co Auto equalizer apparatus
US4389623A (en) * 1980-05-28 1983-06-21 Tokyo Shibaura Denki Kabushiki Kaisha Automatic equalizer ulitizing a preiodically contained reference signal
EP0147550B1 (en) * 1983-11-21 1988-06-22 International Business Machines Corporation Equalization circuits for magnetic recording channels
US4590600A (en) * 1984-10-25 1986-05-20 Gte Communication Systems Corporation Dynamic digital equalizer
US5105440A (en) * 1986-11-14 1992-04-14 Nixdorf Computer Ag Method and apparatus for adaptive equalization of pulse signals
EP0621712B1 (en) * 1989-06-13 2001-03-07 Fujitsu Limited Distortion canceller for line receivers
US5406588A (en) * 1993-05-28 1995-04-11 Motorola, Inc. Method and apparatus for mitigating distortion effects in the determination of signal usability

Also Published As

Publication number Publication date
US20110051799A1 (en) 2011-03-03
US8482359B2 (en) 2013-07-09
TW201110629A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
US10447427B2 (en) Baseline wander correction
WO2012102258A1 (ja) 判定帰還型等化器
US7526043B2 (en) High speed line equalizer and method thereof
KR101802791B1 (ko) 판정 궤환 등화기
TWI452880B (zh) 等化裝置
WO2016130360A8 (en) Circuits for and methods of filtering inter-symbol interference for serdes applications
TWI574516B (zh) Receiving circuit and communication system
TWI420862B (zh) 等化器及其相關之訊號接收器
US9525402B1 (en) Voltage mode transmitter
Liu et al. A 5-Gb/s serial-link redriver with adaptive equalizer and transmitter swing enhancement
US9485120B1 (en) Method and apparatus for signal detection and baseline wander cancellation
Kim et al. 8 mW 1.65-Gbps continuous-time equalizer with clock attenuation detection for digital display interface
WO2017193683A1 (zh) 一种信号增强板、信号增强方法以及系统
Manian et al. A simultaneous bidirectional single-ended coaxial link with 24-Gb/s forward and 312.5-Mb/s back channels
US9024659B2 (en) Method and apparatus for passive equalization and slew-rate control
TW201545522A (zh) 用於高速全雙工數據傳輸之回音消除
Baprawski Serdes system ctle basics
US20140119422A1 (en) Multi-stage equalizer
JP2008124670A (ja) データ受信装置
US20170302486A1 (en) Asymmetric cross-connect system
Al-Taee et al. A power-efficient 2-dimensional on-chip eye-opening monitor for Gbps serial links
US20240178826A1 (en) Receiver circuit with automatic dc offset cancellation in display port applications
US20240313780A1 (en) Floating Voltage Suppression in High Speed Multiplexers
Vazgen et al. High PSRR and accuracy receiver active equalizer
Li et al. A 5 Gb/s multi-mode transmitter with de-emphasis for PCI Express 2.0/USB 3.0