JP7705366B2 - 酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法 - Google Patents

酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法 Download PDF

Info

Publication number
JP7705366B2
JP7705366B2 JP2022094923A JP2022094923A JP7705366B2 JP 7705366 B2 JP7705366 B2 JP 7705366B2 JP 2022094923 A JP2022094923 A JP 2022094923A JP 2022094923 A JP2022094923 A JP 2022094923A JP 7705366 B2 JP7705366 B2 JP 7705366B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
oxide semiconductor
active layer
sputtering target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022094923A
Other languages
English (en)
Other versions
JP2023003394A (ja
Inventor
シンヒュク カン
ジョンヒュン ムン
カンミン オク
Original Assignee
ケイブイマテリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ケイブイマテリアルズ株式会社 filed Critical ケイブイマテリアルズ株式会社
Publication of JP2023003394A publication Critical patent/JP2023003394A/ja
Application granted granted Critical
Publication of JP7705366B2 publication Critical patent/JP7705366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/041—Manufacture or treatment of thin-film BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法に関するものであり、より詳細には、高い電子移動度と素子駆動信頼性を有する薄膜を蒸着するための酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法に関するものである。
一般に、薄膜トランジスター（thin film transistor：TFT)は、ＳＲＡＭやＲＯＭにも応用されるが、主に能動行列型平板ディスプレイ(active matrix flat panel display)の画素(pixel)スイッチング素子で使用される。例えば、液晶ディスプレイや有機電界発光ディスプレイのスイッチ素子や電流駆動素子で使用されている。ここで、スイッチング素子で使用される薄膜トランジスターは個別画素を独立的に制御するようにして各画素がそれぞれ他の電気信号を表現できるようにする役割をする。
現在、液晶ディスプレイや有機発光ディスプレイは、シリコン系アクティブ層を有する薄膜トランジスターを主に使用している。しかし、ディスプレイに使用される非晶質シリコン(amorphous Si)の場合おおよそ０．５ｃｍ２／Ｖｓ程度の低い電子移動度(mobility)による低い動作速度と不安定(instability)な特性のため大面積高解像度／高速駆動ディスプレイ具現に限界がある。そして、主に有機電界発光ディスプレイに使用される多結晶シリコン(poly-Si)の場合エキシマレーザー(excimer laser)を通じて結晶化させるため、電子移動度を含めたＴＦＴ素子特性が非晶質シリコンより優秀な性能を示すが、大面積製造が不可能な短所がある。
最近、これに対する解決策としてインジウムガリウムジンク酸化物系のアクティブ層を有する薄膜トランジスターがディスプレイ装置の駆動素子で一部適用もされているが、多結晶シリコンに比べ低い電子移動度によって次世代大面積／高解像度／高速駆動ディスプレイへの適用には限界がある実情である。
また、移動度向上のためにインジウムの含量が高い酸化物系のアクティブ層も開発されているが、インジウム含量が高い場合後熱処理工程で発生可能な温度散布によって薄膜トランジスターの移動度などの特性差が発生することがある。これにより８世代級以上の大面積基板への適用に限界がある。
本発明は上述したところのような従来技術の問題点を解決するためになされたものであり、本発明の目的は、高い電子移動度と素子駆動信頼性を有して、また大面積製造時に高い均一度を有する薄膜を蒸着するための酸化物半導体スパッタリング用ターゲット、及びこれを利用した薄膜トランジスターの製造方法を提供することである。
このために、本発明の一側面は、薄膜、特に、薄膜トランジスターのアクティブ層を蒸着させるためのスパッタリング工程に使用されるターゲットであって、Ｉｎ、Ｓｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする物質を含む、酸化物半導体スパッタリング用ターゲットを提供する。
一実施形態では、酸化物半導体スパッタリング用ターゲットは、酸化インジウム、酸化スズ、酸化ガリウム及び酸化亜鉛を含み、（Ｉｎ＋Ｓｎ＋Ｇａ＋Ｚｎ）に対してＩｎが６０～８０重量％、Ｓｎが０．５～８重量％、Ｇａが５～１５重量％及びＺｎが１０～３０重量％の含量の割合で構成されることができる。
一方、本発明の他の側面は、上記酸化物半導体スパッタリング用ターゲットを利用してアクティブ層を蒸着する、薄膜トランジスターの製造方法を提供する。このような薄膜トランジスターはディスプレイ装置、例えば、液晶ディスプレイ装置、有機発光ディスプレイ装置、電界発光を利用したディスプレイ装置などに使用することができる。
本発明によれば、Ｉｎ、Ｓｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする５成分系半導体物質でターゲットを形成し、これを通じて薄膜トランジスターのアクティブ層を蒸着させることで、従来のＩｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする４成分系半導体物質で形成されたアクティブ層より高い電子移動度と素子駆動信頼性を示すことができ、後工程温度による特性差が少なくて薄膜トランジスター及びこれを備えるディスプレイ装置の性能を向上させることができ、大面積製造時に薄膜トランジスターの均一度向上で製造収率も向上させることができる。
本発明の一実施例による薄膜トランジスターを示す断面図である。 本発明の一実施例による薄膜トランジスターと従来技術による薄膜トランジスターのゲート電圧によるドレイン電流を示すグラフである。 本発明において、ターゲットのインジウム含量によるＴＦＴ素子の電子移動度を示すグラフである。 図３の薄膜の特性を分類した結果を示す図面である。 導体薄膜、半導体特性を示すことはあるが、その特性が劣悪で薄膜トランジスターのアクティブ層で使用されるには不適合な薄膜及び優秀な特性を示す半導体薄膜を有する薄膜トランジスターにおいて、ＶｇによるＩｄの変化を示す図面である。 スズ含量による薄膜のエッチング速度を示すグラフである。 本発明において、ターゲットのインジウムに対するスズ含量によるＴＦＴ素子の電子移動度を示すグラフである。 ガリウム及び亜鉛含量に対するガリウムの含量比によるＴＦＴ素子の温度による移動度散布を示すグラフである。
以下では添付された図面を参照して本発明の実施例による酸化物半導体スパッタリング用ターゲット、これを通じて蒸着されたアクティブ層を有する薄膜トランジスター及びこれを具備するディスプレイ装置について詳しく説明する。
併せて、本発明を説明するにおいて、関連される公知機能あるいは構成に対する具体的な説明が本発明の要旨を不必要に不明確にすることがあると判断された場合、その詳細な説明は略する。
図１は、本発明の一実施例による薄膜トランジスターを示した断面図である。
本発明の実施例による酸化物半導体スパッタリング用ターゲットは、図１に示したような薄膜トランジスター１００のアクティブ層１３０を蒸着させるためのスパッタリング(sputtering)工程に使用されるターゲットである。ここで、スパッタリングプラズマ粒子をターゲットに速い速度で衝突させ、飛び出るターゲットの粒子をターゲットの向かい側にある基板上に蒸着させる方法である。
本発明の実施例で、このような酸化物半導体ターゲットはＩｎ、Ｓｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする物質を含み、例えば、酸化ガリウム、酸化スズ、酸化亜鉛及び酸化インジウムを含むことができる。このとき、（Ｉｎ＋Ｓｎ＋Ｇａ＋Ｚｎ）に対してＩｎが６０～８０重量％、Ｓｎが０．５～８重量％、Ｇａが５～１５重量％及びＺｎが１０～３０重量％の含量の割合で含まれることができる。
図１は、ボトムゲイト構造の薄膜トランジスターを例示しているが、本発明が必ずこれに限定されるものではない。
例えば、本発明のスパッタリング用ターゲットはトップゲート構造の薄膜トランジスターなど多様な構造の薄膜トランジスターの薄膜蒸着に使用されることができる。
図２は、本発明の一実施例による薄膜トランジスターと従来技術による薄膜トランジスターのゲート電圧によるon currentを示すグラフである。
このように、Ｉｎ、Ｓｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする物質で酸化物半導体ターゲットを形成し、これを使用してスパッタリング工程を通じて薄膜トランジスター１００のアクティブ層１３０を蒸着させれば、図２に示したように、Ｉｎ、Ｓｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする物質を含む酸化物半導体ターゲットを通じてアクティブ層が蒸着された薄膜トランジスター（ａ）は従来のＩｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする４成分系半導体物質で形成されたアクティブ層を有する薄膜トランジスター（ｂ）と比べて、高電圧区間（Ｖｇ＞Ｖｔｈ）ではおおよそ１０倍程度高いドレイン電流を示すによって高いon-off switching ratioを示して、スイッチング素子の主要特性であるsubthreshold swing(V/dec)が低いことによってより速くスイッチング可能であることを確認することができる。
図３は、本発明において、ターゲットのインジウム含量による薄膜トレンジストの電子移動度を示すグラフであり、図４は、図３の薄膜の特性を分類した結果を示す図面である。また、図５は、導体薄膜、半導体特性を示すことはあるが、その特性が劣悪で薄膜トランジスターのアクティブ層で使用されるには不適合な薄膜及び優秀な特性を示す半導体薄膜をアクティブ層で使用した薄膜トランジスターにおいて、ＶｇによるＩｄの変化を示す図面である。
図示されたように、Ｉｎが６０重量％未満であるターゲットを利用して蒸着された薄膜は、半導体特性を示すことはあるが、電子移動度が低くて薄膜トランジスターのアクティブ層で使用されるには不適合である。また、Ｉｎが８０重量％を超過したターゲットを利用して蒸着された薄膜は、電子移動度が低いか、または導体特性を示して、薄膜トランジスターのアクティブ層で使用されることができない。反面、Ｉｎが６０～８０重量％であるターゲットを利用して蒸着された薄膜は、優秀な電子移動度を示す。これから、本発明のアクティブ層を成膜するためのターゲットのＩｎの含量は６０～８０重量％であるものが望ましいことが分かる。本発明の薄膜は望ましくは、少なくとも３０ｃｍ２／Ｖ・ｓの電子移動度値を有する。
アクティブ層が導体特性を示すと、薄膜トランジスターはゲート電圧に関係なく高いドレイン電流が測定されてthreshold voltage(しきい電圧)を基準でon-off switchingをする半導体素子特性具現をすることができない。
半導体で使用されるのに不適合な薄膜をアクティブ層で使用した薄膜トランジスターは、ゲート電圧によってドレイン電流の変化があるが、その差が大きくなくて、threshold voltage以下のゲート電圧で高い漏洩電流が発生されてスイッチング素子として劣悪な性能を示す。一方、優秀な半導体特性を示す薄膜をアクティブ層で使用した薄膜トランジスターは、ゲート電圧によって大きい差のドレイン電流変化を伴うので、スイッチング素子として優秀な性能を示す。
図６は、本発明において、ターゲットのスズ含量による薄膜のエッチング速度を示す図面である。
図示されたように、（Ｉｎ＋Ｓｎ＋Ｇａ＋Ｚｎ）に対してターゲットのスズ含量が８重量％超過なら、それから成膜された薄膜のエッチング速度は急激に低下されることが分かる。
薄膜トランジスターはフォトリソグラフィ工法を利用して製作するようになるが、アクティブ層の場合蒸着後湿式エッチングを通じて一定な形状でのパターニングが必要である。このとき、湿式エッチングのためには一定な速度以上のエッチング速度を要求するようになって、望ましくは２００Å／ｍｉｎ以上のエッチング速度が要求される。
図７は、本発明において、ターゲットのインジウムに対するスズ含量比によるＴＦＴ素子の電子移動度を示すグラフである。
図示されたように、ターゲットのインジウムに対するスズ含量比（重量比）が０．０３～０．１５（インジウムの重量：スズ重量＝１：０．０３～０．１５）なら、それから成膜された薄膜は優秀な電子移動度を示す。これから、本発明のアクティブ層を成膜するためのターゲットのインジウムに対するスズ含量比が０．０３～０．１５であることが望ましいことが分かる。
図８は、本発明において、ターゲットのガリウム及び亜鉛含量に対するガリウムの含量比によるTFT素子の温度による移動度散布を示すグラフである。
図示されたように、ターゲットのガリウム及び亜鉛含量に対するガリウム含量比(重量比)が０．６以下ならば、それから成膜された薄膜は優秀な移動度散布を示す。これから、本発明のアクティブ層を成膜するためのターゲットのガリウム及び亜鉛含量に対するガリウム含量比が０．６以下であるものが望ましいことが分かる。
本発明で移動度散布は、アクティブ層を蒸着した後薄膜をそれぞれ２００℃と４００℃で熱処理して製作されたそれぞれのＴＦＴ素子の移動度の差で、望ましくは３０％以下の移動度散布値を有する。
このような組成と含量比で構成されるターゲットは酸化ガリウム粉末、酸化スズ粉末、酸化亜鉛粉末及び酸化インジウム粉末を前記含量比に合うように混合した後乾式加圧成形(cold press)、スリップキャスティング(slip casting)、フィルタープレス(filter press)、静水圧成形(cold isostatic press)、ゲルキャスティング(gel casting)、強制沈降(centrifugal sedimentation)、自然沈降(gravimetric sedimentation)などの成形法を通じて成形した後、これに対する焼結を通じて製造されることができる。併せて、このように製造されたターゲットは、例えば、金属材で構成されるバックキングプレート(backing plate)と接合されて支持された状態でスパッタリング工程に使用されることができる。
一方、本発明の実施例による酸化物半導体ターゲットを使用して蒸着させたアクティブ層１３０を含む薄膜トランジスター１００は液晶ディスプレイや有機発光ディスプレイのスイッチング素子や電流駆動素子で使用される。このような薄膜トランジスター１００はゲート電極１１０、ゲート絶縁膜１２０、アクティブ層１３０、ソース電極１４０及びドレイン電極１５０を含んで形成される。
一方、基板１０は薄膜トランジスター１００のための熱力学的及び機械的要求事項を満足させることができる硝子、半導体ウェーパー(semiconductor wafer)、金属酸化物、セラミックス物質、プラスチックなどが使用されることができる。特に、基板１０は硝子またはプラスチックであることが望ましいが、これだけに限定されるものではない。
ゲート電極１１０は基板１０上に形成されるが、ディスプレイ装置に適用される場合、基板１０上に第１方向、例えば、横方向に沿って配列されるゲートライン（図示せず）から分岐されて形成される。このようなゲート電極１１０には薄膜トランジスター１００にオン／オフするための電圧が印加される。このために、ゲート電極１１０は金属、または金属酸化物のような伝導性物質で形成されることができる。例えば、ゲート電極１１０はＰｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗまたは、Ｃｕのような金属、またはＩＺＯ(Indium Zinc Oxide)または、ＩＴＯ(Indium Tin Oxide)のような金属、または伝導性酸化物で形成されることができる。すなわち、ゲート電極１１０は基板１０上に前記の伝導性物質を薄膜で蒸着した後、これをパターニングして形成されるが、ゲートライン(図示せず)と一つの工程を通じて同時に形成される。
このようなゲート電極１１０は拡散防止膜(図示せず)及び拡散防止膜(図示せず)に蒸着された銅膜の構造でなされることができる。拡散防止膜(図示せず)は銅原子が基板１０に拡散されることを防止し、銅の結合力及び電気的特性を向上させるためのものであり、チタン、タンタル、モリブデン、クロム、ニッケルまたは白金のうちで何れか一つを含んでなされることができる。
ゲート絶縁膜１２０は、通常的な半導体素子に使用される絶縁物質で形成されることができるが、特に、シリコン酸化物またはシリコン窒化物で形成されることができる。例えば、ゲート絶縁膜１２０はＳｉＯ２またはＳｉＯ２より誘電率が高いＨｉｇｈ－Ｋ物質であるＨｆＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４または、これらの混合物でなされることができる。
アクティブ層１３０はゲート電極１１０に相応されるゲート絶縁膜１２０上に形成されてチャンネル領域（ＣＨ）を具備する。
そして、本発明の実施例で、アクティブ層１３０は上述した本発明の実施例による酸化物半導体スパッタリング用ターゲット、すなわち、（Ｉｎ＋Ｓｎ＋Ｇａ＋Ｚｎ）に対してＩｎが６０～８０重量％、Ｓｎが０．５～８重量％、Ｇａが５～１５重量％及びＺｎが１０～３０重量％の含量割合で含むターゲットを利用したスパッタリング工程を通じてゲート絶縁膜１２０上に蒸着され、パターニングされて形成される。
このように、アクティブ層１３０が前記の組成及び含量比を有する薄膜で構成される従来のＩｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする４成分系半導体物質で形成されたアクティブ層より高い電子移動度及び信頼性を示すことができて、これを含む薄膜トランジスター１００の性能を向上させることができる。
ソース電極１４０及びドレイン電極１５０は、アクティブ層１３０上に離隔配列される。このようなソース電極１４０及びドレイン電極１５０は金属など導電物質で構成されることができるし、ゲート電極１１０のように拡散防止膜(図示せず)及び拡散防止膜(図示せず)に蒸着された銅膜の構造でなされることができる。
ソース電極１４０は基板１０上で、ゲートライン(図示せず)と直交する第２方向、例えば、縦方向に沿って配列されるデータライン(図示せず)と連結される。そして、ドレイン電極１５０は画素電極(図示せず)と連結される。
一方、アクティブ層１３０とソース電極１４０及びドレイン電極１５０の間には不純物半導体層であるオーミックコンタクト層１３５が形成されることができる。
また、図１には示されないが、薄膜トランジスターは、ソース電極及びドレイン電極の上部に形成される保護層（図示せず）、などを含むことができる。保護層としては、ＳｉＯ２、ＳｉＮｘなどの物質及びその外の酸化物が使用されることができる。
このような、本発明の実施例による薄膜トランジスター１００は、各種ディスプレイ装置のスイッチング素子や電流駆動素子で使用される。例えば、図示しなかったが、薄膜トランジスター１００がお互いに対向されるように向い合う上、下部基板と、その間に介されている液晶層及び下部基板の背面に配置されて前方に光を照射するバックライトを具備する液晶ディスプレイ装置（ＬＣＤ）に使用される場合、薄膜トランジスター１００は多数個のゲートラインとデータラインが配列された下部基板のうちでこれらラインが交差して定義される画素(pixel)領域に形成される。このとき、上部基板には画素領域に対応してカラーフィルターが具備される。そして、上部基板の上面には液晶ディスプレイ装置の光学的特性を補ってくれる光学フィルムが配置されることができる。
また、本発明の実施例による薄膜トランジスター１００は、液晶ディスプレイ装置外にも有機発光ディスプレイ装置(OLED)にも使用されることができる。この場合、薄膜トランジスター１００は多数個のゲートラインとデータラインが配列された下部基板のうちでこれらのラインが交差して定義される画素(pixel)領域に形成される。このとき、下部基板には有機発光素子が形成される。このような下部基板と上部基板が合着されて有機発光ディスプレイ装置の有機発光パネルを成すようになる。ここで、有機発光素子はアノード電極(anode electrode)とカソード電極(cathode electrode)そして、これらの間に位置する正孔輸送層(hole transporting layer)、発光層(emission layer)及び電子輸送層(electron transporting layer)を含む。このとき、正孔(hole)と電子(electron)をもう少し効率的に注入するために、アノード電極と正孔輸送層の間で正孔注入層(hole injection layer)が、そして、電子輸送層とカソード電極との間で電子注入層(electron injection layer)がそれぞれ含まれることができる。これによって、アノード電極から正孔注入層及び正孔輸送層を通じて発光層に注入された正孔と、カソード電極から電子注入層及び電子輸送層を通じて発光層に注入された電子がエキシトン(exciton)を形成するが、このエキシトンは正孔と電子との間のエネルギーギャップ(gap)に該当する光を発光するようになる。このとき、アノード電極は仕事関数(work function)が高くて透明な酸化インジウムスズ(indium-tin oxide：ITO)やインジウム酸化亜鉛(indium-zinc-oxide：IZO)のような物質で、カソード電極は仕事関数が低くて化学的に安定なアルミニウム（Ａｌ）やカルシウム（Ｃａ）、アルミニウム合金のような物質で構成されることができる。
一方、有機発光ディスプレイ装置の上部基板上面にもこれの光学的特性を補ってくれる光学フィルムが配置されることができる。
以上のように本発明はたとえ限定された実施例と図面によって説明されたが、本発明は前記の実施例に限定されるものではなくて、本発明が属する分野で通常の知識を有した者ならこのような記載から多様な修正及び変形が可能である。
それで、本発明の範囲は説明された実施例に限って決まってはいけないし、添付の特許請求範囲だけではなく、特許請求範囲と均等なものなどによって決まらなければならない。
１００ 薄膜トランジスター
１１０ ゲート電極
１２０ ゲート絶縁膜
１３０ アクティブ層
１３５ オーミックコンタクト層
１４０ ソース電極
１５０ ドレイン電極
１０ 基板
ＣＨ チャンネル領域

Claims (8)

  1. 薄膜トランジスターのアクティブ層を蒸着させるためのスパッタリング工程に使用されるスパッタリング用ターゲットであって、Ｉｎ、Ｓｎ、Ｇａ、Ｚｎ及びＯの組成を基盤とする物質を含み、
    酸化ガリウム、酸化スズ、酸化亜鉛及び酸化インジウムを含み、（Ｉｎ＋Ｓｎ＋Ｇａ＋Ｚｎ）に対してＩｎが６０～８０重量％、Ｓｎが０．５～８重量％、Ｇａが５～１５重量％及びＺｎが１０～３０重量％である、酸化物半導体スパッタリング用ターゲット。
  2. （Ｉｎ＋Ｓｎ＋Ｇａ＋Ｚｎ）に対してＩｎが６５～７５重量％、Ｓｎが１～５重量％、Ｇａが７～１３重量％及びＺｎが１０～２０重量％である、請求項１に記載の酸化物半導体スパッタリング用ターゲット。
  3. Ｉｎに対するＳｎの重量比が０．０３～０．１５である、請求項１に記載の酸化物半導体スパッタリング用ターゲット。
  4. （Ｉｎ＋Ｓｎ＋Ｇａ＋Ｚｎ）に対してＧａとＺｎの合計含量が２０～４０重量％である、請求項１に記載の酸化物半導体スパッタリング用ターゲット。
  5. （Ｇａ＋Ｚｎ）に対するＧａの重量比が０．６以下である、請求項１に記載の酸化物半導体スパッタリング用ターゲット。
  6. 請求項１乃至請求項５のいずれか１項に記載の酸化物半導体スパッタリング用ターゲットを利用してアクティブ層を蒸着することを含む、薄膜トランジスターの製造方法。
  7. 請求項１乃至請求項５のいずれか１項に記載の酸化物半導体スパッタリング用ターゲットを利用してアクティブ層を蒸着すること、及び
    前記アクティブ層を蒸着した後に、前記アクティブ層を２００～４００℃で熱処理することを含む、薄膜トランジスターの製造方法。
  8. 液晶ディスプレイ装置、または有機発光ディスプレイ装置に備えられる薄膜トランジスターを製造する方法であって、
    請求項１乃至請求項５のいずれか１項に記載の酸化物半導体スパッタリング用ターゲットを利用してアクティブ層を蒸着することを含む、薄膜トランジスターの製造方法。
JP2022094923A 2021-06-23 2022-06-13 酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法 Active JP7705366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0081335 2021-06-23
KR1020210081335A KR20220170469A (ko) 2021-06-23 2021-06-23 산화물 반도체 스퍼터링용 타겟 및 이를 이용한 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
JP2023003394A JP2023003394A (ja) 2023-01-11
JP7705366B2 true JP7705366B2 (ja) 2025-07-09

Family

ID=84500837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022094923A Active JP7705366B2 (ja) 2021-06-23 2022-06-13 酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法

Country Status (5)

Country Link
US (1) US12119225B2 (ja)
JP (1) JP7705366B2 (ja)
KR (1) KR20220170469A (ja)
CN (1) CN115505883A (ja)
TW (1) TW202317788A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008280216A (ja) 2007-05-11 2008-11-20 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP2010118407A (ja) 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180217A1 (en) * 2001-08-02 2004-09-16 Kazuyoshi Inoue Sputtering target, transparent conductive film, and their manufacturing method
JP4875135B2 (ja) * 2009-11-18 2012-02-15 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008280216A (ja) 2007-05-11 2008-11-20 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP2010118407A (ja) 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法

Also Published As

Publication number Publication date
TW202317788A (zh) 2023-05-01
CN115505883A (zh) 2022-12-23
KR20220170469A (ko) 2022-12-30
JP2023003394A (ja) 2023-01-11
US20220415654A1 (en) 2022-12-29
US12119225B2 (en) 2024-10-15

Similar Documents

Publication Publication Date Title
US10692975B2 (en) Thin-film transistor array substrate
JP5538797B2 (ja) 電界効果型トランジスタ及び表示装置
EP2669950B1 (en) Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin-film transistor manufactured using the same
US20100006837A1 (en) Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20080095538A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
JP7705366B2 (ja) 酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法
KR101405257B1 (ko) 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
KR20080095540A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR101325573B1 (ko) 실리콘 및 게르마늄을 함유하는 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101893992B1 (ko) 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR101269723B1 (ko) 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치
KR101302481B1 (ko) 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101292629B1 (ko) 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101979013B1 (ko) 유기전기발광표시장치 및 그 제조 방법
KR20130029272A (ko) 박막 트랜지스터
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
KR101292058B1 (ko) 구리배선, 박막 트랜지스터 및 이에 사용되는 확산 방지막 증착용 스퍼터링 타겟
KR20140090452A (ko) 산화 갈륨 및 산화 게르마늄을 함유하는 산화 인듐계 스퍼터링 타겟, 이를 이용한 박막 트랜지스터, 및 디스플레이 장치
KR20080095539A (ko) 박막 트랜지스터 및 이를 포함하는 평판표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250627

R150 Certificate of patent or registration of utility model

Ref document number: 7705366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150