JP7640113B2 - 電源システム、制御方法、およびプログラム - Google Patents

電源システム、制御方法、およびプログラム Download PDF

Info

Publication number
JP7640113B2
JP7640113B2 JP2023042950A JP2023042950A JP7640113B2 JP 7640113 B2 JP7640113 B2 JP 7640113B2 JP 2023042950 A JP2023042950 A JP 2023042950A JP 2023042950 A JP2023042950 A JP 2023042950A JP 7640113 B2 JP7640113 B2 JP 7640113B2
Authority
JP
Japan
Prior art keywords
threshold
load
power supply
current
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023042950A
Other languages
English (en)
Other versions
JP2024132242A (ja
Inventor
信吾 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2023042950A priority Critical patent/JP7640113B2/ja
Publication of JP2024132242A publication Critical patent/JP2024132242A/ja
Application granted granted Critical
Publication of JP7640113B2 publication Critical patent/JP7640113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Description

本開示は、電源システム、制御方法、およびプログラムに関する。
さまざまな分野で電子化が進められている。電子化された情報を扱う場合、その電子化された情報を処理する装置が必要であり、その装置は電力源を必要とする。特許文献1~3には、関連する技術として、冗長化された電源や複数の電源を備える電源システムに関する技術が開示されている。
特開平05-260654号公報 特開2014-048972号公報 特開2022-091497号公報
ところで、冗長化された複数の電源を備える電源システムにおいて、複数の電源のうちの少なくとも1つが停止した場合、停止した電源が負荷に供給していた電力を停止せずに動作中の電源が補うことにより、動作中の電源において過電流が発生し、その結果、電源システムがシステムダウンしてしまう可能性がある。このように、冗長化された複数の電源を備える電源システムにおいて、電源システムの信頼性が低下する可能性がある。そこで、冗長化された複数の電源を備える電源システムにおいて、電源システムのシステムダウンを抑制することのできる技術が求められている。
本開示の各態様は、上記の課題を解決することのできる電源システム、制御方法、およびプログラムを提供することを目的としている。
上記目的を達成するために、本開示の一態様によれば、電源システムは、複数の電源を含む冗長化された電源システムであって、前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から前記第1閾値と異なる第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させる制御手段、を備え、前記第1閾値は前記第2閾値よりも小さな値であり、前記制御手段は、前記負荷に流れる電流が、前記第1閾値を超えており、かつ前記第2閾値以下である場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させる
上記目的を達成するために、本開示の別の態様によれば、制御方法は、複数の電源を含む冗長化された電源システムが実行する制御方法であって、前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させることであり、前記負荷に流れる電流が、前記第1閾値を超えており、かつ前記第2閾値以下である場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させること、を含み、前記第1閾値は前記第2閾値よりも小さな値である
上記目的を達成するために、本開示の別の態様によれば、プログラムは、複数の電源を含む冗長化された電源システムのコンピュータに、前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させることであり、前記負荷に流れる電流が、前記第1閾値を超えており、かつ前記第2閾値以下である場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させること、を実行させ、前記第1閾値は前記第2閾値よりも小さな値である
本開示の各態様によれば、冗長化された複数の電源を備える電源システムにおいて、電源システムのシステムダウンを抑制することができる。
本開示の実施形態による電源システムの構成の一例を示す図である。 本開示の一実施形態による電源システムの処理フローの一例を示す図である。 本開示の別の実施形態による電源システムの処理フローの一例を示す図である。 本開示の実施形態による電源システムの最小構成を示す図である。 本開示の実施形態による最小構成の電源システムの処理フローの一例を示す図である。 少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
以下、図面を参照しながら実施形態について詳しく説明する。
<実施形態>
(電源システムの構成)
本開示の実施形態による電源システム1について図面を参照して説明する。電源システム1は、複数の電源により構成された冗長性を持たせた電源システムである。電源システム1は、複数の電源のうちの1つに不具合が発生し負荷に電流を供給できなくなった場合であっても、負荷に対する電力の供給の不要な停止を抑制することができる。
図1は、本開示の実施形態による電源システム1の構成の一例を示す図である。電源システム1は、図1に示すように、電源10a、10b、電流検出回路20、負荷30、および制御回路40を備える。
電源10aは、負荷30に電力を供給する第1の電力源である。電源10aは、単体で(すなわち、この場合、電源10bがなくても)負荷30に必要な電力を供給することができる。電源10bは、負荷30に電力を供給する第2の電力源である。電源10bは、単体で(すなわち、この場合、電源10aがなくても)負荷30に必要な電力を供給することができる。つまり、図1に示す電源システム1は、単体で負荷30に必要な電力を供給することのできる電源10aおよび電源10bを備える、電源が冗長化されたシステムである。なお、電源10aおよび電源10bを総称して、電源10ということがある。電源10のそれぞれは、外部から電力を受けており、かつ制御回路40からオン状態にさせる信号であるオン信号を受けた場合、オン状態になる。また、電源10のそれぞれは、外部から電力を受けていない場合、または制御回路40からオフ状態にさせる信号であるオフ信号を受けた場合に、オフ状態になる。
電流検出回路20は、電源10から負荷30へ流れる電流を検出する。負荷30は、電源10が電力を供給する対象となる負荷である。負荷30の例としては、論理演算を実行する論理部などが挙げられる。
制御回路40は、電源10それぞれが停止しているか否かを確認する。また、制御回路40は、電源10をオン状態にさせる信号であるオン信号を、電源10に出力する。また、制御回路40は、電源10をオフ状態にさせる信号であるオフ信号を、電源10に出力する。
また、制御回路40は、電流検出回路20から電流モニタ信号を受ける。電流モニタ信号は、電流検出回路20が測定した電流値を示す信号である。
また、制御回路40は、電源10のうちの1つが停止した場合、電源10のうち動作中の電源に過電流値変更信号を出力し、負荷30に負荷抑制信号を出力する。そして、制御回路40は、時間のカウントを開始する。すなわち、制御回路40は、時間経過の計測を開始する。過電流値変更信号は、送信先の電源における過電流検出値の閾値を第1閾値と第2閾値との間で変更させる信号である。第1閾値は、電流が流れ続けると温度上昇で電源10が異常状態となり停止してしまう電流値である。また、第2閾値は、第1閾値を超えても一定時間なら電源10が異常状態とはならず停止しない電流値である。また、負荷抑制信号は、負荷30に対して消費電流を電源10のうちの1台の定格電流まで抑制するよう指示する信号である。
また、制御回路40は、一定時間内に負荷30に流れる電流が第1閾値以下とならない場合、電源10をオフする。また、制御回路40は、一定時間内に負荷30に流れる電流が第1閾値以下になった場合、過電流検出値の閾値を第1閾値に戻す。
(電源システムが行う処理)
図2は、本開示の一実施形態による電源システム1の処理フローの一例を示す図である。図2に示す電源システム1の処理フローは、電源10aおよび電源10bの両方が動作している状態から電源10aまたは電源10bの一方が停止している状態へ変化した場合に電源システム1が行う処理を示している。次に、図2を参照して、電源システム1が行う処理について説明する。
電源10のそれぞれは、外部から電力を受ける。また、電源10のそれぞれは、制御回路40からオン信号を受ける。すると、電源10のそれぞれは、オフ状態からオン状態となる。電源10のそれぞれは、オン状態になると、電力を生成する。電源10のそれぞれは、生成した電力を、電流検出回路20を介して負荷30に供給する。
なお、負荷30は、電源10aまたは電源10bの一方が流すことのできる電流で動作可能である。ただし、負荷30において、負荷の集中または負荷の変動が生じた場合などには、電源10aまたは電源10bの一方が流すことのできる電流を超過することがあり得る。ここでは、電源10aおよび電源10bは、両方とも正常に動作しており過電流とはならず、負荷を正常に駆動しているものとする。
ここで、電源10aまたは電源10bの一方が停止したとする。ここでは、電源10bが停止したものとする。制御回路40は、電流検出回路20から電流モニタ信号を受ける。制御回路40は、受けた電流モニタ信号が示す電流値(すなわち、負荷30に流れる電流の電流値)が第1閾値を超えているか否かを判定する(ステップS1)。
制御回路40は、電流モニタ信号が示す電流値が第1閾値以下であると判定した場合(ステップS1においてNO)、ステップS1の処理に戻す。また、制御回路40は、電流モニタ信号が示す電流値が第1閾値を超えていると判定した場合(ステップS1においてYES)、過電流検出値の閾値を第1閾値から第2閾値に変更させる過電流値変更信号を、動作中の電源10aに出力し、負荷抑制信号を負荷30に出力する。なお、電源10のそれぞれは、動作中または停止中を示す信号を持っており、制御回路40は、電源10のそれぞれからその信号を受けることにより、電源10aが動作中であり、電源10bが停止中であると判定できる。
電源10aは、過電流検出値の閾値を第1閾値から第2閾値に変更させる過電流値変更信号を制御回路40から受ける。電源10aは、受けた過電流値変更信号に応じて、過電流検出値の閾値を第1閾値から第2閾値に変更する(ステップS2)。
また、負荷30は、制御回路40から負荷抑制信号を受ける。負荷30は、受けた負荷抑制信号に応じて、負荷30に流れる電流が第1閾値以下となるよう動作を抑制する(ステップS3)。
制御回路40は、過電流変更タイマとして時間のカウントを開始する(ステップS4)。制御回路40は、電流検出回路20から電流モニタ信号を受ける。制御回路40は、受けた電流モニタ信号が示す電流値が第1閾値を超えているか否かを判定する(ステップS5)。
制御回路40は、電流モニタ信号が示す電流値が第1閾値以下であると判定した場合(ステップS5においてNO)、過電流変更タイマをリセットする(ステップS6)。すなわち、制御回路40は、電流モニタ信号が示す電流値が第1閾値以下であると判定した場合、カウントしている時間をゼロにする。
また、制御回路40は、電流モニタ信号が示す電流値が第1閾値以下であると判定した場合(ステップS5においてNO)、過電流検出値の閾値を第2閾値から第1閾値に変更させる過電流値変更信号を、動作中の電源10aに出力し、負荷抑制信号を取り消す信号を負荷30に出力する。
電源10aは、過電流検出値の閾値を第2閾値から第1閾値に変更させる過電流値変更信号を制御回路40から受ける。電源10aは、受けた過電流値変更信号に応じて、過電流検出値の閾値を第2閾値から第1閾値に変更する(ステップS7)。
また、負荷30は、制御回路40から負荷抑制信号を取り消す信号を受ける。負荷30は、受けた負荷抑制信号を取り消す信号に応じて、抑制していた動作を抑制する前の動作に戻す。すなわち、負荷30は、動作の抑制を停止する(ステップS8)。
また、制御回路40は、電流モニタ信号が示す電流値が第1閾値を超えていると判定した場合(ステップS5においてYES)、電流モニタ信号が示す電流値が第2閾値を超えているか否かを判定する(ステップS9)。
制御回路40は、電流モニタ信号が示す電流値が第2閾値を超えていると判定した場合(ステップS9においてYES)、動作を継続させるのが不可能な過電流が発生していると判定し、動作中の電源10aにオフ信号を出力する。
電源10aは、制御回路40からオフ信号を受ける。電源10aは、受けたオフ信号に応じて、オフ状態になる(ステップS10)。電源10aがオフ状態になることにより、電源システム1は、停止する。
また、制御回路40は、電流モニタ信号が示す電流値が第2閾値以下であると判定した場合(ステップS9においてNO)、過電流変更タイマが一定時間を超えているか否かを判定する(ステップS11)。制御回路40は、過電流変更タイマが一定時間を超えていないと判定した場合(ステップS11においてNO)、ステップS5の処理に戻す。
また、制御回路40は、過電流変更タイマが一定時間を超えていないと判定した場合(ステップS11においてYES)、動作を継続させるのが不可能な過電流が発生していると判定し、動作中の電源10aにオフ信号を出力する。電源10aは、制御回路40からオフ信号を受ける。そして、電源10aは、ステップS10の処理を実行、すなわち、受けたオフ信号に応じて、オフ状態になる。
(具体例)
具体例として、電源10aおよび電源10bのそれぞれは、定格電流が10アンペアで動作する電源であるものとし、負荷30が最大電流10アンペアで動作する場合の電源システム1の処理について説明する。
ここで、電源10aおよび電源10bのそれぞれにおいて、異常による停止が数秒で発生してしまう電流値を仮に12アンペアとする。この場合、負荷30に流れる電流が10アンペア~12アンペアであれば、異常による停止は数秒で発生することはない。電源10aおよび電源10bにおける過電流検出値の閾値について、第1閾値を10アンペアとし、第2閾値を12アンペアとする。
負荷30が最大電流10アンペア以上で動作していた場合、電源10aまたは電源10bの一方が停止すると、第1閾値(10アンペア)以上の電流が負荷30に流れる。負荷30に流れる電流が第1閾値(10アンペア)を超えた時点で、制御回路40は、過電流検出値を第2閾値(12アンペア)に変更する。
仮に、負荷30に流れる電流が11アンペアであった場合、制御回路40は、負荷30に負荷抑制信号を出力することにより、負荷30に流れる電流を第1閾値(10アンペア)以下に抑制させる。
その後、負荷30が数秒以内に10アンペア以下に低下した場合、動作中の電源10aまたは電源10bをオン状態のままとし、電源システム1の動作を継続する。しかしながら、負荷30が数秒以内に10アンペア以下に低下しない場合、動作中の電源10aまたは電源10bの異常による停止を避けるため、その動作中の電源をオフ状態にすることにより、電源システム1を停止させる。
仮に、負荷30に流れる電流が13アンペアであった場合、第2閾値(12アンペア)を超えるため、動作中の電源10aまたは電源10bをオフ状態にすることにより、電源システム1を停止させる。
以上、本開示の一実施形態による電源システム1について説明した。電源システム1は、複数の電源10を含む冗長化された電源システムである。電源システム1において、制御回路40(制御手段の一例)は、前記複数の電源10のうちの少なくとも1つが停止した場合に、前記複数の電源10のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から前記第1閾値と異なる第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源10の負荷30に流れる電流を前記負荷30に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷30による電流の抑制を前記負荷30に停止させる。
この電源システム1により、冗長化された複数の電源を備える電源システムにおいて、電源システムのシステムダウンを抑制することができる。
本開示の別の実施形態による電源システム1は、本開示の一実施形態による電源システム1が行う処理に加えて、以下で述べるステップS12~ステップS14の処理を行うものであってもよい。図3は、本開示の別の実施形態による電源システム1の処理フローの一例を示す図である。
電源10aおよび電源10bが、両方とも正常に動作している状態において、電源10aまたは電源10bの一方が停止したとする。ここでは、電源10bが停止したものとする。制御回路40は、停止している電源10が1台であるか否かを判定する(ステップS12)。制御回路40は、停止している電源10が1台であると判定した場合(ステップS12においてYES)、ステップS1の処理に進める。また、制御回路40は、停止している電源10が1台でないと判定した場合、すなわち、電源10aおよび電源10bの両方が動作していると判定した場合(ステップS12においてNO)、過電流検出値の閾値を第2閾値から第1閾値に変更させる過電流値変更信号を、動作中の電源10aおよび電源10bに出力し、負荷抑制信号を取り消す信号を負荷30に出力する。
電源10aおよび電源10bのそれぞれは、過電流検出値の閾値を第2閾値から第1閾値に変更させる過電流値変更信号を制御回路40から受ける。電源10aおよび電源10bのそれぞれは、受けた過電流値変更信号に応じて、過電流検出値の閾値を第2閾値から第1閾値に変更する(ステップS13)。
また、負荷30は、制御回路40から負荷抑制信号を取り消す信号を受ける。負荷30は、受けた負荷抑制信号を取り消す信号に応じて、抑制していた動作を抑制する前の動作に戻す。すなわち、負荷30は、動作の抑制を停止する(ステップS14)。そして、負荷30は、ステップS12の処理に戻す。
また、本開示の別の実施形態による電源システム1では、負荷30は、ステップS8において動作の抑制を停止すると、ステップS12の処理に戻す。
この電源システム1でも、本開示の一実施形態による電源システム1と同様に、冗長化された複数の電源を備える電源システムにおいて、電源システムのシステムダウンを抑制することができる。
なお、上述の本開示の各実施形態による電源システム1は、電源10aおよび電源10bの2つの電源を備えるものとして説明した。しかしながら、本開示の別の実施形態による電源システム1は、3つ以上の電源を備え、1つ以上の電源が停止するものであってもよい。
図4は、本開示の実施形態による電源システム1の最小構成を示す図である。電源システム1は、複数の電源を含む冗長化された電源システムである。電源システム1は、図4に示すように、制御手段100を備える。制御手段100は、前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から前記第1閾値と異なる第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させる。制御手段100は、例えば、図1に例示されている制御回路40が有する機能を用いて実現することができる。
図5は、本開示の実施形態による最小構成の電源システム1の処理フローの一例を示す図である。次に、本開示の実施形態による最小構成の電源システム1の処理について図5を参照して説明する。
複数の電源を含む冗長化された電源システムである電源システム1において、制御手段100は、前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から前記第1閾値と異なる第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させる(ステップS101)。
以上、本開示の実施形態による最小構成の電源システム1について説明した。この電源システム1により、冗長化された複数の電源を備える電源システムにおいて、電源システムのシステムダウンを抑制することができる。
なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
本開示の実施形態について説明したが、上述の電源システム1、電源10、電流検出回路20、負荷30、制御回路40、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図6は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ5は、図6に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の電源システム1、電源10、電流検出回路20、負荷30、制御回路40、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
ストレージ8の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD-ROM(Compact Disc Read Only Memory)、DVD-ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。ストレージ8は、コンピュータ5のバスに直接接続された内部メディアであってもよいし、インターフェース9または通信回線を介してコンピュータ5に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ5に配信される場合、配信を受けたコンピュータ5が当該プログラムをメインメモリ7に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ8は、一時的でない有形の記憶媒体である。
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。
本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
なお、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
複数の電源を含む冗長化された電源システムであって、
前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から前記第1閾値と異なる第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させる制御手段、
を備える電源システム。
(付記2)
前記第1閾値は、
前記動作中の電源に流れる電流が流れ続けると温度上昇で前記動作中の電源が異常状態となり停止してしまう電流値である、
付記1に記載の電源システム。
(付記3)
前記第2閾値は、
前記第1閾値を超えても一定時間なら前記動作中の電源が異常状態とはならず停止しない電流値である、
付記1または付記2に記載の電源システム。
(付記4)
前記第1閾値は前記第2閾値よりも小さな値であり、
前記制御手段は、
前記負荷に流れる電流が、前記第1閾値を超えており、かつ前記第2閾値以下である場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させる、
付記1から付記3の何れか1つに記載の電源システム。
(付記5)
複数の電源を含む冗長化された電源システムが実行する制御方法であって、
前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させること、
を含む制御方法。
(付記6)
複数の電源を含む冗長化された電源システムのコンピュータに、
前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させること、
を実行させるプログラム。
1・・・電源システム
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・電源
20・・・電流検出回路
30・・・負荷
40・・・制御回路
100・・・制御手段

Claims (5)

  1. 複数の電源を含む冗長化された電源システムであって、
    前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から前記第1閾値と異なる第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させる制御手段、
    を備え
    前記第1閾値は前記第2閾値よりも小さな値であり、
    前記制御手段は、
    前記負荷に流れる電流が、前記第1閾値を超えており、かつ前記第2閾値以下である場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させる、
    電源システム。
  2. 前記第1閾値は、
    前記動作中の電源に流れる電流が流れ続けると温度上昇で前記動作中の電源が異常状態となり停止してしまう電流値である、
    請求項1に記載の電源システム。
  3. 前記第2閾値は、
    前記第1閾値を超えても一定時間なら前記動作中の電源が異常状態とはならず停止しない電流値である、
    請求項1に記載の電源システム。
  4. 複数の電源を含む冗長化された電源システムが実行する制御方法であって、
    前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させることであり、前記負荷に流れる電流が、前記第1閾値を超えており、かつ前記第2閾値以下である場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させること
    を含み、
    前記第1閾値は前記第2閾値よりも小さな値である、
    制御方法。
  5. 複数の電源を含む冗長化された電源システムのコンピュータに、
    前記複数の電源のうちの少なくとも1つが停止した場合に、前記複数の電源のうち動作中の電源に流れる過電流検出値の閾値を第1閾値から第2閾値へ、前記動作中の電源に変更させ、かつ前記複数の電源の負荷に流れる電流を前記負荷に抑制させ、停止した電源が復旧した場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させることであり、前記負荷に流れる電流が、前記第1閾値を超えており、かつ前記第2閾値以下である場合に、前記過電流検出値の閾値を前記第2閾値から前記第1閾値へ前記動作中の電源に変更させ、かつ前記負荷による電流の抑制を前記負荷に停止させること
    を実行させ
    前記第1閾値は前記第2閾値よりも小さな値である、
    プログラム。
JP2023042950A 2023-03-17 2023-03-17 電源システム、制御方法、およびプログラム Active JP7640113B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023042950A JP7640113B2 (ja) 2023-03-17 2023-03-17 電源システム、制御方法、およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023042950A JP7640113B2 (ja) 2023-03-17 2023-03-17 電源システム、制御方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2024132242A JP2024132242A (ja) 2024-09-30
JP7640113B2 true JP7640113B2 (ja) 2025-03-05

Family

ID=92901719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023042950A Active JP7640113B2 (ja) 2023-03-17 2023-03-17 電源システム、制御方法、およびプログラム

Country Status (1)

Country Link
JP (1) JP7640113B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167089A1 (en) 2007-12-28 2009-07-02 International Business Machines Corporation Apparatus, system, and method for a high efficiency redundant power system
US20110029788A1 (en) 2009-07-31 2011-02-03 Domingo Reynaldo P Power Limiting In Redundant Power Supply Systems
JP2013172603A (ja) 2012-02-22 2013-09-02 Ntt Facilities Inc 半導体遮断器、及び直流給電システム
JP2014029578A (ja) 2012-07-31 2014-02-13 Fujitsu Ltd 電源装置、処理装置、情報処理システム、及び電源制御方法
US20180248381A1 (en) 2017-02-28 2018-08-30 Raytheon Company Autonomous system and method for redundancy management of multiple power supplies

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05260654A (ja) * 1992-03-12 1993-10-08 Oki Electric Ind Co Ltd 二重化電源装置
JP3169859B2 (ja) * 1997-06-27 2001-05-28 甲府日本電気株式会社 並列運転電源制御方式
JPH11338555A (ja) * 1998-05-21 1999-12-10 Nec Kofu Ltd 電源制御方式

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167089A1 (en) 2007-12-28 2009-07-02 International Business Machines Corporation Apparatus, system, and method for a high efficiency redundant power system
US20110029788A1 (en) 2009-07-31 2011-02-03 Domingo Reynaldo P Power Limiting In Redundant Power Supply Systems
JP2013172603A (ja) 2012-02-22 2013-09-02 Ntt Facilities Inc 半導体遮断器、及び直流給電システム
JP2014029578A (ja) 2012-07-31 2014-02-13 Fujitsu Ltd 電源装置、処理装置、情報処理システム、及び電源制御方法
US20180248381A1 (en) 2017-02-28 2018-08-30 Raytheon Company Autonomous system and method for redundancy management of multiple power supplies

Also Published As

Publication number Publication date
JP2024132242A (ja) 2024-09-30

Similar Documents

Publication Publication Date Title
JP4450609B2 (ja) 記憶装置
US7350088B2 (en) Power management system for UPS attached to external devices
JP6428338B2 (ja) 電源制御装置、および電源制御プログラム
JP6029737B2 (ja) 制御装置
JP2012208896A (ja) ディスクアレイ装置、接続経路制御方法、及び接続経路制御プログラム
JP2016146198A (ja) 電源システム、制御方法及び制御プログラム
JPWO2018122911A1 (ja) 電力変換装置および電力変換装置システム
JP7640113B2 (ja) 電源システム、制御方法、およびプログラム
US8707097B2 (en) Information processing apparatus, control apparatus, and method
JP5333482B2 (ja) 消費電力制御装置、消費電力制御方法、及び消費電力制御プログラム
JP2009003537A (ja) 計算機
JP2011022957A (ja) 電圧監視システムおよび電圧監視方法
JP2019175003A (ja) サーバ、サーバによる制御方法及びプログラム
JP4547440B2 (ja) 仮想テープシステム
JP2009003789A (ja) ディスク装置の停電処理方法およびディスク装置
JP2006277690A (ja) クラスタシステム、クラスタ切り替え方法、クラスタ切り替え制御プログラム
JPH1118295A (ja) 並列運転電源制御方式
US20250208784A1 (en) Storage system
JP6996942B2 (ja) 無停電電源システム
JP5146888B2 (ja) サーバ装置及びその制御方法
JP4768574B2 (ja) 電源制御システム及び方法、電子装置、プログラム
JP3691316B2 (ja) 異常検出時の動作モードを決定する装置および方法
CN115885445A (zh) 辅助电源适配器
JP2025132708A (ja) 電源システム、処理方法、およびプログラム
JP2007086941A (ja) 情報処理装置の構成制御システム及びその方法並びにそれを用いた情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250213

R150 Certificate of patent or registration of utility model

Ref document number: 7640113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150