JP7635677B2 - 電気光学装置および電子機器 - Google Patents

Description

本発明は、温度検出素子が設けられた電気光学装置、および電子機器に関するものである。

液晶装置等の電気光学装置において、表示領域の外側に温度検出素子を設け、温度検出素子での検出結果に基づいて、電気光学装置の駆動条件を補正する等の技術が提案されている。この場合、温度検出素子の近傍に交流信号が供給される信号配線が設けられていると、信号配線の電位変化の影響が温度検出素子に及び、温度検出精度が低下することがある。そこで、温度検出素子と信号配線との間に定電位が印加される定電位配線をシールド層として設けることが提案されている。

特開２０１０－７３８１０号公報

しかしながら、シールド層として定電位配線を用いた場合でも、電気光学装置を駆動した際、シールド層として用いた定電位配線に印加した定電位にノイズが発生することがある。その結果、ノイズの影響が定電位配線と温度検出素子との間の寄生容量を介して温度検出素子に及ぶと、温度検出素子の温度検出精度が低下する。それ故、温度検出素子に配線が平面視で重なっている場合、温度検出素子と配線との間の寄生容量の影響が温度検出素子に及びやすいという課題がある。

上記課題を解決するため、本発明に係る電気光学装置の一態様は、表示領域の外側に開口部が設けられた配線と、表示領域の外側で平面視において前記開口部の内側に設けられた温度検出素子と、を備えることを特徴とする。

本発明に係る電気光学装置の別の態様は、表示領域の外側に設けられた温度検出素子と、前記温度検出素子に平面視で重なる部分を有する配線と、を備え、前記温度検出素子は、第１のダイオードと、第２のダイオードと、前記第１のダイオードと前記第２ダイオードとを直列に電気的に接続する電極と、を有し、前記第１ダイオードと前記第２ダイオードとは第１方向に沿って配置され、前記電極は、前記第１方向と交差する第２方向に沿う方向の幅が、前記第１ダイオードを構成する半導体層および前記第２ダイオードを構成する半導体層の前記第２方向に沿う方向の幅よりも狭い部位を有することを特徴とする。

本発明に係る電気光学装置のさらに別の態様は、表示領域の外側に設けられた温度検出素子と、前記温度検出素子に平面視で重なる部分を有する配線と、前記表示領域の外側にＮチャネル型トランジスターおよびＰチャネル型トランジスターを有する相補型トランジスターと、を備え、前記温度検出素子は、第１のダイオードと、第２のダイオードと、前記第１のダイオードと前記第２ダイオードとを直列に電気的に接続する電極と、を有し、前記第１ダイオードを構成する半導体層と前記第２ダイオードを構成する半導体層との間隔は、前記Ｎチャネル型トランジスターを構成する半導体層と前記Ｐチャネル型トランジスターを構成する半導体層との間隔以下であることを特徴とする。

本発明に係る電気光学装置のさらに別の態様は、表示領域に設けられた複数のデータ線と、前記複数のデータ線の各々と平面視で重なる部分を有する共通電位配線と、前記表示領域の外側で前記配線と平面視で重なる温度検出素子と、前記複数のデータ線の各々と電気的に接続された選択回路と、プリチャージ期間において、水平走査期間ごとに前記選択回路を制御する制御回路と、を備え、複数の水平走査期間には、前記複数のデータ線の一部にプリチャージ信号を供給する第１水平走査期間と、前記複数のデータ線のうち、前記一部と異なる他の一部のデータ線に前記プリチャージ信号を供給する第２水平走査期間と、が含まれていることを特徴とする。

本発明に係る電気光学装置のさらに別の態様は、表示領域に設けられた複数のデータ線と、前記複数のデータ線の各々と平面視で重なる部分を有する共通電位配線と、前記表示領域の外側で前記配線と平面視で重なる温度検出素子と、前記複数のデータ線の各々と電気的に接続された選択回路と、プリチャージ期間において、水平走査期間ごとに前記選択回路を制御する制御回路と、を備え、複数の水平走査期間には、前記複数のデータ線の全てにプリチャージ信号を供給する第１水平走査期間と、前記複数のデータ線の全てにプリチャージ信号を供給しない第２水平走査期間と、が含まれていることを特徴とする。

本発明に係る電気光学装置は電子機器に用いられる。

本発明の実施形態１に係る電気光学装置の構成例を示す平面図。 図１に示す電気光学装置の断面を模式的に示す説明図。 図２に示す第１基板の電気的構成を示す回路ブロック図。 図３に示すデータ線駆動回路等の説明図。 図１に示す電気光学装置において画像表示を行う際のタイミングチャート。 図３に示す温度検出回路の説明図。 図６に示す温度検出素子等の断面を模式的に示す説明図。 本発明の実施形態１に対する比較例の説明図。 プリチャージと温度検出回路の出力電圧との関係を示す図。 図３に示す温度検出素子に寄生する容量が温度検出回路の出力電圧に与える影響を示すグラフ。 本発明の実施形態２に係る電気光学装置の説明図。 図１１に示す温度検出素子等の断面を模式的に示す説明図。 本発明の実施形態２の変形例に係る電気光学装置の説明図。 本発明の実施形態３に係る電気光学装置の説明図。 図１４に示す温度検出素子の断面図。 本発明の実施形態３の変形例１に係る電気光学装置の説明図。 本発明の実施形態３の変形例２に係る電気光学装置の説明図。 本発明の実施形態４に係る電気光学装置の奇数フレームにおけるプリチャージの説明図。 本発明の実施形態４に係る電気光学装置の偶数フレームにおけるプリチャージの説明図。 本発明の実施形態５に係る電気光学装置のプリチャージの説明図。 本発明を適用した投射型表示装置の構成例を示すブロック図。 図２１に示す光路シフト素子の説明図。

図面を参照して、本発明の実施形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、第１基板に形成される層の配置を説明する際、上層側ある
いは表面側とは第１基板の基板本体が位置する側とは反対側（対向基板および液晶層が位置する側）を意味し、下層側とは第１基板の基板本体が位置する側を意味する。第２基板に形成される層の配置を説明する際、上層側あるいは表面側とは対向基板の基板本体が位置する側とは反対側（第１基板および液晶層が位置する側）を意味し、下層側とは第２基板の基板本体が位置する側を意味する。また、本発明において、「平面視」とは第１基板１０または第２基板２０に対する法線方向からみた様子を意味する。

１．実施形態１
１－１．電気光学装置１００の具体的構成
図１は、本発明の実施形態１に係る電気光学装置１００の構成例を示す平面図である。図２は、図１に示す電気光学装置１００の断面を模式的に示す説明図である。図１および図２に示す電気光学装置１００は液晶装置であり、液晶パネルからなる電気光学パネル１００ｐを有している。電気光学装置１００では、第１基板１０と第２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は第２基板２０の外縁に沿うように枠状に設けられている。シール材１０７は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材１０７ａが配合されている。電気光学装置１００において、第１基板１０と第２基板２０との間のうち、シール材１０７によって囲まれた領域内には、液晶層からなる電気光学層５０が設けられている。シール材１０７には、液晶注入口として利用される途切れ部分１０７ｃが形成されており、かかる途切れ部分１０７ｃは、液晶材料の注入後、封止材１０８によって塞がれている。なお、液晶材料を滴下法で封入する場合は、途切れ部分１０７ｃは形成されない。第１基板１０および第２基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、表示領域１０ａの外側は四角枠状の外周領域１０ｃになっている。

表示領域１０ａにおいて、Ｘ方向に延在する２辺を第１辺１０ａ１および第２辺１０ａ２とし、Ｙ方向に延在する２辺を第３辺１０ａ３および第４辺１０ａ４としたとき、第１基板１０の外周領域１０ｃには、第１基板１０の端部と表示領域１０ａの第１辺１０ａ１との間にデータ線駆動回路１０１が設けられ、第１基板１０の端部と表示領域１０ａの第２辺１０ａ２との間に検査回路１０５が設けられる。また、第１基板１０の端部と表示領域１０ａの第３辺１０ａ３との間、および第１基板１０の端部と表示領域１０ａの第４辺１０ａ４との間には走査線駆動回路１０４が設けられる。第１基板１０の端部のうち、データ線駆動回路１０１の側の端部には、配線基板７０が電気的に接続される実装用の端子１０２が配列されている。配線基板７０には、図５を参照して後述する画像信号ＶＩＤ１、ＶＩＤ２、…ＶＩＤ２ｎ、および選択信号ＳＥＬ１、ＳＥＬ２、…ＳＥＬ８等を出力する制御回路７６を含む駆動用ＩＣ７５が実装されている。配線基板７０は、コネクタ６１を介して上位回路６０に電気的に接続される。上位回路６０には画像制御回路６５が設けられている。また、上位回路６０には、後述する温度検出回路１を駆動する温度検出用駆動回路６６が設けられている。上位回路６０は、後述する電子機器において、電気光学装置１００に対する上位装置に設けられる。

第１基板１０は、石英基板やガラス基板等の透光性の基板本体１０ｗを有しており、第１基板１０の一方面１０ｓの側において、表示領域１０ａには、複数の画素トランジスター、および複数の画素トランジスターの各々に電気的に接続する画素電極９ａがマトリクス状に形成される。画素電極９ａの上層側には第１配向膜１６が形成されている。第１基板１０の一方面１０ｓの側において、表示領域１０ａとシール材１０７との間に沿って延在する四角形の枠状領域１０ｂには、表示領域１０ａの各辺に沿って延在する部分に、画素電極９ａと同時形成されたダミー画素電極９ｂが設けられる。

第２基板２０は、石英基板やガラス基板等の透光性の基板本体２０ｗを有しており、第２基板２０の一方面２０ｓの側には共通電極２１が形成されている。共通電極２１は、第２基板２０の一方面２０ｓの側の略全面に形成されている。第２基板２０の一方面２０ｓの側において、枠状領域１０ｂには、共通電極２１の下層側に遮光性の見切り２９が形成され、共通電極２１の表面には第２配向膜２６が積層されている。表示領域１０ａは、見切り２９の内縁によって規定される。見切り２９と共通電極２１との間には透光性の平坦化膜２２が形成されている。見切り２９を構成する遮光層は、隣り合う画素電極９ａにより挟まれた画素間領域１０ｆに重なるブラックマトリクス部として形成されることもある。見切り２９はダミー画素電極９ｂと平面的に重なる位置に形成されている。見切り２９は、遮光性の金属膜や黒色の樹脂によって構成されている。

第１配向膜１６および第２配向膜２６は、例えば、ＳｉＯ_Ｘ（ｘ≦２）、ＴｉＯ_２、ＭｇＯ、Ａｌ_２Ｏ_３等の斜方蒸着膜からなる無機配向膜であり、カラムと称せられる柱状体が第１基板１０および第２基板２０に対して斜めに形成された柱状構造体層からなる。従って、第１配向膜１６および第２配向膜２６は、電気光学層５０に用いた負の誘電異方性を備えたネマチック液晶分子を第１基板１０および第２基板２０に対して斜め傾斜配向させ、液晶分子にプレチルトを付している。このようにして、電気光学装置１００は、ノーマリブラックのＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。

第１基板１０においてシール材１０７より外側には、第２基板２０の４つの角部分２４ｔと重なる位置に基板間導通用電極部１４ｔが形成されている。基板間導通用電極部１４ｔは、配線６ｇに導通しており、配線６ｇは、端子１０２のうち、共通電位ＬＣＣＯＭを供給するための端子１０２ｇに導通している。基板間導通用電極部１４ｔと角部分２４ｔとの間には、導電粒子を含んだ基板間導通材１０９が配置されており、第２基板２０の共通電極２１は、基板間導通用電極部１４ｔ、基板間導通材１０９を介して、第１基板１０側に電気的に接続されている。このため、共通電極２１は、第１基板１０の側から共通電位ＬＣＣＯＭが印加される。

複数の端子１０２は、端子１０２ｄ、１０２ｈ、１０２ｆ、１０２ｔ、１０２ｓ、１０２ｇ、１０２ｃ、１０２ａを含む。端子１０２ｄは、走査線駆動回路１０４にスタートパルスＳＰを供給するための端子である。端子１０２ｈは、走査線駆動回路１０４にクロック信号ＣＬＹを供給するための端子である。端子１０２ｆは、走査線駆動回路１０４に出力制御信号ＥＮＢＹを供給するための端子である。端子１０２ｔは、走査線駆動回路１０４に高レベルの定電位ＶＤＤＹを供給するための端子である。端子１０２ｓは、走査線駆動回路１０４に低レベルの定電位ＶＳＳＹを供給するための端子である。端子１０２ｇは、共通電位ＬＣＣＯＭを供給するための端子である。カソード端子１０２ｃおよびアノード端子１０２ａは各々、図３を参照して後述する温度検出回路１のカソード配線Ｌｃおよびアノード配線Ｌａに電気的に接続された端子である。

本実施形態の電気光学装置１００は透過型液晶装置である。従って、画素電極９ａおよび共通電極２１は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜やＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）膜等の透光性導電層により形成されている。かかる透過型液晶装置では、例えば、第２基板２０の側から入射した光源光が第１基板１０から出射される間に変調されて画像を表示する。なお、画素電極９ａにアルミニウム等の反射性金属によって構成すれば、電気光学装置１００を反射型液晶装置とすることができる。

１－２．電気光学装置１００の電気的構成
図３は、図２に示す第１基板１０の電気的構成を示す回路ブロック図である。図３において、第１基板１０は、略中央領域に複数の画素１００ａがマトリクス状に配列された表
示領域１０ａを備えている。第１基板１０において、表示領域１０ａの内側には、走査線駆動回路１０４からＸ方向に延在する複数本の走査線３ａ、およびデータ線駆動回路１０１からＹ方向に延在する複数本のデータ線６ａが設けられており、走査線３ａとデータ線６ａとの交差に対応して画素１００ａが構成される。複数本のデータ線６ａは、表示領域１０ａの第２辺１０ａ２側に配置した検査回路１０５が電気的に接続している。複数の画素１００ａの各々には、Ｎチャネル型トランジスターからなる画素トランジスター３０、および画素トランジスター３０に電気的に接続された画素電極９ａが形成される。画素トランジスター３０のソース領域にはデータ線６ａが電気的に接続され、画素トランジスター３０のゲートには走査線３ａが電気的に接続され、画素トランジスター３０のドレイン領域には、画素電極９ａが電気的に接続されている。データ線駆動回路１０１によってデータ線６ａには画像信号ＶＩＤが供給され、走査線３ａには走査信号Ｇが供給される。

また、データ線駆動回路１０１は、後述するように、各水平走査期間の冒頭に設定されたプリチャージ期間においてデータ線６ａにプリチャージ信号を印加するプリチャージ回路１０６の一部として利用される。図示を省略するが、検査回路１０５はトランジスターアレイである。検査回路１０５のトランジスターは、一方のソース・ドレイン領域がデータ線６ａに電気的に接続され、他方のソース・ドレイン領域が検査線（図示せず）に電気的に接続され、ゲートが検査回路１０５内の制御信号線（図示せず）に電気的に接続されている。

各画素１００ａにおいて、画素電極９ａは、図２を参照して説明した第２基板２０の共通電極２１と電気光学層５０を介して対向し、液晶容量５０ａを構成する。各画素１００ａには、液晶容量５０ａで保持される画像信号ＶＩＤの変動を防ぐために、液晶容量５０ａと並列に保持容量５５が付加されている。本実施形態では、保持容量５５を構成するために、第１基板１０には、複数の画素１００ａに跨って延在する共通電位配線８ａが容量線として形成されており、共通電位配線８ａには共通電位ＬＣＣＯＭが供給されている。共通電位配線８ａは、走査線３ａおよびデータ線６ａの少なくとも一方と平面視で重なるように設けられている。図３には、共通電位配線８ａが走査線３ａおよびデータ線６ａの双方と平面視で重なる態様が例示されている。共通電位配線８ａは、走査線３ａおよびデータ線６ａのうち、データ線６ａと平面視で重なるように構成されることもある。いずれの場合も、共通電位配線８ａは、データ線６ａと重なる部分を有する。第１基板１０において、表示領域１０ａの外側には温度検出回路１が構成されている。図３では、表示領域１０ａの左側に配置された走査線駆動回路１０４によって奇数行の走査線３ａを駆動し、表示領域１０ａの右側に配置された走査線駆動回路１０４によって偶数行の走査線３ａを駆動する構成としたが、同一の走査線３ａを左右両側にそれぞれ配置された走査線駆動回路１０４で駆動する構成であってもよい。

１－３．データ線駆動回路１０１等の構成例
図４は、図３に示すデータ線駆動回路１０１等の説明図である。図５は、図１に示す電気光学装置１００において画像表示を行う際のタイミングチャートである。図４に示すように、第１基板１０において、表示領域１０ａの第１辺１０ａ１側にはデータ線駆動回路１０１が配置される。データ線駆動回路１０１はデマルチプレクサを含み、デマルチプレクサはサンプル・ホールド回路としての選択回路１０１ａを含む。選択回路１０１ａからはデータ線６ａがＹ方向、すなわち表示領域１０ａの第２辺１０ａ２側へ向かって延在している。選択回路１０１ａは、データ線６ａと画像信号配線６ｊとの電気的な接続を制御するトランジスター３０ｅを備える。本実施形態において、デマルチプレクサは、例えば、８個のトランジスター３０ｅを備える。トランジスター３０ｅはＮチャネル型トランジスターである。従って、ＦＨＤ規格であれば１９２０／８＝２４０であるから、２４０個のデマルチプレクサを備える。かかるデータ線駆動回路１０１は、図３に示す駆動用ＩＣ７５から端子１０２および画像信号配線６ｊを経由した画像信号ＶＩＤを各データ線６ａ
に供給する。その際、選択回路１０１ａのトランジスター３０ｅは、駆動用ＩＣ７５の制御回路７６から制御信号線６ｉを介して供給される選択信号ＳＥＬ１、ＳＥＬ２、…ＳＥＬ８に基づいて、画像信号ＶＩＤを各データ線６ａに時分割的に供給する。

より具体的には、電気光学装置１００で画像表示を行う際、図５に示すように、走査線駆動回路１０４は、垂直同期信号Ｖｓｙｎｃによって規定される第Ｎフレーム期間において、走査信号Ｇ１、Ｇ２、Ｇ３・・Ｇｍを水平走査期間Ｈ毎に順次排他的に選択レベルとする。水平走査期間Ｈでは、選択信号ＳＥＬ１、ＳＥＬ２、…ＳＥＬ８が順に排他的に選択レベルとなり、駆動用ＩＣ７５は、選択信号ＳＥＬ１、ＳＥＬ２、…ＳＥＬ８に同期して画像信号ＶＩＤ１、ＶＩＤ２・・・ＶＩＤｎを供給する。

例えば、走査信号Ｇ１が選択レベルとなる水平走査期間Ｈにおいて、選択信号ＳＥＬ１が選択レベルとなったときには、第１行目の走査線３ａと、複数のデマルチプレクサの各々においてＸ方向の第１番目に位置するデータ線６ａとの交差に対応する画素１００ａに対して、画像信号ＶＩＤ１、ＶＩＤ２・・・ＶＩＤｎに対応する電圧が書き込まれる。次に、選択信号ＳＥＬ２が選択レベルとなったとき、第１行目の走査線３ａと、複数のデマルチプレクサの各々において第１方向の第２番目に位置するデータ線６ａとの交差に対応する画素１００ａに対して、画像信号ＶＩＤ１、ＶＩＤ２・・・ＶＩＤｎに対応する電圧が書き込まれる。以下、同様にして、選択信号ＳＥＬ３～ＳＥＬ８が選択レベルとなったとき、対応する画素１００ａに対して画像信号ＶＩＤ１～ＶＩＤｎに対応する電圧の書き込みが行われる。

また、電気光学装置１００の駆動としては、表示品質の改善のためにデータ線６ａに画像信号電圧を書き込む前に予備書き込みが行われる。これを一般的にはプリチャージという。従って、水平走査期間Ｈの冒頭では、選択信号ＳＥＬ１、ＳＥＬ２、…ＳＥＬ８が同時に選択レベルになるプリチャージ期間ｔｐが設けられている。プリチャージ期間ｔｐでは、選択信号ＳＥＬ１、ＳＥＬ２、…ＳＥＬ８が全て選択レベルとなることによって、プリチャージ信号ＰＲＣが全てのデータ線６ａに供給される。従って、制御回路７６は、プリチャージ期間ｔｐにおいて選択回路１０１ａを制御することから、制御回路７６および選択回路１０１ａは、プリチャージ回路を構成している。

かかる動作は、各水平期間Ｈにおいて実施される。また、第Ｎフレームの後の第Ｎ＋１フレームにおいても、同様な動作が実施される。その際、各画素１００ａに対する画像信号極性が入れ替えられることがある。画像信号極性とは、共通電位ＬＣＣＯＭを基準としたときの、画像信号電圧の極性である。例えば、共通電位ＬＣＣＯＭに対して画像信号電圧が正であれば正極性であり、共通電位ＬＣＣＯＭに対して画像信号電圧が負であれば負極性である。例えば、第Ｎフレームにおいて正極性書き込みが行われたのであれば、次の第Ｎ＋１フレームにおいては、負極性書き込みが行われる。一方、第Ｎフレームにおいて負極性書き込みが行われたのであれば、次の第Ｎ＋１フレームにおいては、正極性書き込みが行われることになる。かかる極性反転を行うことにより、電気光学層５０の劣化を防止することができる。

このように、本形態では、プリチャージによって、画像信号電圧の書き込みを補助し、あるいは中間調背景に白ウインドウ表示をした際に、白ウインドウの上部や下部が周辺とは異なった階調に視認されるクロストークを軽減させる。プリチャージ信号ＰＲＣは、例えば、画像信号ＶＩＤの電圧範囲の最低電圧付近に設定されることが多い。例えば、ノーマリブラックモードの電気光学装置１００で、共通電位ＬＣＣＯＭを固定電位の７Ｖに設定し、負極性表示における画像信号電圧を２Ｖ（白）～７Ｖ（黒）、正極性表示における画像信号電圧を７Ｖ（黒）～１２Ｖ（白）とし、プリチャージ信号を２Ｖ～４Ｖ程度とする。実際には、選択回路１０１ａのトランジスター３０ｅと画素トランジスター３０とに
おけるプッシュダウン電圧を考慮して共通電位ＬＣＣＯＭの調整が行われるが、実施例の説明上は無視しても支障はない。

プリチャージは、水平走査期間Ｈの冒頭に実施することが一般的である。従って、データ線６ａの電位は一斉に２Ｖ近辺に遷移し、寄生容量によって共通電位配線８ａの電位に対し、比較的大きなノイズを生起させる。詳細には図５のＬＣＣＯＭに示すように、プリチャージに同期して、共通電位配線８ａには共通電位ＬＣＣＯＭより低電位側へ向かったスパイクノイズが立つ。各画素への画像信号書き込み時にもノイズは生起するが、時分割動作であるため比較的小さいものである。近年は高精細化により表示領域１０ａのデータ線６ａの数は増加し、このスパイクノイズは抑えきれないものになっている。

１－４．温度検出回路１の構成
図６は、図３に示す温度検出回路１の説明図である。図６には、温度検出回路１によって温度を検出する際の回路構成を示してある。

図３に示すように、第１基板１０の表示領域１０ａの外側において、電気光学パネル１００ｐの温度を検出する温度検出回路１が設けられている。温度検出回路１は、温度検出素子１１と、温度検出素子１１をサージ電流から保護するための静電保護回路１２とを備えている。第１基板１０において、温度検出素子１１は表示領域１０ａの近傍に配置され、静電保護回路１２は、温度検出素子１１と第１基板１０において端子１０２が配列された端部との間に設けられている。

図６に示すように、温度検出素子１１は、例えば、直列に電気的に接続された複数のダイオードＤを備えている。図６には、説明を容易化するために３個のダイオードＤ（Ｄ１～Ｄ３）が直列に電気的に接続された形態を例示してあるが、ダイオードＤは、５個あるいは６個、直列に電気的に接続されることもある。かかる温度検出素子１１によれば、温度検出素子１１に定電流を流したとき、順方向電圧の温度に対する感度を約－１０ｍＶ／℃にすることができる。温度検出素子１１のアノード１１ａには、アノード端子１０２ａから延在するアノード配線Ｌａが電気的に接続されている。温度検出素子１１のカソード１１ｃには、カソード端子１０２ｃから延在するカソード配線Ｌｃが電気的に接続されている。カソード配線Ｌｃには、グランド電位ＧＮＤが供給される。

従って、電気光学装置１００を電子機器に搭載した状態で、上位回路６０の温度検出用駆動回路６６から配線基板７０を介してアノード端子１０２ａおよびカソード端子１０２ｃを介して温度検出回路１に１００ｎＡ～数μＡ程度の微小な順方向の駆動電流ＩＦを供給すると、ほとんどの駆動電流ＩＦが温度検出素子１１を流れる。ここで、温度検出素子１１の順方向の電圧は、温度に対して良い線形関係にあるとみなせる。従って、温度検出素子１１に１００ｎＡ～数μＡ程度の定電流からなる駆動電流ＩＦを供給した際のアノード端子１０２ａとカソード端子１０２ｃとの間の出力電圧ＶＦを温度検出用駆動回路６６によって検出すれば、電気光学パネル１００ｐの表示領域１０ａの温度を検出することができる。より具体的には、電気光学装置１００を後述する投射型表示装置のライトバルブ等として使用した際の仕様温度域において、出力電圧ＶＦは、温度に対して良い線形性をもって変化するので、予め校正しておけば、電気光学パネル１００ｐの温度を検出することができる。その際、温度検出素子１１は、表示領域１０ａの近傍に配置されているため、温度検出素子１１は、表示領域１０ａの温度を適正に検出することができる。それ故、温度検出回路１の温度検出に基づいて、画像信号の補正等を行えば、表示領域１０ａの温度に対応した適正な条件で電気光学装置１００を駆動することができるので、品位の高い画像を表示することができる。なお、温度検出用駆動回路６６は、定電流回路６６１と、安定化容量６６２とを備える。安定化容量６６２は、定電流回路６６１とグランド電位ＧＮＤとの間に設けられており、出力電圧ＶＦの測定値を安定させる。安定化容量６６２の
静電容量は、例えば、０．１μＦである。

本形態において、静電保護回路１２は、アノード配線Ｌａとカソード配線Ｌｃとの間に接続されたトランジスターＴｒを備えており、トランジスターＴｒは、温度検出素子１１に並列に電気的に接続されている。トランジスターＴｒの一方のソース・ドレイン領域３１ｉは、カソード端子１０２ｃと温度検出素子１１のカソード１１ｃとの間においてカソード配線Ｌｃと電気的に接続され、トランジスターＴｒの他方のソース・ドレイン領域３１ｊは、アノード端子１０２ａと温度検出素子１１のアノード１１ａとの間においてアノード配線Ｌａと電気的に接続されている。本形態において、トランジスターＴｒは、画素トランジスター３０と同様、Ｎチャネル型トランジスターからなる。

静電保護回路１２は、直列に電気的に接続された第１容量素子Ｃ１と第２容量素子Ｃ２とがアノード配線Ｌａとカソード配線Ｌｃとの間に電気的に接続されている。より具体的には、アノード配線Ｌａに第２容量素子Ｃ２の一方の電極が電気的に接続され、カソード配線Ｌｃに第１容量素子Ｃ１の一方の電極が電気的に接続され、第１容量素子Ｃ１の他方の電極と第２容量素子Ｃ２の他方の電極とが電気的に接続されている。第１容量素子Ｃ１の一方の電極は、カソード端子１０２ｃとトランジスターＴｒの一方のソース・ドレイン領域３１ｉとの間においてカソード配線Ｌｃと電気的に接続され、第２容量素子Ｃ２の一方の電極は、アノード配線Ｌａのうち、アノード端子１０２ａとトランジスターＴｒ他方のソース・ドレイン領域３１ｊとの間においてアノード配線Ｌａと電気的に接続されている。第１容量素子Ｃ１および第２容量素子Ｃ２の静電容量は、例えば、５ｐＦである。

アノード配線Ｌａは、アノード端子１０２ａとアノード配線Ｌａと第２容量素子Ｃ２との接続位置との間に第１抵抗素子Ｒ１を有し、カソード配線Ｌｃは、カソード端子１０２ｃとカソード配線Ｌｃと第１容量素子Ｃ１との接続位置との間に第２抵抗素子Ｒ２を有する。また、第１容量素子Ｃ１と第２容量素子Ｃ２との接続ノードＣｎは、トランジスターＴｒのゲート電極３３ｔに電気的に接続されている。第１抵抗素子Ｒ１および第２抵抗素子Ｒ２は、例えば、１０ｋΩである。

静電保護回路１２は、第１容量素子Ｃ１に並列に電気的に接続された抵抗素子Ｒ３を有する。より具体的には、トランジスターＴｒのゲート電極３３ｔから延在するゲート配線Ｌｇは、第１容量素子Ｃ１と第２容量素子Ｃ２との接続ノードＣｎに電気的に接続し、さらに、抵抗素子Ｒ３を介してカソード配線Ｌｃに電気的に接続されている。抵抗素子Ｒ３は、例えば、５００ｋΩである。トランジスターＴｒは放電経路として機能する。トランジスターＴｒのゲート電極３３ｔは、抵抗素子Ｒ３を介してカソード配線Ｌｃと電気的に接続されているため、静的状態ではゲート電極３３ｔとカソード配線Ｌｃとは同電位である。つまりトランジスターＴｒのゲート・ソース間電圧は０Ｖである。故にトランジスターＴｒはオフとなり、理想的にはソース・ドレイン間に電流は流れない。従って、温度検出素子１１によって温度を検出する際、アノード配線Ｌａに供給した駆動電流ＩＦは、トランジスターＴｒには電流は流れず、温度検出素子１１に流れる。

このように、静電保護回路１２は、温度検出素子１１に並列に電気的に接続されたトランジスターＴｒと、トランジスターＴｒに電気的に接続された第１容量素子Ｃ１と、第１容量素子Ｃ１に並列に電気的に接続された抵抗素子Ｒ３とを有する。また、静電保護回路１２は、第１容量素子Ｃ１と直列に電気的に接続された第２容量素子Ｃ２を備える。それ故、製造工程等において、アノード端子１０２ａから静電気によるサージ電流が侵入した際、静電保護回路１２は、温度検出素子１１を静電気から保護する。

より具体的には、静電保護回路１２において、静的状態ではトランジスターＴｒのゲート・ソース間電圧は０Ｖであり、トランジスターＴｒはオフである。ここで、アノード端
子１０２ａから静電気によるサージ電流が侵入すると、第１抵抗素子Ｒ１によって電圧変動が抑制されながら、第１容量素子Ｃ１と第２容量素子Ｃ２との接続ノードＣｎの電位であるトランジスターＴｒのゲート電極３３ｔの電位が上昇する。このため、トランジスターＴｒがオン状態となるので、サージ電流は、トランジスターＴｒおよびカソード配線Ｌｃを介してカソード端子１０２ｃに流れる。その際、第１抵抗素子Ｒ１は、アノード端子１０２ａから侵入するサージ電流を緩和し、第２抵抗素子Ｒ２は、カソード端子１０２ｃから侵入するサージ電流を緩和する。また、トランジスターＴｒがオンとなる期間は、第１容量素子Ｃ１、第２容量素子Ｃ２、抵抗素子Ｒ３、およびトランジスターＴｒのゲート容量等で決まる。放電後は、抵抗素子Ｒ３によって、トランジスターＴｒのゲート・ソース間電圧は０Ｖに復帰する。よって、温度検出素子１１に流れるサージ電流は、静電保護回路１２によって抑制されるので、温度検出素子１１を保護することができる。

１－５．温度検出素子１１等の構成例
図７は、図６に示す温度検出素子１１等の断面を模式的に示す説明図である。図７に示すように、第１基板１０において、基板本体１０ｗにはシリコン酸化膜等からなる透光性の絶縁層４１が形成され、絶縁層４１の表面側に、半導体層３１ａを備えた画素トランジスター３０が形成されている。基板本体１０ｗと絶縁層４１との間には、半導体層３１ａ等と平面視で重なるように遮光層（図示せず）が形成されることがある。なお、図面での判別を容易にするためにゲート絶縁層３２は画素トランジスター３０のみに描いている。

画素トランジスター３０は、半導体層３１ａと、半導体層３１ａと交差する走査線３ａの一部からなるゲート電極３３ｇとを備えており、半導体層３１ａとゲート電極３３ｇとの間に、シリコン酸化膜等からなる透光性のゲート絶縁層３２を有している。ゲート電極３３ｇは、例えば、タングステンシリサイドと導電性ポリシリコンとの積層膜である。半導体層３１ａは、ポリシリコン膜からなる。画素トランジスター３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有している。より具体的には、画素トランジスター３０において、ソース領域３１ｓは、チャネル領域３１ｇから離隔する高濃度領域３１ｓ１と、チャネル領域３１ｇと高濃度領域３１ｓ１とに挟まれた低濃度領域３１ｓ２とを備え、ドレイン領域３１ｄは、チャネル領域３１ｇから離隔する高濃度領域３１ｄ１と、チャネル領域３１ｇと高濃度領域３１ｄ１とに挟まれた低濃度領域３１ｄ２とを備えている。ゲート絶縁層３２は、例えば、シリコン酸化膜からなる。なお、基板本体１０ｗと絶縁層４１との間に形成した遮光層を走査線３ａとし、ゲート電極３３ｇをゲート絶縁層３２および絶縁層４１を貫通するコンタクトホール（図示せず）を介して遮光層と電気的に接続することもある。

ゲート電極３３ｇの上層側には、シリコン酸化膜等からなる透光性の絶縁層４２、４３、４４が順に積層されており、絶縁層４１、４２、４３の層間に導電層を形成して図３を参照して説明した保持容量５５が構成される。

絶縁層４２と絶縁層４３との層間にはデータ線６ａ、および中継電極６ｂが形成されている。データ線６ａは、ゲート絶縁層３２および絶縁層４２を貫通するコンタクトホール４２ｓを介して画素トランジスター３０のソース領域３１ｓに電気的に接続されている。中継電極６ｂは、ゲート絶縁層３２および絶縁層４２を貫通するコンタクトホール４２ｄを介して画素トランジスター３０のドレイン領域３１ｄに電気的に接続されている。データ線６ａおよび中継電極６ｂは、同一層に同時形成された導電層からなり、例えば、アルミニウムを主体とした低抵抗配線である。

絶縁層４３と絶縁層４４との層間には共通電位配線８ａおよび中継電極８ｄが形成されている。共通電位配線８ａおよび中継電極８ｄは、同一層に同時形成された導電層からなる。中継電極８ｄは、絶縁層４３を貫通するコンタクトホール４３ｄを介して中継電極６
ｂに電気的に接続されている。図示を省略するが、共通電位配線８ａは、保持容量５５の一方の電極に電気的に接続され、保持容量５５の他方の電極は、中継電極６ｂ、８ｄに電気的に接続されている。また、共通電位配線８ａは図１の配線６ｇにも電気的に接続される。

絶縁層４４の上層には画素電極９ａが形成されている。画素電極９ａは、絶縁層４４を貫通するコンタクトホール４４ｄを介して中継電極８ｄに電気的に接続されている。従って、画素電極９ａは、保持容量５５の他方の電極に電気的に接続し、さらに、画素トランジスター３０のドレイン領域３１ｄに電気的に接続している。

なお、図示を省略するが、第１基板１０には、画素トランジスター３０等の製造工程を利用して、走査線駆動回路１０４においてインバーター回路等を構成する駆動回路用のトランジスターや、データ線駆動回路１０１の選択回路１０１ａを構成する駆動回路用のトランジスターも構成されている。

第１基板１０には、画素トランジスター３０や駆動回路用のトランジスター等の製造工程を利用して、温度検出素子１１のダイオードＤが構成されている。より具体的には、第１基板１０において、絶縁層４１の上層には、互いに島状に分離した複数の半導体層３１ｈが設けられており、複数の半導体層３１ｈの各々にはＮ型領域およびＰ型領域が設けられている。本形態において、Ｎ型領域は、高濃度Ｎ型領域Ｎ＋と低濃度Ｎ型領域Ｎ－とを備え、Ｐ型領域は、高濃度Ｐ型領域Ｐ＋と低濃度Ｐ型領域Ｐ－とを備えており、低濃度Ｎ型領域Ｎ－と低濃度Ｐ型領域Ｐ－とがＰＮ接合を構成している。なお、ダイオードＤは、高濃度のＰ型領域Ｐ＋、低濃度のＮ型領域Ｎ－、および高濃度のＮ型領域Ｎ＋によっても構成可能である。いずれの場合も、ダイオードＤであるか否かはその電気特性を測定することで判別できる。

絶縁層４２の上層には電極６ｅ１、６ｅ２が形成されており、複数の電極６ｅ１、６ｅ２は各々、絶縁層４２を貫通するコンタクトホール４２ｐ、４２ｎを介して半導体層３１ｈの高濃度Ｐ型領域Ｐ＋と、隣りの半導体層３１ｈの高濃度Ｎ型領域Ｎ＋とに電気的に接続されている。中継部Ｐ１は、第１ダイオードＤ１のＰＮ接合と第２ダイオードＤ２のＰＮ接合とを電気的に接続する部分であり、第１ダイオードＤ１のＮ型領域、電極６ｅ１および第２ダイオードＤ２のＰ型領域を含み、中継部Ｐ２は、第２ダイオードＤ２のＰＮ接合と第３ダイオードＤ３のＰＮ接合とを電気的に接続する部分であり、第２ダイオードＤ２のＮ型領域、電極６ｅ２および第３ダイオードＤ３のＰ型領域を含む。従って、電極６ｅ１は第１ダイオードＤ１と第２ダイオードＤ２とを電気的に接続する中継部Ｐ１に含まれ、電極６ｅ２は第２ダイオードＤ２と第３ダイオードＤ３とを電気的に接続する中継部Ｐ２に含まれている。ここで、電極６ｅ１は、第１ダイオードＤ１の半導体層３１ｈ、および第２ダイオードＤ２の半導体層３１ｈを電気的に接続する部分に相当し、電極６ｅ２は、第２ダイオードＤ２の半導体層３１ｈ、および第３ダイオードＤ３の半導体層３１ｈを電気的に接続する部分に相当する。

また、一方の端部に配置された半導体層３１ｈの高濃度Ｐ型領域Ｐ＋には、コンタクトホール４２ｐを介してアノード配線Ｌａが電気的に接続され、他方の端部に配置された半導体層３１ｈの高濃度Ｎ型領域Ｎ＋には、コンタクトホール４２ｎを介してカソード配線Ｌｃが電気的に接続されている。

半導体層３１ｈは、半導体層３１ａと同一層に同時形成されるため、厚さ等は半導体層３１ａと等しい。Ｎ型領域およびＰ型領域は、図３に示す走査線駆動回路１０４等を構成する駆動用トランジスター、および画素トランジスター３０の製造工程を利用して形成される。電極６ｅ１、６ｅ２は、例えば、データ線６ａと同一層に同時形成される。

なお、図示を省略するが、静電保護回路１２のトランジスターＴｒ、第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、および抵抗素子Ｒ３は、図７に示す各導電層等を用いて形成される。例えば、第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、および抵抗素子Ｒ３は、導電性ポリシリコン膜等によって構成される。例えば、ゲート電極３３ｇや半導体層３１ａと同一層に設けられる。第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、および抵抗素子Ｒ３は、これに限らず、タングステンシリサイドやアルミニウム等の金属材料によって構成してもよい。トランジスターＴｒは、画素トランジスター３０と同一層に同時形成される。第１容量素子Ｃ１および第２容量素子Ｃ２は保持容量５５と同一層に同時形成される。

図４および図７に示すように、共通電位配線８ａは、端子１０２ｇから温度検出素子１１の形成領域を通って表示領域１０ａ、および走査線駆動回路１０４に向けて延在する配線である。ここで、共通電位配線８ａは、表示領域１０ａの外側に開口部８ａ０が設けられており、平面視において、温度検出素子１１は、開口部８ａ０の内側に形成されている。本形態において、平面視で開口部８ａ０の内側には、温度検出素子１１と平面視で重なる遮光層８ｅが形成されている。遮光層８ｅは、共通電位配線８ａと同一層に同時形成された遮光性の導電層である。また、遮光層８ｅは、共通電位配線８ａと同一層に同時形成された膜であるが、共通電位配線８ａと離隔して設けられている。

第２基板２０の見切り２９は、温度検出素子１１と平面視で重なる領域に形成されており、見切り２９は、さらに、データ線駆動回路１０１および走査線駆動回路１０４と平面視で重なる領域に形成されている。

このように構成した第１基板１０において、絶縁層４２と絶縁層４３との間に形成されたデータ線６ａや電極６ｅ１、６ｅ２等は、第１導電層に相当し、絶縁層４３と絶縁層４４との間に形成された共通電位配線８ａや遮光層８ｅ等は、第２導電層に相当し、絶縁層４４の上層に形成された画素電極９ａやダミー画素電極９ｂは、第３導電層に相当する。

１－６．実施形態１の作用効果
図８は、本発明の実施形態１に対する比較例の説明図である。図９は、プリチャージと温度検出回路１の出力電圧ＶＦとの関係の一例を示す図である。図１０は、図６に示す温度検出素子１１に寄生する容量Ｃｂが出力電圧ＶＦに与える影響を示すグラフである。詳細には、図１０は、温度検出素子１１と共通電位配線８ａとの間の寄生容量Ｃｂの静電容量と温度検出回路１の出力電圧ＶＦとの関係を示してある。図１０において、寄生容量Ｃｂは、温度検出素子１１のダイオードＤの電極６ｅ１を含む中継部Ｐ１と共通電位配線８ａとの間に寄生する容量、および電極６ｅ２を含む中継部Ｐ２と共通電位配線８ａとの間に寄生する容量である。なお、電極６ｅ１と電気的に接続されているダイオードＤの一方の極は、電極６ｅ１と同一のノードである。同様にして、電極６ｅ２と電気的に接続されているダイオードＤの一方の極は、電極６ｅ２と同一のノードである。

図８に示す比較例では、共通電位配線８ａに開口部８ａ０が形成されておらず、温度検出素子１１は、共通電位配線８ａと平面視で重なっている。従って、比較例では、ダイオードＤの中継部Ｐ１、Ｐ２と共通電位配線８ａとの間に大きな静電容量を有する寄生容量Ｃｂ（図６参照）が存在する。この寄生容量Ｃｂでは、半導体層３１ｈよりも上層に配置された電極６ｅ１、６ｅ２の影響が大きい。

これに対して、図７に示すように、本発明の実施形態１に係る電気光学装置１００において、共通電位配線８ａには、温度検出素子１１と平面視で重なる位置に開口部８ａ０が形成されている。このため、温度検出素子１１は、平面視において共通電位配線８ａと重なっていない。従って、本発明の実施形態１に係る電気光学装置１００では、ダイオード
Ｄの電極６ｅ１、６ｅ２と共通電位配線８ａとの間に大きな静電容量を有する寄生容量が存在しないので、中継部Ｐ１、Ｐ２と共通電位配線８ａとの間に大きな静電容量を有する寄生容量Ｃｂが存在しない。それ故、以下に説明するように、プリチャージによって、共通電位配線８ａの電位にスパイクノイズが発生した際、比較例では、共通電位配線８ａの電位変化が寄生容量Ｃｂを介して温度検出素子１１の出力電圧ＶＦに影響を及ぼすのに対し、実施形態１では、上記の影響が発生しにくい。

例えば、６個のダイオードＤからなる温度検出素子１１を含む温度検出回路１の駆動電流を１００ｎＡとしたとき、以下の問題が発生した。図９に示すように、時刻ｔ０～ｔ１において電気光学装置１００のプリチャージを停止していると、温度検出回路１の出力電圧ＶＦは６個のダイオードＤにおいて期待される順方向電圧と略一致した。次に、時刻ｔ１～ｔ２においてプリチャージを実施すると、温度検出回路１の出力電圧ＶＦはΔＶＦ１低下して飽和した。時刻ｔ２以降プリチャージを停止すると、温度検出回路１の出力電圧ＶＦは、時刻ｔ０～ｔ１における出力電圧ＶＦに復帰した。また、このΔＶＦ１は、第１基板１０の温度検出素子１１より上層に配置され、共通電位ＬＣＣＯＭが印加された導電層を電気的にフローティングにすると軽減した。

そこで、寄生容量Ｃａ（図６参照）と寄生容量Ｃｂ（図６参照）を想定し、ダイオードＤは測定データをもとにモデル化し、回路シミュレータを用いて、共通電位配線８ａの電位変化が寄生容量Ｃａ、Ｃｂを介して温度検出回路１の出力電圧ＶＦに及ぼす影響を計算した。なお、計算時間短縮のため、図６に示した安定化容量６６２は１００ｐＦとした。出力電圧ＶＦの応答時間は実際の電気光学装置１００とは異なるが、出力電圧ＶＦの挙動を検証するには充分である。なお出力電圧ＶＦは、プリチャージ開始後低下し飽和するが、プリチャージに同期した微小な電圧揺らぎが残る。そこで、１水平期間よりも充分に長い０．０１ｓｅｃ間の平均電圧を出力電圧ＶＦとした。なお、計算は室温を想定した。

共通電位配線８ａの電位は、基本的には共通電位ＬＣＣＯＭとしての固定電位、例えば７Ｖであるが、プリチャージに伴って周期的に以下のノイズが重畳されるものとした。ここで１水平走査期間の３μｓｅｃは、例えば、ＷＵＸＧＡ規格の電気光学パネルを２４０フレーム毎秒で駆動する場合の１水平期間に近しいものである。ノイズの電圧の極性が－なのは、共通電位配線８ａには共通電位ＬＣＣＯＭより低電位側へ向かったスパイクノイズが発生するためである。
１水平走査期間＝３μｓｅｃ
ノイズの電圧＝－１．５Ｖ
ノイズの電圧の下降時間＝１００ｎｓｅｃ
ノイズの電圧の上昇時間＝３００ｎｓｅｃ

計算の結果、寄生容量Ｃａ（図６参照）として０．５ｐＦを想定したが、温度検出素子１１の出力電圧ＶＦに及ぼす影響は小さかった。

一方で、寄生容量Ｃｂの静電容量と出力電圧ＶＦとの関係として図１０に示す計算結果を得た。図１０には、駆動電流ＩＦを１００ｎＡ、２００ｎＡ、４００ｎＡ、８００ｎＡとした場合における、温度検出回路１の出力電圧ＶＦの計算結果を各々、実線Ｌ１００、Ｌ２００、Ｌ４００、Ｌ８００で示してある。

例えば、ダイオードＤの中継部Ｐ１、Ｐ２、…と共通電位配線８ａとの間に、０．０３ｐＦの寄生容量Ｃｂが存在すると、温度検出素子１１の出力電圧ＶＦの変動ΔＶＦ１が１００ｍＶを超えてしまう可能性がある計算結果を得た。出力電圧ＶＦが１００ｍＶ変動すると、約－１０ｍＶ／℃の感度を持つ温度検出素子１１とした場合、測温誤差は１０℃にも達してしまうから、電気光学装置１００の温度制御は困難である。

また、図１０から、上記問題を解決するには寄生容量Ｃｂを小さくするか、駆動電流ＩＦを大きくすることが効果的であるといえる。従って、本実施形態のように、直列に電気的に接続されたダイオードＤの中継部Ｐ１、Ｐ２、…と共通電位配線８ａとの間の寄生容量Ｃｂを小さくすれば、例えば、図９のΔＶＦ２のように出力電圧ＶＦの変動を抑制できる。つまり、プリチャージによって共通電位配線８ａの電位が変化しても、温度検出回路１の出力電圧ＶＦの変動が小さいので、温度検出素子１１による温度検出精度を改善できる。

なお、駆動電流ＩＦを大きくすると、共通電位配線８ａの電位変化が温度検出回路１の出力電圧ＶＦに影響を及ぼしにくくなるが、駆動電流ＩＦを大きくすると、直列抵抗の影響を受けて、動作点における駆動電流の変動ΔＩＦに対する温度検出素子１１の順方向電圧の変動ΔＶＦが大きくなるから検出温度の信頼性が低下する。従って、温度検出回路１としては使い難いものになるからダイオードＤの駆動電流を単純に大きくすることは好ましくない。

また、駆動電流ＩＦを大きくすると、動作点である出力電圧ＶＦが上昇し、定電流回路のコンプライアンス電圧（動作点電圧上限）を守れなくなる場合がある。例えば、トランジスター、オペアンプ及びシャントレギュレータ等を用いた吐き出し型の定電流回路では、５Ｖ電源を使用した場合の定電流動作できる動作点電圧上限は３．７Ｖ程度である。図１０から、例えば、駆動電流ＩＦを４００ｎＡとすると、室温での動作点電圧は約３．８Ｖであるから、５Ｖ電源で駆動する定電流回路を使用することができない。その場合、動作点電圧すなわち出力電圧ＶＦを下げるためにダイオードの直列数を減じることになり、温度検出回路１の温度に対する感度が低下する問題が発生する。また、直列ダイオード数を維持するのであれば、外部回路の駆動電圧源を新たに設ける必要があるため、コスト増となる問題がある。かかる観点からすれば、実施形態１では、寄生容量Ｃｂを減じる構成であるから、駆動電流ＩＦを大きくしなくても、共通電位配線８ａの電位変化が温度検出回路１の出力電圧ＶＦに影響を及ぼしにくくなる。従って、感度のよい温度検出素子１１を用いた温度検出回路１を低コストで構成できる温度検出用駆動回路６６で駆動できる。

また、本実施形態では、開口部８ａ０に島状の遮光層８ｅを設けたため、開口部８ａ０を設けた場合でも、入射光が迷光となってダイオードＤのパターンが投影されることを抑制する。また、島状の遮光層８ｅを設けることにより、電気光学層５０の温度を温度検出素子１１へ伝達しやすくなる。

２．実施形態２
図１１は、本発明の実施形態２に係る電気光学装置１００の説明図である。図１１には、本発明の実施形態２に係る電気光学装置１００の温度検出素子１１の近傍の平面構成を示してある。図１２は、図１１に示す温度検出素子１１等の断面を模式的に示す説明図である。なお、本形態の基本的な構成は実施形態１と同様であるため、共通する部分は、同一の符号を付してそれらの説明を省略する。

図１１および図１２に示すように、本実施形態において、第１基板１０の表示領域１０ａの周囲部には、絶縁層４４の表面にダミー画素電極９ｂを構成する導電層９ｂ０が配置されている。導電層９ｂ０は、例えば、画素電極９ａと同様の矩形パターンが複数個配置され、矩形を構成する４辺の中央部で互いに連結された形状をなす。また、導電層９ｂ０は温度検出素子１１と平面視で重なっている。導電層９ｂ０は、絶縁層４４を貫通するコンタクトホール４４ｅを介して共通電位配線８ａと電気的に接続されている。従って、導電層９ｂ０には、共通電位ＬＣＣＯＭが印加されている。このような構成によれば、表示領域１０ａの周囲において、電気光学層５０に印加される電圧を０Ｖに保持することがで
きるので、電気光学層５０の劣化を抑制している。

ここで、共通電位配線８ａは、実施形態１と同様、温度検出素子１１と平面視で重なる領域に開口部８ａ０が設けられている。また、開口部８ａ０の内側には、温度検出素子１１と平面視で重なる遮光層８ｅが設けられており、遮光層８ｅは電気的にフローティングである。また、導電層９ｂ０は共通電位配線８ａと電気的に接続されて温度検出素子１１と平面視で重なっている。従って、導電層９ｂ０と温度検出素子１１の中継部Ｐ１及びＰ２とには寄生容量が存在する。しかしながら、図８の比較例を参照すれば明らかなように、温度検出素子１１の中継部Ｐ１及びＰ２と、共通電位ＬＣＣＯＭが印加されている導電層９ｂ０間の距離は、絶縁層４４の厚さによって大きくなっている。その結果、温度検出素子１１の中継部Ｐ１、Ｐ２と導電層９ｂ０との間に形成される寄生容量を小さくできる。それ故、プリチャージを実施した際、共通電位配線８ａにスパイクノイズが発生した場合でも、温度検出回路１の出力電圧ＶＦの変動を抑制することができる。よって、電気光学装置１００における温度検出精度が高いので、電気光学装置１００では適正に温度制御を実施することができる。

２－１．実施形態２の変形例
図１３は、本発明の実施形態２の変形例に係る電気光学装置１００の説明図である。図１３には、本発明の実施形態２の変形例に係る電気光学装置１００の温度検出素子１１等の断面を模式的に示してある。なお、本形態の基本的な構成は実施形態１、２と同様であるため、共通する部分は、同一の符号を付してそれらの説明を省略する。

図１３に示すように、本実施形態において、第１基板１０の表示領域１０ａの周囲部には、実施形態２と同様、絶縁層４４の表面にダミー画素電極９ｂを構成する導電層９ｂ０が配置されている。導電層９ｂ０は、例えば、画素電極９ａと同様の矩形パターンが複数個配置され、矩形を構成する４辺の中央部で互いに連結された形状をなす。

ここで、電気光学層５０と共通電位配線８ａとの間において、共通電位配線８ａと導電層９ｂ０との層間に絶縁層４４、４５が設けられ、絶縁層４４と絶縁層４５との層間に中継電極７ａが設けられている。従って、画素電極９ａは、絶縁層４５を貫通するコンタクトホール４５ｄを介して中継電極７ａに電気的に接続し、中継電極７ａは、絶縁層４４を貫通するコンタクトホール４４ｄを介して中継電極８ｄに電気的に接続している。

また、絶縁層４４と絶縁層４５との層間には、配線７ｅを構成する導電層７ｅ０が設けられている。従って、導電層９ｂ０は、絶縁層４５を貫通するコンタクトホール４５ｅを介して導電層７ｅ０に電気的に接続し、導電層７ｅ０は、絶縁層４４を貫通するコンタクトホール４４ｅを介して共通電位配線８ａに電気的に接続している。従って、ダミー画素電極９ｂおよび配線７ｅには共通電位ＬＣＣＯＭが供給される。このような構成によれば、表示領域１０ａの周囲において、電気光学層５０に印加される電圧を０Ｖに保持することができるので、電気光学層５０の劣化を抑制することができる。また、配線７ｅによって、表示領域１０ａにおける容量線に電気的に接続される共通電位配線８ａと端子１０２ｇとを低抵抗で電気的に接続できるから、その電位を安定化させる効果も奏す。

ここで、共通電位配線８ａは、実施形態１と同様、温度検出素子１１と平面視で重なる領域に開口部８ａ０が設けられている。また、開口部８ａ０の内側には、温度検出素子１１と平面視で重なる遮光層８ｅが設けられており、遮光層８ｅは電気的にフローティング状態にある。また導電層７ｅ０は共通電位配線８ａと電気的に接続されて温度検出素子１１と平面視で重なっている。従って、導電層７ｅ０と温度検出素子１１の中継部Ｐ１および中継部Ｐ２とには寄生容量が存在する。しかしながら、図８の比較例を参照すれば明らかなように、温度検出素子１１の中継部Ｐ１および中継部Ｐ２と、共通電位ＬＣＣＯＭが
印加されている導電層７ｅ０間の距離は、絶縁層４４の厚さによって大きくなっている。その結果、温度検出素子１１のダイオードＤの中継部Ｐ１、Ｐ２と導電層７ｅ０との間に形成される寄生容量を小さくできる。それ故、プリチャージを実施した際、共通電位配線８ａにスパイクノイズが発生した場合でも、温度検出回路１の出力電圧ＶＦの変動を抑制することができる。よって、電気光学装置１００における温度検出精度が高いので、電気光学装置１００では適正に温度制御を実施することができる等、実施形態２と同様な効果を奏する。

３．実施形態３
図１４は、本発明の実施形態３に係る電気光学装置１００の説明図である。図１４には、本発明の実施形態３に係る電気光学装置１００の温度検出素子１１の近傍の平面構成を示してある。図１５は、図１４に示す温度検出素子１１の断面図である。なお、本形態の基本的な構成は実施形態１、２と同様であるため、共通する部分は、同一の符号を付してそれらの説明を省略する。なお、図１４および図１５では、構成が分かりやすいように、温度検出素子１１において、直列に電気的に接続するダイオードＤの数は３としている。

図１４および図１５に示すように、温度検出素子１１において、ダイオードＤが配列している方向を第１方向Ｅとし、第１方向Ｅと直交する方向を第２方向Ｆとしたとき、ダイオードＤを構成する半導体層３１ｈは第１方向Ｅに配列され、隣り合うダイオードＤは、中継部Ｐ１の電極６ｅ１、および中継部Ｐ２の電極６ｅ２によって電気的に接続されている。本形態において、第１方向ＥはＹ方向であり、第２方向ＦはＸ方向である。なお、電極６ｅ１と電気的に接続されているダイオードＤの一方の電極は、電極６ｅ１と同一のノードである。同様にして、電極６ｅ２と電気的に接続されているダイオードＤの他方の電極は、電極６ｅ２と同一のノードである。

ここで、半導体層３１ｈの第２方向Ｆにおける寸法であるパターン幅をＷ１とし、中継部Ｐ１の電極６ｅ１、中継部Ｐ２の電極６ｅ２について、第２方向Ｆに沿う方向の電極幅をＷ２としたとき、以下に示すように、電極幅Ｗ２は、パターン幅Ｗ１より狭い部分を有する。
Ｗ１＞Ｗ２

例えば、パターン幅Ｗ１が１００μｍのとき、電極幅Ｗ２を５μｍとする。温度検出素子１１に流れる電流値は小さいので、電極幅Ｗ２を小さくしても問題ない。第２ダイオードＤ２と第３ダイオードＤ３との間も同様に構成されている。よって、平面視したときの電極６ｅ１、６ｅ２の面積は小さくなるので、電極６ｅ１、６ｅ２をそれぞれ含む中継部Ｐ１、Ｐ２と共通電位配線８ａとの間で形成される平行平板的な寄生容量を小さくできる。従って、プリチャージを実施した際、共通電位配線８ａにスパイクノイズが発生した場合でも、温度検出回路１の出力電圧ＶＦの変動を抑制することができる。

ここで、共通電位配線８ａの開口部８ａ０については、図１４に点線Ｌ１で示すように、全てのダイオードＤを露出させるように設けてもよいし、一点鎖線Ｌ２で示すように、中継部Ｐ１、Ｐ２を重点的に露出させるように設けてもよい。後者の場合、第１ダイオードＤ１に電気的に接続するアノード配線Ｌａ、および第３ダイオードＤ３に電気的に接続するカソード配線Ｌｃは、共通電位配線８ａと平面視で重なる。前述した回路モデルによる検証から、温度検出回路１の出力電圧ＶＦの変動に大きな影響を及ぼすのは、中継部Ｐ１、Ｐ２と共通電位配線８ａとの間の寄生容量Ｃｂである。従って、アノード配線Ｌａやカソード配線Ｌｃが共通電位配線８ａと重なりを持っていても影響は小さい。

また、前述した回路モデルによる検証において、中継部Ｐ１、Ｐ２とノイズ源との寄生容量の削減が重要であるという知見を得たので、本形態では、ダイオードＤの配列方向に
沿うように、グランド電位ＧＮＤ電位とされるカソード配線Ｌｃを第１方向Ｅに延在させる。つまり、中継部Ｐ１、Ｐ２について、カソード配線Ｌｃを図示しない配線に対するシールドとして利用してもよい。その際、カソード配線Ｌｃについては、電気光学パネル１００ｐのグランド電位ＧＮＤ電位配線とは別系統にすれば、カソード配線Ｌｃはノイズが小さい定電位配線になるので、シールド効果が高い。

また、中継部Ｐ１、Ｐ２について、低レベルの定電位ＶＳＳＹを供給する定電位配線６ｓを図示しない配線に対するシールドとして利用し、ダイオードＤの配列方向に沿うように第１方向Ｅに延在させてもよい。あるいは高レベルの定電位ＶＤＤＹを供給する配線をシールドとして用いてもよい。

また、図１５に示すように、第１方向Ｅにおける半導体層３１ｈの間隔である間隔Ｓ０を設計ルールの許す範囲で短くすることによって、電極６ｅ１、６ｅ２の長さＬ６ｅ１、６ｅ２を短縮することが好ましい。電極６ｅ１、６ｅ２の長さＬ６ｅ１、Ｌ６ｅ２を短縮すれば、中継部Ｐ１、Ｐ２の長さＬＰ１、ＬＰ２を短縮することになる。従って、中継部Ｐ１の電極６ｅ１の面積と、中継部Ｐ２の電極６ｅ２の面積は小さくなり、中継部Ｐ１、Ｐ２と共通電位配線８ａとの間の寄生容量Ｃｂを小さくできる。従って、プリチャージを実施した際、共通電位配線８ａにスパイクノイズが発生した場合でも、温度検出回路１の出力電圧ＶＦの変動を抑制することができる。

３－１．実施形態３の変形例１
図１６は、本発明の実施形態３の変形例１に係る電気光学装置１００の説明図である。図１６には、本発明の実施形態３の変形例１に係る電気光学装置１００温度検出素子１１近傍の平面構成を示してある。なお、本形態の基本的な構成は実施形態３と同様であるため、共通する部分は、同一の符号を付してそれらの説明を省略する。なお、図１６では、構成が分かりやすいように、温度検出素子１１において、直列に電気的に接続するダイオードの数は３とし、共通電位配線８ａの一部の図示を省略してある。

図１６に示すように、ダイオードＤが配列している方向を第１方向Ｅとし、第１方向Ｅと直交する方向を第２方向Ｆとしたとき、ダイオードＤを構成する半導体層３１ｈは第１方向Ｅに配列され、隣り合うダイオードＤは、中継部Ｐ１の電極６ｅ１、および中継部Ｐ２の電極６ｅ２によって電気的に接続されている。本形態において、第１方向ＥはＹ方向であり、第２方向ＦはＸ方向である。

ここで、半導体層３１ｈの第２方向Ｆにおける寸法であるパターン幅をＷ１とし、中継部Ｐ１の電極６ｅ１、中継部Ｐ２の電極６ｅ２について、第２方向Ｆに沿う方向の電極幅をＷ２としたとき、実施形態３と同様、電極幅Ｗ２は、パターン幅Ｗ１より狭い部分を有する。
Ｗ１＞Ｗ２

例えば、パターン幅Ｗ１が１００μｍのとき、電極幅Ｗ２を５μｍとする。温度検出素子１１に流れる電流値は小さいので、電極幅Ｗ２を小さくしても問題ない。従って、中継部Ｐ１の電極６ｅ１の面積と、中継部Ｐ２の電極６ｅ２の面積は小さくなり、中継部Ｐ１、Ｐ２と共通電位配線８ａとの間の寄生容量Ｃｂを小さくできる。それ故、プリチャージを実施した際、共通電位配線８ａにスパイクノイズが発生した場合でも、温度検出回路１の出力電圧ＶＦの変動を抑制することができる。

また、第１方向Ｅにおける半導体層３１ｈの間隔である間隔Ｓ０をルールの許す範囲で短くしてある。より具体的には、データ線駆動回路１０１の選択回路１０１ａは、Ｎチャネル型トランジスター３０ｎ１とＰチャネル型トランジスター３０ｐ１との相補型トラン
ジスターを備える。また、走査線駆動回路１０４のインバーター回路１０４ａも、選択回路１０１ａと同様、Ｎチャネル型トランジスター３０ｎ２とＰチャネル型トランジスター３０ｐ２とを備える。ここで、回路長の短縮のために、Ｎチャネル型トランジスター３０ｎ１を構成する半導体層とＰチャネル型トランジスター３０ｐ１を構成する半導体層との間隔Ｓ１、およびＮチャネル型トランジスター３０ｎ２を構成する半導体層とＰチャネル型トランジスター３０ｐ２を構成する半導体層との間隔Ｓ２はいずれも狭く設定されている。同様の処置は検査回路１０５でも行われ得る。このように構成すると電気光学パネル１００ｐの表示領域１０ａ外側の周辺回路領域を小さくできるから電気光学パネル１００ｐを小型化できる。その結果、電気光学パネル１００ｐを安価に製造できる。本形態では、以下に示すように、ダイオードＤにおける間隔Ｓ０は、Ｎチャネル型トランジスター３０ｎ１とＰチャネル型トランジスター３０ｐ１との間隔Ｓ１、およびＮチャネル型トランジスター３０ｎ２とＰチャネル型トランジスター３０ｐ２との間隔Ｓ２以下に設定されている。
Ｓ０≦Ｓ１、Ｓ２

電気光学パネル１００ｐの設計ルールは、間隔Ｓ１、Ｓ２、あるいはその他、互いに隣り合う異なる導電型のトランジスターの半導体層の間隔の最小値（図示せず）とみなせる。従って、その値をＳ３とすれば間隔Ｓ０との関係は以下のようになる。
Ｓ０≦Ｓ３

間隔Ｓ３は、主に不純物注入マスクパターンルールによって決定される。例えば、Ｐ型領域を形成する場合には、Ｎ型領域を充分覆い、Ｐ型領域から充分離隔するようにマスクパターンを作る必要があるからである。

従って、温度検出素子１１について、電気光学パネル１００ｐの設計ルールが許すところの間隔Ｓ０で、第１方向Ｅにおける半導体層３１ｈを配置する。その結果、図１５に示す電極６ｅ１、６ｅ２の長さＬ６ｅ１、Ｌ６ｅ２を短くすることができる。従って、中継部Ｐ１の電極６ｅ１の面積と、中継部Ｐ２の電極６ｅ２の面積は小さくなり、中継部Ｐ１、Ｐ２と共通電位配線８ａとの間の寄生容量Ｃｂを小さくできる。それ故、プリチャージを実施した際、共通電位配線８ａにスパイクノイズが発生した場合でも、温度検出回路１の出力電圧ＶＦの変動を抑制することができる。

なお、共通電位配線８ａの開口部８ａ０については、点線Ｌ１で示すように、全てのダイオードＤと共通電位配線８ａが重ならないように設けてもよいし、一点鎖線Ｌ２で示すように、中継部Ｐ１、Ｐ２と重点的に共通電位配線８ａが重ならないように設けてもよい。

また、本形態では、温度検出素子１１の側方では、第１方向Ｅに沿って延在するスタートパルスＳＰを供給するための信号配線６ｄ、クロック信号ＣＬＹを供給するための信号配線６ｈ、および出力制御信号ＥＮＢＹを供給するための信号配線６ｆと、温度検出素子１１との間でカソード配線Ｌｃが第１方向Ｅに延在している。また、カソード配線Ｌｃは、第２方向Ｆにおいて温度検出素子１１に対して信号配線６ｄ、６ｈ、６ｆとは反対側で温度検出素子１１に沿うように第１方向Ｅに延在している。従って、中継部Ｐ１、Ｐ２について、カソード配線Ｌｃを交流信号配線に対するシールドに利用することができる。その際、カソード配線Ｌｃについては、電気光学パネル１００ｐのグランド電位ＧＮＤ電位配線とは別系統にすれば、カソード配線Ｌｃはノイズが小さい定電位配線になるので効果的である。なお、カソード配線Ｌｃを温度検出素子１１の両側で第１方向Ｅに延在させることが好ましい。そのように構成すれば、データ線駆動回路１０１側と中継部Ｐ１、Ｐ２との容量結合も抑制することができるから、データ線駆動回路１０１が温度検出回路１の出力電圧ＶＦに与える影響も小さくできる。

３－２．実施形態３の変形例２
図１７は、本発明の実施形態３の変形例２に係る電気光学装置１００の説明図である。図１７には、本発明の実施形態３の変形例２に係る電気光学装置１００の温度検出素子１１近傍の平面構成を示してある。なお、本形態の基本的な構成は実施形態３と同様であるため、共通する部分は、同一の符号を付してそれらの説明を省略する。なお、図１７では、構成が分かりやすいように、温度検出素子１１において、直列に電気的に接続するダイオードＤの数は３としてある。

図１７に示すように、ダイオードＤが配列している方向を第１方向Ｅとし、第１方向Ｅと直交する方向を第２方向Ｆとしたとき、ダイオードＤを構成する半導体層３１ｈは第１方向Ｅに配列され、隣り合うダイオードＤは、中継部Ｐ１の電極６ｅ１、および中継部Ｐ２の電極６ｅ２によって電気的に接続されている。本形態において、第１方向ＥはＸ方向であり、第２方向ＦはＹ方向である。ここで、半導体層３１ｈの第２方向Ｆにおける寸法であるパターン幅をＷ１とし、中継部Ｐ１の電極６ｅ１、および中継部Ｐ２の電極６ｅ２について、第２方向Ｆに沿う方向の電極幅をＷ２としたとき、実施形態３と同様、電極幅Ｗ２は、パターン幅Ｗ１より狭い部分を有する。
Ｗ１＞Ｗ２

従って、中継部Ｐ１に含まれる電極６ｅ１の面積と、中継部Ｐ２に含まれる電極６ｅ２の面積は小さくなり、中継部Ｐ１、Ｐ２と共通電位配線８ａとの間の寄生容量Ｃｂを小さくできる。それ故、プリチャージを実施した際、共通電位配線８ａにスパイクノイズが発生した場合でも、温度検出回路１の出力電圧ＶＦの変動を抑制することができる。

また、共通電位配線８ａには、温度検出素子１１と平面視で重なる開口部８ａ０が形成されている。本形態において、開口部８ａ０は、共通電位配線８ａの端部まで到達し、共通電位配線８ａの端部では開放端になっている。このように開口部８ａ０は共通電位配線８ａの辺に設けられた切欠き状を成してもよい。このような構成は低抵抗配線として共通電位配線８ａを配置したい場合に生じる。また、温度検出素子１１を構成するダイオードＤの一部が、開口部８ａ０において共通電位配線８ａの辺の延在方向から描くことのできる仮想線８ａ１より外側に配置されてもよい。本形態において、仮想線８ａ１は、例えば、図１７の破線のように描くことができる。

また、本形態では、温度検出素子１１に近接して信号配線６ｄ、６ｈ、６ｆが配置されている。信号配線６ｄ、６ｈ、６ｆにはプリチャージに伴う共通電位配線８ａの電圧変動よりも電圧振幅の大きい信号が印加されている。信号の電圧振幅は、例えば、１５．５Ｖである。本実施形態では、ダイオードＤが配列されている第１方向Ｅと直交する第２方向Ｆに沿って、信号配線６ｄ、６ｈ、６ｆが延在している。このため、信号配線６ｄ、６ｈ、６ｆは、ダイオードＤの中継部Ｐ１、Ｐ２に沿って延在していない。換言すれば、ダイオードＤの中継部Ｐ１、Ｐ２は、平面視で信号配線６ｄ、６ｈ、６ｆと対向していない。従って、信号配線６ｄ、６ｈ、６ｆと中継部Ｐ１及びＰ２との寄生容量を小さくできるから、信号配線６ｄ、６ｈ、６ｆによる温度検出回路１の出力電圧ＶＦの変動を抑制する。また、中継部Ｐ１及びＰ２に沿うようにシールド線を配置しなくてもよいので、温度検出素子１１の配置性が良くなる。

また、本形態では、温度検出素子１１のカソード側１１ｃにおいて、第２方向Ｆに沿って延在する信号配線６ｄ、６ｈ、６ｆと温度検出素子１１との間でカソード配線Ｌｃを第２方向Ｆに延在させてある。従って、中継部Ｐ１、Ｐ２について、カソード配線Ｌｃを信号配線６ｄ、６ｈ、６ｆに対するシールドに利用することができる。

４．実施形態４
図１８は、本発明の実施形態４に係る電気光学装置１００の奇数フレームにおけるプリチャージの説明図である。図１９は、本発明の実施形態４に係る電気光学装置１００の偶数フレームにおけるプリチャージの説明図である。なお、本形態の基本的な構成は実施形態１と同様であるため、共通する部分は、同一の符号を付してそれらの説明を省略する。

本形態では、複数の水平走査期間には、複数のデータ線６ａの一部にプリチャージ信号を供給する第１水平走査期間と、複数のデータ線６ａのうち、一部と異なる他の一部のデータ線６ａにプリチャージ信号を供給する第２水平走査期間とが含まれている。

より具体的には、選択回路１０１ａは、図４に示すようにＮチャネル型トランジスターで構成される。そして図１８に示すように、奇数フレームの第１水平走査期間Ｈａ１では、プリチャージ期間ｔｐにおいて、図３に示す制御回路７６は、奇数番目の選択信号ＳＥＬ１、ＳＥＬ３、ＳＥＬ５、ＳＥＬ７を選択レベルにする一方、偶数番目の選択信号ＳＥＬ２、ＳＥＬ４、ＳＥＬ６、ＳＥＬ８を非選択レベルにする。従って、奇数系列のデータ線６ａにプリチャージを実施し、偶数系列のデータ線６ａにプリチャージを実施しない。

続く奇数フレームの第２水平走査期間Ｈａ２では、プリチャージ期間ｔｐにおいて、図３に示す制御回路７６は、奇数番目の選択信号ＳＥＬ１、ＳＥＬ３、ＳＥＬ５、ＳＥＬ７を非選択レベルにする一方、偶数番目の選択信号ＳＥＬ２、ＳＥＬ４、ＳＥＬ６、ＳＥＬ８を選択レベルにする。従って、偶数系列のデータ線６ａにプリチャージを実施し、奇数系列のデータ線６ａにプリチャージを実施しない。

また、図１９に示すように、偶数フレームの第１水平走査期間Ｈｂ１では、プリチャージ期間ｔｐにおいて、図３に示す制御回路７６は、奇数番目の選択信号ＳＥＬ１、ＳＥＬ３、ＳＥＬ５、ＳＥＬ７を非選択レベルにする一方、偶数番目の選択信号ＳＥＬ２、ＳＥＬ４、ＳＥＬ６、ＳＥＬ８を選択レベルにする。従って、偶数系列のデータ線６ａにプリチャージを実施し、奇数系列のデータ線６ａにプリチャージを実施しない。続く偶数フレームの第２水平走査期間Ｈｂ２では、プリチャージ期間ｔｐにおいて、図３に示す制御回路７６は、奇数番目の選択信号ＳＥＬ１、ＳＥＬ３、ＳＥＬ５、ＳＥＬ７を選択レベルにする一方、偶数番目の選択信号ＳＥＬ２、ＳＥＬ４、ＳＥＬ６、ＳＥＬ８を非選択レベルにする。従って、奇数系列のデータ線６ａにプリチャージを実施し、偶数系列のデータ線６ａにプリチャージを実施しない。

従って、１回の平走査期間において、プリチャージを実施するデータ線６ａの数を減らすことができるので、共通電位配線８ａでは、共通電位ＬＣＣＯＭに発生するノイズのピーク電圧値を低減することができる。回路モデルによる検証から定性的に考察すれば、共通電位ＬＣＣＯＭに生起するノイズのピーク電圧を小さくすると、温度検出回路１の出力電圧ＶＦの変動の抑制に好ましいと言える。すなわち、１回の水平走査期間において、全てのデータ線６ａにプリチャージを実施すると、図１８および図１９に破線で示すノイズのピーク電圧が共通電位ＬＣＣＯＭに重畳されるが、本実施形態では、１回の水平走査期間においてプリチャージを実施するデータ線６ａの数を減らしたから、図１８および図１９に実線で示すノイズのピーク電圧に抑制される。それ故、プリチャージを行う場合でも、温度検出回路１の出力電圧ＶＦの変動を抑制することができる。

５．実施形態５
図２０は、本発明の実施形態５に係る電気光学装置１００のプリチャージの説明図である。なお、本形態の基本的な構成は実施形態１と同様であるため、共通する部分は、同一の符号を付してそれらの説明を省略する。

本形態では、複数の水平走査期間には、複数のデータ線６ａの全てにプリチャージ信号を供給する第１水平走査期間と、複数のデータ線６ａの全てにプリチャージ信号を供給しない第２水平走査期間とが含まれている。

より具体的には、図２０に示すように、奇数フレームの第１水平走査期間Ｈａ１では、全てのデータ線６ａにプリチャージを実施し、続く第２水平走査期間Ｈａ２では、全てのデータ線６ａにプリチャージを実施しない。また、図示を省略するが、偶数フレームの第１水平走査期間（第１水平走査期間Ｈａ１に相当）では、全てのデータ線６ａにプリチャージを実施せず、続く第２水平走査期間（第２水平走査期間Ｈａ２に相当）では、全てのデータ線６ａにプリチャージを実施する。従って、共通電位配線８ａでは、共通電位ＬＣＣＯＭに発生するノイズの生起頻度を低減することができる。回路モデルによる検証から定性的に考察すれば、共通電位ＬＣＣＯＭに生起するノイズの頻度を小さくすると、温度検出回路１の出力電圧ＶＦの変動の抑制に好ましいと言える。すなわち、全てのデータ線６ａにプリチャージを実施する第１水平走査期間では、大きなノイズが重畳されるが、全てのデータ線６ａにプリチャージを実施しない第２水平走査期間では、ノイズが重畳されない。破線は全てのデータ線６ａにプリチャージを実施する場合の共通電位ＬＣＣＯＭの変動である。共通電位ＬＣＣＯＭに生起するノイズの頻度が低下すれば、温度検出回路１の出力電圧ＶＦの変動は抑制される。それ故、プリチャージを行う場合でも、温度検出回路１からの出力電圧ＶＦの変動を抑制することができる。

６．実施形態３、４、５の変形例
上記実施形態３、４、５では、電気光学装置１００において、共通電位配線８ａに開口部８ａ０を設けることによって温度検出素子１１と共通電位配線８ａとの間の寄生容量Ｃｂを低減し、加えてプリチャージの実施方法の構成によって温度検出回路１の出力電圧ＶＦの変動を抑制した。但し、共通電位配線８ａに開口部８ａ０が設けられていない電気光学装置１００に実施形態３、４、５に適用してもよい。すなわち、共通電位配線８ａが温度検出素子１１に平面視で重なっている電気光学装置１００に実施形態３、４、５に適用することによって、温度検出素子１１へのノイズの影響を抑制し、温度検出回路１の出力電圧ＶＦの変動を抑制してもよい。

７．電気光学装置の別の実施形態
実施形態１、２、３、４、５では配線として共通電位配線８ａを例示したが、他の配線にも適用できる。例えば、グランド電位ＧＮＤ配線でも、プリチャージを実施する際に同様に大きなノイズが重畳され得ることから、温度検出素子１１とグランド電位ＧＮＤ配線との間の寄生容量を低減するために、実施形態１、２、３、４、５の構成を適用してもよい。また、交流信号が供給される配線に本発明を適用してもよい。また、プリチャージは検査回路１０５をプリチャージ回路に置き換えて実施するようにしてもよい。

また、本発明は、電気光学装置１００は液晶装置に限らず、有機エレクトロルミネッセンス装置等、液晶装置以外の電気光学装置１００に本発明を適用してもよい。

８．電子機器の構成例
図２１は、本発明を適用した投射型表示装置１０００の構成例を示すブロック図である。図２２は、図２１に示す光路シフト素子１１０の説明図である。なお、図２１には、偏光板等の図示を省略してある。図２１に示す投射型表示装置１０００は、本発明が適用される電子機器の一例であり、照明装置１９０、分離光学系１７０、３個の電気光学装置１００Ｒ、１００Ｇ、１００Ｂ、および投射光学系１６０を備えている。電気光学装置１００Ｒ、１００Ｇ、１００Ｂは各々、図１～図２０を参照して説明した電気光学装置１００からなる。

照明装置１９０は白色光源であり、例えば、レーザー光源やハロゲンランプが用いられる。分離光学系１７０は、３個のミラー１７１、１７２、１７５と、ダイクロイックミラー１７３、１７４とを含む。分離光学系１７０は、照明装置１９０から射出された白色光を、赤色Ｒ、緑色Ｇ、青色Ｂの３原色に分離する。具体的には、ダイクロイックミラー１７４は、赤色Ｒの波長域の光を透過し、緑色Ｇおよび青色Ｂの波長域の光を反射する。ダイクロイックミラー１７３は、青色Ｂの波長域の光を透過し、緑色Ｇの波長域の光を反射する。赤色Ｒ、緑色Ｇ、および青色Ｂに対応する光は各々、電気光学装置１００Ｒ、１００Ｇ、１００Ｂに導かれる。

ダイクロイックプリズム１６１には、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによって変調された光が各々、三方向から入射する。ダイクロイックプリズム１６１は、赤色Ｒ、緑色Ｇ、および青色Ｂの画像が合成される合成光学系を構成している。従って、投射レンズ系１６２は、光路シフト素子１１０から射出された合成像をスクリーン１８０等の被投射部材に拡大投射し、スクリーン１８０等の被投射部材にカラー画像を表示することができる。

その際、制御部１５０は、温度検出回路１での温度検出結果に基づいて電気光学装置１００Ｒ、１００Ｇ、１００Ｂに供給する画像信号に補正を行うことができる。それ故、環境温度等が変動しても、品位の高い投射画像を表示することができる。また、ダイクロイックプリズム１６１において光が出射される側において、一点鎖線で示す光路シフト素子１１０を投射光学系１６０に設け、投射画素が視認される位置を所定の期間毎にシフトさせる技術によって解像度を高める構成を採用した場合、液晶層を高速駆動することが必要となる。この場合でも、温度検出回路１での温度検出結果に基づいて、電気光学装置１００Ｒ、１００Ｇ、１００Ｂに供給する画像信号に補正を行う構成や、電気光学装置１００Ｒ、１００Ｇ、１００Ｂの電気光学パネル１００ｐの温度を調整する構成を採用すれば、液晶層からなる電気光学層５０を高速駆動することができる。

光路シフト素子１１０は、図２１に示すように、ダイクロイックプリズム１６１から出射された光を予め定められた方向にシフトさせる光学素子である。図２２には、電気光学パネル１００ｐの各画素１００ａから出射された光が視認される投射画素Ｐｉの位置を光路シフト素子１１０によってＸ方向の一方側Ｘ１に０．５画素ピッチ（＝Ｐ／２）、かつ、Ｙ方向の一方側Ｙ１に０．５画素ピッチ（＝Ｐ／２）に相当する距離をシフトさせた様子を例示してある。光路シフト素子１１０は透光板を備え、アクチュエータは、制御部１５０の指令の下、透光板を第１方向Ｘに延在する軸線周り、および第２方向Ｙに延在する軸線周りの一方あるいは双方に揺動させることによって、電気光学パネル１００ｐの各画素１００ａから出射された光の光路を光路ＬＡと光路ＬＢとにシフトさせる。

９．電子機器の他の実施形態
投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。

本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。

１…温度検出回路、３ａ…走査線、６ａ…データ線、６ｄ、６ｆ、６ｈ…信号配線、６ｅ１、６ｅ２…電極、６ｇ、７ｅ…配線、７ｅ０、９ｂ０…導電層、８ａ…共通電位配線、
８ａ０…開口部、８ａ１…仮想線、８ｅ…遮光層、９ａ…画素電極、９ｂ…ダミー画素電極、１０…第１基板、１０ａ…表示領域、１１…温度検出素子、１１ａ…アノード、１１ｃ…カソード、１２…静電保護回路、２０…第２基板、２１…共通電極、２９…見切り、３０…画素トランジスター、３０ｎ１、３０ｎ２…Ｎチャネル型トランジスター、３０ｐ１、３０ｐ２…Ｐチャネル型トランジスター、３１ａ、３１ｈ…半導体層、５０…電気光学層、６０…上位回路、６５…画像制御回路、６６…温度検出用駆動回路、７０…配線基板、７５…駆動用ＩＣ、７６…制御回路、１００、１００Ｂ、１００Ｇ、１００Ｒ…電気光学装置、１００ａ…画素、１００ｐ…電気光学パネル、１０１…データ線駆動回路、１０１ａ…選択回路、１０２ａ…アノード端子、１０２ｃ…カソード端子、１０４…走査線駆動回路、１０４ａ…インバーター回路、１０６…プリチャージ回路、１１０…光路シフト素子、１６０…投射光学系、１６１…ダイクロイックプリズム、１６２…投射レンズ系、１８０…スクリーン、１９０…照明装置、１０００…投射型表示装置、Ｄ…ダイオード、Ｃ１…第１容量素子、Ｃ２…第２容量素子、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｄ３…第３ダイオード、Ｅ…第１方向、Ｆ…第２方向、Ｐ１、Ｐ２…中継部、Ｒ１…第１抵抗素子、Ｒ２…第２抵抗素子、Ｒ３…抵抗素子、Ｗ１…パターン幅、Ｗ２…電極幅、Ｃａ、Ｃｂ…寄生容量、Ｈａ１、Ｈｂ１…第１水平走査期間、Ｈａ２、Ｈｂ２…第２水平走査期間、Ｌａ…アノード配線、Ｌｃ…カソード配線、Ｃｎ…接続ノード

Claims (13)

1. 表示領域の外側に開口部が設けられた配線と、
   表示領域の外側で平面視において前記開口部の内側に設けられた温度検出素子と、
   を備えることを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置において、
   平面視で前記開口部の内側に、前記配線と同一層の島状の遮光層が前記配線から離隔して設けられていることを特徴とする電気光学装置。
3. 請求項１または２に記載の電気光学装置において、
   前記表示領域に複数のデータ線を備え、
   前記複数のデータ線は各々、平面視で前記配線と重なる部分を有することを特徴とする電気光学装置。
4. 請求項３に記載の電気光学装置において、
   前記配線は、定電位が印加されることを特徴とする電気光学装置。
5. 請求項４に記載の電気光学装置において、
   液晶層と、
   前記液晶層と前記配線との間で共通電位が印加された導電層と、
   を備えることを特徴とする電気光学装置。
6. 請求項１から５までの何れか一項に記載の電気光学装置において、
   前記温度検出素子は、第１ダイオードと、第２ダイオードと、前記第１ダイオードと前記第２ダイオードとを直列に電気的に接続する電極と、を有し、
   前記第１ダイオードと前記第２ダイオードとは第１方向に沿って配置され、
   前記電極は、前記第１方向と交差する第２方向に沿う方向の幅が、前記第１ダイオードを構成する半導体層および前記第２ダイオードを構成する半導体層の前記第２方向に沿う方向の幅よりも狭い部分を有することを特徴とする電気光学装置。
7. 請求項１から５までの何れか一項に記載の電気光学装置において、
   前記表示領域の外側にＮチャネル型トランジスターおよびＰチャネル型トランジスターを有する相補型トランジスターを備え、
   前記温度検出素子は、第１ダイオードと、第２ダイオードと、前記第１ダイオードと前記第２ダイオードとを直列に電気的に接続する電極と、を有し、
   前記第１ダイオードを構成する半導体層と前記第２ダイオードを構成する半導体層との間隔は、前記Ｎチャネル型トランジスターを構成する半導体層と前記Ｐチャネル型トランジスターを構成する半導体層との間隔以下であることを特徴とする電気光学装置。
8. 請求項１から５までの何れか一項に記載の電気光学装置において、
   前記表示領域の外側に、交流信号が供給される信号配線を備え、
   前記温度検出素子は、第１ダイオードと、第２ダイオードと、前記第１ダイオードと前記第２ダイオードとを直列に電気的に接続する電極と、を有し、
   前記第１ダイオードと前記第２ダイオードとは第１方向に沿って配置され、
   前記第１ダイオードに電気的に接続されたカソード配線は、平面視において、前記第１ダイオードおよび前記第２ダイオードと、前記信号配線との間を前記第１方向に沿って延在していることを特徴とする電気光学装置。
9. 請求項１から５までの何れか一項に記載の電気光学装置において、
   前記表示領域の外側に、交流信号が供給される信号配線を備え、
   前記温度検出素子は、第１ダイオードと、第２ダイオードと、前記第１ダイオードと前記第２ダイオードとを直列に電気的に接続する電極と、を有し、
   前記第１ダイオードと前記第２ダイオードとは第１方向に沿って配置され、
   前記信号配線は、前記第１方向と交差する第２方向に沿って延在していることを特徴とする電気光学装置。
10. 請求項３から５までのいずれか一項に記載の電気光学装置において、
    前記複数のデータ線を選択する選択回路と、
    プリチャージ期間において、水平走査期間ごとに前記選択回路を制御する制御回路と、
    を備えることを特徴とする電気光学装置。
11. 請求項１０に記載の電気光学装置において、
    前記複数の水平走査期間には、前記複数のデータ線の一部にプリチャージ信号を供給する第１水平走査期間と、前記複数のデータ線のうち、前記一部と異なる他の一部のデータ線に前記プリチャージ信号を供給する第２水平走査期間と、が含まれていることを特徴とする電気光学装置。
12. 請求項１０に記載の電気光学装置において、
    前記複数の水平走査期間には、前記複数のデータ線の全てにプリチャージ信号を供給する第１水平走査期間と、前記複数のデータ線の全てにプリチャージ信号を供給しない第２水平走査期間と、が含まれていることを特徴とする電気光学装置。
13. 請求項１から１２までの何れか一項に記載の電気光学装置を備えることを特徴とする電子機器。

Images