JP7626257B2 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JP7626257B2
JP7626257B2 JP2023577919A JP2023577919A JP7626257B2 JP 7626257 B2 JP7626257 B2 JP 7626257B2 JP 2023577919 A JP2023577919 A JP 2023577919A JP 2023577919 A JP2023577919 A JP 2023577919A JP 7626257 B2 JP7626257 B2 JP 7626257B2
Authority
JP
Japan
Prior art keywords
substrate
dielectric layer
cross
occupation ratio
fibrous conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023577919A
Other languages
English (en)
Other versions
JPWO2024095537A1 (ja
JPWO2024095537A5 (ja
Inventor
創太 柳井
康弘 清水
真己 永田
暢明 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2024095537A1 publication Critical patent/JPWO2024095537A1/ja
Publication of JPWO2024095537A5 publication Critical patent/JPWO2024095537A5/ja
Application granted granted Critical
Publication of JP7626257B2 publication Critical patent/JP7626257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/36—Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/168—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/24—Electrodes characterised by structural features of the materials making up or comprised in the electrodes, e.g. form, surface area or porosity; characterised by the structural features of powders or particles used therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/40—Fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本開示は、キャパシタ、より詳細には、導電体－誘電体－導電体の構造を有するキャパシタに関する。
従来、ファイバー状部材を利用してキャパシタを製造できることが知られている。例えば、特許文献１には、基板（ベース面）上にファイバー状部材を形成し、その表面上に、下部プレート（金属）、絶縁層、上部プレート（金属）を順次形成することにより、金属－絶縁体－金属（ＭＩＭ）の構造を有するキャパシタを形成する方法が記載されている。
特表２０１０－５０６３９１号公報
Michael F L De Volder, Sei Jin Park, Sameh H Tawfick, Daniel O Vidaud and A John Hart, "Fabrication and electrical integration of robust carbon nanotube micropillars by self-directed elastocapillary densification", Journal of Micromechanics and Microengineering, 2011.
ファイバー状部材が導電性を有する場合、ファイバー状導電性部材の表面上に誘電体層を形成し、更に導電体層を形成すれば、導電体－誘電体－導電体の構造を有するキャパシタを形成することができる。
複数のファイバー状導電性部材として、例えば、垂直配向カーボンナノチューブ（Vertically aligned carbon nanotubes、以下、「ＶＡＣＮＴ」とも言う）を利用することができる。ＶＡＣＮＴは、触媒を付着させた基板上にて高密度に成長させて得ることができる。通常、隣接する複数のＶＡＣＮＴは絡み合い、一体化してフォレストを構成する。
一体化した複数のＶＡＣＮＴは誘電体層および導電体層で覆われており、複合バルク部材を構成しているが、その機械的強度が十分でない場合がある。キャパシタの使用中に複合バルク部材が損傷すると、キャパシタの性能が低下する。
本開示の目的は、機械的強度に優れる複合バルク部材を備えるキャパシタを提供することである。
本開示の要旨によれば、
導電性を有する基板と、
前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
前記ファイバー状導電性部材の表面を被覆する誘電体層と、
前記誘電体層の表面を被覆する導電体層と、を備え、
複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
前記基板の厚さ方向に沿った１つの断面において、
前記ファイバー状導電性部材が最大高さＨｍａｘを有し、
前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める一方側および他方側の外周領域と、一方側および他方側の前記外周領域に挟まれた中央領域と、を有し、
一方側および他方側の少なくとも一方の前記外周領域が、前記中央領域における前記ファイバー状導電性部材および前記誘電体層の合計の面積占有割合Ｓ１１に比べて、前記ファイバー状導電性部材および前記誘電体層の合計の面積占有割合Ｓ２１が高い部分を含む、キャパシタが提供される。
本開示の要旨によれば、
導電性を有する基板と、
前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
前記ファイバー状導電性部材の表面を被覆する誘電体層と、
前記誘電体層の表面を被覆する導電体層と、を備え、
複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
前記基板の厚さ方向に沿った１つの断面において、
前記ファイバー状導電性部材が最大高さＨｍａｘを有し、
前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める一方側および他方側の外周領域と、一方側および他方側の前記外周領域に挟まれた中央領域と、を有し、
一方側および他方側の少なくとも一方の前記外周領域が、前記中央領域における前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ１２に比べて、前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ２２が高い部分を含む、キャパシタが提供される。
本開示の要旨によれば、
導電性を有する基板と、
前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
前記ファイバー状導電性部材の表面を被覆する誘電体層と、
前記誘電体層の表面を被覆する導電体層と、を備え、
複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
前記基板の厚さ方向に沿った１つの断面において、前記ファイバー状導電性部材は最大高さＨｍａｘを有し、
前記基板の面内方向に対して平行な１つの断面において、
前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める外周領域と、前記外周領域に囲まれた中央領域とを有し、
前記外周領域が、前記中央領域における前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ１３に比べて、前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ２３が高い部分を含む、キャパシタが提供される。
本開示によれば、機械的強度に優れる複合バルク部材を備えるキャパシタが提供される。
本開示の実施形態１および２におけるキャパシタの概略断面模式図である。 図１のＡ部の拡大図である。 図１の基板面内方向に沿った概略断面模式図である。 本開示の実施形態１の変形例１および実施形態２の変形例２におけるキャパシタの概略断面模式図である。 図４のＢ部の拡大図である。 本開示の実施形態３におけるキャパシタの概略断面模式図である。 図６のＤ部の拡大図である。 本開示の実施形態３の変形例３におけるキャパシタの一部の概略断面模式図である。 製造例１で得られた、傾斜したＣＮＴを有するフォレストおよび基板の一部を側面から撮影した電子顕微鏡画像である。 製造例１で得られた、複合バルク部材の研磨されたＸＺ断面の外周領域の一部を撮影したＳＥＭ画像である。 製造例１で得られた、複合バルク部材の研磨されたＸＺ断面の中央領域の一部を撮影したＳＥＭ画像である。 製造例１で得られた、複合バルク部材の研磨されたＸＹ断面の外周領域の一部を撮影したＳＥＭ画像である。 製造例１で得られた、複合バルク部材の研磨されたＸＹ断面の中央領域の一部を撮影したＳＥＭ画像である。
以下、本開示の一態様であるキャパシタを図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。本開示はこれら実施形態に限定されない。
＜実施形態１＞
図１は、実施形態１におけるキャパシタの概略断面模式図である。図１は、基板１０の厚さ方向に沿った断面を示す。図１では、便宜上、基板１０と複合バルク部材２０の外形とを示しており、ファイバー状導電性部材２１、誘電体層２２、導電体層２３および空間２４を省略している。図２は、図１のＡ部の拡大図である。図２において、誘電体層２２および導電体層２３で順次被覆されたファイバー状導電性部材２１が模式的に示されている。便宜上、図２において、基板１０、ファイバー状導電性部材２１、誘電体層２２および導電体層２３の一部のみが示されている。図３は、図１の基板面内方向に沿った概略断面模式図である。
図中、基板１０の厚さ方向をＺ方向とする。キャパシタ１をＺ方向からみたときの基板１０の中心Ｃを含み、Ｚ方向に沿って延在する直線を中心軸ＡＸとする。基板１０の中心Ｃは、通常、キャパシタ１の中心と同軸上に存在する。キャパシタ１を、中心軸ＡＸを含み、かつＺ方向に延びる面で切断して得られる断面のＺ方向に直交する方向をＸ方向（ＸＺ断面においては、幅方向ともいう。）とする。Ｘ方向は、基板１０の面内方向に対して平行な方向の一例である。Ｚ方向およびＸ方向に直交する方向を、Ｙ方向（ＹＺ断面においては、幅方向ともいう。）とする。
キャパシタ１を、Ｘ方向に延びる直線とＺ方向に延びる直線とで形成され、かつ中心軸ＡＸを含む面で切断することにより得られる面をＸＺ断面とする。ＸＺ断面は、基板１０の厚さ方向に沿った断面の一例である。キャパシタ１を、Ｙ方向に延びる直線とＺ方向に延びる直線とで形成され、かつ中心軸ＡＸを含む面で切断することにより得られる面をＹＺ断面とする。ＹＺ断面は、基板１０の厚さ方向に沿った断面の他の一例である。キャパシタ１を、Ｘ方向に延びる直線とＹ方向に延びる直線とで形成される面で切断することにより得られる面をＸＹ断面とする。ＸＹ断面は、基板１０の面内方向に対して平行な断面である。基板１０の中心Ｃは、キャパシタ１をＺ方向からみたとき、基板１０を内包する最小円の中心である。
ＸＺ断面において、Ｘ方向を左右方向という場合がある。要素の右側とは、要素の右方向の側をいう。要素の左側とは、要素の左方向の側をいう。
（構成）
キャパシタ１は、導電性を有する基板１０と、基板１０上に配置され、かつ、基板１０と電気的に接続されている複数のファイバー状導電性部材２１と、ファイバー状導電性部材２１の表面を被覆する誘電体層２２と、誘電体層２２の表面を被覆する導電体層２３と、を備える。キャパシタ１は、導電体層２３と接触する導電部材（図示省略）を有し得る。複数のファイバー状導電性部材２１、誘電体層２２、導電体層２３、および誘電体層２２と導電体層２３とにより被覆された複数のファイバー状導電性部材の間に形成された空間２４は、複合バルク部材２０を構成している。空間２４は、樹脂などの充填材によって埋められていてよい。導電部材については、後述する。
キャパシタ１において、基板１０上は、基板１０の外表面であって、Ｘ方向に延びる直線とＹ方向に延びる直線とで形成される面（ＸＹ面）に平行な面（後述する表面１０ａ）と、言い換えることができる。
誘電体層２２は、ファイバー状導電性部材２１の表面（ただし、基板１０と直接接合している領域を除く）に加えて、基板１０の表面１０ａの、複数のファイバー状導電性部材２１の間にてファイバー状導電性部材２１の配置されていない部分を被覆していてよい。誘電体層２２は、複数のファイバー状導電性部材２１の外側にて、基板１０の表面１０ａのファイバー状導電性部材２１の配置されていない部分を被覆する誘電体部分２２ａと連続して形成されていてよい。ただし、複合バルク部材２０は、誘電体部分２２ａを含まない。
導電体層２３は、ファイバー状導電性部材２１の表面を被覆する誘電体層２２に加えて、複数のファイバー状導電性部材２１の間にて誘電体層２２を被覆していてよい。導電体層２３のうち、複数のファイバー状導電性部材２１の間にて誘電体層２２を被覆する部分は、空間２４の底部（例えばトレンチの底部）を規定するものとして理解され得る。導電体層２３は、複数のファイバー状導電性部材２１の外側にて誘電体部分２２ａを被覆する導電体部分２３ａと連続して形成されていてよい。ただし、複合バルク部材２０は、導電体部分２３ａを含まない。
ファイバー状導電性部材２１は、基板１０に直接接合している。より詳細には、ファイバー状導電性部材２１と基板１０とが直接接触して接合している。ファイバー状導電性部材２１は、基板１０の表面１０ａ上で、直接合成されている。
複数のファイバー状導電性部材２１は導電性を有し（代表的には、導電体であり）、これらは、基板１０と電気的に接続されることで、互いに同一の電位または電圧にあり得る。よって、ファイバー状導電性部材２１、誘電体層２２および導電体層２３により、導電体－誘電体－導電体の構造が形成される。かかる導電体－誘電体－導電体の構造は、いわゆるＭＩＭ構造（金属－絶縁体－金属の構造）に相応するものとして理解可能である。かかる構造を有するキャパシタ１は、ファイバー状導電性部材２１の大きい比表面積により、大きい容量密度を得ることができる。
厚さ方向の断面（ここでは、ＸＺ断面）において、ファイバー状導電性部材２１は最大高さＨｍａｘを有する。複合バルク部材２０は、厚さ方向の断面において、複合バルク部材２０の外縁から中心軸ＡＸに向かう方向に最大高さＨｍａｘの２倍までの領域を占める一方側および他方側の外周領域Ｒ２と、一方側および他方側の外周領域Ｒ２に挟まれた中央領域Ｒ１とを有する。以下、厚さ方向の断面として、主にＸＺ断面を挙げて説明する。
図２に示すように、厚さ方向の断面において、外周領域Ｒ２におけるファイバー状導電性部材２１は、中央領域Ｒ１よりも密集している。そのため、外周領域Ｒ２は、中央領域Ｒ１におけるファイバー状導電性部材２１および誘電体層２２の合計の面積占有割合Ｓ１１に比べて、ファイバー状導電性部材２１および誘電体層２２の合計の面積占有割合Ｓ２１が高い部分を含む。
外周領域Ｒ２が、「面積占有割合Ｓ２１が高い部分を含む」とは、任意の１つの厚さ方向の断面の外周領域Ｒ２の少なくとも一部分における面積占有割合Ｓ２１が、同じ厚さ方向の断面の中央領域Ｒ１の一部分における面積占有割合Ｓ１１よりも高いことをいう。当該厚さ方向の断面の全体において、面積占有割合Ｓ２１が面積占有割合Ｓ１１より高いことを要するものではない。
「面積占有割合Ｓ１１よりも面積占有割合Ｓ２１が高い」とは、「外周領域Ｒ２に存在する空間２４が、中央領域Ｒ１に存在する空間２４よりも狭い」と言い換えられる。一様な面積占有割合を有する複合バルク部材と比べて、本実施形態に係る複合バルク部材２０は、外周領域Ｒ２において、より高い機械的強度を有する。「面積占有割合Ｓ１１よりも面積占有割合Ｓ２１が高い」とは、「外周領域Ｒ２に存在するファイバー状導電性部材２１の平均数密度Ｎ２が、中央領域Ｒ１に存在するファイバー状導電性部材２１の平均数密度Ｎ１よりも高い」と言い換えることもできる。
空間が小さくなると、ファイバー状導電性部材２１の大きな比表面積が損なわれて、結果的にキャパシタ１の体積容量密度が低下するなど、キャパシタ１の性能が低下し得る。本実施形態では、外周領域Ｒ２のみの上記の面積占有割合Ｓ２１を大きくすることにより、キャパシタ１の性能低下を抑制しながら、複合バルク部材２０の機械的強度を向上することができる。
「面積占有割合Ｓ２１が高い」とは、面積占有割合Ｓ１１とＳ２１との差が５％以上であることを意味する。すなわち、Ｓ２１／Ｓ１１≧１．０５である。Ｓ２１／Ｓ１１は１．２以上であってよく、２以上であってよく、５以上であってよい。
（複合バルク部材）
複合バルク部材２０は、複数のファイバー状導電性部材２１（以下、導電ファイバー２１と称する。）、誘電体層２２、導電体層２３、および誘電体層２２と導電体層２３とにより被覆された複数の導電ファイバー２１（以下、単に被覆された導電ファイバー２１とも称する。）の間に形成された空間２４により構成されている。
・複合バルク部材２０の決定方法
複合バルク部材２０は、キャパシタ１の厚さ方向の断面（例えば、ＸＺ断面）から決定することができる。上記の通り、複合バルク部材２０は、誘電体部分２２ａおよび導電体部分２３ａを含まないため、これを除外するように決定される。
まず、被覆された導電ファイバー２１同士の間に形成された空間２４を、任意の適切な充填樹脂で埋設する。次いで、キャパシタ１をＺ方向からみたときの基板１０の中心Ｃを決定する。
中心Ｃを含むキャパシタ１の厚さ方向の断面（ここでは、ＸＺ断面）を、研磨により露出させる。得られたＸＺ断面（Ｎｏ．１）を、走査電子顕微鏡（ＳＥＭ）で観察する。ＸＺ断面（Ｎｏ．１）のＳＥＭ画像には、基板１０と、基板１０の表面１０ａ上に配置された、導電ファイバー２１、誘電体層２２（および存在する場合には誘電体部分２２ａ、以下同様）、導電体層２３（および存在する場合には導電体部分２３ａ、以下同様）および充填樹脂（上記の空間２４に対応）からなる第１部材（図示省略）とが、確認できる。さらに、導電部材が存在し得る。
当該ＳＥＭ画像に対して画像処理を行って、第１部材において、導電ファイバー２１、誘電体層２２、導電体層２３、充填樹脂（空間２４）、さらには導電部材を識別し、それぞれ区別する。識別には、エネルギー分散型Ｘ線分析（ＥＤＸ）による元素分析を併用してもよい。
ＸＺ断面において、複合バルク部材２０は、概ね四角形である。当該ＳＥＭ画像において、複合バルク部材２０の４つの角の近傍にある導電ファイバー２１を、それぞれ特定する。この特定に際して、観察視野が１μｍ×１μｍ程度になるように、ＳＥＭ画像のそれぞれの角を含む部分を拡大してもよい。
当該ＳＥＭ画像において、第１部材の最も基板１０側であって、かつ最も左側に位置する最左端導電ファイバー２１を特定する。次いで、最左端導電ファイバー２１を覆う誘電体層２２および導電体層２３を決定する。これらは、それぞれ誘電体部分２２ａおよび導電体部分２３ａと連続して存在し得る。導電ファイバー２１を覆う誘電体層２２（および誘電体部分２２ａ、以下同様）の厚さは、製造方法上、概ね一様である。そのため、最左端導電ファイバー２１を覆う誘電体層２２の外縁は、他の導電ファイバー２１を覆う誘電体層２２の厚さを考慮して、決定することができる。導電ファイバー２１を誘電体層２２を介して覆う導電体層２３（および導電体部分２３ａ、以下同様）の厚さもまた、製造方法上、概ね一様である。そのため、最左端導電ファイバー２１を覆う上記導電体層２３の外縁は、他の導電ファイバー２１を覆う導電体層２３の厚さを考慮して、決定することができる。
決定された導電体層２３の外縁と接し、かつ中心軸ＡＸと平行な第１直線Ｌ１を引く。第１直線Ｌ１は、誘電体層２２と誘電体部分２２ａとの境界（仮想的な境界、以下同様）、および導電体層２３と導電体部分２３ａとの境界を規定するものとなる。第１直線Ｌ１に対して、誘電体層２２は右側に、誘電体部分２２ａは左側に位置する。第１直線Ｌ１に対して、導電体層２３は右側に、導電体部分２３ａは左側に位置する。上記の誘電体部分２２ａおよび導電体部分２３ａは、複合バルク部材２０に含まれない。
同様にして、第１部材の最も基板１０側であって、かつ最も右側に位置する最右端導電ファイバー２１を特定し、最右端導電ファイバー２１を覆う誘電体層２２および導電体層２３を決定する。この導電体層２３の外縁と接し、かつ中心軸ＡＸと平行な第２直線Ｌ２を引く。第２直線Ｌ２は、誘電体層２２と誘電体部分２２ａとの境界、および導電体層２３と導電体部分２３ａとの境界を規定するものとなる。第２直線Ｌ２に対して、誘電体層２２は左側に、誘電体部分２２ａは右側に位置する。第２直線Ｌ２に対して、導電体層２３は左側に、導電体部分２３ａは右側に位置する。上記の誘電体部分２２ａおよび導電体部分２３ａは、複合バルク部材２０に含まれない。
導電体層２３と導電部材とが接触している場合も同様に、導電体層２３の外縁は、他の導電ファイバー２１を覆う導電体層２３の厚さを考慮して、決定することができる。導電部材は、複合バルク部材２０に含まれない。
複合バルク部材２０は、第１直線Ｌ１と第２直線Ｌ２とで挟まれた領域に存在する、複数の導電ファイバー２１、誘電体層２２、導電体層２３および空間２４により構成される。第１直線Ｌ１および第２直線Ｌ２と複合バルク部材２０とのそれぞれの接点（Ｔ１およびＴ２）は、ＸＺ断面において、複合バルク部材２０の外縁を示す点である。接点Ｔ１およびＴ２は、典型的には、基板１０の表面１０ａ上にある。
・最大高さＨｍａｘの決定方法
最大高さＨｍａｘは、例えば、上記のＸＺ断面（Ｎｏ．１）のＳＥＭ画像から決定される。導電ファイバー２１の、基板１０の表面１０ａからＺ方向に最も離れている端部を特定し、この端部と表面１０ａとの間のＺ方向の距離が、最大高さＨｍａｘである。
〈中央領域Ｒ１、外周領域Ｒ２〉
図１に示すように、ＸＺ断面において、外周領域Ｒ２は、中央領域Ｒ１を挟んでＸ方向の一方側および他方側（以下、左側および右側とも称する。）の２か所に配置されている。一方側および他方側の外周領域Ｒ２は、中央領域Ｒ１を介して対向している。
・中央領域Ｒ１および外周領域Ｒ２の決定方法
外周領域Ｒ２は、上記のＸＺ断面（Ｎｏ．１）のＳＥＭ画像と最大高さＨｍａｘとを用いて決定される。ＳＥＭ画像において、接点Ｔ１およびＴ２から、中心軸ＡＸに向かって（図示するように接点Ｔ１およびＴ２が基板１０の表面１０ａ上にある場合は、中心Ｃに向かって）、最大高さＨｍａｘの２倍の距離にある点（Ｐ１およびＰ２）をプロットする。点Ｐ１を含み、かつＺ方向に延びる第３直線Ｌ３より左側の領域が、一方側の外周領域Ｒ２である。点Ｐ２を含み、かつＺ方向に延びる第４直線Ｌ４より右側の領域が、他方側の外周領域Ｒ２である。第３直線Ｌ３と第４直線Ｌ４とで挟まれた領域が中央領域Ｒ１である。
〈面積占有割合Ｓ１１，Ｓ２１〉
面積占有割合Ｓ１１は、厚さ方向の断面（例えば、ＸＺ断面）における中央領域Ｒ１の任意の一部分に占める、導電ファイバー２１および誘電体層２２の合計の面積占有割合である。面積占有割合Ｓ２１は、上記と同じ厚さ方向の断面の外周領域Ｒ２の任意の一部分に占める、導電ファイバー２１および誘電体層２２の合計の面積占有割合である。外周領域Ｒ２の一部分において、面積占有割合Ｓ２１が面積占有割合Ｓ１１より低い場合であっても、当該厚さ方向の断面における外周領域Ｒ２の他の部分の面積占有割合Ｓ２１が、面積占有割合Ｓ１１より高ければよい。
なかでも、任意の１つの厚さ方向の断面の外周領域Ｒ２全体において、面積占有割合Ｓ２１が、面積占有割合Ｓ１１より高くてよい。
面積占有割合Ｓ１１，Ｓ２１の上記の関係は、任意の１つの厚さ方向の断面の一部分において満たしていればよい。任意の１つの厚さ方向の断面において、一方側および他方側の外周領域Ｒ２がいずれも、面積占有割合Ｓ１１と比べて、面積占有割合Ｓ２１が高い部分を含んでよい。これにより、比較的弱い中央領域Ｒ１が左右から保護されるため、複合バルク部材２０の機械的強度がさらに向上する。
異なる複数の厚さ方向の断面において、外周領域Ｒ２が、面積占有割合Ｓ１１に比べて、面積占有割合Ｓ２１が高い部分を含んでよい。この場合、複合バルク部材２０の機械的強度がさらに向上する。「複数の厚さ方向の断面において・・・高い部分を含む」とは、少なくとも２つの異なる厚さ方向の断面における外周領域Ｒ２が、面積占有割合Ｓ１１に比べて、面積占有割合Ｓ２１が高い部分を含むことをいう。すべての厚さ方向の断面において、外周領域Ｒ２が、面積占有割合Ｓ１１に比べて、面積占有割合Ｓ２１が高い部分を含むことを要するものではない。
少なくとも２つの異なる厚さ方向の断面において、一方側および他方側の外周領域Ｒ２がいずれも、面積占有割合Ｓ１１に比べて、面積占有割合Ｓ２１が高い部分を含んでよい。
異なる複数の厚さ方向の断面は、ＸＺ断面であり、ＹＺ断面であり得る。異なる複数の厚さ方向の断面は、ＸＺ断面を、中心軸ＡＸを中心に３６０度未満で回転することにより得ることができる。
面積占有割合Ｓ１１は、０．１以上であってよく、０．１５以上であってよく、０．２０以上であってよい。面積占有割合Ｓ１１は、０．５以下であってよく、０．４以下であってよく、０．３５以下であってよい。
面積占有割合Ｓ２１は、０．２以上であってよく、０．２５以上であってよく、０．３０以上であってよい。面積占有割合Ｓ２１は、０．７以下であってよく、０．５以下であってよく、０．４５以下であってよい。
・面積占有割合Ｓ１１，Ｓ２１の算出方法
面積占有割合Ｓ１１，Ｓ２１は、上記のＸＺ断面（Ｎｏ．１）のＳＥＭ画像を用いて、次のようにして算出される。ＳＥＭ画像において、複合バルク部材２０、外周領域Ｒ２および中央領域Ｒ１は特定されている。複合バルク部材２０において、導電ファイバー２１、誘電体層２２、導電体層２３、および充填樹脂（空間２４）は区別されている。
右側の外周領域Ｒ２における導電ファイバー２１および誘電体層２２の合計の面積を、当該外周領域Ｒ２（すなわち、導電ファイバー２１と誘電体層２２と導電体層２３と充填樹脂とを含む部分の合計）の面積で除する。これにより、右側の外周領域Ｒ２の面積占有割合Ｓ２１が算出される。同様にして、左側の外周領域Ｒ２の面積占有割合Ｓ２１を算出する。同様にして、中央領域Ｒ１の面積占有割合Ｓ１１を算出する。
このときの観察視野は、中央領域Ｒ１の一部のみが観察できる程度の大きさであってよい。同様に、観察視野は、外周領域Ｒ２の一部のみが観察できる程度の大きさであってよい。観察視野の大きさは、例えば、１μｍ×１μｍ程度でよい。これにより、導電ファイバー２１と誘電体層２２と導電体層２３と充填樹脂とが区別し易くなる。
複数の厚さ方向の断面における面積占有割合Ｓ１１，Ｓ２１は、次のようにして算出される。まず、ＸＺ断面（Ｎｏ．１）を露出させた複合バルク部材２０について、さらに他の厚さ方向の断面（例えば、ＹＺ断面。Ｎｏ．２）を研磨により露出させて、そのＳＥＭ画像を観察する。最大高さＨｍａｘはすでに測定されているため、これに基づき、一方側の外周領域Ｒ２を決定する。続いて、上記の通りに画像処理（必要に応じてＥＤＸ分析を併用して、以下同様）を行って、ＳＥＭ画像に現れた一方側の外周領域Ｒ２の面積占有割合Ｓ２１を算出する。断面（Ｎｏ．２）は、複合バルク部材２０の厚さ方向の断面の一部（半分）を表わしているが、断面（Ｎｏ．２）の残部も、上記ＸＺ断面の一部と同様の構成を有していると考えて差し支えない。そのため、他方側の外周領域Ｒ２の面積占有割合Ｓ２１も、一方側のものと同様であるとみなすことができる。中央領域Ｒ１の他の部分の面積占有割合Ｓ１１も、断面（Ｎｏ．２）のＳＥＭ画像に現れたのと同様であるとみなすことができる。かかる操作を、必要に応じて複数の異なる厚さ方向の断面について繰り返す。そして、複数のＳＥＭ画像を得て、画像処理等を行って、複数の厚さ方向の断面における面積占有割合Ｓ１１，Ｓ２１を算出する。
〈その他〉
上記で使用されたＸＺ断面（Ｎｏ．１）のＳＥＭ画像が、基板１０の厚さ方向の断面のＳＥＭ画像であるか否かは、観察されている基板１０の厚さおよび幅によって確認することができる。ＳＥＭ画像から測定される基板１０の厚さが、本来の基板の厚さより大きい場合、当該断面は、厚さ方向の断面ではないと判断できる。「本来の基板の厚さより大きい」とは、ＳＥＭ画像における基板１０の厚さが、本来の基板１０の厚さより５％以上大きいことを意味する。また、ＳＥＭ画像から測定される基板１０の幅が、本来の基板の幅（基板の中心を通る直線と基板の両端部との２つの交点間の距離）より小さい場合にも、当該断面は、厚さ方向の断面ではないと判断できる。「本来の基板の幅より小さい」とは、ＳＥＭ画像における基板１０の幅が、本来の基板１０の幅より５％以上小さいことを意味する。
上記のＳＥＭ画像が厚さ方向の断面におけるものであることが確認できる点で、ＳＥＭによる観察視野は、基板１０の表面１０ａ、裏面１０ｂおよび両端部が確認できる程度に広い（例えば、５μｍ×５μｍ以上）ことが望ましい。一方、複合バルク部材２０の構成要素を識別および／または区別したり、面積占有割合を算出したりするための観察視野は、もっと狭くてよい（例えば、１μｍ×１μｍ程度）。
以下、各構成要素について説明する。
≪導電ファイバー≫
本開示において、導電ファイバー２１は、その長手方向寸法（長さ）が該長手方向に垂直な断面最大寸法に比して（好ましくは著しく）大きいもの、概略的には細長い糸状のもの、であれば特に限定されない。
導電ファイバー２１の平均長さは、面積あたりの容量密度を大きくできる点で、より長くてよい。導電ファイバー２１の平均長さは、例えば、数μｍ以上、２０μｍ以上、５０μｍ以上、１００μｍ以上、５００μｍ以上、７５０μｍ以上、１０００μｍ以上、または２０００μｍ以上であり得る。導電ファイバー２１の平均長さの上限は適宜選択され得るが、導電ファイバー２１の長さは、例えば、１０ｍｍ以下、５ｍｍ以下、または３ｍｍ以下であり得る。一態様において、導電ファイバー２１の平均長さは５０μｍ以上である。導電ファイバー２１の平均長さは、５０μｍ以上３ｍｍ以下であってよい。
導電ファイバー２１の平均長さは、上記のＸＺ断面（Ｎｏ．１）のＳＥＭ画像から算出できる。導電ファイバー２１の平均長さは、少なくとも５本以上の導電ファイバー２１の長さの平均値である。
導電ファイバー２１の平均数密度（「平均本数密度」とも称される）は、面積あたりの容量密度を大きくでき、また複合バルク部材２０の機械的強度が高くなる点で、より大きくてよい。導電ファイバー２１の外周領域Ｒ２における平均数密度Ｎ２は、１０８本／ｃｍ２以上であってよい。平均数密度Ｎ２は、１０１３本／ｃｍ２以下であってよく、１０１１本／ｃｍ２以下であってよく、１０１０本／ｃｍ２以下であってよい。
特に、導電ファイバー２１の平均長さが５０μｍ以上であって、かつ、外周領域Ｒ２における平均数密度Ｎ２が１０８本／ｃｍ２以上であってよい。これにより、外周領域Ｒ２において密集している導電ファイバー２１が、他の導電ファイバー２１に接触し易くなって、複合バルク部材２０の機械的強度がより高まり易い。
中央領域Ｒ１における複数の導電ファイバー２１の平均数密度Ｎ１に対する、平均数密度Ｎ２の比Ｎ２／Ｎ１は、例えば、２以上である。これにより、複合バルク部材２０の機械的強度がより高まり易い。比Ｎ２／Ｎ１は、５以上であってよく、１０以上であってよく、５０以上であってよい。比Ｎ２／Ｎ１は、１０００以下であってよく、５００以下であってよく、１００以下であってよい。
・平均数密度Ｎ１およびＮ２の算出方法
導電ファイバー２１の平均数密度は、面積占有割合Ｓ１１，Ｓ２１の算出に使用された試料を用いて算出できる。まず、上記試料の、基板１０の表面１０ａからの高さＨが最大高さＨｍａｘの２０％以下（典型的には、１０％以下）となる第１位置におけるＸＹ断面を、研磨により露出させる。このとき、誘電体部分２２ａまたは導電体部分２３ａを切断するＸＹ断面を得てもよく、切断しないＸＹ断面を得てもよい。得られるＸＹ断面には、複合バルク部材２０のＸＹ断面の一部（半分以下であり得る）が示されているが、当該ＸＹ断面の残部も、得られるＸＹ断面の一部と同様の構成を有していると考えて差し支えない。
得られたＸＹ断面を、ＳＥＭで観察し、以下のようにして中央領域Ｒ１と外周領域Ｒ２とを決定する。図３に示すように、ＳＥＭ画像には、複合バルク部材２０の外縁が示されている。ただし、当該ＳＥＭ画像における複合バルク部材２０の外縁の１辺は、ＸＺ断面を露出するための切断線ＣＬである。ＳＥＭ画像には、さらに、基板１０の表面１０ａ、あるいは、表面１０ａを覆う誘電体部分２２ａまたは導電体部分２３ａが示され得る。
まず、上記のように、画像処理により、複合バルク部材２０を、導電ファイバー２１、誘電体層２２、導電体層２３および充填樹脂（空間２４）に区別する。次いで、当該ＳＥＭ画像において、複合バルク部材２０の最も外側にある複数の導電ファイバー２１の部分（点）を特定する。上記のＸＹ断面において、切断線ＣＬを除いて、複合バルク部材２０の外縁と基板１０の外縁とは相似しているとみなしてよい。プロットされた複数の点を含み、切断線ＣＬを除いた基板１０の外縁と相似する線を引く。この線は、当該ＸＹ断面における複合バルク部材２０の外縁である。
得られた外縁上の任意の点から、これに対向する外縁に向かって、既に算出されている最大高さＨｍａｘの２倍の距離にある点をプロットする。かかる操作を、外縁上の異なる複数の点（例えば、４点）について繰り返し、プロットされた複数の点を含み、切断線ＣＬを除いた複合バルク部材２０の外縁と相似する線を引く。この線は外周領域Ｒ２と中央領域Ｒ１との境界である。当該線から複合バルク部材２０の外縁までの領域が外周領域Ｒ２であり、当該線と切断線ＣＬとで囲まれた内側の領域が中央領域Ｒ１である。
複合バルク部材２０において、外周領域Ｒ２は、図３からわかるように、中央領域Ｒ１の周囲を取り囲むように配置されている。複合バルク部材２０の外縁の一部は、直線Ｌ５およびＬ６によって示されている。外周領域Ｒ２と中央領域Ｒ１との境界の一部は、直線Ｌ７およびＬ８によって示されている。直線Ｌ５，Ｌ６は、図１における接点Ｔ１およびＴ２を含み、かつＹ方向に沿った直線に対応する。直線Ｌ７，Ｌ８は、図１における点Ｐ１およびＰ２を含み、かつＹ方向に沿った直線に対応する。
決定された外周領域Ｒ２の一部（例えば、５μｍ×５μｍの領域）に存在する導電ファイバー２１の数をカウントして、単位面積当たりの導電ファイバー２１の本数（数密度）を求める。かかる操作を繰り返して５視野以上での数密度を得、それらの平均値を、外周領域Ｒ２における導電ファイバー２１の平均数密度Ｎ２とする。中央領域Ｒ１における導電ファイバー２１の平均数密度Ｎ１も、同様にして算出される。
上記で使用されたＸＹ断面のＳＥＭ画像が、基板１０の面内方向に平行な断面のＳＥＭ画像であるか否かは、導電ファイバー２１の断面形状によって確認することができる。上記の第１位置において、導電ファイバー２１の多くはＺ方向に延在しており、その断面形状はほぼ円形である。そのため、導電ファイバー２１の断面が扁平している場合、当該断面は、ＸＹ断面ではないと判断できる。「導電ファイバー２１の断面が扁平している」とは、導電ファイバー２１断面の短径に対する長径の比（長径／短径）が１．４１以上であることを意味する。長径は、導電ファイバー２１の断面の中心を通る径のうち最も長いものである。短径は、導電ファイバー２１の断面の中心を通る径のうち最も短いものである。導電ファイバー２１の断面の中心は、導電ファイバー２１の断面を内包する最小円の中心である。
導電ファイバー２１の断面最大寸法は、例えば、０．１ｎｍ以上、１ｎｍ以上、または１０ｎｍ以上であり得る。導電ファイバー２１の断面最大寸法は、例えば、１ｎｍ以上、または１０ｎｍ以上であり得る。導電ファイバー２１の断面最大寸法は、１０００ｎｍ未満、８００ｎｍ以下、または６００ｎｍ以下であり得る。
導電ファイバー２１の断面最大寸法は、平均数密度Ｎ１およびＮ２の算出に用いられたＸＹ断面のＳＥＭ画像から算出できる。導電ファイバー２１の断面最大寸法は、少なくとも５本以上の導電ファイバー２１の断面最大寸法の平均値である。
導電ファイバー２１は、導電性のナノファイバー（断面最大寸法がナノスケール（１ｎｍ以上１０００ｎｍ未満）のもの）であってよい。導電性のナノファイバーは、例えば導電性のナノチューブ（中空、好ましくは円筒状）または導電性のナノロッド（中実、好ましくは円柱状）であってよい。導電性（半導電性を含む）を有するナノロッドは、ナノワイヤとも称される。
本開示に利用可能な導電性のナノファイバーとしては、例えば、カーボンナノファイバーが挙げられる。本開示に利用可能な導電性のナノチューブとしては、例えば、金属系ナノチューブ、有機系導電性ナノチューブ、無機系導電性ナノチューブが挙げられる。典型的には、導電性のナノチューブは、カーボンナノチューブ、またはチタニアカーボンナノチューブであり得る。本開示に利用可能な導電性のナノロッド（ナノワイヤ）としては、例えば、シリコンナノワイヤ、金属ナノワイヤ（特に、銀ナノワイヤ）、導電性高分子ワイヤが挙げられる。
複合バルク部材２０の機械的強度がより高まり易い点で、導電ファイバー２１は誘電体層２２よりも高い強度を有していてよい。導電ファイバー２１の強度は、５Ｍｐａ／（ｎｍ）２以上１５０Ｇｐａ／（ｎｍ）２以下であってよい。これにより、導電ファイバー２１が複合バルク部材２０の芯材として機能できて、複合バルク部材２０におけるクラックの発生が抑制されることが期待できる。導電ファイバー２１の強度は、１０Ｍｐａ／（ｎｍ）２以上であってよく、１０Ｇｐａ／（ｎｍ）２以上であってよい。導電ファイバー２１の強度は、１００Ｇｐａ／（ｎｍ）２以下であってよい。
５Ｍｐａ／（ｎｍ）２以上１５０Ｇｐａ／（ｎｍ）２以下の強度を有する導電ファイバー２１としては、カーボンナノチューブ、金属ナノワイヤおよび導電性高分子ワイヤよりなる群から選択される少なくとも１種が挙げられる。
なかでも、導電ファイバー２１は、カーボンナノチューブであってよい。カーボンナノチューブは、導電性および熱伝導性を有する。
カーボンナノチューブのカイラリティは、特に限定されず、半導体型または金属型のいずれであってもよく、または、これらを混合して用いてもよい。抵抗値を低減する観点からは、金属型の比率が高いほうが好ましい。
カーボンナノチューブの層数は、特に限定されず、１層のＳＷＣＮＴ（single-walled carbon nanotube）または２層以上のＭＷＣＮＴ（multi-walled carbon nanotube）のいずれであってもよい。
複数の導電ファイバー２１は、いわゆる垂直配向カーボンナノチューブ（ＶＡＣＮＴ）であってよい。ＶＡＣＮＴは、大きな比表面積を有する。加えて、ＶＡＣＮＴは、後述するように、基板１０上に垂直に配向した状態で成長させて製造できるため、最大高さＨｍａｘを制御し易いという利点がある。
≪基板≫
基板１０は、互いに対向する２つの主面（表面１０ａおよび裏面１０ｂ）を有し、例えば板状（基板）、箔状、フィルム状、ブロック状などの形態であり得る。
基板１０を構成する材料は、導電性を有し、複数の導電ファイバー２１と電気的に接続可能である限り、適宜選択され得る。例えば、シリコンなどの半導体材料、金属（銅、アルミニウム、ニッケル）等の導電性材料、セラミック（酸化シリコン）や樹脂等の絶縁性（または比較的導電性が低い）材料であり得る。基板１０は、一種の材料から成っていても、二種以上の材料の混合物から成っていても、二種以上の材料から構成される複合体であってもよい。基板１０を構成する材料は、金属であることが、外部とのコンタクトとして利用し易く、抵抗値を低くでき、高温に耐え得るので好ましい。
基板１０の厚さは、特に限定されず、キャパシタ１の用途により様々であり得る。基板１０は、外部とコンタクトするための電極や、電気伝導を確保するための配線が設けられてもよい。
≪誘電体層≫
誘電体層２２を構成する誘電性材料としては、適宜選択され得る。例えば、二酸化シリコン、酸化アルミニウム、窒化シリコン、酸化タンタル、酸化ハフニウム、チタン酸バリウム、ジルコン酸チタン酸鉛が挙げられる。これらは単独で用いてもよく、２種以上を（例えば積層して）用いてもよい。
誘電体層２２の厚さは、１０ｎｍ以上であってよく、１５ｎｍ以上であってよい。誘電体層の厚さを１０ｎｍ以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。誘電体層２２の厚さは、１μｍ以下であってよく、１００ｎｍ以下であってよく、７０ｎｍ以下であってよい。誘電体層２２の厚さを１μｍ以下とすることにより、より大きな静電容量を得ることが可能になる。一態様において、誘電体層２２の厚さは、１０ｎｍ以上１μｍ以下である。
誘電体層２２の厚さは、平均数密度Ｎ１およびＮ２の算出に用いられたＸＹ断面のＳＥＭ画像から算出できる。誘電体層２２の厚さは、少なくとも５本以上の導電ファイバー２１を覆う誘電体層２２の厚さの平均値である。
存在する場合、誘電体部分２２ａを構成する材料および誘電体部分２２ａの厚さは、誘電体層２２と同様であり得る。
≪導電体層≫
導電体層２３を構成する導電性材料としては、例えば、金属、導電性高分子（導電性を有するおよび／または導電性が付与された高分子材料であり、有機導電性材料とも称される）が挙げられる。これらは単独で用いてもよく、２種以上を用いてもよい。導電体層２３は、導電性材料が異なる複数の層の積層体であってもよい。
金属は、銀、金、銅、白金、アルミニウム、またはこれらの少なくとも２種を含む合金が挙げられる。導電性高分子としては、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）、ＰＰｙ（ポリピロール）、ＰＡＮＩ（ポリアニリン）などが挙げられ、これらは、適宜、有機スルホン酸系化合物、例えばポリビニルスルホン酸、ポリスチレンスルホン酸、ポリアリルスルホン酸、ポリアクリルスルホン酸、ポリメタクリルスルホン酸、ポリ－２－アクリルアミド－２－メチルプロパンスルホン酸、ポリイソプレンスルホン酸といったドーパントがドープされ得る。
導電体層２３の厚さは、３ｎｍ以上であってよく、１０ｎｍ以上であってよい。導電体層２３の厚さを３ｎｍ以上とすることにより、導電体層２３自体の抵抗値を小さくすることができる。導電体層２３の厚さは、５００ｎｍ以下であってよく、１００ｎｍ以下であってよい。一態様において、導電体層２３の厚さは、３ｎｍ以上５００ｎｍ以下である。
導電体層２３の厚さは、平均数密度Ｎ１およびＮ２の算出に用いられたＸＹ断面のＳＥＭ画像から算出できる。導電体層２３の厚さは、少なくとも５本以上の導電ファイバー２１を覆う導電体層２３の厚さの平均値である。
存在する場合、導電体部分２３ａを構成する材料および導電体部分２３ａの厚さは、導電体層２３と同様であり得る。
≪空間≫
被覆された導電ファイバー２１同士の間には、空間２４が形成されている。外周領域Ｒ１における面積占有割合Ｓ２１を高くすることにより、この空間２４が小さくなって、複合バルク部材２０の機械的強度が高まる。
≪導電部材≫
キャパシタ１は、導電体層２３と接触する導電部材を有し得る。導電部材は、導電体層２３と電気的に接続されており、電極をキャパシタ１の外部に引き出す役割を果たす。
導電部材は、導電ファイバー２１、誘電体層２２、および基板１０と接触しない。導電部材と導電体層２３との境界は、ＳＥＭ画像で確認できる。あるいは、導電部材と導電体層２３との境界は、ＥＤＸによる元素分析により特定できる。さらには、導電部材と導電体層２３との境界は、導電部材と接触していない部分の導電体層２３の厚さから決定してよい。
導電部材は、例えば、カーボンペーストあるいは導電性高分子材料を所定の表面／部分に適用／供給することにより形成される。カーボンペーストおよび導電性高分子材料は、一般的に粘度が比較的高いため、空間２４に浸透し難く、空間２４の深部（例えば、基板１０の表面１０ａ）まで到達し難い。そのため、被覆された導電ファイバー２１同士の間には、空間２４が維持される。
（製造方法）
本実施形態のキャパシタ１は、例えば、以下を含む製造方法によって得ることができる：
（ａ）基板１０の表面１０ａに、中央部よりも外縁部の付着量が多くなるように触媒を付着させること、
（ｂ）触媒を核として、基板１０の表面１０ａに複数の導電ファイバー２１を成長させて、当該基板１０と一方の端部にて直接接合している複数の導電ファイバー２１により構成される、フォレストを準備すること、
（ｃ）複数の導電ファイバー２１の表面を被覆する誘電体層２２（および存在する場合には誘電体部分２２ａ、以下同様）を、ゾルゲル法により形成すること、および
（ｄ）誘電体層２２の表面を被覆する導電体層２３（および存在する場合には導電体部分２３ａ、以下同様）を形成すること。
以下、工程（ａ）～（ｄ）についてより詳細に説明する。
工程（ａ）
まず、基板１０の表面１０ａに触媒を付着させる。垂直配向カーボンナノチューブ（ＶＡＣＮＴ、導電ファイバー２１）は、この触媒を核にして成長する。基板１０の表面１０ａの中央部よりも外縁部の付着量が多くなるように触媒を付着させることにより、得られるフォレストの縁側に、ＶＡＣＮＴの密な部分を設けることができる。
基板１０は、ＶＡＣＮＴを成長させるための合成基板であってよい。一般的には、合成基板の材料は、特に限定されず、例えば、酸化シリコン、シリコン、ガリウム砒素、アルミニウム、ＳＵＳなどを用いることができる。本実施形態では、合成基板として、導電性を有する基板１０を使用する。
触媒としては、鉄、ニッケル、白金、コバルト、またはこれらを含む合金などが用いられる。基板１０に触媒を付着させる方法には、化学気相成長法（ＣＶＤ）、スパッタ、物理気相成長法（ＰＶＤ）、原子層堆積法（ＡＬＤ）などを使用でき、場合により、かかる技術を、リソグラフィやエッチングなどの技術と組み合わせてもよい。
工程（ｂ）
次に、触媒を核として、基板１０の表面１０ａに複数のＶＡＣＮＴを成長させる。これにより、基板１０と一方の端部にて直接接合している複数のＶＡＣＮＴにより構成される、フォレストが得られる。
ＶＡＣＮＴを成長させる方法は、特に限定されず、ＣＶＤやプラズマ強化ＣＶＤなどを、必要に応じて加熱下にて用いることができる。使用するガスは、特に限定されず、例えば一酸化炭素、メタン、エチレンおよびアセチレンからなる群より選択される少なくとも一種、あるいは、これらの少なくとも一種と水素および／またはアンモニアとの混合物などを用いることができる。所望される場合には、ＶＡＣＮＴを成長させる際の周囲雰囲気中に、水分を存在させてもよい。これにより、基板１０上に、触媒を核としてＶＡＣＮＴが成長する。基板１０の表面１０ａ側のＶＡＣＮＴの端は、基板１０に（一般的には触媒を介して）固定されている固定端であり、ＶＡＣＮＴの反対側の端が、成長点である自由端である。ＶＡＣＮＴの長さおよび径は、ガス濃度、ガス流量、温度等のパラメータに応じて異なり得る。即ち、これらのパラメータを適宜選択することにより、ＶＡＣＮＴの長さおよび径を調整することができる。
この結果、基板１０上にＶＡＣＮＴのフォレストが作製される。得られたフォレストにおける各ＶＡＣＮＴの長さは、厳密には、成長速度差等に起因して自由端側でばらつき（例えば面内ばらつき）を生じ得る。触媒を付着させた基板１０上にＶＡＣＮＴを成長させるとき、ＶＡＣＮＴの合成途中で触媒が失活して、成長が停止するカーボンナノチューブ（ＣＮＴ）が存在し得る。成長が停止したＣＮＴは、引き続き成長しているＣＮＴと絡まって引っ張られることで、その固定端が基板１０から離れて、ＶＡＣＮＴの先端方向へ引き上げられる。
以上より得られた複数のＶＡＣＮＴ（導電ファイバー２１）は、基板１０上に配置され、かつ、基板１０と一方の端部にて直接接合することとなる。ただし、上記の説明から理解されるように、一部のＣＮＴは、基板１０と直接接合していなくてよい。
工程（ｃ）
続いて、少なくともＶＡＣＮＴの表面を被覆する誘電体層２２を、ゾルゲル法により形成する。
ゾルゲル法の実施条件を適切に選択ないし設定することで、形成される誘電体層２２の厚さを制御することができる。例えば、ゾルゲル法に使用する液の仕込み組成、仕込みに使用する溶媒（例えば水、エタノール、イソプロパノール、アセトン）、成膜時間、撹拌速度、温度などを適切に選択ないし設定すればよい。
その後、乾燥させて溶媒を除去することにより、誘電体層２２が形成される。
工程（ｄ）
続いて、誘電体層２２の表面を被覆する導電体層２３を形成する。
導電体層２３の成膜法は、特に限定されず、液相成膜法、気相成膜法およびそれらの組み合わせを用いてよい。液相成膜法は、例えば、ゾルゲル法、メッキ等であり得る。気相成膜法は、ＡＬＤ、スパッタ、ＣＶＤ等であり得る。
例えば、導電体層２３は、導電性高分子を用いて液相成膜法で形成することができる。より詳細には、導電性高分子を有機溶媒に溶解または分散させた液状組成物を所定の表面／部分に適用／供給する（例えば塗布または浸漬等する）ことで、導電体層２３を形成することができる。導電性高分子は、誘電体層２２で被覆した複数のＶＡＣＮＴの間に形成される空間に浸透させ易く、該空間の深部（例えば底部）においても導電体層２３を適切に形成できる。
以上により、図１、図２および図３に示すキャパシタ１を製造することができる。
［変形例１］
図４は、実施形態１の変形例１におけるキャパシタの概略断面模式図である。図４は、図１に対応する断面である。図５は、図４のＢ部の拡大図であり、図２に対応している。
変形例１は、実施形態１とは、複合バルク部材の外形が相違する。この相違する構成を以下に説明する。その他の構成は、実施形態１と同様であり、実施形態１と同一の符号を付してその説明を省略する。
図４に示すように、厚さ方向の断面（ここでは、ＸＺ断面）において、キャパシタ１Ａの外周領域Ｒ２の外縁の一部は、Ｘ方向に傾斜している。このとき、図５に示すように、外周領域Ｒ２において、導電ファイバー２１がＺ方向に対して傾斜あるいはＸ方向に屈曲している。そのため、外周領域Ｒ２に存在していた空間２４が押しつぶされて小さくなっている。これにより、外周領域Ｒ２は、中央領域Ｒ１における導電ファイバー２１および誘電体層２２の面積占有割合Ｓ１１に比べて、導電ファイバー２１および誘電体層２２の面積占有割合Ｓ２１が高い部分を含むものとなっている。
加えて、導電ファイバー２１がＺ方向に対して傾斜あるいはＸ方向に屈曲していることにより、外周領域Ｒ２において、少なくとも２本の導電ファイバー２１が、誘電体層２２を介して、あるいは、誘電体層２２を介さずに接触できる。つまり、外周領域Ｒ２では、複数の導電ファイバー２１が互いに支え合うように位置しているため、複合バルク部材２０Ａは、外力に対して変形し難い。これによっても、複合バルク部材２０Ａの機械的強度がさらに向上する。
（製造方法）
キャパシタ１Ａは、例えば、以下を含む製造方法によって得ることができる：
（ａ’）基板１０の表面１０ａに配置され、かつ、当該基板１０と一方の端部にて直接接合している複数のＶＡＣＮＴ（導電ファイバー２１）により構成される、フォレストを準備すること、
（ｂ’）フォレストの外側にあるＶＡＣＮＴを、中央に向けて傾斜させること、
（ｃ）複数のＶＡＣＮＴの表面を被覆する誘電体層２２を、ゾルゲル法により形成すること、および
（ｄ）誘電体層２２の表面を被覆する導電体層２３を形成すること。
以下、工程（ｂ’）について詳細に説明する。工程（ａ’）は、基板１０の表面１０ａ全体に、触媒を均一に付着させること以外、実施形態１の工程（ａ）および（ｂ）と同様に実施される。工程（ｃ）および（ｄ）は、実施形態１の工程（ｃ）および（ｄ）と同様に実施される。
工程（ｂ’）
得られたフォレストの縁にあるＶＡＣＮＴを、中央に向けて傾斜させる。
フォレストを適切な溶媒に浸漬することで、フォレストの縁にあるＶＡＣＮＴを、中央に向けて傾斜させることができる。フォレストを適切な溶媒に浸漬すると、特にフォレストの外側にあるＶＡＣＮＴ同士が凝集し易くなる。一方、フォレストの中央付近にあるＶＡＣＮＴは直立状態が維持され易い。その結果、縁にあるＶＡＣＮＴが中央に向かって傾斜する。
溶媒は、ＶＡＣＮＴの濡れ性を考慮して選択される。ＶＡＣＮＴの濡れ性が低過ぎると、ＶＡＣＮＴ同士の凝集が進行し難い。一方、ＶＡＣＮＴの濡れ性が高過ぎると、ＶＡＣＮＴ同士の凝集が過剰に進行して、キャパシタ１Ａに適した複合バルク部材２０Ａが得られ難い。適切な溶媒としては、例えば、水、エタノール、イソプロパノール、アセトンが挙げられる。なかでも、エタノールであってよい。
溶媒には、界面活性剤が添加されてよい。これにより、ＶＡＣＮＴの濡れ性が容易に調整される。界面活性剤は、アニオン性であってよい。界面活性剤は、親水基の電荷や分子量を考慮して適宜選択される。界面活性剤としては、ドデシル硫酸ナトリウム、臭化セチルトリメチルアンモニウム、ドデシルベンゼンスルホン酸ナトリウムが挙げられる。界面活性剤の添加量は、ＶＡＣＮＴの濡れ性を考慮して適宜設定される。
浸漬条件もまた、ＶＡＣＮＴの濡れ性を考慮して設定される。浸漬は、過度な凝集が抑制できる点で、室温（２３℃±３℃）の溶媒に、基板１０と液面との成す角度が概ね９０度になるように、２～１０ｍｍ／秒（典型的には、５ｍｍ／秒）の速度で、フォレストが設けられた基板１０を投入することにより、実施されてよい。
フォレストの凝集に関しては、非特許文献１にも記載がある。
溶媒には、誘電体層２２の材料が添加されてよい。これにより、工程（ｂ’）で用いた浴をそのまま用いて、工程（ｃ）を実施することができる。工程（ｂ’）と工程（ｃ）とは、同じ浴にて、同時にあるいは連続的に実施される。言い換えれば、ＶＡＣＮＴ同士の凝集と、誘電体層２２の材料の付着とが、同時にあるいは連続して進行する。誘電体層２２の材料がＶＡＣＮＴの表面に付着することにより、ＶＡＣＮＴ同士の適切な凝集状態が維持され易くなって、その後に行われる乾燥によってさらに凝集が進行してしまうことが抑制される。このように凝集状態を制御し易い点で、工程（ｂ’）と工程（ｃ）とは、同時にあるいは連続的に実施されてよい。この場合、成膜時間は１～３時間（典型的には、１．５時間）であってよく、撹拌速度は１５０～５００ｒｐｍ（典型的には、３００ｒｐｍ）であってよい。
以上により、図４および図５に示すキャパシタ１Ａを製造することができる。
＜実施形態２＞
実施形態２は、実施形態１とは、面積占有割合を算出する際に用いられる要素が相違する。具体的には、面積占有割合を算出する際、導電ファイバー２１および誘電体層２２の面積に加えて、導電体層２３の面積を用いる。その他の構成は、実施形態１と同様であり、実施形態１と同一の符号を付してその説明を省略する。実施形態２は、実施形態１と同じ図１～３を用いて説明される。
実施形態２において、外周領域Ｒ２は、中央領域Ｒ１における導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積占有割合Ｓ１２に比べて、導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積占有割合Ｓ２２が高い部分を含む。
「面積占有割合Ｓ１２よりも面積占有割合Ｓ２２が高い」もまた、「外周領域Ｒ２に存在する空間が、中央領域Ｒ１に存在する空間よりも小さい」と言い換えられる。そのため、一様な面積占有割合を有する複合バルク部材と比べて、本実施形態に係る複合バルク部材２０は、外周領域Ｒ２において、より高い機械的強度を有する。本実施形態においても、外周領域Ｒ２のみの上記の面積占有割合Ｓ２２を大きくすることにより、キャパシタ１の性能低下を抑制しながら、複合バルク部材２０の機械的強度を向上することができる。
「面積占有割合Ｓ２２が高い」とは、上記の面積占有割合Ｓ１２とＳ２２との差が５％以上であることを意味する。すなわち、Ｓ２２／Ｓ１２≧１．０５である。Ｓ２２／Ｓ１２は、１．２以上であってよく、２以上であってよく、５以上であってよい。
Ｓ２２／Ｓ１２≧１．０５である場合、上記のＳ２１／Ｓ１１≧１．０５の関係も満たされているとみなして差し支えない。Ｓ２１／Ｓ１１≧１．０５である場合、Ｓ２２／Ｓ１２≧１．０５の関係も満たされているとみなして差し支えない。
面積占有割合Ｓ１２，Ｓ２２は、導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積を、中央領域Ｒ１あるいは外周領域Ｒ２の面積で除すこと以外、実施形態１と同様にして算出できる。
面積占有割合Ｓ１２は、０．１０以上であってよく、０．１５以上であってよく、０．２０以上であってよい。面積占有割合Ｓ１２は、０．５０以下であってよく、０．４０以下であってよく、０．３５以下であってよい。
面積占有割合Ｓ２２は、０．２以上であってよく、０．２５以上であってよく、０．３０以上であってよい。面積占有割合Ｓ２２は、０．７０以下であってよく、０．５０以下であってよく、０．４５以下であってよい。
［変形例２］
変形例２は、実施形態２とは、複合バルク部材の外形が相違する。この相違する構成は、実施形態１とその変形例１との間の相違と同様である。変形例２は、変形例１と同じ図４および５を用いて説明される。
変形例１と同様、変形例２のキャパシタ１Ａは、ＸＺ断面の外周領域Ｒ２において、導電ファイバー２１がＺ方向に対して傾斜あるいはＸ方向に屈曲している。そのため、外周領域Ｒ２に存在していた空間２４が押しつぶされて小さくなっている。外周領域Ｒ２は、中央領域Ｒ１における導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積占有割合Ｓ１２に比べて、導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積占有割合Ｓ２２が高い部分を含むものとなっている。
＜実施形態３＞
実施形態３は、実施形態１とは、面積占有割合を算出する際に用いられる要素および断面が相違する。この相違する構成を以下に説明する。その他の構成は、実施形態１と同様であり、実施形態１と同一の符号を付してその説明を省略する。
図６は、実施形態３におけるキャパシタの概略断面模式図である。図６は、基板１０の面内方向に沿った断面を示す。図６では、便宜上、基板１０と複合バルク部材２０Ｂの外縁とを示しており、導電ファイバー２１、誘電体層２２、導電体層２３および空間２４を省略している。図７は、図６のＤ部の拡大図である。図７において、誘電体層２２および導電体層２３で順次被覆された導電ファイバー２１が模式的に示されている。便宜上、図７において、基板１０、導電ファイバー２１、誘電体層２２、導電体層２３および空間２４の一部のみが示されている。実施形態３におけるキャパシタの基板１０の厚さ方向に沿った断面の一例は、図１および図２で表される。図７は、図２のＩ－Ｉ断面に対応している。
（構成）
複合バルク部材２０Ｂを構成する導電ファイバー２１は、最大高さＨｍａｘを有する。複合バルク部材２０Ｂは、ＸＹ断面において、複合バルク部材２０Ｂの外縁から最大高さＨｍａｘの２倍までの範囲の外周領域Ｒ２と、外周領域Ｒ２に囲まれた中央領域Ｒ１とを有する。
図７に示すように、ＸＹ断面において、外周領域Ｒ２における導電ファイバー２１は、中央領域Ｒ１よりも密集している。そのため、外周領域Ｒ２は、中央領域Ｒ１における導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積占有割合Ｓ１３に比べて、導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積占有割合Ｓ２３が高い部分を含む。
外周領域Ｒ２が、「面積占有割合Ｓ２３が高い部分を含む」とは、任意の１つのＸＹ断面の外周領域Ｒ２の少なくとも一部分における面積占有割合Ｓ２３が、同じＸＹ断面の中央領域Ｒ１の一部分における面積占有割合Ｓ１３よりも高いことをいう。当該ＸＹ断面の全体において、面積占有割合Ｓ２３が面積占有割合Ｓ１３より高いことを要するものではない。
「面積占有割合Ｓ１３よりも面積占有割合Ｓ２３が高い」とは、「外周領域Ｒ２に存在する空間２４が、中央領域Ｒ１に存在する空間２４よりも狭い」と言い換えられる。そのため、一様な面積占有割合を有する複合バルク部材と比べて、本実施形態に係る複合バルク部材２０Ｂは、外周領域Ｒ２において、より高い機械的強度を有する。本実施形態においても、外周領域Ｒ２のみの上記の面積占有割合Ｓ２３を大きくすることにより、キャパシタ１Ｂの性能低下を抑制しながら、複合バルク部材２０Ｂの機械的強度を向上することができる。「面積占有割合Ｓ１３よりも面積占有割合Ｓ２３が高い」とは、「外周領域Ｒ２に存在する導電ファイバー２１の数密度が、中央領域Ｒ１に存在する導電ファイバー２１の数密度よりも高い」と言い換えることもできる。
「面積占有割合Ｓ２３が高い」とは、面積占有割合Ｓ１３とＳ２３との差が５％以上であることを意味する。すなわち、Ｓ２３／Ｓ１３≧１．０５である。Ｓ２３／Ｓ１３は１．２以上であってよく、２以上であってよく、５以上であってよい。
面積占有割合Ｓ１３は、任意の１つのＸＹ断面の中央領域Ｒ１の任意の一部分に占める、導電ファイバー２１および誘電体層２２の合計の面積占有割合である。面積占有割合Ｓ２３は、上記と同じＸＹ断面の外周領域Ｒ２の任意の一部分に占める、導電ファイバー２１および誘電体層２２の合計の面積占有割合である。外周領域Ｒ２の一部分において、面積占有割合Ｓ２３が面積占有割合Ｓ１３より低い場合であっても、当該ＸＹ断面における外周領域Ｒ２の他の部分の面積占有割合Ｓ２３が、面積占有割合Ｓ１３より高ければよい。
なかでも、任意の１つのＸＹ断面の外周領域Ｒ２全体において、面積占有割合Ｓ２３が、面積占有割合Ｓ１３より高くてよい。
面積占有割合Ｓ１３，Ｓ２３の上記の関係は、任意の１つのＸＹ断面の一部分において満たしていればよい。任意の１つのＸＹ断面において、外周領域Ｒ２のうち、中央領域Ｒ１を介して対向する一方側および他方側がいずれも、面積占有割合Ｓ１３と比べて、面積占有割合Ｓ２３が高い部分を含んでよい。これにより、複合バルク部材２０Ｂの機械的強度がさらに向上する。
異なる複数のＸＹ断面において、外周領域Ｒ２が、面積占有割合Ｓ１３に比べて、面積占有割合Ｓ２３が高い部分を含んでよい。この場合、複合バルク部材２０Ｂの機械的強度がさらに向上する。「複数のＸＹ断面において・・・高い部分を含む」とは、少なくとも２つの異なるＸＹ断面における外周領域Ｒ２が、面積占有割合Ｓ１３に比べて、面積占有割合Ｓ２３が高い部分を含むことをいう。すべてのＸＹ断面において、外周領域Ｒ２が、面積占有割合Ｓ１３に比べて、面積占有割合Ｓ２３が高い部分を含むことを要するものではない。
少なくとも２つの異なるＸＹ断面において、中央領域Ｒ１を介して対向している２つの外周領域Ｒ２が、面積占有割合Ｓ１３に比べて、面積占有割合Ｓ２３が高い部分を含んでよい。
面積占有割合Ｓ１３は、０．０８以上であってよく、０．１０以上であってよく、０．１５以上であってよい。面積占有割合Ｓ１３は、０．５０以下であってよく、０．４０以下であってよく、０．３０以下であってよい。
面積占有割合Ｓ２３は、０．１５以上であってよく、０．２０以上であってよく、０．２５以上であってよい。面積占有割合Ｓ２３は、０．７０以下であってよく、０．５０以下であってよく、０．４０以下であってよい。
・最大高さＨｍａｘの決定方法
最大高さＨｍａｘは、実施形態１と同様して得られたＸＺ断面のＳＥＭ画像から、実施形態１と同様にして決定される。
〈中央領域Ｒ１および外周領域Ｒ２〉
ＸＹ断面において、外周領域Ｒ２は、中央領域Ｒ１の周囲を取り囲むように配置されている。
・中央領域Ｒ１および外周領域Ｒ２の決定方法
中央領域Ｒ１および外周領域Ｒ２は、最大高さＨｍａｘを決定する際に使用された試料を用いて、実施形態１において平均数密度Ｎ１およびＮ２を算出するために行った、中央領域Ｒ１および外周領域Ｒ２の決定と同様の方法により、決定される。この方法に関し、図３が参照できる。上記試料には、キャパシタ１ＢのＸＺ断面と、ＸＹ断面の半分とが露出している。
・対向している外周領域Ｒ２の決定方法
対向している外周領域Ｒ２は、同様に、最大高さＨｍａｘを決定する際に使用された試料のＸＹ断面から決定できる。このＸＹ断面には、複合バルク部材２０ＢのＸＹ断面の一部（半分以下であり得る）が示されているが、当該ＸＹ断面の残部も、得られるＸＹ断面の一部と同様の構成を有していると考えて差し支えない。当該ＸＹ断面は図３に模式的に示されている。図３と図６とは対応しており、図３において、切断によって除去された複合バルク部材２０ＢのＸＹ断面の残部を補足した一例が、図６である。対向している外周領域Ｒ２は、図６を用いて決定してよい。
図６には、図３と同様に、複合バルク部材２０Ｂの外縁の一部である直線Ｌ５およびＬ６と、外周領域Ｒ２と中央領域Ｒ１との境界の一部である直線Ｌ７およびＬ８と、が示されている。さらに、図６には、複合バルク部材２０Ｂの外縁の残部である直線Ｌ９およびＬ１０と、外周領域Ｒ２と中央領域Ｒ１との境界の一部である直線Ｌ１１およびＬ１２と、が示されている。複合バルク部材２０Ｂの外縁が曲線を含む場合、直線Ｌ５およびＬ６は、複合バルク部材２０Ｂの左右の端部をそれぞれ含み、かつＹ方向に沿った直線に対応する。同様に、直線Ｌ９およびＬ１０は、複合バルク部材２０ＢのＹ方向の端部をそれぞれ含み、かつＸ方向に沿った直線に対応する。外周領域Ｒ２と中央領域Ｒ１との境界が曲線を含む場合、直線Ｌ７およびＬ８は、中央領域Ｒ１の左右の端部をそれぞれ含み、かつＹ方向に沿った直線に対応する。同様に、直線Ｌ１１およびＬ１２は、中央領域Ｒ１のＹ方向の端部をそれぞれ含み、かつＸ方向に沿った直線に対応する。
図６において、対向している外周領域Ｒ２は、「外周領域Ｒ２の直線Ｌ５とＬ７との間にある部分」と「外周領域Ｒ２の直線Ｌ８とＬ１０との間にある部分」との組み合わせ、および、「外周領域Ｒ２の直線Ｌ９とＬ１１との間にある部分」と「外周領域Ｒ２の直線Ｌ１０とＬ１２との間にある部分」との組み合わせであると、決定できる。
〈面積占有割合Ｓ１３，Ｓ２３〉
上記の試料のＸＹ断面をＳＥＭで観察する。ＳＥＭ画像において、複合バルク部材２０Ｂ、中央領域Ｒ１および外周領域Ｒ２はすでに特定されている。
まず、画像処理によって、複合バルク部材２０Ｂを、導電ファイバー２１、誘電体層２２、導電体層２３、および充填樹脂（空間２４）に区別する。次いで、外周領域Ｒ２における導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積を、外周領域Ｒ２（すなわち、導電ファイバー２１と誘電体層２２と導電体層２３と充填樹脂を含む部分の合計）の面積で除する。これにより、外周領域Ｒ２の面積占有割合Ｓ２３が算出される。同様にして、中央領域Ｒ１の面積占有割合Ｓ１３を算出する。
複数のＸＹ断面における面積占有割合Ｓ１３，Ｓ２３は、切断する位置を第２位置、第３位置・・と順次変えること以外、上記と同様にして算出される。複数のＸＹ断面は、同じ試料（キャパシタ１Ｂ）から得られる。例えば、第１位置を、基板１０の表面１０ａからの高さが高さＨｍａｘの２０％以下であって、できるだけ高い位置に設定する。次に、第２位置を第１位置より少し低い位置に設定し、第３位置を第２位置よりさらに低い位置に設定する。このようにして、同じ試料から異なる複数のＸＹ断面を露出させればよい。
［変形例３］
変形例３は、実施形態３とは、複合バルク部材の外形が相違する。この相違する構成は、実施形態１とその変形例１との間の相違と同様である。その他の構成は、実施形態１と同様であり、実施形態１と同一の符号を付してその説明を省略する。
図８は、実施形態３の変形例３におけるキャパシタの一部の概略断面模式図である。図８は、基板１０の面内方向に沿った断面を示す。変形例３におけるキャパシタ全体の基板１０の面内方向に沿った断面の一例は、図６で表される。図８は、図７に対応し、図６のＤ部の拡大図に対応している。変形例３におけるキャパシタの、基板１０の厚さ方向に沿った断面の一例は、図４および図５で表される。図８は、図５のII－II断面に対応している。
変形例１および２と同様、変形例３のキャパシタ１Ｃは、ＸＺ断面の外周領域Ｒ２において、導電ファイバー２１がＺ方向に対して傾斜あるいはＸ方向に屈曲している。そのため、外周領域Ｒ２に存在していた空間２４が導電ファイバー２１に覆われて小さくなっている。これにより、外周領域Ｒ２は、中央領域Ｒ１における導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積占有割合Ｓ１３に比べて、導電ファイバー２１、誘電体層２２および導電体層２３の合計の面積占有割合Ｓ２３が高い部分を含むものとなっている。
以上、本開示の６つの実施形態について詳述したが、本開示はこれらに限定されない。例えば、上述した実施形態の各特徴は、任意の２つ以上を組み合わせてよい。
上述した実施形態の複合バルク部材２０，２０Ａにおいて、導電ファイバー２１が基板１０に直接接合しているが、これに限定されない。導電ファイバー２１は、導電性を有する接着層を介して基板１０に接合していてもよい。導電ファイバー２１は、上記接着層の表面に接着されていてよく、その端部が上記接着層の内部に挿入されることにより、接着層に接着されていてもよい。導電性を有する接着層は、典型的には、金属材料により形成される。
上述した実施形態の複合バルク部材２０Ａにおいて、外周領域Ｒ２にある導電ファイバー２１同士が誘電体層２２を介して、あるいは、誘電体層２２を介さずに接触しているが、これに限定されない。外周領域Ｒ２にある複数の導電ファイバー２１は、それぞれ孤立していてよい。
上述した実施形態のキャパシタ１，１ＢのＸＹ断面において、基板１０および複合バルク部材２０，２０Ｂの外形が四角形であるが、これに限定されない。基板１０および複合バルク部材２０，２０ＢのＸＹ断面における外形は、円形、楕円形、四角形以外の多角形であってよい。
上述した実施形態のキャパシタＡ，１Ａにおいて、導電ファイバー２１および／または複合バルク部材２０，２０Ａが、基板１０上の表面１０ａと裏面１０ｂとを繋ぐ面（側面）に存在していてよい。
上述した実施形態では、工程（ｂ）または（ａ’）において、導電ファイバー２１としてカーボンナノチューブ（ＣＮＴ）を挙げたが、これに限定されない。導電ファイバー２１は、ＣＮＴ以外であってよい。
上述した実施形態では、工程（ｂ）または（ａ’）において、基板１０上にフォレストを設けたが、これに限定されない。フォレストを他の合成基板に設けた後、基板１０に転写してもよい。この場合、転写後に工程（ｃ）または（ｂ’）以降を実施すればよい。基板１０に接着層を設けておいてもよい。
上述した実施形態では、工程（ｂ’）において、凝集により導電ファイバー２１の一部を傾斜させたが、これに限定されない。外側から中央に向かってフォレストを押圧することにより、導電ファイバー２１の一部を傾斜させてもよい。
上述した実施形態では、工程（ｃ）において、ゾルゲル法により誘電体層２２を形成したが、これに限定されない。誘電体層２２は、気相成膜法（代表的には、スパッタ法）により形成してもよい。この場合、工程（ｂ）または（ａ’）で使用された溶媒を除去してから、工程（ｃ）を行う。誘電体層２２は、ゾルゲル法以外の液相成膜法（代表的には、メッキ法）により形成してもよい。誘電体層２２が金属酸化物から成る場合には、メッキと表面酸化処理とを組み合わせた方法を用いてもよい。
以下の製造例により本発明をさらに具体的に説明するが、本発明はこれらに限定されない。
（製造例１）
変形例１，２および３に係る複合バルク部材を有するキャパシタを製造した。
（１）フォレストの準備
Ｓｉ基板１０の表面上に触媒を塗布し、ＶＡＣＮＴを成長させて、フォレスト２００を得た。
（２）ＶＡＣＮＴの傾斜
フォレスト２００が設けられた基板１０を、ドデシル硫酸ナトリウム、アンモニアおよびエタノールを含む原料液に浸漬した。浸漬は以下のようにして実施した。まず、液温が室温（２３℃±３℃）の原料液に、基板１０と原料液の液面との成す角度が概ね９０度になるように、フォレスト２００が設けられた基板１０を投入した。投入速度は５ｍｍ／秒とした。その後、基板１０を引き上げて、乾燥させた。
原料液に浸漬し、乾燥させた後のフォレスト２００が設けられた基板１０を、電子顕微鏡で観察した。当該フォレスト２００を有する基板１０の一部の画像を図９に示す。図９により、フォレスト２００の縁にあるＣＮＴが、中央に向けて傾斜していることが確認された。図９には、便宜的に、フォレスト２００および基板１０の外縁を示す一点鎖線を付している。
（３）誘電体層の形成
上記のフォレスト２００に誘電体層２２を形成した。詳細には、３－アミノプロピルトリエトキシシランとエタノールとを混合した原料混合液に、基板１０上のＶＡＣＮＴを浸漬し、２５℃にて１．５時間、３００ｒｐｍで撹拌しながら維持した後、基板１０を引き上げた。最後に乾燥して、基板１０上の複数のＣＮＴ（導電ファイバー２１）の表面を覆う誘電体層２２（ＳｉＯ２）を形成した。
（４）導電体層の形成
次いで、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）およびＰＳＳ（ポリスチレンスルホン酸）を含む分散液に上記の基板１０を浸漬して、誘電体層２２上に、導電体層２３(ＰＥＤＯＴ／ＰＳＳの複合体）を形成した。このようにして、キャパシタを得た。
得られたキャパシタの複合バルク部材中に存在する空間を樹脂で埋めた後、基板１０をＺ方向からみて、基板１０の中心Ｃを決定した。次いで、中心Ｃを含むＸＺ断面を研磨により露出させた。得られた断面をＳＥＭで観察した。ＳＥＭ画像から、ＣＮＴの最大高さＨｍａｘは１０５μｍと算出された。ファイバー状導電性部材の平均長さは５０μｍ以上と理解できる。
同じＳＥＭ画像において、複合バルク部材の外縁から約２００μｍまでの領域を外周領域Ｒ２、それ以外を中央領域Ｒ１として、厚さ方向の断面における面積占有割合Ｓ１１，Ｓ２１および面積占有割合Ｓ１２，Ｓ２２を上記の通りに算出した。少なくとも１つの厚さ方向の断面において、面積占有割合Ｓ２２は、Ｓ２２／Ｓ１２≧１．３６の関係を満たしていた。また、いずれの厚さ方向の断面においても、一方側および他方側の両方の外周領域Ｒ２は、中央領域Ｒ１の面積占有割合Ｓ１２に比べて、面積占有割合Ｓ２２が高い部分を含むと理解できる。加えて、いずれの厚さ方向の断面においても、一方側および他方側の両方の外周領域Ｒ２は、中央領域Ｒ１の面積占有割合Ｓ１１に比べて、面積占有割合Ｓ２１が高い部分を含むと理解できる。
複数の厚さ方向の断面の一部が露出した構造体を用いて、ＸＹ断面におけるＣＮＴの面積占有割合Ｓ１３，Ｓ２３を上記の通りに算出した。少なくとも１つの面内方向の断面において、面積占有割合Ｓ２３は、Ｓ２３／Ｓ１３≧１．５３の関係を満たしていた。また、いずれの面内方向の断面においても、外周領域Ｒ２は、中央領域Ｒ１の面積占有割合Ｓ１３に比べて、面積占有割合Ｓ２３が高い部分を含むと理解できる。
面内方向の断面から算出される、外周領域Ｒ２における導電ファイバー２１の平均数密度Ｎ２は、５．２８×１０９本／ｃｍ２であり、中央領域Ｒ１における導電ファイバー２１の平均数密度Ｎ１は２．３６×１０９本／ｃｍ２であった（比Ｎ２／Ｎ１＝２．２４）。ＣＮＴの断面最大寸法は３３ｎｍであった。誘電体層２２の厚さは５１ｎｍであった。導電体層２３の厚さは１５ｎｍであった。
図１０Ａは、製造例１で得られた、複合バルク部材の研磨されたＸＺ断面の外周領域の一部を撮影したＳＥＭ画像である。図１０Ｂは、製造例１で得られた、複合バルク部材の研磨されたＸＺ断面の中央領域の一部を撮影したＳＥＭ画像である。図１０Ａおよび１０Ｂにおいて、線状に白っぽく見える部分が、誘電体層２２および導電体層２３に覆われた導電ファイバー２１であり、黒い部分が空間２４に対応する充填樹脂である。
図１１Ａは、製造例１で得られた、複合バルク部材の研磨されたＸＹ断面の外周領域の一部を撮影したＳＥＭ画像である。図１１Ｂは、製造例１で得られた、複合バルク部材の研磨されたＸＹ断面の中央領域の一部を撮影したＳＥＭ画像である。図１１Ａおよび１１Ｂにおいて、円状に白っぽく見える部分が、誘電体層２２および導電体層２３に覆われた導電ファイバー２１であり、黒い部分が空間２４に対応する充填樹脂である。
本開示のキャパシタは、任意の適切な用途に利用され得、特に、複合バルク部材の高い機械的強度が求められる用途に好適に利用され得る。
本願は、２０２２年１１月１日付けで日本国にて出願された特願２０２２－１７５７０１に基づく優先権を主張し、その記載内容の全てが、参照することにより本明細書に援用される。
＜１＞
導電性を有する基板と、
前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
前記ファイバー状導電性部材の表面を被覆する誘電体層と、
前記誘電体層の表面を被覆する導電体層と、を備え、
複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
前記基板の厚さ方向に沿った１つの断面において、
前記ファイバー状導電性部材が最大高さＨｍａｘを有し、
前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める一方側および他方側の外周領域と、一方側および他方側の前記外周領域に挟まれた中央領域と、を有し、
一方側および他方側の少なくとも一方の前記外周領域が、前記中央領域における前記ファイバー状導電性部材および前記誘電体層の合計の面積占有割合Ｓ１１に比べて、前記ファイバー状導電性部材および前記誘電体層の合計の面積占有割合Ｓ２１が高い部分を含む、キャパシタ。
＜２＞
前記基板の厚さ方向に沿った１つの断面において、
一方側および他方側の前記外周領域がいずれも、前記面積占有割合Ｓ１１に比べて、前記面積占有割合Ｓ２１が高い部分を含む、＜１＞に記載のキャパシタ。
＜３＞
前記基板の厚さ方向に沿った複数の断面のそれぞれにおいて、
一方側および他方側の少なくとも一方の前記外周領域が、前記面積占有割合Ｓ１１に比べて、前記面積占有割合Ｓ２１が高い部分を含む、＜１＞または＜２＞に記載のキャパシタ。
＜４＞
導電性を有する基板と、
前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
前記ファイバー状導電性部材の表面を被覆する誘電体層と、
前記誘電体層の表面を被覆する導電体層と、を備え、
複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
前記基板の厚さ方向に沿った１つの断面において、
前記ファイバー状導電性部材が最大高さＨｍａｘを有し、
前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める一方側および他方側の外周領域と、一方側および他方側の前記外周領域に挟まれた中央領域と、を有し、
一方側および他方側の少なくとも一方の前記外周領域が、前記中央領域における前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ１２に比べて、前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ２２が高い部分を含む、キャパシタ。
＜５＞
前記基板の厚さ方向に沿った１つの断面において、
一方側および他方側の前記外周領域がいずれも、前記面積占有割合Ｓ１２に比べて、前記面積占有割合Ｓ２２が高い部分を含む、＜４＞に記載のキャパシタ。
＜６＞
前記基板の厚さ方向に沿った複数の断面のそれぞれにおいて、
一方側および他方側の少なくとも一方の前記外周領域が、前記面積占有割合Ｓ１２に比べて、前記面積占有割合Ｓ２２が高い部分を含む、＜４＞または＜５＞に記載のキャパシタ。
＜７＞
導電性を有する基板と、
前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
前記ファイバー状導電性部材の表面を被覆する誘電体層と、
前記誘電体層の表面を被覆する導電体層と、を備え、
複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
前記基板の厚さ方向に沿った１つの断面において、前記ファイバー状導電性部材は最大高さＨｍａｘを有し、
前記基板の面内方向に対して平行な１つの断面において、
前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める外周領域と、前記外周領域に囲まれた中央領域とを有し、
前記外周領域が、前記中央領域における前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ１３に比べて、前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ２３が高い部分を含む、キャパシタ。
＜８＞
前記基板の面内方向に対して平行な１つの断面において、
前記外周領域のうち、前記中央領域を介して対向する一方側および他方側の部分がいずれも、前記面積占有割合Ｓ１３に比べて、前記面積占有割合Ｓ２３が高い部分を含む、＜７＞に記載のキャパシタ。
＜９＞
前記基板の面内方向に対して平行な複数の断面のそれぞれにおいて、
前記外周領域が、前記面積占有割合Ｓ１３に比べて、前記面積占有割合Ｓ２３が高い部分を含む、＜７＞または＜８＞に記載のキャパシタ。
＜１０＞
前記誘電体層の厚さが、１０ｎｍ以上である、＜１＞～＜９＞のいずれかに記載のキャパシタ。
＜１１＞
前記外周領域における複数の前記ファイバー状導電性部材の平均数密度Ｎ２が、１０８本／ｃｍ２以上である、＜１＞～＜１０＞のいずれかに記載のキャパシタ。
＜１２＞
複数の前記ファイバー状導電性部材の平均長さが、５０μｍ以上である、＜１＞～＜１１＞のいずれかに記載のキャパシタ。
＜１３＞
前記中央領域における複数の前記ファイバー状導電性部材の平均数密度Ｎ１に対する、前記外周領域における複数の前記ファイバー状導電性部材の平均数密度Ｎ２の比Ｎ２／Ｎ１が、２以上である、＜１＞～＜１２＞のいずれかに記載のキャパシタ。
＜１４＞
前記ファイバー状導電性部材が、カーボンナノチューブである、＜１＞～＜１３＞のいずれかに記載のキャパシタ。
１，１Ａ，１Ｂ，１Ｃ キャパシタ
１０ 基板
１０ａ 表面
１０ｂ 裏面
２０，２０Ａ，２０Ｂ 複合バルク部材
２１ ファイバー状導電性部材（導電ファイバー）
２２ 誘電体層
２２ａ 誘電体部分
２３ 導電体層
２３ａ 導電体部分
２４ 空間
２００ フォレスト
Ｃ 基板の中心
ＡＸ 中心軸
Ｒ１ 中央領域
Ｒ２ 外周領域
Ｌ１，Ｌ２，Ｌ５，Ｌ６，Ｌ９．Ｌ１０ 誘電体層と誘電体部分との境界
Ｌ３，Ｌ４，Ｌ７，Ｌ８，Ｌ１１，Ｌ１２ 中央領域Ｒ１と外周領域Ｒ２との境界
Ｔ１ 第１直線Ｌ１と複合バルク部材と接点
Ｔ２ 第２直線Ｌ２と複合バルク部材と接点
Ｐ１ 接点Ｔ１から中心軸ＡＸに向かって最大高さＨｍａｘの２倍の距離にある点
Ｐ２ 接点Ｔ２から中心軸ＡＸに向かって最大高さＨｍａｘの２倍の距離にある点

Claims (14)

  1. 導電性を有する基板と、
    前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
    前記ファイバー状導電性部材の表面を被覆する誘電体層と、
    前記誘電体層の表面を被覆する導電体層と、を備え、
    複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
    前記基板の厚さ方向に沿った１つの断面において、
    前記ファイバー状導電性部材が最大高さＨｍａｘを有し、
    前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める一方側および他方側の外周領域と、一方側および他方側の前記外周領域に挟まれた中央領域と、を有し、
    一方側および他方側の少なくとも一方の前記外周領域が、前記中央領域における前記ファイバー状導電性部材および前記誘電体層の合計の面積占有割合Ｓ１１に比べて、前記ファイバー状導電性部材および前記誘電体層の合計の面積占有割合Ｓ２１が高い部分を含む、キャパシタ。
  2. 前記基板の厚さ方向に沿った１つの断面において、
    一方側および他方側の前記外周領域がいずれも、前記面積占有割合Ｓ１１に比べて、前記面積占有割合Ｓ２１が高い部分を含む、請求項１に記載のキャパシタ。
  3. 前記基板の厚さ方向に沿った複数の断面のそれぞれにおいて、
    一方側および他方側の少なくとも一方の前記外周領域が、前記面積占有割合Ｓ１１に比べて、前記面積占有割合Ｓ２１が高い部分を含む、請求項１または２に記載のキャパシタ。
  4. 導電性を有する基板と、
    前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
    前記ファイバー状導電性部材の表面を被覆する誘電体層と、
    前記誘電体層の表面を被覆する導電体層と、を備え、
    複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
    前記基板の厚さ方向に沿った１つの断面において、
    前記ファイバー状導電性部材が最大高さＨｍａｘを有し、
    前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める一方側および他方側の外周領域と、一方側および他方側の前記外周領域に挟まれた中央領域と、を有し、
    一方側および他方側の少なくとも一方の前記外周領域が、前記中央領域における前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ１２に比べて、前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ２２が高い部分を含む、キャパシタ。
  5. 前記基板の厚さ方向に沿った１つの断面において、
    一方側および他方側の前記外周領域がいずれも、前記面積占有割合Ｓ１２に比べて、前記面積占有割合Ｓ２２が高い部分を含む、請求項４に記載のキャパシタ。
  6. 前記基板の厚さ方向に沿った複数の断面のそれぞれにおいて、
    一方側および他方側の少なくとも一方の前記外周領域が、前記面積占有割合Ｓ１２に比べて、前記面積占有割合Ｓ２２が高い部分を含む、請求項４または５に記載のキャパシタ。
  7. 導電性を有する基板と、
    前記基板上に配置され、かつ、前記基板と電気的に接続されている複数のファイバー状導電性部材と、
    前記ファイバー状導電性部材の表面を被覆する誘電体層と、
    前記誘電体層の表面を被覆する導電体層と、を備え、
    複数の前記ファイバー状導電性部材、前記誘電体層、前記導電体層、および前記誘電体層と前記導電体層とにより被覆された複数の前記ファイバー状導電性部材の間に形成された空間は、複合バルク部材を構成し、
    前記基板の厚さ方向に沿った１つの断面において、前記ファイバー状導電性部材は最大高さＨｍａｘを有し、
    前記基板の面内方向に対して平行な１つの断面において、
    前記複合バルク部材は、前記複合バルク部材の外縁から前記最大高さＨｍａｘの２倍までの領域を占める外周領域と、前記外周領域に囲まれた中央領域とを有し、
    前記外周領域が、前記中央領域における前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ１３に比べて、前記ファイバー状導電性部材、前記誘電体層および前記導電体層の合計の面積占有割合Ｓ２３が高い部分を含む、キャパシタ。
  8. 前記基板の面内方向に対して平行な１つの断面において、
    前記外周領域のうち、前記中央領域を介して対向する一方側および他方側の部分がいずれも、前記面積占有割合Ｓ１３に比べて、前記面積占有割合Ｓ２３が高い部分を含む、請求項７に記載のキャパシタ。
  9. 前記基板の面内方向に対して平行な複数の断面のそれぞれにおいて、
    前記外周領域が、前記面積占有割合Ｓ１３に比べて、前記面積占有割合Ｓ２３が高い部分を含む、請求項７または８に記載のキャパシタ。
  10. 前記誘電体層の厚さが、１０ｎｍ以上である、請求項１、４または７に記載のキャパシタ。
  11. 前記外周領域における複数の前記ファイバー状導電性部材の平均数密度Ｎ２が、１０８本／ｃｍ２以上である、請求項１、４または７に記載のキャパシタ。
  12. 複数の前記ファイバー状導電性部材の平均長さが、５０μｍ以上である、請求項１、４または７に記載のキャパシタ。
  13. 前記中央領域における複数の前記ファイバー状導電性部材の平均数密度Ｎ１に対する、前記外周領域における複数の前記ファイバー状導電性部材の平均数密度Ｎ２の比Ｎ２／Ｎ１が、２以上である、請求項１、４または７に記載のキャパシタ。
  14. 前記ファイバー状導電性部材が、カーボンナノチューブである、請求項１、４または７に記載のキャパシタ。
JP2023577919A 2022-11-01 2023-07-14 キャパシタ Active JP7626257B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022175701 2022-11-01
JP2022175701 2022-11-01
PCT/JP2023/026071 WO2024095537A1 (ja) 2022-11-01 2023-07-14 キャパシタ

Publications (3)

Publication Number Publication Date
JPWO2024095537A1 JPWO2024095537A1 (ja) 2024-05-10
JPWO2024095537A5 JPWO2024095537A5 (ja) 2024-09-26
JP7626257B2 true JP7626257B2 (ja) 2025-02-04

Family

ID=90930181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023577919A Active JP7626257B2 (ja) 2022-11-01 2023-07-14 キャパシタ

Country Status (4)

Country Link
US (1) US20250201493A1 (ja)
JP (1) JP7626257B2 (ja)
CN (1) CN120019725A (ja)
WO (1) WO2024095537A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050219788A1 (en) 2004-03-18 2005-10-06 Nanosys, Inc. Nanofiber surface based capacitors
WO2019058922A1 (ja) 2017-09-19 2019-03-28 株式会社村田製作所 キャパシタ
US20210074477A1 (en) 2018-05-18 2021-03-11 Murata Manufacturing Co., Ltd. Integrated energy storage component
WO2021059570A1 (ja) 2019-09-25 2021-04-01 株式会社村田製作所 ナノ構造集合体およびその製造方法
WO2021229871A1 (ja) 2020-05-12 2021-11-18 株式会社村田製作所 構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050219788A1 (en) 2004-03-18 2005-10-06 Nanosys, Inc. Nanofiber surface based capacitors
WO2019058922A1 (ja) 2017-09-19 2019-03-28 株式会社村田製作所 キャパシタ
US20210074477A1 (en) 2018-05-18 2021-03-11 Murata Manufacturing Co., Ltd. Integrated energy storage component
WO2021059570A1 (ja) 2019-09-25 2021-04-01 株式会社村田製作所 ナノ構造集合体およびその製造方法
WO2021229871A1 (ja) 2020-05-12 2021-11-18 株式会社村田製作所 構造体

Also Published As

Publication number Publication date
CN120019725A (zh) 2025-05-16
JPWO2024095537A1 (ja) 2024-05-10
US20250201493A1 (en) 2025-06-19
WO2024095537A1 (ja) 2024-05-10

Similar Documents

Publication Publication Date Title
KR102290618B1 (ko) 나노와이어 클러스터 형성 방법
JP2013524504A (ja) 電荷蓄積デバイス、電荷蓄積デバイスを製造する方法、電荷蓄積デバイスの導電構造を形成する方法、電荷蓄積デバイスを利用する移動型電子デバイス、及び、電荷蓄積デバイスを含むマイクロ電子デバイス
US11393629B2 (en) Multilayer ceramic electronic component including an external electrode having a graphene platelet
CN106463618A (zh) 电容器及其制造方法
JP2014535124A (ja) エネルギー貯蔵デバイスのエネルギー密度及び達成可能な電力出力を増やす方法
US20160118157A1 (en) Carbon nanotube composite conductors
KR20140138701A (ko) 세장형 몸체들을 갖는 전도성 엘리먼트들의 어레이를 포함하는 마이크로스케일 및 나노스케일 커패시터들
US20130224394A1 (en) Method for producing a capacitor including an array of nanocapacitors
US11749463B2 (en) Capacitor and method for manufacturing the same
US12362104B2 (en) Capacitor
US8287604B2 (en) High energy density storage material device using nanochannel structure
EP1976351A2 (en) Wiring structure and method of forming the same
JP7626257B2 (ja) キャパシタ
JP7652330B2 (ja) キャパシタ
US11869719B2 (en) Composite capacitor
US20230005663A1 (en) Structural body
JP7652339B2 (ja) キャパシタおよびキャパシタの製造方法
CN115472433A (zh) 具有明确限定的绝缘区域的高密度电容性器件
JP2024051956A (ja) キャパシタ
TW202322154A (zh) 一種線性阻變元件及製備方法
JP7485082B2 (ja) キャパシタ
CN109585179B (zh) 气凝胶电容器及制造该气凝胶电容器的方法
JP2017130669A (ja) エネルギー貯蔵デバイスのエネルギー密度及び達成可能な電力出力を増やす方法
CN102782784B (zh) 来自低维度金属体系的复合材料的高电介质电容率材料
TWI505534B (zh) 蓄電裝置、其製造方法、為其製造導電結構之方法、使用其之行動電子裝置、與含其之微電子裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250106

R150 Certificate of patent or registration of utility model

Ref document number: 7626257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150