JP7561563B2 - 半導体装置 - Google Patents

Description

本開示は、不揮発性メモリを有した半導体装置に関する。

１チップ化または１パッケージ化された半導体装置は、様々な電子機器に利用されている。例えば、ドライブレコーダ、監視カメラまたはスマートフォンといった電子機器は、大容量のデータが取り扱われ、さらにデータに高度なセキュリティが必要とされる。このため、半導体装置に不具合が発生した際に、チップまたはパッケージの内部のメモリからデータを安全に読み出し可能であることが要求される。

例えば、特許文献１に記載された半導体装置は、モジュール出力端子が非通常状態であるか否かをＭＯＮ端子から検出し、モジュール出力端子が非通常状態であるときに通常モードからデータ通信モードに移行して、モジュール出力端子ないしはモジュール電源端子を流用してセンサモジュール外部とのデータ通信を行う。これにより、特許文献１に記載された半導体装置は、非通常状態になっても、モジュール出力端子またはモジュール電源端子といった外部端子からデータを取り出すことができる。外部端子は、電極パッドまたはリードフレームである。

特開２０１５－２１１０６８号公報

しかしながら、電子機器において、電源トラブルによって半導体装置の外部端子に意図しない高電圧が印加されると、外部端子が破壊されて非導通状態になる場合がある。この場合、特許文献１に記載された半導体装置は、内部のメモリからデータを読み出せなくなるという課題があった。

本開示は上記課題を解決するものであり、外部端子が非道通状態になってもメモリからデータを読み出すことができる半導体装置を得ることを目的とする。

本開示に係る半導体装置は、データを記憶するメモリを有する半導体チップと、メモリに直接接続され、半導体チップにおけるメモリの上部に設けられたデータ読み出し用電極と、半導体チップを収容するパッケージと、パッケージの外表面におけるデータ読み出し用電極に対応する位置に設けられた電極指標部と、を備える。

本開示によれば、メモリに直接接続され、半導体チップにおけるメモリの上部に設けられたデータ読み出し用電極を備えるので、本開示に係る半導体装置は、外部端子が非道通状態になってもメモリからデータを読み出すことができる。

実施の形態１に係る半導体パッケージの構成を示す平面図である。 実施の形態１に係る半導体チップを示す斜視図である。 実施の形態１に係る半導体パッケージを示す斜視図である。 実施の形態１に係る半導体パッケージの構造を示す断面図である。 実施の形態１に係る半導体パッケージの変形例１を示す平面図である。 実施の形態１に係る半導体パッケージの変形例２の構成を示す部分断面図である。

実施の形態１．
図１は、半導体パッケージ１の構成を示す平面図である。図１（ａ）は、半導体チップ２を収容する半導体パッケージ１の内部構成を示す平面図であり、内部構成を示すためにパッケージの封止樹脂の記載が省略されている。図１（ｂ）は、半導体チップ２の構成を概略的に示す平面図である。図２は、半導体チップ２を示す斜視図である。半導体パッケージ１は、実施の形態１に係る半導体装置である。半導体チップ２は、パッケージ基板３に配置されている。パッケージ基板３の周縁部には、図１（ａ）に示すように、外側に延びた複数のリード４が設けられ、半導体チップ２の周縁部には、複数の電極パッド２ａが設けられている。電極パッド２ａは、ワイヤ５によってリード４と接続されるボンディングパッドである。

半導体チップ２は、図１（ｂ）に示すように、メモリ２ｃ、ロジック回路２ｄ、アナログ回路２ｅおよびインタフェース回路２ｆが１つのチップに集積された大規模集積回路、いわゆるＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）である。メモリ２ｃは、半導体チップ２が取り扱うデータを記憶する不揮発性メモリであり、例えば、ＮＡＮＤフラッシュメモリである。ロジック回路２ｄは、デジタル信号を処理し、アナログ回路２ｅは、アナログ信号を処理する。インタフェース回路２ｆは、電極パッド２ａを介した信号の送受信に加え、インタフェース回路２ｆ、ロジック回路２ｄおよびアナログ回路２ｅへの電源の供給を実行する。

メモリ２ｃの動作電源は、半導体チップ２の内部で生成され、インタフェース回路２ｆ、ロジック回路２ｄおよびアナログ回路２ｅの動作電源とは異なる。このため、メモリ２ｃは、周辺回路から切り離して動作させることが可能である。

半導体パッケージ１において、ワイヤ５によって電極パッド２ａとリード４とが接続されたものが、外部端子である。外部端子には、電極パッド２ａがインタフェース回路２ｆによってメモリ２ｃと接続されたものも含まれる。半導体チップ２には、パッケージ基板３と対向する第１の面と、その反対側の第２の面がある。図１（ａ）は、半導体チップ２を第２の面側から見たものである。半導体チップ２には、図２に示すように、電極パッド２ａとは別に、電極パッド２ｂが設けられている。電極パッド２ｂは、インタフェース回路２ｆを介さずにメモリ２ｃに直接接続され、半導体チップ２におけるメモリ２ｃの上部に設けられたデータ読み出し用電極である。

メモリ２ｃは、周辺回路から切り離して動作させることができるので、電極パッド２ｂを介してメモリ２ｃを直接動作させてデータを読み出すことが可能である。例えば、図１（ａ）において、破線の矢印Ａで示すように、電源トラブルによって耐圧を超える高電圧が外部端子に印加されることで外部端子が破壊されたものとする。図１（ａ）において、太線の矢印ＢにＸ印を付して示すように、メモリ２ｃに記憶されたデータを、リード４を介して読み出すことができなくなる。

これに対し、半導体チップ２は、図１（ａ）において太線の矢印Ｃで示すように、電極パッド２ｂを介してメモリ２ｃを直接動作させることで、メモリ２ｃからデータを読み出すことが可能である。従来の半導体装置においても、非通常状態になった場合に、半導体チップ２の内部に設けられたメモリからデータを読み出す、いわゆるデータの救済を行うものはあった。例えば、データを外部に引き出す外部端子の一つとして、データ読み出し専用の端子を設けた半導体装置がある。また、メモリに記憶されたデータを無線で外部に送信する通信回路を設けた半導体装置がある。

しかしながら、データを外部に引き出す外部端子の一つとして、データ読み出し専用の端子を設けた場合、外部端子を介して接続された外部装置との間で発生した電源トラブルなどの不具合によって外部端子が破壊されることがある。この場合、データ読み出し専用の端子を介したデータ読み出しができなくなる。また、半導体装置にデータ読み出し専用端子を新たに追加する場合、外部端子の数が増加されるので、半導体装置の小型化が制限される。同様に、通信回路を設けた半導体装置においても、回路の追加に伴う面積増加によって小型化が制限される。

半導体パッケージ１は、メモリ２ｃに直接接続されて、半導体チップ２におけるメモリ２ｃの上部に設けられた電極パッド２ｂを備える。電極パッド２ｂは、通常、外部装置と接続される外部端子ではなく、外部装置との間で発生した不具合の影響を受けない。また、電極パッド２ｂは、メモリ２ｃの上部に設けられるので、電極の追加に伴う面積の増加がなく、半導体パッケージ１の小型化が可能である。

図３は、半導体パッケージ１を示す斜視図である。半導体パッケージ１は、封止樹脂によって半導体チップ２がモールドされた、いわゆるＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）である。半導体パッケージ１において、外表面における電極パッド２ｂに対応する位置には、図３に示すように、凹部６が設けられる。凹部６は、半導体パッケージ１の外側から電極パッド２ｂの位置を示す電極指標部である。

図４は、半導体パッケージ１の構造を示す断面図である。図４（ａ）は、通常状態の半導体パッケージ１を示す断面図であり、図４（ｂ）は、電極パッド２ｂを介して、メモリ２ｃからデータを読み出す際の半導体パッケージ１を示す断面図である。通常状態の半導体パッケージ１において、メモリ２ｃに記憶されたデータは、外部端子を介して読み出され、電極パッド２ｂは使用されない。このため、凹部６は、半導体パッケージ１の内部に水などが侵入しないように、図４（ａ）に示すように、電極パッド２ｂは露出しない程度の深さで形成されている。

半導体パッケージ１が非通常状態になり、メモリ２ｃからデータを救済する必要がある場合、凹部６は、電極パッド２ｂが露出するまで凹部６の底面が穿たれる。凹部６の底面を穿つ方法には、例えば、ドリルを用いて底面に穴を開ける方法があり、または、溶剤を用いて底面を溶かして電極パッド２ｂをパッケージ外部に露出させる方法がある。データの読み取り装置１００が備えるプローブ針１０１は、図４（ｂ）に示すように、凹部６を通して電極パッド２ｂと接触され、電極パッド２ｂを介して、メモリ２ｃに記憶されたデータが読み出される。

図５は、半導体パッケージ１の変形例１である、半導体パッケージ１Ａを示す平面図である。半導体パッケージ１Ａにおいて、外表面における電極パッド２ｂに対応する位置には、図５に示すように、マーク６Ａが設けられる。マーク６Ａは、半導体パッケージ１Ａの外側から電極パッド２ｂの位置を示す電極指標部であり、例えば、シルク印刷によって半導体パッケージ１Ａの外表面に形成されている。マーク６Ａが施された部分に穴を開けるか、または、溶剤を用いてマーク６Ａが施された部分の一部を溶かすことにより、電極パッド２ｂは、パッケージ外部に露出する。外部に露出された電極パッド２ｂは、プローブ針１０１に接触され、読み取り装置１００は、電極パッド２ｂを介してメモリ２ｃに記憶されたデータを読み出す。

図６は、半導体パッケージ１の変形例２である半導体パッケージ１Ｂの構成を示す部分断面図であり、内部構成を示すために、パッケージの封止樹脂の記載が省略されている。半導体パッケージ１Ｂは、図６に示すように、パッケージ基板３上に、半導体チップ２Ａ１、２Ａ２、２Ａ３および２Ａ４が積層された構成を有している。半導体チップ２Ａ１、２Ａ２、２Ａ３および２Ａ４において、半導体チップ間の回路は、ビアホール１７により電気的に接続される。ビアホール１７は、半導体チップの積層方向に貫通した貫通電極である。

パッケージ基板３上に積層された半導体チップ２Ａ１には、半導体チップ２Ａ２、２Ａ３および２Ａ４が備える回路を制御するコントローラとして機能するロジック回路が設けられている。また、半導体チップ２Ａ２、２Ａ３および２Ａ４には、メモリ２ｃ１、２ｃ２および２ｃ３が設けられている。メモリ２ｃ１、２ｃ２および２ｃ３にデータを記憶することができるので、半導体パッケージ１Ｂは、大容量のデータを保存することが可能である。

半導体パッケージ１Ｂは、半導体チップ２Ａ１に設けられた電極パッド２ａと、パッケージ基板３に設けられたリード４とが、ワイヤ５によって接続された外部端子を備える。半導体チップ２Ａ４は、外部端子とは別に、電極パッド２ｂ１を備えている。電極パッド２ｂ１は、メモリ２ｃ３に直接接続されており、パッケージ基板３から最も離れた半導体チップ２Ａ４におけるメモリ２ｃ３の上部に設けられたデータ読み出し用電極である。

メモリ２ｃ１、２ｃ２および２ｃ３は、ビアホール１７によって接続されており、半導体パッケージ１Ｂが通常状態である場合、メモリ２ｃ１、２ｃ２および２ｃ３に記憶されたデータは、矢印Ｄに示すように、外部端子を介して外部装置に読み出される。外部装置との不具合によって外部端子が破壊された場合、矢印ＤにＸ印を付して示すように、外部端子を介したデータ読み出しができなくなる。これに対し、半導体パッケージ１Ｂでは、矢印Ｅに示すように、電極パッド２ｂ１を介して、メモリ２ｃ１、２ｃ２および２ｃ３に記憶されたデータが読み出すことが可能である。

なお、図３には電極指標部が凹部６である場合を示したが、電極指標部は、メモリ２ｃの位置を示す凸部であってもよい。また、図５において、マーク６Ａが矩形のマークである場合を示したが、電極指標部は、矩形以外の形状のマークであってもよい。電極指標部は、その下部に電極パッド２ｂがあることが外側から認識可能であればよく、例えば、円形であってもよいし、Ｘ印であってもよい。

また、図３の説明において、凹部６の底面を穿って電極パッド２ｂを外部に露出させる場合を示したが、凹部６は、電極パッド２ｂが露出するまで封止樹脂が貫通された孔部であってもよい。この場合、凹部６の開口部は、シール部材によって塞がれる。シール部材は、通常、凹部６の開口部を覆うように強固に接着するが、一定の処理を施すことにより凹部６の開口部から容易に剥がれる部材が好ましい。例えば、接着剤に紫外線硬化樹脂を含むシール部材は、紫外線を照射することにより接着剤が硬化収縮して容易に剥がすことができる。

以上のように、実施の形態１に係る半導体パッケージ１は、データを記憶するメモリ２ｃを有する半導体チップ２と、メモリ２ｃに直接接続され、半導体チップ２におけるメモリ２ｃの上部に設けられた電極パッド２ｂとを備える。電極パッド２ｂは、通常、外部装置と接続される外部端子ではなく、外部装置との間で発生した不具合の影響を受けない。このため、外部端子が非道通状態になってもメモリ２ｃからデータを読み出すことができる。さらに、電極パッド２ｂは、メモリ２ｃの上部に設けられるので、電極の追加に伴う面積の増加がなく、半導体パッケージ１の小型化が可能である。

なお、実施の形態の任意の構成要素の変形もしくは実施の形態の任意の構成要素の省略が可能である。

１，１Ａ，１Ｂ 半導体パッケージ、２，２Ａ１，２Ａ２，２Ａ３，２Ａ４ 半導体チップ、２ａ，２ｂ，２ｂ１ 電極パッド、２ｃ，２ｃ１，２ｃ２，２ｃ３ メモリ、２ｄ ロジック回路、２ｅ アナログ回路、２ｆ インタフェース回路、３ パッケージ基板、４ リード、５ ワイヤ、６ 凹部、６Ａ マーク、１７ ビアホール、１００ 読み取り装置、１０１ プローブ針。

Claims (4)

1. データを記憶するメモリを有する半導体チップと、
   前記メモリに直接接続され、前記半導体チップにおける前記メモリの上部に設けられたデータ読み出し用電極と、
   前記半導体チップを収容するパッケージと、
   前記パッケージの外表面における前記データ読み出し用電極に対応する位置に設けられた電極指標部と、を備えた
   ことを特徴とする半導体装置。
2. 前記電極指標部は、前記パッケージの外表面に設けられた凹部である
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記電極指標部は、前記パッケージの外表面に設けられたマークである
   ことを特徴とする請求項１に記載の半導体装置。
4. パッケージ基板に積層された複数の前記半導体チップと、
   前記半導体チップを積層方向に貫通し、前記半導体チップ間の回路を電気的に接続する貫通電極と、を備え、
   前記データ読み出し用電極は、前記パッケージ基板から最も離れて積層された前記半導体チップにおける前記メモリの上部に設けられた
   ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。

Images