JP7528038B2 - 静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法 - Google Patents

静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法 Download PDF

Info

Publication number
JP7528038B2
JP7528038B2 JP2021136616A JP2021136616A JP7528038B2 JP 7528038 B2 JP7528038 B2 JP 7528038B2 JP 2021136616 A JP2021136616 A JP 2021136616A JP 2021136616 A JP2021136616 A JP 2021136616A JP 7528038 B2 JP7528038 B2 JP 7528038B2
Authority
JP
Japan
Prior art keywords
substrate
electrostatic chuck
ceramic particles
layer
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021136616A
Other languages
English (en)
Other versions
JP2023031112A (ja
Inventor
雅紀 佐藤
淳史 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021136616A priority Critical patent/JP7528038B2/ja
Priority to TW111129992A priority patent/TW202314813A/zh
Priority to CN202210984564.8A priority patent/CN115719728A/zh
Priority to US17/894,296 priority patent/US20230064309A1/en
Priority to KR1020220106051A priority patent/KR20230029561A/ko
Publication of JP2023031112A publication Critical patent/JP2023031112A/ja
Application granted granted Critical
Publication of JP7528038B2 publication Critical patent/JP7528038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • H10P72/722—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B1/00—Producing shaped prefabricated articles from the material
    • B28B1/001—Rapid manufacturing of 3D objects by additive depositing, agglomerating or laminating of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0432—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0468—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H10P72/0471—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7614—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7616—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating, a hardness or a material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7624—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本開示は、静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法に関する。
特許文献１には、板状試料を静電吸着するための内部電極を内蔵した基体の一主面に静電吸着面を形成し、この静電吸着面に複数の突起部を設け、これら複数の突起部のうちの一部または全部の突起部の頂面に１つ以上の微小突起部を設けた静電チャック装置が開示されている。上記静電チャック装置において、突起部及び微小突起部は、セラミックスからなる。
特開２００７－２０７８４２号公報
本開示にかかる技術は、静電チャックからのパーティクルの発生を抑制する。
本開示の一態様は、基板を静電吸着する静電チャックであって、第１のセラミックス粒子で形成され、前記静電チャックに吸着された基板と対向する基板対向面を有するチャック本体と、前記チャック本体の前記基板対向面に形成された複数の凸部と、を備え、前記凸部それぞれの、少なくとも先端側層を除いた部分は、粒子の長径が２０μｍ以上２０００μｍ以下の第２のセラミックス粒子で形成され、気孔率が０．１％以上１．０％以下である。
本開示によれば、静電チャックからのパーティクルの発生を抑制することができる。
プラズマ処理システムの構成例を説明するための図である。 容量結合型のプラズマ処理装置の構成例を説明するための図である。 基板支持器の構成例の概略を示す断面図である。 静電チャックの部分拡大断面図である。 第１実施形態にかかる静電チャックの製造方法を説明するためのフローチャートである。 第１実施形態にかかる静電チャックの製造方法の各工程時における、セラミック部材の状態を示す図である。 ステップＳ２ｃ時のセラミック部材の状態の一例を示す図である。 第２実施形態にかかる静電チャックの部分拡大断面図である。 第２実施形態にかかる静電チャックの製造方法を説明するためのフローチャートである。 第２実施形態にかかる静電チャックの製造方法の各工程時における、セラミック部材の状態を示す図である。
半導体デバイスの製造工程では、半導体ウェハ（以下、「ウェハ」という。）等の基板にプラズマ処理が行われる。プラズマ処理では、処理ガスを励起させることによりプラズマを生成し、当該プラズマによって基板を処理する。
プラズマ処理は、処理チャンバと基板支持器とを備えるプラズマ処理装置で行われる。処理チャンバは基板支持器を収容する。基板支持器は基板を静電吸着する静電チャックを有する。静電チャックとしては、絶縁体により形成されるチャック本体の表面から突出する凸部を複数有し、これら凸部の頂面で基板を支持するものがある。凸部は、例えば、平均粒子径が２０μｍ以下等の微小なセラミックス粒子の焼結体で構成される。
ところで、プラズマ処理装置では、静電チャックの静電吸着面に付着した汚染物等を除去するために、静電チャック上に基板が載置されていない状態でプラズマを用いて処理チャンバ内をクリーニングするドライクリーニングが行われる。静電チャックの上記凸部が上述のような微小なセラミックス粒子の焼結体で構成される場合、プラズマを用いてドライクリーニングを行ったときに、セラミック粒子が脱落する現象すなわち脱粒が生じることがある。脱落したセラミック粒子は、基板等を汚染する原因となる。
そこで、本開示にかかる技術は、静電チャックからの汚染原因物質すなわちパーティクルの発生を抑制する。以下、本実施形態にかかる静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
＜プラズマ処理システム＞
先ず、一実施形態にかかるプラズマ処理システムについて、図１を用いて説明する。図１は、プラズマ処理システムの構成例を説明するための図である。
一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持器１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持器１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。
プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ；Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ；Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、１００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。
制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
＜プラズマ処理装置＞
以下に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図２は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持器１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持器１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持器１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持器１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持器１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。
基板支持器１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。
一実施形態において、本体部１１１は、基台１１３及び静電チャック１１４を含む。基台１１３は、導電性部材を含む。基台１１３の導電性部材は下部電極として機能し得る。静電チャック１１４は、基台１１３の上に配置される。静電チャック１１４は、セラミック部材２００とセラミック部材２００内に配置される静電電極２０１とを含む。静電チャック１１４は、中央領域１１１ａを有する。一実施形態において、静電チャック１１４は、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材１１５のような、静電チャック１１４を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材１１５の上に配置されてもよく、静電チャック１１４と環状静電チャック又は環状絶縁部材１１５との両方の上に配置されてもよい。また、後述するＲＦ電源３１及び／又はＤＣ電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極がセラミック部材２００内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号及び／又はＤＣ信号が少なくとも１つのＲＦ／ＤＣ電極に供給される場合、ＲＦ／ＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１３の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数の下部電極として機能してもよい。また、静電電極２０１が下部電極として機能してもよい。従って、基板支持器１１は、少なくとも１つの下部電極を含む。
リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
また、基板支持器１１は、静電チャック１１４、リングアセンブリ１１２及び基板Ｗのうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１３ａ、又はこれらの組み合わせを含んでもよい。流路１１３ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１３ａが基台１１３内に形成され、１又は複数のヒータが静電チャック１１４のセラミック部材２００内に配置される。また、基板支持器１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。
ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。
電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ生成部１２の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。
一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。
第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。
また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。
種々の実施形態において、第１及び第２のＤＣ信号がパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。
排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
（第１実施形態）
＜基板支持器＞
次に、第１実施形態にかかる基板支持器１１の構成を、図３及び図４を用いて説明する。図３は、基板支持器１１の構成例の概略を示す断面図である。図４は、静電チャック１１４の部分拡大断面図である。
前述のように、基板支持器１１は、本体部１１１及びリングアセンブリ１１２を含む。
また、一実施形態において、本体部１１１は、基台１１３、静電チャック１１４及び環状絶縁部材１１５を含む。
基台１１３は例えばＡｌ等の導電性材料で形成されている。一実施形態において、基台１１３と静電チャック１１４は、例えば接着等により一体化されている。同様に、基台１１３と環状絶縁部材１１５は、例えば接着等により一体化されている。
一実施形態において、静電チャック１１４は、基台１１３の中央部の上に設けられ、その上面が前述の中央領域１１１ａ（以下、基板支持面１１１ａという。）となる。
静電チャック１１４は、基板Ｗを静電吸着するものであり、具体的には、基板Ｗを静電吸着して支持するものである。なお、静電チャック１１４は、クーロン力によって基板Ｗを電気的に吸着してもよいし、ジョンソン‐ラーベック力によって基板Ｗを電気的に吸着してもよい。静電チャック１１４は、図３及び図４に示すように、チャック本体としてのセラミック部材２００と、複数（例えば１０～１０００００個）の凸部２１０とを含む。
セラミック部材２００は、第１のセラミックス粒子で形成される。
第１のセラミックス粒子は、例えば、酸化アルミニウム、酸化マグネシウム、酸化イットリウム、窒化アルミニウムの少なくともいずれか１つの粒子を含む。セラミック部材２００は、第１のセラミックス粒子を焼結して形成される。焼結後のセラミック部材２００における、第１のセラミックス粒子で形成された部分の気孔率（気孔率とは、総体積に対する気孔の体積割合（％））は、凸部２１０と同等またはそれ以下であり、例えば１％以下である。また、焼結後のセラミック部材２００の第１のセラミックス粒子の粒径（例えば長径）は、凸部２１０の後述の第２のセラミックス粒子の長径より小さく、例えば１μｍ以下である。このように小さな第１のセラミックス粒子を用いて、気孔率１％以下すなわち緻密に、セラミック部材２００を形成することで、プラズマ処理チャンバ１０内をドライクリーニングしたときに、第１のセラミックス粒子が脱落するのを抑制することができる。
セラミック部材２００の上面２００ａは、静電チャック１１４に静電吸着された基板Ｗと対向する基板対向面となる。言い換えると、セラミック部材２００は、上記基板対向面２００ａを有する。一実施形態において、基板対向面２００ａの表面粗さは、算術平均粗さＲａで０．０１μｍ以下である。このような表面粗さとなるように、基板対向面２００ａを研磨等の加工することにより、基板対向面２００ａに存在していた、脱落しやすい第１のセラミックス粒子を予め除去することができる。
さらに、セラミック部材２００の内部には、基板Ｗを静電吸着するための静電電極２０１が設けられている。静電電極２０１には、直流電源（図示せず）からの直流電圧が印加される。これにより生じる静電力により、基板支持面１１１ａに基板Ｗが吸着保持される。
一実施形態において、セラミック部材２００の周縁部には、中央部より高く形成された環状壁部２０２が設けられている。
また、セラミック部材２００は、例えば、基板Ｗの直径よりも小径に形成されており、基板Ｗが基板支持面１１１ａに載置されたときに、基板Ｗの周縁部がセラミック部材２００から張り出すようになっている。
各凸部２１０は、セラミック部材２００の基板対向面２００ａに、当該基板対向面２００ａから突出するように形成されている。静電チャック１１４は、凸部２１０の最先端面２１０ａで基板Ｗを支持する。各凸部２１０は、柱状（具体的には例えば円柱状）に形成される。
また、各凸部２１０の先端側層２１２を除いた部分（以下、根元側層）２１１は、第２のセラミックス粒子で形成される。具体的には、各凸部２１０の根元側層２１１は、第２のセラミックス粒子を光により焼結して形成される。焼結後の根元側層２１１の第２のセラミックス粒子の長径は、２０μｍ以上２０００μｍ以下、より好ましくは、５０μｍ以上１０００μｍ以下、より好ましくは、１００μｍ以上５００μｍ以下である。また、焼結後の根元側層２１１の気孔率は０．１％以上１．０％以下である。
第２のセラミックス粒子には、セラミック部材２００及び先端側層２１２を構成する後述の単結晶板との接合性に優れたセラミックス粒子が用いられる。一実施形態において、第２のセラミックス粒子の種類は、第１のセラミックス粒子と同じである。ただし、第２のセラミックス粒子の種類は、第１のセラミックス粒子と一部または全部が異なっていてもよい。
さらに、各凸部２１０の最先端面２１０ａの表面粗さは、例えば、算術平均粗さＲａで０．０１μｍ以下である。
本実施形態では、各凸部２１０における、最先端面２１０ａを含む先端側層２１２が、単結晶板で構成されることにより、各凸部２１０の最先端面２１０ａの表面粗さが上述のように算術平均粗さで０．０１μｍ以下とされる。
先端側層２１２を構成する単結晶板の材料には、第２のセラミックス粒子の焼結に用いる光を透過可能な材料が用いられる。また、先端側層２１２を構成する単結晶板の材料は高度が高く摩耗に強いものが好ましい。先端側層２１２を構成する単結晶板の材料としては、例えば、サファイア（酸化アルミニウム）、マグネシア（酸化マグネシウム）、イットリア（酸化イットリウム）等が用いられる。サファイアの単結晶板を用いる場合、最先端面２１０ａとなる面の面方位がｃ面であるものを用いてもよい。サファイアの単結晶板のｃ面は原子密度が高いため、である。
根元側層２１１及び先端側層２１２（すなわち単結晶板）の厚さは、それぞれ１０～１００μｍである。また、根元側層２１１及び先端側層（すなわち単結晶板）それぞれの平面視における面積すなわち各凸部２１０の平面視における面積は、例えば７×１０－２ｍｍ２～４．０ｍｍ２である。
最先端面２１０ａの形状は例えば平面である。ただし、最先端面２１０ａの形状は先端に向けて細くなる曲面であってもよい。例えば、ＨＡＲＣ（Ｈｉｇｈ Ａｓｐｅｃｔｏ Ｒａｔｉｏ Ｃｏｎｔａｃｔ）系のプロセス等の高パワーのプロセスを行うプラズマ処理装置１の場合には、接触面積が一様であることが要求されるため、最先端面２１０ａの形状は平面とされる。また、例えば、冷却ガスによる冷却が主である、ｌｏｇｉｃ系のプロセス等の低パワーのプロセスを行うプラズマ処理装置１の場合には、残留電荷対策の観点から接触面積が小さい方が良いため、最先端面２１０ａの形状は曲面とされる。
なお、最先端面２１０ａの形状を曲面とする場合、単結晶板として例えば半球状のものが用いられる。半球状等の曲面を有する単結晶板は例えば平板状の単結晶板を研磨することにより作製可能である。
環状絶縁部材１１５は、静電チャック１１４を囲むように、基台１１３の周縁部の上に設けられ、その上面がリング支持面１１１ｂとなる。リング支持面１１１ｂの位置は、基板支持面１１１ａより低い。
環状絶縁部材１１５の内部にリングアセンブリ１１２を静電吸着するための静電電極２０１を設け、環状静電チャックとしてもよい。
環状絶縁部材１１５（または環状静電チャック）は、静電チャック１１４と一体化されていてもよい。
一実施形態において、リングアセンブリ１１２は、リング支持面１１１ｂに支持されたときに、当該リングアセンブリ１１２の内周部が、セラミック部材２００から前述のように張り出した基板Ｗの周縁部の下側にもぐり込むように形成されていてもよい。
＜静電チャック１１４の製造方法＞
続いて、第１実施形態にかかる静電チャック１１４の製造方法について、図５～図７を用いて説明する。図５は、第１実施形態にかかる静電チャック１１４の製造方法を説明するためのフローチャートである。図６は、第１実施形態にかかる静電チャック１１４の製造方法の各工程時における、セラミック部材２００の状態を示す図である。図７は、後述のステップＳ２ｃ時の、セラミック部材２００の状態の一例を示す図である。
静電チャック１１４を製造する場合、まず、セラミック部材２００が準備される（ステップＳ１）。具体的には、例えば、第１のセラミックス粒子が金型等を用いて板状に成形され、その後、第１のセラミックス粒子の成形体が加圧された状態で焼結され、板状の焼結体が作製される。上記板状の焼結体は２枚作製される。２枚の板状の焼結体が、その間に静電電極２０１が形成された後に接合され、セラミック部材２００が作製される。
また、セラミック部材２００が、環状壁部２０２を有する場合、研削加工やブラスト加工等により、環状壁部２０２が形成される。
さらに、ステップＳ１において、セラミック部材２００の基板対向面２００ａが、その表面粗さが算術平均粗さＲａで０．０１μｍ以下となるように研磨されてもよい。この研磨は、２枚の板状の焼結体の接合前に行ってもよいし、接合後に行ってもよい。また、セラミック部材２００が環状壁部２０２を有する場合、基板対向面２００ａの研磨は、環状壁部２０２の形成後に行われる。
次いで、セラミック部材２００の基板対向面２００ａに複数の凸部２１０が形成される（ステップＳ２）。
具体的には、例えば以下のステップＳ２ａ～Ｓ２ｄが行われる。
まず、図６（Ａ）に示すように、セラミック部材２００の基板対向面２００ａ上に第２のセラミックス粒子の層Ｌが形成される（ステップＳ２ａ）。より具体的には、セラミック部材２００の基板対向面２００ａ上に、焼結後に気孔率が１％以下になるような粒度分布の第２のセラミックス粒子の層Ｌが加圧成形される。加圧成形された第２のセラミックス粒子の層Ｌの厚さは１０μｍ～１００μｍである。一実施形態において、第１のセラミックス粒子及び第２のセラミックス粒子に酸化アルミニウムの粒子が用いられ、サファイアの単結晶板Ｂが用いられる。また、他の実施形態において、第１のセラミックス粒子に酸化アルミニウムの粒子が用いられ、イットリアの単結晶板Ｂが用いられ、第２のセラミックス粒子には、酸化アルミニウムの粒子と酸化イットリウムの粒子の混合粒子が用いられる。
その後、図６（Ｂ）に示すように、第２のセラミックス粒子の層Ｌにおける、凸部２１０に対応する部分の上に、第２のセラミックス粒子の焼結に用いる光を透過する単結晶板Ｂ（具体的には単結晶板のチップ）が載置される（ステップＳ２ｂ）。単結晶板Ｂは、凸部２１０に対応する部分それぞれに載置される。各単結晶板Ｂは凸部２１０の先端側層２１２に対応する大きさを有する。
続いて、第２のセラミックス粒子の層Ｌにおける凸部２１０に対応する部分に、光が選択的に照射され、被照射部分Ｌ１が焼結される（ステップＳ２ｃ）。具体的には、図６（Ｃ）に示すように、第２のセラミックス粒子の層Ｌにおける凸部２１０に対応する部分に、単結晶板Ｂを介してレーザ光Ｅが照射され、被照射部分Ｌ１が焼結される。これにより、当該被照射部分Ｌ１の第２のセラミックス粒子の長径及び被照射部分Ｌ１の気孔率が適正化される。具体的には、例えば、光照射による焼結により、被照射部分Ｌ１の第２のセラミックス粒子の長径が２０μｍ以上２０００μｍ以下とされると共に、被照射部分Ｌ１の気孔率が０．１％以上１．０％以下とされる。また、レーザ光の照射により、第２のセラミックス粒子の層Ｌにおける被照射部分Ｌ１と単結晶板Ｂが接合され、且つ、被照射部分Ｌ１とセラミック部材２００とが接合される。言い換えると、レーザ光の照射により、セラミック部材２００と単結晶板Ｂとが被照射部分Ｌ１を介して接合される。
第２のセラミックス粒子の焼結に用いる光の波長は、第２のセラミックス粒子の種類に応じて選択される。第２のセラミックス粒子が酸化アルミニウムの場合、例えば波長が５００ｎｍ～１１００ｎｍの光を用いてよい。一例として、Ｎｄ：ＹＡＧレーザ（１０６４ｎｍ）又はＨｅ－Ｎｅレーザ（５４３ｎｍ）を用いてよい。
光照射の際、当該光を透過する板状部材である透明板Ｄが、図７に示すように、単結晶板Ｂが載置されたセラミック部材２００に押し当てられてもよい。そして、透明板Ｄが押し当てられた状態で、第２のセラミックス粒子の層Ｌにおける凸部２１０に対応する部分に、透明板Ｄ及び単結晶板Ｂを介して焼結用の光が照射されてもよい。この場合、透明板Ｄは、第２のセラミックス粒子の層Ｌに載置された複数の単結晶板Ｂにまとめて接触するように上方から押し当てられる。
なお、透明板Ｄとしては、反り及びうねりが小さく平坦（例えば平面度が０．５μｍ以下）なものが用いられる。また、透明板Ｄは、単結晶板Ｂとの接触面の表面粗さが、例えば、セラミック部材２００の基板対向面２００ａと同等とされる。
透明板Ｄは、例えばサファイア等の単結晶の板材である。ただし、透明板Ｄは、第２のセラミックス粒子の焼結に用いる光を透過可能であれば、多結晶の板材であってもよい。また、透明板Ｄは、第２のセラミックス粒子の焼結に用いる光を透過可能であれば、ＳｉウェハやＧｅウェハであってもよい。
次いで、図６（Ｄ）に示すように、第２のセラミックス粒子の層Ｌにおける光の未照射部分Ｌ２すなわち未焼結の第２のセラミックス粒子が除去され、単結晶板Ｂを有する凸部２１０が形成される（ステップＳ２ｄ）。未照射部分Ｌ２の除去は例えば超音波洗浄等の洗浄により行われる。
以上により、本実施形態にかかる静電チャック１１４が作製される。
基板支持器１１を得るための、静電チャック１１４と基台１１３との接合は、例えば静電チャック１１４の完成後に行われる。ただし、凸部２１０を形成前のセラミック部材２００と基台１１３とを接合した後、基台１１３と接合されたセラミック部材２００に対し凸部２１０を形成してもよい。言い換えると、ステップＳ１において、セラミック部材２００と基台１１３とが接合されてもよい。
＜第１実施形態の主な効果＞
以上のように、本実施形態にかかる静電チャック１１４は、各凸部２１０の根元側層２１１が、粒子の長径が２０μｍ以上２０００μｍ以下の第２のセラミックス粒子で形成され、気孔率が０．１％以上１．０％以下である。つまり、各凸部２１０の根元側層２１１が、大きなセラミックス粒子で緻密に形成されている。セラミックス粒子が大きいとセラミックス粒子の粒子界面が広く、また、気孔率が小さく緻密であると、セラミックス粒子間の結合が強い。したがって、プラズマを用いてプラズマ処理チャンバ１０内のドライクリーニングを行ったときに、根元側層２１１を構成するセラミックス粒子が脱落するのを抑制することができる。このように、本実施形態によれば、静電チャック１１４からのパーティクルの発生を抑制することができる。
また、本実施形態にかかる静電チャック１１４は、各凸部２１０の基板支持面１１１ａとなる最先端面２１０ａの表面粗さが、算術平均粗さＲａで０．０１μｍ以下である。したがって、基板Ｗを静電チャック１１４に静電吸着したときに、基板Ｗから基板支持面１１１ａに局所的に大きな力が加わり、凸部２１０が破損することを抑制することができる。また、破損により凸部２１０と基板Ｗとの接触状態が変化し基板Ｗと静電チャック１１４との間の熱伝導性が変化することを抑制することができる。基板Ｗと静電チャック１１４との間の熱伝導性が変化すると、静電チャック１１４を有する基板支持器１１に含まれる温調モジュールによる基板Ｗの温度調節を適切に行うことが難しくなるが、本実施形態によればこれを抑制することができる。
凸部２１０全体が、本実施形態と異なり、粒径（例えば長径）が１μｍ以下等の小さなセラミックス粒子で形成される場合、セラミックス粒子の粒子界面が狭いため、凸部２１０の最先端面２１０ａと基板Ｗとが接触することにより、最先端面２１０ａから、凸部２１０を構成するセラミックス粒子が脱落しやすい。同様に、プラズマを用いたプラズマ処理チャンバ１０内のドライクリーニングにより、凸部２１０の最先端面２１０ａからの脱粒が生じやすい。それに対し、本実施形態では、凸部２１０の、最先端面２１０ａを含む先端側層２１２が単結晶板で形成されている。したがって、セラミックス粒子間の粒界のようなものが存在しないため、最先端面２１０ａと基板Ｗとの接触や、プラズマを用いたプラズマ処理チャンバ１０内のドライクリーニングによる、最先端面２１０ａからの脱粒を抑制することができる。
さらに、本実施形態にかかる静電チャック１１４の製造方法では、基板対向面２００ａを有するセラミック部材２００を作製した後、基板対向面２００ａ上に凸部２１０を形成する。本実施形態にかかる方法と異なる方法としては、セラミックスの板材から切削により凸部２１０と同形状の凸部を形成し併せて基板対向面を形成する方法（以下、比較の方法）が考えられる。この比較の方法では、基板対向面に自由に加工を施すことは困難である。それに対し、本実施形態に係る静電チャック１１４の製造方法では、基板対向面２００ａに自由に加工を施すことができ、そのため、脱粒を抑制可能な加工を施すことができる。基板対向面２００ａに対する、脱粒を抑制可能な加工とは、基板対向面２００ａの表面粗さを算術平均粗さＲａで０．０１μｍ以下とする研磨加工である。このような研磨加工により、セラミック部材２００の形成時すなわち第１のセラミックス粒子の焼結時に基板対向面２００ａに存在していた、脱落しやすい第１のセラミックス粒子を除去することができる。
また、本実施形態にかかる静電チャック１１４の製造方法では、前述のように、凸部２１０を形成するための光照射の際に、透明板Ｄを押し当ててもよい。このように押し当てることで、光による焼結後の単結晶板Ｂの頂面の高さ（具体的にはセラミック部材２００の基板対向面２００ａから単結晶板Ｂの頂面までの距離）が単結晶板Ｂ間でばらつくのを抑制することができる。したがって、各凸部２１０の最先端面２１０ａを基板Ｗに接触させることができる。言い換えると、凸部２１０の基板Ｗへの接触状態が凸部２１０間でばらつくのを抑制することができる。
また、前述のように、透明板ＤはＳｉウェハであってもよい。この場合、処理対象の基板ＷもＳｉウェハであれば、実際の処理時の基板Ｗの状態を模擬しながら、凸部２１０を形成することができるため、凸部２１０の基板Ｗへの接触状態がばらつくのをさらに抑制することができる。
本実施形態にかかる静電チャック１１４では、凸部２１０が消耗したり変形してしまったりした場合に、消耗等した古い凸部２１０が残った状態のまま、適切な形状の新しい凸部２１０を形成することができ、すなわち、凸部２１０を再生することができる。具体的には、古い凸部２１０が残った状態のまま、基板対向面２００ａに対する第２のセラミックス粒子の層の形成や単結晶板Ｂの載置、光焼結等を再度行うことで、凸部２１０を再生することができる。なお、新たな凸部２１０は、例えば、古い凸部２１０が形成されていない領域に形成される。また、古い凸部２１０は消耗により低くなっているため除去は不要である。したがって、凸部２１０を再生するにあたり、古い凸部２１０を除去する必要がある場合に比べて、容易に凸部２１０を再生することができる。
本実施形態にかかる静電チャック１１４は上述のようにして凸部２１０を再生可能であるため、以下の効果がある。
すなわち、前述の比較の方法で形成された静電チャックの凸部が消耗した場合、凸部を再生する方法として、本実施形態にかかるセラミック部材２００に相当する部分に再度切削を施す方法が考えられる。しかし、この方法では、再度の切削により、または、再度の切削を繰り返すことにより、セラミック部材２００に相当する部分が薄くなり、基台１１３に電圧を印加した時等にセラミック部材２００に絶縁破壊が生じるおそれがある。それに対し、本実施形態にかかる静電チャック１１４の場合、凸部２１０の再生にあたり、セラミック部材２００の切削は不要でありセラミック部材２００が薄くならないため、上述のような絶縁破壊が生じるおそれがない。
また、本実施形態にかかる静電チャック１１４の場合、凸部２１０の再生にあたり、基台１１３からの静電チャック１１４の剥離を行ってもよいし、行わなくてもよい。剥離を行わない場合には、剥離を行う場合に比べて、容易に凸部２１０を再生することができる。
なお、本実施形態では、凸部２１０の摩耗により生じる異物はその大きさが原子サイズレベルであるため、基板Ｗの汚染原因とはならない。
以上では、凸部２１０に単結晶板を用いたが、第２のセラミックス粒子を焼結するための光を透過可能であり且つ各結晶の長径が２０μｍ以上２０００μｍ以下であれば、多結晶板を凸部２１０に用いてもよい。
（第２実施形態）
＜静電チャック＞
次に、第２実施形態にかかる静電チャックの構成を、図８を用いて説明する。図８は、第２実施形態にかかる静電チャックの部分拡大断面図である。
図８の本実施形態にかかる静電チャック１１４ａと第２実施形態にかかる静電チャック１１４とでは凸部の構成が異なる。
第１実施形態にかかる静電チャック１１４の各凸部２１０は、根元側層２１１が第２のセラミックス粒子で形成され、先端側層２１２が単結晶板であった。それに対し、本実施形態にかかる静電チャック１１４ａの各凸部３００は、根元側層３０１を含むその全体が第２のセラミックス粒子で形成されている。具体的には、各凸部３００は、第２のセラミックス粒子を光により焼結して形成される。焼結後の凸部３００の第２のセラミックス粒子の粒径は２０μｍ以上２０００μｍ以下、より好ましくは、５０μｍ以上１０００μｍ以下、より好ましくは、１００μｍ～５００μｍである。また、焼結後の凸部３００の気孔率は０．１％以上１．０％以下である。
さらに、各凸部３００の最先端面３００ａの表面粗さは、例えば、第１実施形態にかかる凸部２１０と同様、算術平均粗さＲａで０．０１μｍ以下である。
本実施形態では、各凸部３００の最先端面３００ａは、研磨加工等の加工により、上述のような表面粗さとなっている。
凸部３００の高さは、例えば２０～２００μｍである。
凸部３００のその他の形状や寸法は第１実施形態にかかる凸部２１０と同様である。
＜静電チャック１１４ａの製造方法＞
続いて、第２実施形態にかかる静電チャック１１４ａの製造方法について、図９及び図１０を用いて説明する。図９は、第２実施形態にかかる静電チャック１１４ａの製造方法を説明するためのフローチャートである。図１０は、第２実施形態にかかる静電チャック１１４ａの製造方法の各工程時における、セラミック部材２００の状態を示す図である。
静電チャック１１４ａを製造する場合、まず、セラミック部材２００が準備される（ステップＳ１）。
次いで、セラミック部材２００の基板対向面２００ａに複数の凸部３００が形成される（ステップＳ１１）。
具体的には、例えば以下のステップＳ１１ａ～Ｓ１１ｄが行われる。
まず、図１０（Ａ）に示すように、セラミック部材２００の基板対向面２００ａ上に第２のセラミックス粒子の層Ｍが形成される（ステップＳ１１ａ）。より具体的には、セラミック部材２００の基板対向面２００ａ上に、焼結後に気孔率が１％以下になるような粒度分布の第２のセラミックス粒子の層Ｍが加圧成形される。成形された第２のセラミックス粒子の層Ｍの厚さは例えば２０μｍ～２００μｍである。
その後、図１０（Ｂ）に示すように、第２のセラミックス粒子の層Ｌにおける凸部３００に対応する部分に、光（具体的にはレーザ光Ｅ）が選択的に照射され、被照射部分Ｍ１が焼結される（ステップＳ１１ｂ）。これにより、当該被照射部分Ｍ１の第２のセラミックス粒子の長径及び被照射部分Ｍ１の気孔率が適正化される。具体的には、光照射による焼結により、例えば、被照射部分Ｍ１の第２のセラミックス粒子の長径が２０μｍ以上２０００μｍ以下とされると共に、被照射部分Ｍ１の気孔率が０．１％以上１．０％以下とされる。また、レーザ光の照射により、第２のセラミックス粒子の層Ｍにおける被照射部分Ｍ１とセラミック部材２００とが接合される。
次いで、図１０（Ｃ）に示すように、第２のセラミックス粒子の層Ｍにおける光の未照射部分Ｍ２すなわち未焼結の第２のセラミックス粒子が除去され、凸部３００が形成される（ステップＳ１１ｃ）。未照射部分Ｍ２の除去は例えば超音波洗浄等の洗浄により行われる。
続いて、凸部３００の最先端面３００ａが研磨される（ステップＳ１１ｄ）。これにより、各凸部３００の最先端面３００ａの表面粗さが、算術平均粗さＲａで０．０１μｍ以下とされる。
以上により、本実施形態にかかる静電チャック１１４ａが作製される。
＜第２実施形態の主な効果＞
本実施形態によれば、第１実施形態と同様の効果を得ることができる。
本実施形態にかかる静電チャック１１４ａは、各凸部３００の少なくとも根元側層３０１が、粒子の長径が２０μｍ以上２０００μｍ以下の第２のセラミックス粒子で形成され、気孔率が０．１％以上１．０％以下である。したがって、プラズマを用いたプラズマ処理チャンバ１０内のドライクリーニングを行ったときに、凸部３００の根元側層３０１を構成するセラミックス粒子が脱落するのを抑制することができる。
また、本実施形態にかかる静電チャック１１４ａも、基板支持面１１１ａとなる最先端面３００ａの表面粗さが、算術平均粗さＲａで０．０１μｍ以下である。したがって、基板Ｗを静電チャック１１４ａに静電吸着したときに、基板Ｗから基板支持面１１１ａに局所的に大きな力が加わり、凸部３００が破損することを抑制することができる。また、破損により凸部３００と基板Ｗとの接触状態が変化し基板Ｗと静電チャック１１４ａとの間の熱伝導性が変化することを抑制することができる。
本実施形態では、凸部２１０が、最先端面２１０ａを含め、粒子の長径が２０μｍ以上２０００μｍ以下という比較的大きな第２のセラミックス粒子で形成されている。したがって、セラミックス粒子の粒子界面が広いため、最先端面２１０ａと基板Ｗとの接触や、プラズマを用いたプラズマ処理チャンバ１０内のドライクリーニングによる、最先端面３００ａからの脱粒を抑制することができる。
さらに、本実施形態にかかる静電チャック１１４ａの製造方法では、第１実施形態にかかる製造方法と同様、基板対向面２００ａに自由に加工を施すことができ、脱粒を抑制可能な加工を施すことができる。
本実施形態にかかる静電チャック１１４ａでは、第１実施形態にかかる静電チャック１１４と同様、凸部３００が消耗したり変形してしまったりした場合に、消耗等した古い凸部３００が残った状態のまま、適切な形状の新しい凸部３００を形成することができる。例えば、消耗し短くなった古い凸部３００が埋まるよう基板対向面２００ａに第２のセラミックス粒子の層を形成した後、古い凸部３００が存在する位置に光を照射すること等により、古い凸部３００を元の高さ（長さ）を有するように再生することができる。したがって、第１実施形態にかかる静電チャック１１４と同様、凸部３００の再生にあたり、セラミック部材２００に絶縁破壊が生じるおそれがなく、また、容易に凸部３００を再生することができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１１４、１１４ａ 静電チャック
２００ セラミック部材
２００ａ 基板対向面
２１０、３００ 凸部
２１１、３０１ 根元側層
２１２ 先端側層
３００ 凸部
３００ａ 最先端面
Ｅ レーザ光
Ｌ、Ｍ 第２のセラミックス粒子の層
Ｌ１、Ｍ１ 被照射部分
Ｌ２、Ｍ２ 未照射部分
Ｗ 基板

Claims (13)

  1. 基板を静電吸着する静電チャックであって、
    第１のセラミックス粒子で形成され、前記静電チャックに吸着された基板と対向する基板対向面を有するチャック本体と、
    前記チャック本体の前記基板対向面に形成された複数の凸部と、を備え、
    前記凸部それぞれの、少なくとも先端側層を除いた部分は、粒子の長径が２０μｍ以上２０００μｍ以下の第２のセラミックス粒子で形成され、気孔率が０．１％以上１．０％以下である、静電チャック。
  2. 前記凸部の最先端面の表面粗さは、算術平均粗さＲａで０．０１μｍ以下である、請求項１に記載の静電チャック。
  3. 前記凸部それぞれの先端側層は、単結晶板である、請求項２に記載の静電チャック。
  4. 前記凸部それぞれは、先端側層を含む全体が、粒子の長径が２０μｍ以上２０００μｍ以下の前記第２のセラミックス粒子で形成され、気孔率が０．１％以上１．０％以下である、請求項２に記載の静電チャック。
  5. 前記チャック本体の前記基板対向面の表面粗さは、算術平均粗さＲａで０．０１μｍ以下である、請求項１～４のいずれか１項に記載の静電チャック。
  6. 請求項１～５のいずれか１項に記載の静電チャックと、
    前記静電チャックが上面に設けられる基台と、を備える、基板支持器。
  7. 請求項６に記載の基板支持器と、
    減圧可能に構成され、前記基板支持器を収容する処理チャンバと、を備える、プラズマ処理装置。
  8. 基板を静電吸着する静電チャックであって、
    第１のセラミックス粒子で形成され、前記静電チャックに吸着された基板と対向する基板対向面を有するチャック本体と、
    前記チャック本体の前記基板対向面に形成された複数の凸部と、を備え、
    前記チャック本体の前記基板対向面上に第２のセラミックス粒子の層を形成した後、前記第２のセラミックス粒子の層における前記凸部に対応する部分に光を選択的に照射し、被照射部分の前記第２のセラミックス粒子の長径を２０μｍ以上２０００μｍ以下とすると共に、前記被照射部分の気孔率を０．１％以上１．０％以下とし、その後、前記第２のセラミックス粒子の層における未照射部分を除去することで、前記複数の凸部が形成される、静電チャック。
  9. 基板を静電吸着する静電チャックの製造方法であって、
    （Ａ）第１のセラミックス粒子で形成され、前記静電チャックに吸着された基板と対向する基板対向面を有するチャック本体を準備する工程と、
    （Ｂ）前記チャック本体の前記基板対向面に（前記チャック本体の前記基板対向面から突出する）複数の凸部を形成する工程と、を含み、
    前記（Ｂ）工程は、
    （ａ）前記チャック本体の前記基板対向面上に第２のセラミックス粒子の層を形成する工程と、
    （ｂ）前記第２のセラミックス粒子の層における前記凸部に対応する部分に光を選択的に照射し、被照射部分の前記第２のセラミックス粒子の長径を２０μｍ以上２０００μｍ以下とすると共に、前記被照射部分の気孔率を０．１％以上１．０％以下とする工程と、
    （ｃ）前記第２のセラミックス粒子の層における未照射部分を除去し、前記凸部を形成する工程と、を含む、静電チャックの製造方法。
  10. 前記（Ｂ）工程は、（ｄ）前記第２のセラミックス粒子の層における前記凸部に対応する部分の上に、前記光を透過する単結晶板を載置する工程をさらに含み、
    前記（ｂ）工程は、前記第２のセラミックス粒子の層に、前記単結晶板を介して前記光を照射し、
    前記（ｃ）工程は、前記未照射部分を除去し、先端側層が前記単結晶板である前記凸部を形成する、請求項９に記載の静電チャックの製造方法。
  11. 前記（ｂ）工程は、
    前記光を透過する透明板を、前記第２のセラミックス粒子の層に載置された複数の前記単結晶板にまとめて接触するように押し当てる工程と、
    前記第２のセラミックス粒子の層に、前記透明板及び前記単結晶板を介して前記光を照射する工程と、を含む、請求項１０に記載の静電チャックの製造方法。
  12. 前記（ｃ）工程は、前記未照射部分を除去し、先端側層を含む全体が粒子の長径が２０μｍ以上２０００μｍ以下の前記第２のセラミックス粒子で形成され且つ気孔率が０．１％以上１．０％以下の、前記凸部を形成し、
    前記（Ｂ）工程は、前記凸部の最先端面を研磨し、当該最先端面の表面粗さを、算術平均粗さで０．０１μｍとする工程をさらに含む、請求項９に記載の静電チャックの製造方法。
  13. 前記（Ａ）工程は、前記チャック本体の前記基板対向面を研磨し、当該基板対向面の表面粗さを、算術平均粗さＲａで０．０１μｍとする工程を含む、請求項９～１２のいずれか１項に記載の静電チャックの製造方法。
JP2021136616A 2021-08-24 2021-08-24 静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法 Active JP7528038B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021136616A JP7528038B2 (ja) 2021-08-24 2021-08-24 静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法
TW111129992A TW202314813A (zh) 2021-08-24 2022-08-10 靜電吸盤、基板固持器、電漿處理裝置及靜電吸盤之製造方法
CN202210984564.8A CN115719728A (zh) 2021-08-24 2022-08-17 静电吸盘及其制造方法、基板支承器及等离子体处理装置
US17/894,296 US20230064309A1 (en) 2021-08-24 2022-08-24 Electrostatic chuck, substrate support, plasma processing apparatus, and method of manufacturing electrostatic chuck
KR1020220106051A KR20230029561A (ko) 2021-08-24 2022-08-24 정전 척, 기판 지지기, 플라스마 처리 장치 및 정전 척의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021136616A JP7528038B2 (ja) 2021-08-24 2021-08-24 静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法

Publications (2)

Publication Number Publication Date
JP2023031112A JP2023031112A (ja) 2023-03-08
JP7528038B2 true JP7528038B2 (ja) 2024-08-05

Family

ID=85253955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021136616A Active JP7528038B2 (ja) 2021-08-24 2021-08-24 静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法

Country Status (5)

Country Link
US (1) US20230064309A1 (ja)
JP (1) JP7528038B2 (ja)
KR (1) KR20230029561A (ja)
CN (1) CN115719728A (ja)
TW (1) TW202314813A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250201527A1 (en) * 2023-12-19 2025-06-19 Applied Materials, Inc. High Conformal Coating on Textured Surface of Processing Chamber Component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013256A (ja) 2004-06-28 2006-01-12 Kyocera Corp 静電チャック
JP2006013257A (ja) 2004-06-28 2006-01-12 Kyocera Corp 静電チャック
JP2008085129A (ja) 2006-09-28 2008-04-10 Taiheiyo Cement Corp 基板載置装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172055A (ja) * 1995-12-19 1997-06-30 Fujitsu Ltd 静電チャック及びウエハの吸着方法
US7586734B2 (en) * 2004-06-28 2009-09-08 Kyocera Corporation Electrostatic chuck
JP4695145B2 (ja) * 2005-09-28 2011-06-08 京セラ株式会社 試料保持具とこれを用いた試料吸着装置、試料処理方法および試料保持具の製造方法
JP2007173596A (ja) * 2005-12-22 2007-07-05 Ngk Insulators Ltd 静電チャック
US7646581B2 (en) * 2006-01-31 2010-01-12 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck
JP4739039B2 (ja) 2006-01-31 2011-08-03 住友大阪セメント株式会社 静電チャック装置
JP5454803B2 (ja) * 2010-08-11 2014-03-26 Ｔｏｔｏ株式会社 静電チャック
JP5505667B2 (ja) * 2011-09-30 2014-05-28 Ｔｏｔｏ株式会社 交流駆動静電チャック
JP6100703B2 (ja) * 2012-01-26 2017-03-22 京セラ株式会社 静電チャックおよびその製造方法
JP6283532B2 (ja) * 2014-02-26 2018-02-21 東京エレクトロン株式会社 静電チャックの製造方法
JP6326295B2 (ja) * 2014-06-04 2018-05-16 東京エレクトロン株式会社 冷却処理装置、及び、冷却処理装置の運用方法
JP6703907B2 (ja) * 2016-06-30 2020-06-03 新光電気工業株式会社 静電チャック、および、静電チャックの製造方法
DE102018116463A1 (de) * 2018-07-06 2020-01-09 Berliner Glas Kgaa Herbert Kubatz Gmbh & Co. Elektrostatische Haltevorrichtung und Verfahren zu deren Herstellung
US11012008B2 (en) * 2019-02-20 2021-05-18 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device
KR102875533B1 (ko) * 2021-10-28 2025-10-27 엔테그리스, 아이엔씨. 유전체 층을 포함하는 상부 세라믹 층을 포함하는 정전 척, 및 관련 방법 및 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013256A (ja) 2004-06-28 2006-01-12 Kyocera Corp 静電チャック
JP2006013257A (ja) 2004-06-28 2006-01-12 Kyocera Corp 静電チャック
JP2008085129A (ja) 2006-09-28 2008-04-10 Taiheiyo Cement Corp 基板載置装置

Also Published As

Publication number Publication date
US20230064309A1 (en) 2023-03-02
CN115719728A (zh) 2023-02-28
TW202314813A (zh) 2023-04-01
JP2023031112A (ja) 2023-03-08
KR20230029561A (ko) 2023-03-03

Similar Documents

Publication Publication Date Title
US9214376B2 (en) Substrate mounting stage and surface treatment method therefor
JP5595795B2 (ja) プラズマ処理装置用の消耗部品の再利用方法
TW563200B (en) Low contamination plasma chamber components and methods for making the same
CN102640267A (zh) 用于处理倒角边缘的方法和装置
JP4869610B2 (ja) 基板保持部材及び基板処理装置
JP4236292B2 (ja) ウエハー吸着装置およびその製造方法
JP7528038B2 (ja) 静電チャック、基板支持器、プラズマ処理装置及び静電チャックの製造方法
JP5879069B2 (ja) プラズマ処理装置の上部電極の製造方法
US20230023864A1 (en) Plasma processing apparatus, method for manufacturing upper electrode assembly, and method for reproducing upper electrode assembly
TWI860577B (zh) 基板固持方法及基板處理裝置
KR102822645B1 (ko) 에칭 방법, 프리코트 방법 및 에칭 장치
JP7780849B2 (ja) 静電チャックの製造方法
TWI429015B (zh) 載置台的表面處理方法
JP2021197548A (ja) エッジリング及びプラズマ処理装置
JP2002329775A (ja) 静電チャック
JP2023038801A (ja) 基板処理方法
CN121730019A (zh) 静电吸盘和静电吸盘的制造方法
JP7709138B1 (ja) 基板処理装置、伝熱部材及び基板処理方法
JP2024146827A (ja) 基板支持体の製造方法及びプラズマ処理装置の構成部材の製造方法
WO2025164455A1 (ja) プラズマ処理装置及びリングアセンブリ
TW202544863A (zh) 電漿處理裝置、電極板之製造方法及電極板之再生方法
TW202505572A (zh) 基板支持體之製造方法及電漿處理裝置的構成元件之製造方法
WO2025004933A1 (ja) プラズマ処理装置のクリーニング方法及びプラズマ処理装置
TW202345194A (zh) 等離子體蝕刻系統
CN118737793A (zh) 基板支承体的制造方法和等离子体处理装置的结构部件的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240312

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240724

R150 Certificate of patent or registration of utility model

Ref document number: 7528038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150