JP7527525B2 - 高周波スイッチ - Google Patents

Description

本開示は、第１の入出力端子を共通端子とし、第１の入出力端子と第２の入出力端子との間を高周波信号が通過する場合と、第１の入出力端子と第３の入出力端子との間を高周波信号が通過する場合とを切り替えることができる高周波スイッチに関する。

この種の高周波スイッチにおいて、高耐電力及び低損失化を図った単極双投スイッチが特許文献１により提案されている。
特許文献１に示された高周波スイッチは、第１の入出力端子と第２の入出力端子との間に第１のスイッチング素子を、第１の入出力端子と第３の入出力端子との間に高周波線路を接続した単極双投スイッチである。

特許文献１に示された高周波スイッチは、第１の入出力端子と第３の入出力端子との間を通過状態とする時に高周波線路により第１の入出力端子と第３の入出力端子との間を高耐電力の通過状態とする。
また、特許文献１に示された高周波スイッチは、第１の入出力端子と第２の入出力端子との間を通過状態とする時に高周波線路により第３の入出力端子側への電流の漏れ込みを抑制できる。

特開２００７－１６６５９６号公報

特許文献１に示された高周波スイッチは、高耐電力及び低損失化を図れたものの、高周波線路が持つ周波数選択性のために、第１の入出力端子と第２の入出力端子との間を通過する高周波信号の通過帯域が制限されており、第１の入出力端子と第２の入出力端子との間を通過する高周波信号の通過帯域を広帯域にし、かつ、低損失な通過特性を持つ高周波スイッチが望まれている。

本開示は上記した点に鑑みてなされたものであり、第１の入出力端子と第３の入出力端子との間を高耐電力の通過状態とし、第１の入出力端子と第２の入出力端子との間を通過する高周波信号の通過帯域を広帯域にでき、かつ、第３の入出力端子側への電流の漏れ込みを抑制して低損失な通過特性を実現できる高周波スイッチを得ることを目的とする。

本開示に係る高周波スイッチは、第１の入出力端子と第２の入出力端子との間に接続され、第１の制御信号が入力される第１のスイッチング素子と、第１の入出力端子に一端が接続された第１の高周波線路と、第１の高周波線路の他端に一端が接続された第１の誘導性素子と、第１の誘導性素子の他端に一端が接続された第１の容量性素子と、第１の容量性素子に並列接続され、第１の制御信号が入力される第２のスイッチング素子と、第１の容量性素子の他端とグラウンドノードとの間に接続された第２の誘導性素子と、第１の容量性素子の他端とグラウンドノードとの間に接続された第２の容量性素子と、第２の誘導性素子及び第２の容量性素子に並列接続され、第１の制御信号が入力される第３のスイッチング素子と、第１の容量性素子の他端と第３の入出力端子との間に接続された第２の高周波線路と、を備える。

本開示によれば、第１の入出力端子と第３の入出力端子との通過状態を高周波信号に対して高耐電力にでき、第１の入出力端子と第２の入出力端子との通過帯域を高周波信号の周波数に対して広帯域にでき、かつ、低損失な通過特性を得ることができる。

実施の形態１に係る高周波スイッチを示す構成図である。 実施の形態１に係る高周波スイッチにおける第１の動作状態を示す等価回路図である。 実施の形態１に係る高周波スイッチにおける第２の動作状態を示す等価回路図である。 実施の形態１に係る高周波スイッチにおいて、第２の動作状態における周波数と第１の入出力端子から第１の高周波線路を見込んだ反射位相との関係を示す図である。 実施の形態１に係る高周波スイッチにおいて、第２の動作状態における周波数と反射振幅との関係を示す図である。 実施の形態１に係る高周波スイッチにおいて、第２の状態における周波数と通過振幅との関係を示す図である。 実施の形態２に係る高周波スイッチを示す構成図である。 実施の形態３に係る高周波スイッチを示す構成図である。

実施の形態１．
実施の形態１に係る高周波スイッチを図１から図６に従い説明する。
実施の形態１に係る高周波スイッチは、第１の入出力端子１を共通端子とし、第１の入出力端子１と第２の入出力端子２との間を高周波信号が通過する場合と、第１の入出力端子１と第３の入出力端子３との間を高周波信号が通過する場合とを切り替えることができる高周波スイッチである。
第１の入出力端子１から第３の入出力端子３はそれぞれ、高周波信号が入出力される端子である。

実施の形態１に係る高周波スイッチにおいて、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号は小電力な高周波信号であり、周波数帯が広帯域の高周波信号がのぞまれる。
実施の形態１に係る高周波スイッチにおいて、第１の入出力端子１と第３の入出力端子３との間を通過する高周波信号は大電力な高周波信号であり、第１の入出力端子１と第３の入出力端子３との間の信号経路は高耐電力な信号経路が望まれる。

実施の形態１に係る高周波スイッチは、図１に示すように、第１のスイッチング素子４と、第１の高周波線路５と、第１の誘導性素子６と、第１の容量性素子７と、第２のスイッチング素子８と、第２の誘導性素子９と、第２の容量性素子１０と、第３のスイッチング素子１１と、第２の高周波線路１２と、第４のスイッチング素子１４を備える。

第１のスイッチング素子４と第２のスイッチング素子８と第３のスイッチング素子１１と第４のスイッチング素子１４はそれぞれ、電界効果トランジスタ（ＦＥＴ：Field effect transistor、以下、ＦＥＴと略称する）である。
ＦＥＴは、主電極となるドレイン電極及びソース電極と制御電極となるゲート電極の３電極を有する半導体素子である。
実施の形態１に係る高周波スイッチを説明する前にＦＥＴの特性を説明する。

ＦＥＴは、ゲート電極に抵抗を介して制御信号が入力され、制御信号に基づきオンオフ制御、つまり、ドレイン電極－ソース電極間が通過状態又はドレイン電極－ソース電極間が遮断状態に制御される。
ＦＥＴは、ゲート電極に印加される制御信号として、ドレイン電極又はソース電極に印加される電位と同電位の電圧が印加されると、オン状態、つまり通過状態になる。
この時の制御信号を、以下の説明において、便宜上「１」とする。
オン状態のＦＥＴは高周波において等価的に抵抗と見做せる。オン状態のＦＥＴを、以下オン抵抗という。

一方、ＦＥＴは、ゲート電極に印加される制御信号として、ピンチオフ電圧以下の直流電圧が印加されると、オフ状態、つまり遮断状態になる。
この時の制御信号を、以下の説明において、便宜上「０」とする。
オフ状態のＦＥＴは高周波において等価的に容量と見做せる。オフ状態のＦＥＴを、以下オン容量という。

ここで、オン状態のＦＥＴと、オフ状態のＦＥＴの耐電力について説明する。
オン状態のＦＥＴに高周波入力電力Ｐinが入力されたとき、ＦＥＴに流れる高周波電流ＩRFは次式（１）になる。

式（１）において、Ｚ0は系のインピーダンスである。
したがって、オン状態のＦＥＴの最大耐電力Ｐmax（Current-mode）は次式（２）により現わせる。

式（２）において、ＩdssはＦＥＴのゲート電圧が０Ｖの時の飽和電流である。
飽和電流Ｉdssは次式（３）により表わすことができ、次式（３）に示す飽和電流Ｉdssを式（２）に代入することにより、オン状態のＦＥＴの最大耐電力Ｐmax（Current-mode）は次式（４）により得られる。

式（３）において、ＷgはＦＥＴのゲート幅、Ｉdss0はＦＥＴのゲート電圧が０Ｖの時の単位ゲート幅当たりの飽和電流である。

一方、オフ状態のＦＥＴにおける最大耐電力Ｐmax（Voltage-mode）は次式（５）により現わせる。

式（５）において、ＶbrはＦＥＴのブレークダウン電圧、Ｖpはピンチオフ電圧、ＶcはＦＥＴのゲート電極に印加される制御電圧であるゲート電圧である。
式（５）において、関数「min」は関数内の値のいずれか小さい値を選ぶ関数である。｜Ｖbr－Ｖc｜＞｜Ｖc－Ｖp｜と仮定すると、式（５）は次式（６）により現わせる。

オン状態のＦＥＴの最大耐電力Ｐmax（Current-mode）を現わす式（４）とオフ状態のＦＥＴにおける最大耐電力Ｐmax（Voltage-mode）を現わす式（６）を整理することにより、ＦＥＴのゲート幅Ｗgを次式（７）により現わすことができる。

式（７）から明らかなように、ＦＥＴのゲート幅Ｗgを、ＦＥＴのゲート電圧が０Ｖの時の単位ゲート幅当たりの飽和電流Ｉdss0と、ＦＥＴのゲート電極に印加される制御電圧Ｖcと、ピンチオフ電圧Ｖpと、系のインピーダンスＺ0により表わすことができる。

オン状態のＦＥＴの最大耐電力Ｐmax（Current-mode）を高くするためには、式（４）により、ＦＥＴのゲート幅Ｗgを大きくすることが有効な手段である。
一方、ＦＥＴのゲート幅Ｗgは式（７）により使用できる上限が決められる。

また、オン状態のＦＥＴにおけるオン抵抗値Ｒonは次式（８）により現わせる。

式（８）において、Ｒon0は単位ゲート幅当たりのオン抵抗値である。
一方、オフ状態のＦＥＴにおけるオフ容量値Ｃoffは、次式（９）により現わせる。

式（９）において、Ｃoff0は単位ゲート幅当たりのオフ容量値である。
式（８）及び式（９）から明らかなように、ＦＥＴのゲート幅Ｗgを大きくすると、オン抵抗値Ｒonが小さくなる一方、オフ容量値Ｃoffが大きくなる。
高周波スイッチにとって、オフ容量の増加は高周波電力の通過を促すため、高周波数での損失増加につながる。
要するに、ＦＥＴは、ゲート幅Ｗgを大きくすると、オン状態のＦＥＴの最大耐電力Ｐmax（Current-mode）を高くできるものの、オン状態のＦＥＴのオフ容量が増加し、高周波数での損失増加につながるという特性を有している。

以上のようなＦＥＴの特性を踏まえ、実施の形態１に係る高周波スイッチを、図１を用いて説明する。
第１のスイッチング素子４は第１の入出力端子１と第２の入出力端子２との間に接続され、制御電極が第１の制御端子１３に接続され、第１の制御端子１３から第１の制御信号が入力される。

第１の制御信号が「０」の時、第１のスイッチング素子４はオフ状態、つまり、上式（９）により算出される第１のスイッチング素子４のオフ容量値Ｃoff4を持つ遮断状態となり、第１の入出力端子１と第２の入出力端子２との間を小信号の高周波信号が遮断する状態になる。
第１の制御信号が「１」の時、第１のスイッチング素子４はオン状態、つまり、上式（８）により算出される第１のスイッチング素子４のオン抵抗値Ｒon4を持つ通過状態となり、第１の入出力端子１と第２の入出力端子２との間を小電力の高周波信号が通過する状態になる。

第１の高周波線路５は第１の入出力端子１に一端が接続される。
第１の誘導性素子６は第１の高周波線路５の他端に一端が接続される。第１の誘導性素子６はインダクタである。
第１の容量性素子７は第１の誘導性素子６の他端に一端が接続される。第１の容量性素子７はキャパシタである。

第２のスイッチング素子８は第１の容量性素子７に並列接続され、制御電極が第１の制御端子１３に接続され、第１の制御端子１３から第１の制御信号が入力される。
第１の制御信号が「０」の時、第２のスイッチング素子８はオフ状態、つまり、つまり、遮断状態になり、上式（９）により算出される第２のスイッチング素子８のオフ容量値Ｃoff8を持つオフ容量が第１の容量性素子７に並列接続される。

第１の容量性素子７と第２のスイッチング素子８のオフ容量との合成容量と第１の誘導性素子６とによりＬＣ直列回路を構成する。
第１の制御信号が「１」の時、第２のスイッチング素子８はオン状態、つまり、つまり、通過状態になり、第１の容量性素子７の両端間を上式（８）により算出される第２のスイッチング素子８のオン抵抗値Ｒon8を持つオン抵抗により接続し、第１の容量性素子７を高周波数的に考慮しなくても良い状態にする。

第２の誘導性素子９は第１の容量性素子７の他端とグラウンドノードとの間に接続される。第２の誘導性素子９はインダクタである。
第２の容量性素子１０は第１の容量性素子７の他端とグラウンドノードとの間に接続される。第２の容量性素子１０はキャパシタである。
第２の誘導性素子９と第２の容量性素子１０は並列接続される。

第３のスイッチング素子１１は並列接続された第２の誘導性素子９と第２の容量性素子１０に並列接続され、制御電極が第１の制御端子１３に接続され、第１の制御端子１３から第１の制御信号が入力される。
第１の制御信号が「０」の時、第３のスイッチング素子１１はオフ状態、つまり、遮断状態になり、上式（９）により算出される第３のスイッチング素子１１のオフ容量値Ｃoff11を持つオフ容量が第２の誘導性素子９と第２の容量性素子１０に並列接続される。

第２の容量性素子１０と第３のスイッチング素子１１のオフ容量との合成容量と第２の誘導性素子９とによりＬＣ並列回路を構成する。
第１の制御信号が「１」の時、第３のスイッチング素子１１はオン状態、つまり、通過状態になり、第２の誘導性素子９と第２の容量性素子１０の両端間を上式（８）により算出される第３のスイッチング素子１１のオン抵抗値Ｒon11を持つオン抵抗により接続し、第２の誘導性素子９と第２の容量性素子１０を高周波数的に考慮しなくても良い状態にする。

第２の高周波線路１２は第１の容量性素子７の他端と第３の入出力端子３との間に接続される。
第１の制御信号が「０」の時に構成される、第１の容量性素子７と第２のスイッチング素子８のオフ容量との合成容量と第１の誘導性素子６とによりＬＣ直列回路と、第２の容量性素子１０と第３のスイッチング素子１１のオフ容量との合成容量と第２の誘導性素子９とによりＬＣ並列回路は、ＬＣ形フィルタを構成する。

第１の制御信号が「０」の時、第１の高周波線路５と第２の高周波線路１２との間にＬＣ形フィルタが介在することになるので、第１の入出力端子１と第３の入出力端子３との間を高周波信号が通過できる。
この時、第１の入出力端子１と第３の入出力端子３との間の高周波信号が通過する経路に、ＦＥＴが存在せず、第１の高周波線路５と第２の高周波線路１２とＬＣ形フィルタが介在するので、第１の入出力端子１と第３の入出力端子３との間を高周波信号が大電力であっても十分な高い耐電力が得られる。

また、本例において、次式（１０）に示すように、第２の誘導性素子９のインダクタンスＬBが第１の誘導性素子６のインダクタンスＬAのａ倍であり、第２の容量性素子１０の容量と第３のスイッチング素子１１のオフ容量との合成容量値ＣBが第１の容量性素子７の容量と第２のスイッチング素子８のオフ容量との合成容量値ＣAのａ分の１倍である。

式（１０）において、ａは任意に設定する係数であり、本例において、０．５～２．０の範囲に設定している。
ａを０．５～２．０の範囲に設定することにより、第１の制御信号が「０」の時に構成されるＬＣ形フィルタは、右手系／左手系複合（Composite right/left-handed：）線路となるＣＲＬＨ形の疑似伝送線路の様態を示す。
第１の入出力端子１と第３の入出力端子３との間を大電力の高周波信号が通過する場合、ＣＲＬＨ形の疑似伝送線路の様態は高周波スイッチの最適な様態を示すこととなる。

第１の制御信号が「１」の時、第２のスイッチング素子８と第３のスイッチング素子１１が共にオン状態であり、第１の容量性素子７と第２の誘導性素子９及び第２の容量性素子１０は高周波数的に考慮しなくても良い状態であるため、第２のスイッチング素子8によるオン抵抗と、第３のスイッチング素子１１によるオン抵抗と、第２の高周波線路１２と、第３の入出力端子３の終端インピーダンスからなる抵抗性回路が第１の誘導性素子６の他端と第３の入出力端子３との間に介在することになる。

この抵抗性回路と、第１の高周波線路５と、第１の誘導性素子６とにより、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号に対して、高周波スイッチは高周波スイッチの分岐点である接点、つまり、第１の入出力端子１から第１の高周波線路５を見込んだインピーダンスが高周波数的に開放としている。
第１の入出力端子１と第２の入出力端子２との間を高周波信号が通過するとき、第１の入出力端子１と第３の入出力端子３との間は抵抗性回路と第１の高周波線路５と第１の誘導性素子６により第１の入出力端子１から第１の高周波線路５を見込んだインピーダンスが高周波数的に開放となるため、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号に対して、周波数帯域を広帯域にでき、かつ、第３の入出力端子３側に漏れ出る電流も抑えられるため、損失を低くできる。

本例において、第１の高周波線路５の電気長及び第２の高周波線路１２の電気長を、第１の入出力端子１から第１の高周波線路５を見込んだインピーダンスが第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数に対して高周波数的に開放となる値に設定している。

具体的には、第１の高周波線路５の電気長は第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数に対して１６分の１波長以下である。
また、第２の高周波線路１２の電気長は第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数に対して８分の１波長以下である。
より具体的には、第１の高周波線路５の電気長は第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数に対して１０°である。
また、第２の高周波線路１２の電気長は第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数に対して２２°である。

第４のスイッチング素子１４は、第２の入出力端子２とグラウンドノードとの間に接続され、制御電極が第２の制御端子１５に接続され、第２の制御端子１５から第２の制御信号が入力される。
第２の制御信号は第１の制御信号に対して相補の関係である。
すなわち、第１の制御信号が「０」の時、第２の制御信号が「１」、第１の制御信号が「１」の時、第２の制御信号が「０」である。

従って、第１のスイッチング素子４がオン状態の時、第４のスイッチング素子１４はオフ状態であり、第２の入出力端子２に影響を与えず、第１のスイッチング素子４がオフ状態の時、第４のスイッチング素子１４はオン状態となり、第２の入出力端子２を接地電位に維持する。

次に、実施の形態１に係る高周波スイッチの動作について説明する。
第１の動作状態である、第１の制御信号が「０」、第２の制御信号が「１」の時の動作を説明する。
第１の制御信号が「０」の時、第１のスイッチング素子４と第２のスイッチング素子８と第３のスイッチング素子１１がオフ状態、第４のスイッチング素子１４がオン状態である。

第１の動作状態の等価回路を図２に示す。
図２において、第１のスイッチング素子４のオフ容量を４ａ、第２のスイッチング素子８のオフ容量を８ａ、第３のスイッチング素子１１のオフ容量を１１ａ、第４のスイッチング素子１４のオン抵抗を１４ｂとして示す。
第１の動作状態の時、第１の入出力端子１と第２の入出力端子２との間はオフ容量４ａにより遮断状態とされ、第２の入出力端子２はオン抵抗１４ｂを介して接地電位にされる。

一方、第１の容量性素子７とオフ容量８ａとの合成容量と第１の誘導性素子６と、並びに第２の容量性素子１０とオフ容量との合成容量と第２の誘導性素子９とによりＣＲＬＨ線路１６が構成される。
第１の入出力端子１と第３の入出力端子３との間は第１の高周波線路５とＣＲＬＨ線路１６と第２の高周波線路１２とにより接続されるため、第１の入出力端子１と第３の入出力端子３との間は高周波信号に対して通過状態となる。
第１の動作状態において、第１の入出力端子１と第３の入出力端子３との間における第１の高周波線路５と第２の高周波線路１２とにより、大電力の高周波信号に対して十分に高い耐電力が得られる。

次に、第２の動作状態である、第１の制御信号が「１」、第２の制御信号が「０」の時の動作を説明する。
第１の制御信号が「１」の時、第１のスイッチング素子４と第２のスイッチング素子８と第３のスイッチング素子１１がオン状態、第４のスイッチング素子１４がオフ状態である。

第２の動作状態の等価回路を図３に示す。
図３において、第１のスイッチング素子４のオン抵抗を４ｂ、第２のスイッチング素子８のオン抵抗を８ｂ、第３のスイッチング素子１１のオン抵抗を１１ｂ、第４のスイッチング素子１４のオフ容量を１４ａとして示す。
第２の動作状態の時、第１の入出力端子１と第２の入出力端子２との間はオン抵抗４ｂにより接続され、第１の入出力端子１と第２の入出力端子２との間は高周波信号に対して通過状態となる。

一方、第２のスイッチング素子８によるオン抵抗と、第３のスイッチング素子１１によるオン抵抗と、第２の高周波線路１２と、第３の入出力端子３の終端インピーダンスからなる抵抗性回路１７が第１の誘導性素子６の他端と第３の入出力端子３との間に介在する。
抵抗性回路１７と第１の高周波線路５と第１の誘導性素子６とにより、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号に対して、第１の入出力端子１から第１の高周波線路５を見込んだインピーダンスが高周波数的に開放となる。
従って、第１の入出力端子１と第３の入出力端子３との間は高周波信号に対して遮断状態となる。

今、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の中心周波数を１０ＧHz、第１の高周波線路５の電気長を１０ＧHzに対して１０°、第２の高周波線路１２の電気長を１０ＧHzに対して２２°とし、高周波信号の周波数に対する第１の入出力端子１から第１の高周波線路５を見込んだ反射位相をシミュレーションした結果を図４に示す。

なお、ＣＲＬＨ線路１６における係数ａは０．６である。言い換えれば、第２の誘導性素子９のインダクタンスＬBが第１の誘導性素子６のインダクタンスＬAの０．６倍、第２の容量性素子１０の容量と第３のスイッチング素子１１のオフ容量との合成容量値ＣBが第１の容量性素子７の容量と第２のスイッチング素子８のオフ容量との合成容量値ＣAの０．６分の１倍とした。

また、シミュレーションには、ＦＥＴにおける、ゲート電圧が０Ｖの時の単位ゲート幅当たりの飽和電流Ｉdss0、単位ゲート幅当たりのオン抵抗値Ｒon0、単位ゲート幅当たりのオフ容量値Ｃoff0、ピンチオフ電圧Ｖp、ブレークダウン電圧Ｖbrを用いている。
なお、参考のため、比較例として特許文献１の図１に示された高周波スイッチにおける周波数に対する反射位相をシミュレーションした。

図４において、横軸が第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数を、縦軸が第１の入出力端子１から第１の高周波線路５を見込んだ反射位相を示す。
また、実線Ａが実施の形態１に係る高周波スイッチにおける周波数対反射位相を示し、破線Ｂが比較例における周波数対反射位相を示す。

図４から明らかなように、実施の形態１に係る高周波スイッチは、比較例と比べて、第１の入出力端子１から第１の高周波線路５を見込んだ反射位相が広帯域化している。
すなわち、反射位相±４５°の範囲となる中心周波数に対する周波数帯域比は比較例が５０％であるのに対して、実施の形態１に係る高周波スイッチは１０１％であり、比較例に対して略２倍の広帯域な開放を実現できている。

同様に、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数に対する第１の入出力端子１から第１の高周波線路５を見込んだ反射振幅をシミュレーションした結果を図５に示し、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数に対する第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の振幅をシミュレーションした結果を図６に示す。

図５及び図６において、横軸が第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数を、図５の縦軸が第１の入出力端子１から第１の高周波線路５を見込んだ反射振幅を、図６の縦軸が第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の振幅（通過振幅）を示す。
また、実線Ａが実施の形態１に係る高周波スイッチを、破線Ｂが比較例を示す。

図５及び図６から明らかなように、図５において反射振幅が－１０ｄB以下であり、図６において通過振幅が－０．８ｄB以上を満たす中心周波数に対する周波数帯域比は比較例が５８％であるのに対して、実施の形態１に係る高周波スイッチは９８％であり、比較例に対して略２倍の広帯域な開放を実現できている。

要するに、図４に示した周波数対反射位相の関係、図５に示した周波数対反射振幅の関係、及び図６に示した周波数対通過振幅の関係から明らかなように、第１の入出力端子１から第１の高周波線路５を見込んだインピーダンスが第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の周波数に対して高周波数的に広帯域な周波数の開放が得られ、結果として、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号の通過帯域が広帯域になる。
また、第１の入出力端子１と第２の入出力端子２との間を通過する広帯域な高周波信号に対して、低損失化が図れている。

以上に述べたように、実施の形態１に係る高周波スイッチは、第１の入出力端子１を共通端子とし、第１の入出力端子１と第２の入出力端子２との間を高周波信号が通過する場合と、第１の入出力端子１と第３の入出力端子３との間を高周波信号が通過する場合とを切り替えることができる高周波スイッチにおいて、第１の入出力端子１から第３の入出力端子３へ順に、第１の高周波線路５、第１の誘導性素子６、第１の容量性素子７、及び第２の高周波線路１２が接続され、第２のスイッチング素子８が第１の容量性素子７に並列接続され、第１の容量性素子７の他端とグラウンドノードとの間に第２の誘導性素子９、第２の容量性素子１０、及び第３のスイッチング素子が並列接続された高周波スイッチとしたので、第１の入出力端子１と第３の入出力端子３との間を通過する高周波信号に対して高耐電力が得られ、かつ、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号に対して広帯域の周波数にわたって低損失な特性を実現できる。

実施の形態１に係る高周波スイッチは、第１の入出力端子１と第３の入出力端子３との間を高周波信号が通過する場合、第１の高周波線路５と第２の高周波線路１２の間にＬＣ形フィルタ、特に、ＣＲＬＨ形の疑似伝送線路を構成する回路構成としたので、第１の入出力端子１と第３の入出力端子３との間の信号経路にスイッチング素子によるオン抵抗が存在せず、大電力な高周波信号が通過する場合でも通過する高周波信号に対して高い耐電力が得られる。

実施の形態１に係る高周波スイッチは、第１の入出力端子１と第２の入出力端子２との間を高周波信号が通過する場合、第１の入出力端子１と第３の入出力端子３との間に抵抗性回路が存在する回路構成としたので、第１の入出力端子１から第３の入出力端子３間を見込んだ高周波数的なインピーダンスを広帯域の周波数に対して開放状態とすることができ、第１の入出力端子１と第２の入出力端子２との通過状態を広帯域周波数に亘って低損失な通過特性を有する状態にできる。

なお、実施の形態１に係る高周波スイッチにおいて、第１のスイッチング素子４と第２のスイッチング素子８と第３のスイッチング素子１１と第４のスイッチング素子１４をそれぞれ、ＦＥＴを用いたものとしたが、ＦＥＴに限られるものではなく、オン状態、つまり通過状態時にオン抵抗を呈し、オフ状態、つまり遮断状態時にオフ容量を呈するスイッチング素子であれば良い。

実施の形態２．
実施の形態２に係る高周波スイッチを図７に従い説明する。
実施の形態２に係る高周波スイッチは、実施の形態１に係る高周波スイッチが第１のスイッチング素子４と第２のスイッチング素子８と第３のスイッチング素子１１を１つのＦＥＴにより構成したのに対して、直列接続された複数、本例では２つのＦＥＴにより構成した点が相違し、その他の点は同じである。
なお、図７中、図１から図３に付された符号と同一符号は同一又は相当部分を示す。

第１のスイッチング素子４は、第１の入出力端子１と第２の入出力端子２との間に直列接続された２つのＦＥＴ４１、４２により構成される。
２つのＦＥＴ４１、４２は、それぞれの制御電極が第１の制御端子１３に接続され、第１の制御端子１３から第１の制御信号が入力されることにより、同時にオンオフ制御される。

第２のスイッチング素子８は直列接続された２つのＦＥＴ８１、８２により構成され、２つのＦＥＴ８１、８２により構成された直列体が第１の容量性素子７に並列接続される。
２つのＦＥＴ８１、８２は、それぞれの制御電極が第１の制御端子１３に接続され、第１の制御端子１３から第１の制御信号が入力されることにより、同時にオンオフ制御される。

第３のスイッチング素子１１は直列接続された２つのＦＥＴ１１１、１１２により構成され、２つのＦＥＴ１１１、１１２により構成された直列体が並列接続された第２の誘導性素子９と第２の容量性素子１０に並列接続される。
２つのＦＥＴ１１１、１１２は、それぞれの制御電極が第１の制御端子１３に接続され、第１の制御端子１３から第１の制御信号が入力されることにより、同時にオンオフ制御される。

実施の形態２に係る高周波スイッチも、実施の形態１に係る高周波スイッチと同様に動作する。
すなわち、第１の動作状態において、第１の入出力端子１と第２の入出力端子２との間は第１のスイッチング素子４におけるＦＥＴ４１、４２のオフ状態によるオフ容量により遮断状態とされ、第２の入出力端子２はオン抵抗１４ｂを介して接地電位にされる。

一方、第１の入出力端子１と第３の入出力端子３との間は、第２のスイッチング素子８におけるＦＥＴ８１、８２のオフ状態におけるオフ容量及び第３のスイッチング素子１１におけるＦＥＴ１１１、１１２のオフ状態におけるオフ容量により、第１の高周波線路５とＣＲＬＨ線路１６と第２の高周波線路１２とにより接続されるため、第１の入出力端子１と第３の入出力端子３との間は高周波信号に対して通過状態となる。
第１の動作状態において、第１の入出力端子１と第３の入出力端子３との間における第１の高周波線路５と第２の高周波線路１２とにより、大電力の高周波信号に対して十分に高い耐電力が得られる。

第２の動作状態において、第１の入出力端子１と第２の入出力端子２との間は第１のスイッチング素子４におけるＦＥＴ４１、４２のオン状態によるオン抵抗により接続され、第１の入出力端子１と第２の入出力端子２との間は高周波信号に対して通過状態となる。
一方、第１の入出力端子１と第３の入出力端子３との間に、第２のスイッチング素子８におけるＦＥＴ８１、８２のオン状態によるオン抵抗及び第３のスイッチング素子１１におけるＦＥＴ１１１、１１２のオン状態によるオン抵抗により、抵抗性回路１７が存在し、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号に対して、第１の入出力端子１から第１の高周波線路５を見込んだインピーダンスが高周波数的に開放となる。

従って、第１の入出力端子１と第３の入出力端子３との間は高周波信号に対して遮断状態となる。
第２の動作状態において、第１の入出力端子１から第３の入出力端子３間を見込んだ高周波数的なインピーダンスを広帯域の周波数に対して開放状態とすることができ、第１の入出力端子１と第２の入出力端子２との通過状態を広帯域周波数に亘って低損失な通過特性を有する状態にできる。

また、第１のスイッチング素子４、第２のスイッチング素子８、及び第３のスイッチング素子１１はそれぞれ、直列接続された２つのＦＥＴにより構成されているため、１つのＦＥＴに印加される制御電圧は１つのＦＥＴにより構成したものに対して半分の電圧ですみ、上式（５）で示したオフ状態のＦＥＴの高耐電力化に有利である。

実施の形態２に係る高周波スイッチも、実施の形態１に係る高周波スイッチと同様の効果を有する。
なお、実施の形態２に係る高周波スイッチにおいて、第１のスイッチング素子４、第２のスイッチング素子８、及び第３のスイッチング素子１１それぞれを、直列接続された２つのＦＥＴにより構成されたものとしたが、２つに限られるものではなく、２つ以上のＦＥＴの多段直列接続でよい。
また、実施の形態２に係る高周波スイッチにおいて、第１のスイッチング素子４、第２のスイッチング素子８、及び第３のスイッチング素子１１それぞれを、直列接続された２つのＦＥＴにより構成されたものとしたが、用途、機能に応じて、いずれか１つ又は２つ、要するに少なくとも１つのスイッチング素子を複数のＦＥＴが直列接続された直列体にするものであってもよい。

実施の形態３．
実施の形態３に係る高周波スイッチを図８に従い説明する。
実施の形態３に係る高周波スイッチは、実施の形態１に係る高周波スイッチに対して第４のスイッチング素子１４を除いた点が相違し、その他の点は同じである。
なお、図８中、図１から図３に付された符号と同一符号は同一又は相当部分を示す。

実施の形態３に係る高周波スイッチも、実施の形態１に係る高周波スイッチと同様に動作する。
すなわち、第１の動作状態において、第１の入出力端子１と第２の入出力端子２との間は、第１のスイッチング素子４のオフ状態によるオフ容量４ａにより遮断状態とされる。

一方、第１の入出力端子１と第３の入出力端子３との間は、第２のスイッチング素子８のオフ状態におけるオフ容量８ａ及び第３のスイッチング素子１１のオフ状態におけるオフ容量１１ａにより、第１の高周波線路５とＣＲＬＨ線路１６と第２の高周波線路１２とにより接続されるため、第１の入出力端子１と第３の入出力端子３との間は高周波信号に対して通過状態となる。
第１の動作状態において、第１の入出力端子１と第３の入出力端子３との間における第１の高周波線路５と第２の高周波線路１２とにより、大電力の高周波信号に対して十分に高い耐電力が得られる。

第２の動作状態において、第１の入出力端子１と第２の入出力端子２との間は第１のスイッチング素子４のオン状態によるオン抵抗４ｂにより接続され、第１の入出力端子１と第２の入出力端子２との間は高周波信号に対して通過状態となる。
一方、第１の入出力端子１と第３の入出力端子３との間に、第２のスイッチング素子８のオン状態によるオン抵抗８ｂ及び第３のスイッチング素子１１のオン状態によるオン抵抗１１ｂにより、抵抗性回路１７が存在し、第１の入出力端子１と第２の入出力端子２との間を通過する高周波信号に対して、第１の入出力端子１から第１の高周波線路５を見込んだインピーダンスが高周波数的に開放となる。

従って、第１の入出力端子１と第３の入出力端子３との間は高周波信号に対して遮断状態となる。
第２の動作状態において、第１の入出力端子１から第３の入出力端子３間を見込んだ高周波数的なインピーダンスを広帯域の周波数に対して開放状態とすることができ、第１の入出力端子１と第２の入出力端子２との通過状態を広帯域周波数に亘って低損失な通過特性を有する状態にできる。

実施の形態２に係る高周波スイッチも、実施の形態１に係る高周波スイッチと同様の効果を有する。
また、第１のスイッチング素子４、第２のスイッチング素子８、及び第３のスイッチング素子１１それぞれを制御する制御信号として、同じ第１の制御信号だけでよいので、高周波スイッチの構成が簡単になる。

なお、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

本開示に係る高周波スイッチは、小電力な高周波信号と大電力な高周波信号とを切り替える高周波スイッチに好適である。

１ 第１の入出力端子、２ 第２の入出力端子、３ 第３の入出力端子、４ 第１のスイッチング素子、５ 第１の高周波線路、６ 第１の誘導性素子、７ 第１の容量性素子、８ 第２のスイッチング素子、９ 第２の誘導性素子、１０ 第２の容量性素子、１１ 第３のスイッチング素子、１２ 第２の高周波線路、１３ 第１の制御端子、１４ 第４のスイッチング素子、１５ 第２の制御端子。

Claims (12)

1. 第１の入出力端子と第２の入出力端子との間に接続され、第１の制御信号が入力される第１のスイッチング素子と、
   前記第１の入出力端子に一端が接続された第１の高周波線路と、
   前記第１の高周波線路の他端に一端が接続された第１の誘導性素子と、
   前記第１の誘導性素子の他端に一端が接続された第１の容量性素子と、
   前記第１の容量性素子に並列接続され、前記第１の制御信号が入力される第２のスイッチング素子と、
   前記第１の容量性素子の他端とグラウンドノードとの間に接続された第２の誘導性素子と、
   前記第１の容量性素子の他端と前記グラウンドノードとの間に接続された第２の容量性素子と、
   前記第２の誘導性素子及び前記第２の容量性素子に並列接続され、前記第１の制御信号が入力される第３のスイッチング素子と、
   前記第１の容量性素子の他端と第３の入出力端子との間に接続された第２の高周波線路と、
   を備える高周波スイッチ。
2. 前記第２の入出力端子とグラウンドノードとの間に接続され、前記第１の制御信号と相補の関係にある第２の制御信号が入力される第４のスイッチング素子をさらに備える請求項１に記載の高周波スイッチ。
3. 前記第１のスイッチング素子と前記第２のスイッチング素子と前記第３のスイッチング素子はそれぞれ電界効果トランジスタである請求項１に記載の高周波スイッチ。
4. 前記第１のスイッチング素子と前記第２のスイッチング素子と前記第３のスイッチング素子の内少なくとも１つのスイッチング素子は、直列接続された複数の電界効果トランジスタにより構成された請求項１に記載の高周波スイッチ。
5. 前記第１のスイッチング素子から前記第３のスイッチング素子が前記第１の制御信号により遮断状態になると、前記第１の誘導性素子と前記第１の容量性素子と前記第２のスイッチング素子並びに前記第２の誘導性素子と前記第２の容量性素子と前記第３のスイッチング素子によりＬＣ形フィルタを構成し、
   前記第１のスイッチング素子から前記第３のスイッチング素子が前記第１の制御信号により通過状態になると、前記第２のスイッチング素子と前記第３のスイッチング素子と前記第２の高周波線路により抵抗性回路を構成する、
   請求項１から請求項４のいずれか１項に記載の高周波スイッチ。
6. 前記第２の誘導性素子のインダクタンスが前記第１の誘導性素子のインダクタンスのａ倍であり、
   前記第３のスイッチング素子の遮断状態におけるオフ容量と前記第２の容量性素子の容量との第２の合成容量が前記第２のスイッチング素子の遮断状態におけるオフ容量と前記第１の容量性素子の容量との第１の合成容量のａ分の１倍であり、
   前記第１のスイッチング素子から前記第３のスイッチング素子が前記第１の制御信号により遮断状態になると、前記第１の誘導性素子と前記第１の容量性素子と前記第２のスイッチング素子並びに前記第２の誘導性素子と前記第２の容量性素子と前記第３のスイッチング素子により右手系／左手系複合線路の様態を示し、
   前記第１のスイッチング素子から前記第３のスイッチング素子が前記第１の制御信号により通過状態になると、前記第２のスイッチング素子と前記第３のスイッチング素子と前記第２の高周波線路により抵抗性回路を構成する、
   請求項１から請求項４のいずれか１項に記載の高周波スイッチ。
7. 前記ａは０．５から２．０の範囲である請求項６に記載の高周波スイッチ。
8. 前記第１の高周波線路の電気長及び前記第２の高周波線路の電気長は、前記第２のスイッチング素子及び前記第３のスイッチング素子が前記第１の制御信号により通過状態になるとき、前記第１の入出力端子から前記第１の高周波線路を見込んだインピーダンスが前記第１の入出力端子と前記第２の入出力端子との間を通過する高周波信号の周波数に対して高周波数的に開放となる値である請求項１から請求項４のいずれか１項に記載の高周波スイッチ。
9. 前記第１の高周波線路の電気長及び前記第２の高周波線路の電気長は、前記第２のスイッチング素子及び前記第３のスイッチング素子が前記第１の制御信号により通過状態になるとき、前記第１の入出力端子から前記第１の高周波線路を見込んだインピーダンスが前記第１の入出力端子と前記第２の入出力端子との間を通過する高周波信号の周波数に対して高周波数的に開放となる値である請求項６に記載の高周波スイッチ。
10. 前記第１の高周波線路の電気長は前記第１の入出力端子と前記第２の入出力端子との間を通過する高周波信号の周波数に対して１６分の１波長以下であり、
    前記第２の高周波線路の電気長は前記第１の入出力端子と前記第２の入出力端子との間を通過する高周波信号の周波数に対して８分の１波長以下である、
    請求項１から請求項４のいずれか１項に記載の高周波スイッチ。
11. 前記第１の高周波線路の電気長は前記第１の入出力端子と前記第２の入出力端子との間を通過する高周波信号の周波数に対して１６分の１波長以下であり、
    前記第２の高周波線路の電気長は前記第１の入出力端子と前記第２の入出力端子との間を通過する高周波信号の周波数に対して８分の１波長以下である、
    請求項６に記載の高周波スイッチ。
12. 前記第１の高周波線路の電気長は前記第１の入出力端子と前記第２の入出力端子との間を通過する高周波信号の周波数に対して１６分の１波長以下であり、
    前記第２の高周波線路の電気長は前記第１の入出力端子と前記第２の入出力端子との間を通過する高周波信号の周波数に対して８分の１波長以下である、
    請求項８に記載の高周波スイッチ。

Images