JP7488194B2 - 撮像装置及び電子機器 - Google Patents
撮像装置及び電子機器 Download PDFInfo
- Publication number
- JP7488194B2 JP7488194B2 JP2020567427A JP2020567427A JP7488194B2 JP 7488194 B2 JP7488194 B2 JP 7488194B2 JP 2020567427 A JP2020567427 A JP 2020567427A JP 2020567427 A JP2020567427 A JP 2020567427A JP 7488194 B2 JP7488194 B2 JP 7488194B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog
- phase
- test pattern
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 140
- 238000001514 detection method Methods 0.000 claims description 140
- 238000012546 transfer Methods 0.000 claims description 116
- 238000012360 testing method Methods 0.000 claims description 101
- 238000006243 chemical reaction Methods 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 42
- 238000010586 diagram Methods 0.000 description 44
- 238000012545 processing Methods 0.000 description 23
- 230000000875 corresponding effect Effects 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 20
- 238000013500 data storage Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 238000007689 inspection Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004204 blood vessel Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 210000004761 scalp Anatomy 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
光電変換素子を含む画素回路が形成された第1半導体チップ、及び、画素回路に対応してアナログ-デジタル変換回路が形成された第2半導体チップの少なくとも2つの半導体チップが積層された積層型チップ構造を有している。
アナログ-デジタル変換回路は、アナログ-デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ-デジタル変換後のデジタルコードを転送する転送回路を有している。
そして、アナログ-デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う。
1.本開示の撮像装置及び電子機器、全般に関する説明
2.実施形態に係る撮像装置
2-1.積層型チップ構造の構成例
2-2.第2半導体チップの回路部の構成例
2-3.アナログ-デジタル変換回路の構成例
2-4.データ記憶部の構成例例
2-5.アナログ-デジタル変換回路の動作例
2-6.時刻コード発生部の構成例
3.実施形態に係る故障検出回路(BIST:Built-In Self Test)
3-1.テストパターン生成部の構成例
3-2.グレイコード発生器の構成例
3-3.期待値比較部の構成例
3-4.交互パターンについて
3-5.故障検出処理
3-5-1.実施例1(故障検出処理の基本形)
3-5-2.実施例2(実施例1の変形例:通常動作中に故障検出を行う例)
3-5-3.実施例3(実施例1の変形例:IRドロップ対策の例)
4.変形例
5.応用例
6.本開示に係る技術の適用例
6-1.本開示の電子機器(撮像システムの例)
6-2.移動体への応用例
7.本開示がとることができる構成
本開示の撮像装置及び電子機器にあっては、テストパターンについて、論理“1”と論理“0”が交互に並ぶ交互パターンである形態とすることができる。また、テストパターンについて、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである形態とすることができる。
ラッチ回路として、テストパターンの書込み用のラッチ回路、P相読出し用のラッチ回路、及び、D相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、P相読出し用の転送回路、及び、D相読出し用の転送回路を有する構成とすることができる。
[積層型チップ構造の構成例]
本開示の実施形態に係る撮像装置は、第1半導体チップ及び第2半導体チップの少なくとも2つの半導体チップが積層されて成る積層型チップ構造を有している。本開示の実施形態に係る撮像装置の積層型チップ構造の分解斜視図を図1に示す。
本開示の実施形態に係る撮像装置における第2半導体チップ12の回路部、即ち、アナログ-デジタル変換部32を含む回路部の具体的な構成例のブロック図を図2に示す。
本開示の実施形態に係る撮像装置におけるアナログ-デジタル変換回路31の具体的な構成例のブロック図を図3に示す。ここでは、1つの画素回路21に対応する1つのアナログ-デジタル変換回路31について図示している。
本開示の実施形態に係る撮像装置におけるアナログ-デジタル変換回路31のデータ記憶部35の基本的な構成例のブロック図を図4に示す。
ここで、上記の構成のデータ記憶部35を有するアナログ-デジタル変換回路31の動作について、図5を参照して説明する。図5は、本開示の実施形態に係る撮像装置におけるアナログ-デジタル変換回路31の動作例の説明に供するタイミング波形図である。
図6は、本開示の実施形態に係る撮像装置における時刻コード発生部の具体的な構成例を示すブロック図である。
続いて、本開示の実施形態に係る故障検出回路(BIST)について説明する。本実施形態に係る故障検出回路は、配線の断線やショートの他、アナログ-デジタル変換回路31のラッチ回路352やそれに付随する回路(例えば、時刻コード転送部33内のリピータ回路)等の故障検出に用いられる。故障検出回路は、故障検出に用いるテストパターンを生成するテストパターン生成部47、及び、故障検出回路の出力値(以下、「BIST出力値」と記述する場合がある)を期待値と比較する期待値比較部48を備えている。
本開示の実施形態に係る撮像装置におけるテストパターン生成部47の具体的な構成例を図7に示す。
テストパターン生成部47におけるグレイコード発生器472の具体的な構成例を図11に示す。
本開示の実施形態に係る撮像装置における期待値比較部48の具体的な構成例を図14に示す。
配線の断線やショート等の故障検出に用いるテストパターンとしては、論理“1”と論理“0”が交互に並ぶ交互パターンが好ましい。何故ならば、図15Aに示すように、交互パターンでない場合は、ダスト等で配線ショートがあってもそれを検出することができないが、交互パターンの場合は、配線ショートの検出が可能となる。
続いて、上記の構成の故障検出回路による故障検出処理の具体的な実施例について説明する。故障検出の対象となる回路の要部の構成例を図16に示す。
実施例1は、故障検出処理の基本形である。実施例1の構成例では、時刻コードセット(Write)、P相リード(Read)、D相リード(Read)、それぞれ専用の独立したラッチ回路352W,352P,352D、及び、転送回路331W,331P,331Dを有する構成となっている。ここで、ラッチ回路352W,352P,352Dは、アナログ-デジタル変換回路31のデータ記憶部35のラッチ回路331に相当し、転送回路331W,331P,331Dは、時刻コード転送部33のリピータ回路であり、いずれも、テストパターンのビット数分設けられている。
実施例2は、実施例1の変形例であり、通常動作中に故障検出を行う例である。実施例2に係る故障検出処理について説明するタイミング波形図を図22に示す。
実施例3は、実施例1の変形例であり、故障検出(BIST)時の過剰なIRドロップによる動作不良を回避するための例である。実施例3に係る故障検出処理の動作の概念図を図23に示す。
以上、本開示に係る技術について、好ましい実施形態に基づき説明したが、本開示に係る技術は当該実施形態に限定されるものではない。上記の実施形態において説明した撮像装置の構成、構造は例示であり、適宜、変更することができる。
以上説明した本実施形態に係る撮像装置は、例えば図24に示すように、可視光、赤外光、紫外光、X線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。
ここでは、デジタルスチルカメラやビデオカメラ等の撮像システムや、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機などの電子機器に適用する場合について説明する。
図25は、本開示の電子機器の一例である撮像システムの構成例を示すブロック図である。
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械(トラクター)などのいずれかの種類の移動体に搭載される撮像装置として実現されてもよい。
尚、本開示は、以下のような構成をとることもできる。
[A-1]光電変換素子を含む画素回路が形成された第1半導体チップ、及び、画素回路に対応してアナログ-デジタル変換回路が形成された第2半導体チップの少なくとも2つの半導体チップが積層された積層型チップ構造を有しており、
アナログ-デジタル変換回路は、アナログ-デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ-デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ-デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う、
撮像装置。
[A-2]テストパターンは、論理“1”と論理“0”が交互に並ぶ交互パターンである、
上記[A-1]に記載の撮像装置。
[A-3]テストパターンは、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである、
上記[A-2]に記載の撮像装置。
[A-4]画素回路から出力される信号レベルをアナログ-デジタル変換したデータをD相データとし、リセットレベルをアナログ-デジタル変換したデジタルデータをP相データとするとき、
アナログ-デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、P相読出し用のラッチ回路、及び、D相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、P相読出し用の転送回路、及び、D相読出し用の転送回路を有する、
上記[A-1]乃至上記[A-3]のいずれかに記載の撮像装置。
[A-5]故障検出回路は、
書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、P相読出し用のラッチ回路からP相読出し用の転送回路経由でテストパターンを読み出し、
次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、D相読出し用のラッチ回路からD相読出し用の転送回路経由でテストパターンを読み出す、
上記[A-4]に記載の撮像装置。
[A-6]故障検出回路は、P相読出し用のラッチ回路からP相読出し用の転送回路経由で読み出したテストパターン、及び、D相読出し用のラッチ回路からD相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う、
上記[A-5]に記載の撮像装置。
[A-7]故障検出回路は、期待値比較の処理を垂直ブランキング期間内で行う、
上記[A-6]に記載の撮像装置。
[A-8]転送回路を所定数を単位としてグループ化したとき、
故障検出回路は、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する、
上記[A-1]乃至上記[A-7]のいずれかに記載の撮像装置。
[B-1]光電変換素子を含む画素回路が形成された第1半導体チップ、及び、画素回路に対応してアナログ-デジタル変換回路が形成された第2半導体チップの少なくとも2つの半導体チップが積層された積層型チップ構造を有しており、
アナログ-デジタル変換回路は、アナログ-デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ-デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ-デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う、
撮像装置を有する電子機器。
[B-2]テストパターンは、論理“1”と論理“0”が交互に並ぶ交互パターンである、
上記[B-1]に記載の電子機器。
[B-3]テストパターンは、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである、
上記[B-2]に記載の電子機器。
[B-4]画素回路から出力される信号レベルをアナログ-デジタル変換したデータをD相データとし、リセットレベルをアナログ-デジタル変換したデジタルデータをP相データとするとき、
アナログ-デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、P相読出し用のラッチ回路、及び、D相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、P相読出し用の転送回路、及び、D相読出し用の転送回路を有する、
上記[B-1]乃至上記[B-3]のいずれかに記載の電子機器。
[B-5]故障検出回路は、
書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、P相読出し用のラッチ回路からP相読出し用の転送回路経由でテストパターンを読み出し、
次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、D相読出し用のラッチ回路からD相読出し用の転送回路経由でテストパターンを読み出す、
上記[B-4]に記載の電子機器。
[B-6]故障検出回路は、P相読出し用のラッチ回路からP相読出し用の転送回路経由で読み出したテストパターン、及び、D相読出し用のラッチ回路からD相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う、
上記[B-5]に記載の電子機器。
[B-7]故障検出回路は、期待値比較の処理を垂直ブランキング期間内で行う、
上記[B-6]に記載の電子機器。
[B-8]転送回路を所定数を単位としてグループ化したとき、
故障検出回路は、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する、
上記[B-1]乃至上記[B-7]のいずれかに記載の電子機器。
Claims (8)
- 光電変換素子を含む画素回路が形成された第1半導体チップ、及び、画素回路に対応してアナログ-デジタル変換回路が形成された第2半導体チップの少なくとも2つの半導体チップが積層された積層型チップ構造を有しており、
アナログ-デジタル変換回路は、アナログ-デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ-デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ-デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行い、
画素回路から出力される信号レベルをアナログ-デジタル変換したデータをD相データとし、リセットレベルをアナログ-デジタル変換したデジタルデータをP相データとするとき、
アナログ-デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、P相読出し用のラッチ回路、及び、D相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、P相読出し用の転送回路、及び、D相読出し用の転送回路を有する、
撮像装置。 - テストパターンは、論理“1”と論理“0”が交互に並ぶ交互パターンである、
請求項1に記載の撮像装置。 - テストパターンは、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである、
請求項2に記載の撮像装置。 - 故障検出回路は、
書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、P相読出し用のラッチ回路からP相読出し用の転送回路経由でテストパターンを読み出し、
次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、D相読出し用のラッチ回路からD相読出し用の転送回路経由でテストパターンを読み出す、
請求項1に記載の撮像装置。 - 故障検出回路は、P相読出し用のラッチ回路からP相読出し用の転送回路経由で読み出したテストパターン、及び、D相読出し用のラッチ回路からD相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う、
請求項4に記載の撮像装置。 - 故障検出回路は、期待値比較の処理を垂直ブランキング期間内で行う、
請求項5に記載の撮像装置。 - 転送回路を所定数を単位としてグループ化したとき、
故障検出回路は、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する、
請求項1に記載の撮像装置。 - 光電変換素子を含む画素回路が形成された第1半導体チップ、及び、画素回路に対応してアナログ-デジタル変換回路が形成された第2半導体チップの少なくとも2つの半導体チップが積層された積層型チップ構造を有しており、
アナログ-デジタル変換回路は、アナログ-デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ-デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ-デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行い、
画素回路から出力される信号レベルをアナログ-デジタル変換したデータをD相データとし、リセットレベルをアナログ-デジタル変換したデジタルデータをP相データとするとき、
アナログ-デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、P相読出し用のラッチ回路、及び、D相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、P相読出し用の転送回路、及び、D相読出し用の転送回路を有する、
撮像装置を有する電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019008272 | 2019-01-22 | ||
JP2019008272 | 2019-01-22 | ||
PCT/JP2019/049577 WO2020153054A1 (ja) | 2019-01-22 | 2019-12-18 | 撮像装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020153054A1 JPWO2020153054A1 (ja) | 2021-12-02 |
JP7488194B2 true JP7488194B2 (ja) | 2024-05-21 |
Family
ID=71735724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020567427A Active JP7488194B2 (ja) | 2019-01-22 | 2019-12-18 | 撮像装置及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11743449B2 (ja) |
JP (1) | JP7488194B2 (ja) |
KR (1) | KR20210113232A (ja) |
CN (1) | CN113261275A (ja) |
WO (1) | WO2020153054A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022158526A (ja) * | 2021-04-02 | 2022-10-17 | キヤノン株式会社 | 回路基板、半導体装置、機器、回路基板の駆動方法、半導体装置の製造方法 |
JP2023111734A (ja) * | 2022-01-31 | 2023-08-10 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子、および電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011029725A (ja) | 2009-07-21 | 2011-02-10 | Sony Corp | 固体撮像装置 |
JP2011097404A (ja) | 2009-10-30 | 2011-05-12 | Sony Corp | 固体撮像装置及びデータ処理装置 |
JP2015201879A (ja) | 2015-06-11 | 2015-11-12 | キヤノン株式会社 | アナログデジタル変換回路、アナログデジタル変換回路の検査方法、撮像装置、撮像装置を有する撮像システム、撮像装置の検査方法 |
JP2018133794A (ja) | 2017-02-16 | 2018-08-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像システムおよび撮像装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4086584B2 (ja) * | 2002-08-08 | 2008-05-14 | 富士通株式会社 | 試験工程を簡略化できるメモリカード及びメモリカードの試験方法 |
WO2007110926A1 (ja) * | 2006-03-28 | 2007-10-04 | Fujitsu Limited | 半導体メモリおよびテストシステム |
JP2009077173A (ja) | 2007-09-20 | 2009-04-09 | Sony Corp | 固体撮像素子及びその検査方法 |
US8504334B2 (en) * | 2010-07-16 | 2013-08-06 | Micron Technology, Inc. | Simulating the transmission and simultaneous switching output noise of signals in a computer system |
JP6355397B2 (ja) * | 2014-04-10 | 2018-07-11 | キヤノン株式会社 | 固体撮像素子その制御方法、電子機器、プログラム、記憶媒体 |
KR102559582B1 (ko) * | 2016-07-28 | 2023-07-25 | 삼성전자주식회사 | 테스트 회로를 갖는 이미지 센서 |
JP2018125845A (ja) * | 2017-02-01 | 2018-08-09 | ルネサスエレクトロニクス株式会社 | 撮像素子 |
-
2019
- 2019-12-18 US US17/309,990 patent/US11743449B2/en active Active
- 2019-12-18 WO PCT/JP2019/049577 patent/WO2020153054A1/ja active Application Filing
- 2019-12-18 JP JP2020567427A patent/JP7488194B2/ja active Active
- 2019-12-18 KR KR1020217021996A patent/KR20210113232A/ko not_active Application Discontinuation
- 2019-12-18 CN CN201980086868.9A patent/CN113261275A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011029725A (ja) | 2009-07-21 | 2011-02-10 | Sony Corp | 固体撮像装置 |
JP2011097404A (ja) | 2009-10-30 | 2011-05-12 | Sony Corp | 固体撮像装置及びデータ処理装置 |
JP2015201879A (ja) | 2015-06-11 | 2015-11-12 | キヤノン株式会社 | アナログデジタル変換回路、アナログデジタル変換回路の検査方法、撮像装置、撮像装置を有する撮像システム、撮像装置の検査方法 |
JP2018133794A (ja) | 2017-02-16 | 2018-08-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像システムおよび撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20210113232A (ko) | 2021-09-15 |
CN113261275A (zh) | 2021-08-13 |
US11743449B2 (en) | 2023-08-29 |
WO2020153054A1 (ja) | 2020-07-30 |
JPWO2020153054A1 (ja) | 2021-12-02 |
US20220094907A1 (en) | 2022-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11146751B2 (en) | Solid-state imaging element, imaging apparatus, and control method of solid-state imaging element | |
US11303833B2 (en) | Image sensor and imaging device | |
US11838672B2 (en) | Solid-state imaging element, imaging apparatus, and control method of solid-state imaging element | |
JPWO2017209221A1 (ja) | 撮像装置および撮像方法、カメラモジュール、並びに電子機器 | |
JP7488194B2 (ja) | 撮像装置及び電子機器 | |
US20230239460A1 (en) | Imaging device | |
US20220408045A1 (en) | Imaging device, imaging system, and imaging method | |
US20230254442A1 (en) | Imaging device and imaging system | |
US11381773B2 (en) | Imaging device | |
JPWO2018142706A1 (ja) | 撮像システム、撮像装置、及び制御装置 | |
US20210006777A1 (en) | Signal processing device, signal processing method, and signal processing system | |
JP7489329B2 (ja) | 撮像装置および撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7488194 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |