JP7487614B2 - Semiconductor device, manufacturing method thereof, and power conversion device - Google Patents
Semiconductor device, manufacturing method thereof, and power conversion device Download PDFInfo
- Publication number
- JP7487614B2 JP7487614B2 JP2020142301A JP2020142301A JP7487614B2 JP 7487614 B2 JP7487614 B2 JP 7487614B2 JP 2020142301 A JP2020142301 A JP 2020142301A JP 2020142301 A JP2020142301 A JP 2020142301A JP 7487614 B2 JP7487614 B2 JP 7487614B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal layer
- heat dissipation
- layer
- substrate portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 241
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 238000006243 chemical reaction Methods 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims description 169
- 230000017525 heat dissipation Effects 0.000 claims description 91
- 239000004020 conductor Substances 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 87
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 34
- 229910001923 silver oxide Inorganic materials 0.000 claims description 25
- 239000002344 surface layer Substances 0.000 claims description 15
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 11
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 6
- 238000009941 weaving Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 107
- 239000011889 copper foil Substances 0.000 description 103
- 229910000679 solder Inorganic materials 0.000 description 72
- 239000010949 copper Substances 0.000 description 52
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 238000005476 soldering Methods 0.000 description 20
- 239000000919 ceramic Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 239000012071 phase Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 9
- 239000003566 sealing material Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229920001296 polysiloxane Polymers 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 239000013464 silicone adhesive Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 238000005219 brazing Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910017755 Cu-Sn Inorganic materials 0.000 description 1
- 229910017767 Cu—Al Inorganic materials 0.000 description 1
- 229910017927 Cu—Sn Inorganic materials 0.000 description 1
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本開示は、半導体装置、半導体装置の製造方法及び電力変換装置に関する。 This disclosure relates to a semiconductor device, a method for manufacturing a semiconductor device, and a power conversion device.
従来の半導体装置では、半導体素子を搭載する配線基板及び配線基板に接合された放熱部材が設けられ、放熱部材の材料としては、Al(アルミニウム)が広く用いられている。Al製の放熱部材と配線基板の導体層とをはんだ付けするためには、Al表面をはんだぬれするCu(銅)等でめっきする等の表面処理が必要となるが、Al表面には緻密な酸化膜が生成しやすくめっきが困難である。そこで、Al層とCu層とが一体に接合されたCu-Alクラッド材を放熱部材として用いる技術がある(例えば、特許文献1参照)。 Conventional semiconductor devices are provided with a wiring board on which semiconductor elements are mounted and a heat dissipation member bonded to the wiring board, with Al (aluminum) being widely used as the material for the heat dissipation member. In order to solder the Al heat dissipation member to the conductor layer of the wiring board, surface treatment such as plating the Al surface with Cu (copper) that is solder wettable is required, but plating is difficult because a dense oxide film is likely to form on the Al surface. Therefore, there is a technology that uses a Cu-Al clad material in which an Al layer and a Cu layer are bonded together as a heat dissipation member (see, for example, Patent Document 1).
しかしながら、特許文献1に記載の半導体装置では、放熱部材が熱膨張係数の異なるCuとAlとが貼り合わせられたバイメタルによって形成されるため、加熱によって反りが生じるという課題があった。
However, in the semiconductor device described in
本開示は、上記した課題を解決するためになされたものであり、放熱部材の反りを低減した半導体装置を得ることを目的とするものである。 This disclosure has been made to solve the above-mentioned problems, and aims to obtain a semiconductor device with reduced warping of the heat dissipation member.
本開示に係る半導体装置は、Al又はAl合金で形成された基板部を有する放熱部材と、放熱部材の基板部上に設けられ、Cu若しくはCu合金、又は、Ni若しくはNi合金で形成された金属層と、金属層上に設けられた第1接合材と、第1接合材上に設けられ、少なくとも金属層側の表層がCu若しくはCu合金、又は、Ni若しくはNi合金で形成された第1導体層、第1導体層上に設けられた絶縁層、及び、絶縁層上に設けられた第2導体層を有する配線基板と、配線基板の第2導体層上に第2接合材を介して接合された半導体素子と、を備え、金属層の厚さは、放熱部材の基板部の厚さの50%以下であることを特徴とする。 The semiconductor device according to the present disclosure includes a heat dissipation member having a substrate portion made of Al or an Al alloy, a metal layer formed on the substrate portion of the heat dissipation member and made of Cu or a Cu alloy, or Ni or a Ni alloy, a first bonding material provided on the metal layer, a wiring board having a first conductor layer provided on the first bonding material and at least a surface layer on the metal layer side made of Cu or a Cu alloy, or Ni or a Ni alloy, an insulating layer provided on the first conductor layer, and a second conductor layer provided on the insulating layer, and a semiconductor element bonded to the second conductor layer of the wiring board via the second bonding material, and the thickness of the metal layer is 50% or less of the thickness of the substrate portion of the heat dissipation member.
本開示に係る半導体装置の製造方法は、Al又はAl合金で形成された基板部を有する放熱部材の基板部と、Cu若しくはCu合金、又は、Ni若しくはNi合金で形成された金属層と、を接合する第1の工程と、金属層の基板部に接合された側の反対側と、絶縁層、絶縁層の一方の面に設けられ少なくとも絶縁層側の反対側の表層がCu若しくはCu合金、又は、Ni若しくはNi合金で形成された第1導体層及び絶縁層の他方の面に設けられた第2導体層を有する配線基板の第1導体層の表層と、を接合する第2の工程と、配線基板の第2導体層と、半導体素子と、を接合する第3の工程と、を含み、金属層の厚さは、放熱部材の基板部の厚さの50%以下であることを特徴とする。 The method for manufacturing a semiconductor device according to the present disclosure includes a first step of bonding a substrate portion of a heat dissipation member having a substrate portion formed of Al or an Al alloy to a metal layer formed of Cu or a Cu alloy, or Ni or a Ni alloy, a second step of bonding the side of the metal layer opposite to the substrate portion to a surface layer of a first conductor layer of a wiring board having an insulating layer, a first conductor layer provided on one side of the insulating layer and at least a surface layer opposite to the insulating layer side formed of Cu or a Cu alloy, or Ni or a Ni alloy, and a second conductor layer provided on the other side of the insulating layer, and a third step of bonding the second conductor layer of the wiring board to a semiconductor element, wherein the thickness of the metal layer is 50% or less of the thickness of the substrate portion of the heat dissipation member.
本開示に係る半導体装置は、金属層の厚さが放熱部材の基板部の厚さの50%以下であるため、放熱部材の反りを低減し、信頼性を向上することができるという効果を有する。 The semiconductor device according to the present disclosure has an advantage that the thickness of the metal layer is 50% or less of the thickness of the substrate portion of the heat dissipation member, thereby reducing warping of the heat dissipation member and improving reliability.
本開示に係る半導体装置の製造方法は、金属層の厚さが放熱部材の基板部の厚さの50%以下であるため、放熱部材の反りを低減し、信頼性を向上した半導体装置を得ることができるという効果を有する。 The method of manufacturing a semiconductor device according to the present disclosure has the advantage that the thickness of the metal layer is 50% or less of the thickness of the substrate portion of the heat dissipation member, thereby reducing warping of the heat dissipation member and making it possible to obtain a semiconductor device with improved reliability.
以下、図面に基づいて実施の形態について説明する。なお、以下の図面において同一又は相当する部分には同一の符号を付し、その説明は繰り返さない。また、以下で説明する寸法や温度、時間等の数値は一例であり、他の数値であってもよい。さらに、以下の説明では、「上」又は「下」の特定の方向を意味する用語が用いられる場合があるが、これらの用語は便宜上用いられているものであり、実際に実施される際の方向とは関係しない。 The following describes an embodiment based on the drawings. Note that in the following drawings, the same or corresponding parts are given the same reference numerals, and their description will not be repeated. Also, the values of dimensions, temperatures, time, etc. described below are merely examples, and other values may be used. Furthermore, in the following description, terms that mean specific directions such as "upper" or "lower" may be used, but these terms are used for convenience and do not relate to the directions in actual implementation.
また、本開示において、「~上」という場合、構成要素間に介在物が存在することを妨げるものではない。例えば、「A上に設けられたB」と記載している場合、AとBとの間に他の構成要素Cが設けられたものも設けられていないものも含む。 In addition, in this disclosure, the term "on" does not preclude the presence of an intervening element between components. For example, the description "B provided on A" includes both cases where another component C is provided between A and B and cases where it is not provided.
また、本開示では各部材について、Al(アルミニウム)製、Cu(銅)製又はNi(ニッケル)製と説明することがあるが、Al製とは、Al又はAlを主成分とするAl合金で形成されたものを、Cu製とは、Cu又はCuを主成分とするCu合金で形成されたものを、Ni製とは、Ni又はNiを主成分とするNi合金で形成されたものを、それぞれ意味するものとする。 In addition, in this disclosure, each member may be described as being made of Al (aluminum), Cu (copper), or Ni (nickel), but "made of Al" means that it is made of Al or an Al alloy whose main component is Al, "made of Cu" means that it is made of Cu or a Cu alloy whose main component is Cu, and "made of Ni" means that it is made of Ni or a Ni alloy whose main component is Ni.
実施の形態1.
実施の形態1の半導体装置及び半導体装置の製造方法について、図1から図4を用いて説明する。
A semiconductor device and a method for manufacturing the semiconductor device according to the first embodiment will be described with reference to FIGS.
まず、実施の形態1の半導体装置について、図1及び図2を用いて説明する。図1は、本実施の形態の半導体装置100を示す断面図、図2は、半導体装置100の一部の構成を示す斜視図である。
First, the semiconductor device of the first embodiment will be described with reference to Figures 1 and 2. Figure 1 is a cross-sectional view showing a
半導体装置100は、図1に示すように、基板部1a及びピンフィン1bを有する放熱部材1、放熱部材1の基板部1a上に設けられた金属層としての銅箔10、銅箔10上に第1接合材としてのはんだ11を介して第1導体層2bが接合された配線基板2、配線基板2の第2導体層2c上に第2接合材としてのはんだ3を介して接合された半導体素子4、配線基板2の外周側面に接着剤5によって接着されたケース6、ケース6に取り付けられた主端子7a及び信号端子7b、主端子7aと半導体素子4とを電気的に接続するワイヤ8a、信号端子7bと半導体素子4とを電気的に接続するワイヤ8b、並びに放熱部材1とケース6とで囲まれた領域に充填される封止材9を備える。
As shown in FIG. 1, the
ここで、銅箔10は、Cu製であり、Al製の放熱部材1の基板部1aの上面に酸化銀(図1では図示せず)によって接合されている。また、配線基板2の第1導体層2b及び第2導体層2cはCu製である。そして、銅箔10とCu製の第1導体層2bとが、第1接合材としてのはんだ11によって接合されている。言い換えれば、銅箔10上にはんだ11が設けられ、はんだ11上に配線基板2の第1導体層2bが設けられている。
Here, the
放熱部材1は、図1及び図2に示すように、基板部1a及び複数のピンフィン1bを有する。基板部1aは、例えば外形寸法が85mm×70mm×厚さ4mmの平板状であり、基板部1aの下面に、例えば側面が2mm幅で高さが8mmの角柱状のピンフィン1bが256本(16×16)設けられる。また、放熱部材1は、Al製であり、例えば鍛造によって基板部1aとピンフィン1bとが一体に形成される。放熱部材1の基板部1aの上面には、酸化銀によって銅箔10が接合されている。
As shown in Figures 1 and 2, the
なお、放熱部材1は、Al又はAlを主成分とするAl合金で形成されるものであれば特に限定されないが、例えばJIS A6063又はJIS A6061等のAl合金で形成すると、熱伝導性をほとんど損なうことなく強度を増すことが可能となるため、望ましい。また、放熱部材は、少なくとも平板状の基板部を有するものであればよく、例えばピンフィン以外のフィンを備えるものであってもよいし、或いは平板状の基板部のみからなる放熱部材等、フィンを備えないものであってもよい。また、放熱部材1の基板部1aの厚さは特に限定されないが、例えば0.5mm以上10mm以下に形成される。
The
銅箔10は、Cu製の金属層であり、はんだ接合前の外形寸法が例えば61mm×61mm×厚さ0.2mmである。ここで、はんだ接合後の銅箔10は、配線基板2の第1導体層2bとのはんだ接合時に溶融したはんだ11に拡散溶解して薄くなることが考えられる。Cuの拡散溶解の速度は0.02μm/s程度であり、リフロー炉中でのはんだ11の溶融時間を長く見積もって600sとしても溶解する厚さは12μmである。したがって、銅箔10は、はんだ接合前に0.2mmの厚さを有することで十分にはんだ接合に対する耐熱性を有するといえる。
The
なお、はんだ接合前の銅箔10の厚さは0.2mmに限られるものではなく、所望の厚さの銅箔を金属層材料として用いることができるが、1枚の箔として作製することができ、且つ上記したようにはんだ接合時にはんだ中に拡散溶解して消失することを防ぐために、20μm以上の厚さであることが好ましい。このようにすることで、はんだ接合時に銅箔10がはんだ中に拡散溶解してAl製の放熱部材1の基板部1aが露出し、はんだぬれしないことにより接合不良となることを防ぐことができる。
The thickness of the
また、上記したようにはんだ接合前の銅箔10の厚さが0.2mmであれば、はんだ接合後の銅箔10の厚さは拡散溶解を考慮すると0.2mm以下となるため、厚さ4mmの基板部1aの5%以下の厚さを有することになる。このように放熱部材1の基板部1aと金属層としての銅箔10との厚さが大きく異なるため、基板部1aと銅箔10との剛性に大きな差異があることから、バイメタルであることによる反りを抑制することができる。
Furthermore, as described above, if the thickness of the
なお、本実施の形態でははんだ接合後の金属層としての銅箔10は、放熱部材1の基板部1aの5%以下の厚さを有するが、これに限られるものではなく、はんだ接合後の金属層の厚さが放熱部材1の基板部の厚さの50%以下であれば、Al製の放熱部材1とCu製の銅箔10との剛性の違いによる反りの低減に効果を奏する。ただし、反りをさらに抑制するためには、金属層の厚さが放熱部材の基板部の厚さの20%以下であることが好ましく、10%以下であることがさらに好ましい。
In this embodiment, the
以上を考慮したはんだ接合後の金属層として好適な厚さは、これに限られるものではないが、0.1mm以上3mm以下である。また、銅箔10はCu又はCu合金で形成されるものであれば特に限定されないが、例えばJIS C1020又はJIS C1100等の熱伝導率が高いものを用いることが望ましい。
Taking the above into consideration, the preferred thickness of the metal layer after soldering is 0.1 mm to 3 mm, but is not limited to this. The
配線基板2は、図1に示すように、絶縁層としてのAlN(窒化アルミニウム)製のセラミック基材2a、セラミック基材2aの一方の面である下面に設けられたCu製の第1導体層2b、及びセラミック基材2aの他方の面である上面に設けられたCu製の第2導体層2cを有する。すなわち、第1導体層2b上に絶縁層としてのセラミック基材2aが設けられ、セラミック基材2a上に第2導体層2cが設けられる。配線基板2において、セラミック基材2aの外形寸法は例えば65mm×65mm×厚さ0.64mmであり、第1導体層2b及び第2導体層2cの外形寸法は例えば61mm×61mm×厚さ0.4mmである。配線基板2の第1導体層2bは、はんだ11上に設けられ、はんだ11を介して銅箔10と接合されている。また、第2導体層2cは、図2に示すように、6個に分割された導体パターンから構成される。
As shown in FIG. 1, the
なお、本実施の形態の配線基板2は、絶縁層としてAlN製のセラミック基材2aを有するが、これに限られるものではなく、Si3N4(窒化ケイ素)製のセラミック基材を用いることで、抗折強度を大きくして割れを抑制することができる。またAl2O3(アルミナ)製のセラミック基材を用いることで、熱膨張係数を大きくして熱応力を低減し、信頼性を向上することができる。
In addition, the
配線基板2の第2導体層2c上には、図1及び図2に示すように、はんだ3を介して複数個の半導体素子4が接合されて設けられる。第2導体層2cの分割された各導体パターン上に設けられる半導体素子4は、例えば外形寸法が15mm×12mm×0.2mmのSi(シリコン)製のダイオード、及び、例えば外形寸法が15mm×12mm×0.2mmのSi製のIGBT(Insulated Gate Bipolar Transistor)である。つまり、第2導体層2cを構成する6個の導体パターンには、それぞれ2個の半導体素子4が搭載され、半導体装置100全体では12個の半導体素子4が設けられる。
As shown in Figs. 1 and 2, a plurality of
なお、本実施の形態では、半導体素子4としてSi製のダイオード及びIGBTが設けられる場合について説明するが、これに限られるものではなく、例えばIC(Integrated Circuit)又はMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の半導体素子が設けられてもよい。また、半導体素子はSi製に限られず、例えばSiC(炭化ケイ素)製又はGaN(窒化ガリウム)製であってもよい。
In the present embodiment, a case will be described in which a diode and an IGBT made of Si are provided as the
また、本実施の形態では、IGBT及びダイオードが6対設けられる6in1のモジュール構成を有する半導体装置100について説明するが、これに限られるものではなく、半導体素子が1個設けられるディスクリート部品、半導体素子が1対設けられる1in1モジュール、又は、半導体素子が2対設けられる2in1モジュール等であってもよい。
In addition, in this embodiment, a
第1接合材としてのはんだ11及び第2接合材としてのはんだ3の材料としては、例えば組成比が96.5wt%Sn-3.0wt%Ag-0.5wt%Cuであり、融点が219℃である千住金属社製はんだ(型番:M705)を用いることができる。また、はんだ11の接合前の外形寸法は、例えば19mm×14mm×厚さ0.3mmであり、はんだ3の接合前の外形寸法は、例えば15mm×12mm×厚さ0.1mmである。
As the material for the
なお、はんだ3、11の組成比は、96.5wt%Sn-3.0wt%Ag-0.5wt%Cuに限られず、例えば98.5wt%Sn-1wt%Ag-0.5wt%Cu、又は、96wt%Sn-3wt%Sb-1wt%Ag等の組成比のはんだ材を用いてもよい。さらに、第1接合材及び第2接合材としては、はんだに代えて、銅粉を分散させて等温凝固することにより得られる高耐熱性のCu-Snペースト、又は、ナノ銀粒子の低温焼成を用いて接合するナノ銀ペースト等を用いてもよい。
The composition ratio of the
ケース6は、PPS(PolyPhenylene Sulfide)樹脂によって形成され、配線基板2の外周を取り囲む複数の面を有する枠状の形状であり、放熱部材1、配線基板2、銅箔10及びはんだ11にシリコーン製の接着剤5によって接着されている。また、ケース6の外形寸法は、例えば85mm×85mm×高さ15mmである。
The
なお、ケース6は、PPS樹脂製であるものに限られず、例えばLCP(LiquidCrystal Polymer/液晶ポリマー)樹脂等を用いて形成されてもよい。また、ケース6は、接着剤5によって放熱部材1、金属層としての銅箔10、第1接合材としてのはんだ11及び配線基板2のうちの少なくともいずれかに接着され、封止材9の材料を注入した際に漏れ出ない構造であればよい。
The
また、ケース6には、外部端子として、主端子7a及び信号端子7bがインサート成形により取り付けられている。主端子7a及び信号端子7bは、Cu製でNiめっきされており、それぞれの厚さが例えば1.0mmである。
In addition,
ワイヤ8a、8bは、Al製である。このうち、半導体素子4と主端子7aとを電気的に接続するワイヤ8aは、主電力回路を形成しており、例えば直径0.4mmである。一方、半導体素子4と信号端子7bとを接続するワイヤ8bは、信号回路を形成し、例えば直径0.15mmである。なお、ワイヤ8a、8bは、Al製に限られず、例えば、主端子7aに接合されるワイヤ8aにAl製のリボンボンド又はCu製ワイヤを用いてもよいし、信号端子7bに接続されるワイヤ8b用にAg(銀)製ワイヤ又はAu(金)製ワイヤを用いてもよい。
The
ここで、図1では、各半導体素子とワイヤとの電気的な接続を模式的に示しており、実際には図1において紙面奥側に存在するワイヤも含んで図示している。以下で説明するその他の断面図においてもワイヤの図示については同様とする。 In FIG. 1, the electrical connections between each semiconductor element and wires are shown in a schematic manner, including wires that are actually present at the back of the page in FIG. 1. The wires are shown in the same manner in the other cross-sectional views described below.
封止材9は、放熱部材1とケース6とで囲まれた領域に充填され、半導体素子4及びワイヤ8a、8bを絶縁封止する。封止材9は、例えば熱硬化性のシリコーンゲルによって形成される。なお、封止材9の材料はシリコーンゲルに限られず、例えばシリカフィラー等を含有したエポキシ樹脂等を用いて形成されてもよい。
The sealing
次に、実施の形態1の半導体装置の製造方法について、図3及び図4を用いて説明する。図3は、本実施の形態の半導体装置100の製造方法の前半の工程を説明するための断面図、図4は、半導体装置100の製造方法の後半の工程を説明するための断面図である。
Next, the method for manufacturing the semiconductor device of the first embodiment will be described with reference to Figures 3 and 4. Figure 3 is a cross-sectional view for explaining the first half of the process of the method for manufacturing the
まず、図3(A)に示すように、放熱部材1の基板部1aの上面に、酸化銀ペースト10aを銅箔10が配置される範囲に厚さ50μmで印刷塗布する。なお、酸化銀ペーストとは、酸化銀粉末を還元性溶媒に拡散させたペーストである。そして、印刷塗布された酸化銀ペースト10a上に銅箔10を配置し、大気中で1MPaの圧力を加えながら400℃で10分間加熱することにより、放熱部材1の基板部1aと銅箔10とを接合する。
First, as shown in FIG. 3(A), a
なお、上記した接合工程においてピンフィン1bの変形を抑制するために、基板部の中央部にピンフィンを配置せず、当該中央部を治具で挟んで圧力を加えてもよいし、或いは、基板部の中央部に太いピンフィンを設けて、当該太いピンフィンを治具で挟んで圧力を加えてもよい。また、圧力を加えるための治具にピンフィンに対応した凹部を形成し、ピンフィンに直接圧力が加わらないようにすることでピンフィンの変形を抑制することもできる。
In order to suppress deformation of the
このようにして、放熱部材1の基板部1a上に酸化銀(図3(B)以降では図示せず)を介して銅箔10が接合された後、銅箔10上に板状のはんだ11を配置し、はんだ11上に第1導体層2b側が対向するように配線基板2を配置する。さらに、配線基板2の第2導体層2c上に板状のはんだ3を12個配置し、各はんだ3上に半導体素子4を配置する。そして、リフロー炉を用いて加熱してはんだ3、11を溶融させることで、銅箔10と配線基板2の第1導体層2bとをはんだ11を介して接合するとともに、配線基板2の第2導体層2cと半導体素子4とをはんだ3を介して接合する。このようにして、図3(C)に示すように、放熱部材1上に設けられた銅箔10と配線基板2とのはんだ接合及び配線基板2と半導体素子4とのはんだ接合を同時に行う。
In this way, after the
次に、図4(A)に示すように、主端子7a及び信号端子7bがインサート成形されたケース6を、シリコーン製の接着剤5を用いて、放熱部材1、銅箔10、はんだ11及び配線基板2に接着する。このとき、例えば140℃で10分間加熱する。なお、ここでは、後述するケース6の内部に注入されるシリコーンゲルが漏れ出ないように接着されればよい。
Next, as shown in FIG. 4(A), the
その後、図4(B)に示すように、主端子7aと半導体素子4とを、ワイヤボンダーを用いてワイヤ8aで配線し、主電力回路を形成する。また、信号端子7bと半導体素子4とを、ワイヤボンダーを用いてワイヤ8bで配線し、信号回路を形成する。
Then, as shown in FIG. 4(B), the
最後に、図4(C)に示すように、シリコーンゲルをケース6の内部に注入し、100℃で1.5h加熱し、さらに140℃で1.5h加熱して硬化することで封止材9として絶縁封止を行い、半導体装置100が完成する。
Finally, as shown in FIG. 4(C), silicone gel is injected into the
以上のように構成された半導体装置100及び半導体装置100の製造方法の効果について説明する。
The effects of the
半導体装置では、放熱性に優れ、Cuより軽量であるAlが放熱部材の材料として広く用いられている。放熱部材と配線基板とを接合する方法としては、一般的にはんだ付けが用いられるが、Al表面ははんだぬれしないため、配線基板とAl製の放熱部材とをはんだ接合するためには、放熱部材の基板部の表面をはんだぬれするCu又はNi等でめっきする等の表面処理が必要となる。しかしながら、Al表面へのめっきは表面の酸化膜が生成しやすく緻密であるため困難であるという課題があった。 In semiconductor devices, Al, which has excellent heat dissipation properties and is lighter than Cu, is widely used as a material for heat dissipation components. Soldering is generally used as a method for joining heat dissipation components to wiring boards, but since the Al surface does not wet with solder, in order to solder join the wiring board to an Al heat dissipation component, surface treatment such as plating the surface of the substrate part of the heat dissipation component with Cu or Ni, which are solder wettable, is required. However, plating the Al surface is difficult because an oxide film is easily generated on the surface and is dense, which poses a problem.
したがって、放熱部材上にCu製等のはんだぬれする金属層を設けることが考えられるが、放熱部材の基板部と金属層との厚さが同程度の場合には、Al製の放熱部材とCu製の金属層とではAlの熱膨張係数が21ppm/Kであるのに対してCuの熱膨張係数が17ppm/Kであるため、熱膨張係数が異なるためにはんだ接合時等の加熱によって反りが生じ、常温に戻った際に配線基板が割れたり、温度サイクル性等の信頼性が乏しくなるといった懸念があった。 It is therefore conceivable to provide a solder-wettable metal layer, such as made of Cu, on the heat dissipation component. However, if the thickness of the substrate part of the heat dissipation component and the metal layer are approximately the same, the thermal expansion coefficient of Al for the heat dissipation component and the metal layer made of Cu is 21 ppm/K while that of Cu is 17 ppm/K. As a result, due to the difference in thermal expansion coefficients, warping occurs when heated during soldering, etc., and there is a concern that the wiring board may crack when returned to room temperature or that reliability such as temperature cycle resistance may be poor.
そこで、本実施の形態の半導体装置100では、放熱部材1の基板部1aの上面に銅箔10を設けたことで、めっき等の表面処理を行う必要がなく、配線基板2とはんだ接合することができるとともに、Cu製の銅箔10がAl製の放熱部材1の基板部1aと比較して厚さが5%以下と十分に薄いため、剛性の違いによって加熱による反りを抑制することができ、信頼性を向上することができる効果を奏する。なお、銅箔10の説明において前述したように、Cu製の金属層はAl製の放熱部材の基板部の厚さの50%以下の厚さであれば剛性の違いにより反りの低減に効果があり、20%以下の厚さがより好ましく、10%以下の厚さがさらに好ましい。
In the
また、ここで、放熱部材の基板部をCu又はNi等でめっき処理するためには、下処理としてAl表面の酸化膜を除去する必要があるが、Al表面に形成される酸化膜は安定していて強酸や強アルカリを用いる必要があり、その管理や処理が煩雑である。一方、放熱部材の基板部に銅箔を接合して貼り付ける場合に通常はろう付け等を用いるが、ろう付けでは600℃の加熱を窒素雰囲気で行う必要があり、条件が限られる。そこで、本実施の形態の半導体装置100の製造方法では、放熱部材1の基板部1aと銅箔10とを酸化銀ペースト10aを用いて接合することで、表面に酸化膜を有するAl製の放熱部材1の基板部1aに直接接合でき、且つ大気中で400℃の加熱で接合できるという効果を奏する。
In addition, in order to plate the substrate of the heat dissipation member with Cu or Ni, etc., it is necessary to remove the oxide film on the Al surface as a pretreatment, but the oxide film formed on the Al surface is stable and requires the use of strong acid or strong alkali, which makes management and processing complicated. On the other hand, brazing or the like is usually used to bond and attach copper foil to the substrate of the heat dissipation member, but brazing requires heating at 600°C in a nitrogen atmosphere, which limits the conditions. Therefore, in the manufacturing method of the
さらに、本実施の形態で説明する酸化銀ペースト10aに含まれる酸化銀は、粉末状の銀が集まったものであるため、変形しやすい。したがって、熱膨張係数の異なる材料を固相拡散接合等により直接接合するよりもひずみが小さくなり、反りを低減することができる効果を奏する。また、酸化銀は、配線基板2と金属層としての銅箔10とのはんだ接合時の加熱に対しての耐熱性を有するため、接合信頼性が高いという効果を奏する。
Furthermore, the silver oxide contained in the
なお、本実施の形態では、金属層としての銅箔10がCu製である場合について説明したが、金属層としては銅箔10に替えて、はんだ接合が可能でCuよりもはんだ中への拡散溶解の速度が小さいNi製のニッケル箔(拡散速度は0.005μm/s程度)を用いることで、はんだ接合時の耐熱性がより高くなる。また、本実施の形態では金属層としての銅箔10が0.2mm以下であるため「銅箔」としているが、必ずしも「銅箔」又は「ニッケル箔」のように「金属箔」と呼べるまでに薄いものである必要はなく、放熱部材1の基板部1aの厚さと比較して50%以下の厚さを有するものであれば効果を奏する。
In this embodiment, the case where the
また、本実施の形態では、放熱部材1の基板部1aと銅箔10との接合に酸化銀を用いる場合を説明したが、これに限られるものではなく、アルミシリコン系のろう材(接合温度は600℃)又は亜鉛アルミのろう材(接合温度は400℃)を用いて接合することもできる。さらに、銅とアルミとの共晶反応(接合温度は540℃以上)を用いた接合や、固相拡散接合(加圧しながら320℃で30分間加熱)することで、界面に別部材としての接合材料が残らない熱伝導に優れた接合が可能となる。
In addition, in this embodiment, the case where silver oxide is used to bond the
また、本実施の形態の配線基板2は、第1導体層2b及び第2導体層2cがいずれもCu製、すなわち、第1導体層2b及び第2導体層2cはそれぞれCu又はCu合金で形成される一層構造であるが、第1導体層及び第2導体層は、はんだ3、11により接合される表層がCu製又はNi製であればよい。より具体的には、第1導体層及び第2導体層は、セラミック基材側に設けられたAl製の内層と、Al製の内層上に積層されたCu製又はNi製の表層と、を含む層構造とすることができる。ここで、第1導体層の表層とは、絶縁層としてのセラミック基材2a側の反対側であって、第1接合材としてのはんだ11側に形成された層である。また、第2導体層の表層とは、セラミック基材2a側の反対側であって、半導体素子4を接合する第2接合材としてのはんだ3側に形成された層である。以上を言い換えると、配線基板の第1導体層及び第2導体層は、層構造にかかわらず、少なくとも表層がCu製又はNi製であればよい。
In addition, in the
なお、上述したように、配線基板の第1導体層と第2導体層とは、成形性の観点から、同一の材料で形成された層構造を有することが望ましい。つまり、第1導体層2bがCu製であれば第2導体層2cはCu製であることが望ましい。また、第1導体層がAl製の内層とCu製の表層とを含む層構造であれば第2導体層も同様にAl製の内層とCu製の表層とを含む層構造であることが望ましく、第1導体層がAl製の内層とNi製の表層とを含む層構造であれば第2導体層も同様にAl製の内層とNi製の表層とを含む層構造であることが望ましい。
As described above, it is desirable that the first conductor layer and the second conductor layer of the wiring board have a layer structure formed of the same material from the viewpoint of formability. In other words, if the
なお、上記した材料及び接合方法の変形については、以下で説明する変形例及び他の実施の形態でも適用可能であることは言うまでもない。 It goes without saying that the above-mentioned variations in materials and joining methods can also be applied to the variations and other embodiments described below.
実施の形態1の半導体装置の変形例について、図5を用いて説明する。図5は、本実施の形態の半導体装置100の変形例に係る半導体装置の一部の構成を示す斜視図である。
A modified example of the semiconductor device of the first embodiment will be described with reference to FIG. 5. FIG. 5 is a perspective view showing the configuration of a portion of a semiconductor device according to a modified example of the
本実施の形態の半導体装置は、図5に示すように、銅箔13が複数個の孔が形成されているパンチングメタルである点で、半導体装置100と異なる。変形例に係る半導体装置のその他の構成は、半導体装置100と同様であるため、以下では半導体装置100と異なる点を中心に説明する。
As shown in FIG. 5, the semiconductor device of this embodiment differs from
銅箔13は、厚さ方向に貫通した複数個の孔を有するパンチングメタルである。このような銅箔13は、例えばプレス加工で形成することができる。銅箔13は、本実施の形態の半導体装置100と同様に、酸化銀ペーストを用いて放熱部材1の基板部1a上に接合される。そして、銅箔13上に板状のはんだ11を介して配線基板2の第1導体層2bが接合される。
The
このように構成された変形例に係る半導体装置にあっては、複数個の孔から空気が抜けることができるため、空気の噛み込みによる未接合部の形成を抑制することができるという効果を奏する。 In the semiconductor device according to the modified example configured in this way, air can escape through multiple holes, which has the effect of preventing the formation of unbonded areas due to air being trapped.
なお、銅箔13は、孔からAl製の放熱部材1の基板部1aが露出しているため、配線基板2の第1導体層2bと接合するためのはんだ11が部分的にはんだぬれせずはじかれることが考えられるが、仮にはんだぬれしないことによりボイドが生じても小さなボイドであれば接合不良や熱抵抗の問題とはならない。
In addition, since the
実施の形態1の半導体装置の製造方法の変形例について、図6を用いて説明する。図6は、本実施の形態の半導体装置100の製造方法の変形例を説明するための断面図である。
A modified example of the method for manufacturing the semiconductor device of the first embodiment will be described with reference to FIG. 6. FIG. 6 is a cross-sectional view for explaining a modified example of the method for manufacturing the
変形例に係る半導体装置の製造方法は、図6に示すように、加圧する際の治具90に突起91を有する点で、半導体装置100の製造方法と異なる。変形例に係る半導体装置の製造方法のその他の工程は、半導体装置100の製造方法と同様であるため、以下では半導体装置100の製造方法と異なる点を中心に説明する。
The manufacturing method of the semiconductor device according to the modified example differs from the manufacturing method of the
半導体装置100の製造方法では、図3(A)で説明したように、印刷塗布された酸化銀ペースト10a上に銅箔10を配置し、加圧しながら加熱することにより、放熱部材1の基板部1aと銅箔10とを接合する工程を含む。本変形例では、この工程において、銅箔10上に接する箇所に複数個の突起91が形成された治具90を用いる。突起91は、例えば高さ0.2mmであり、15mmピッチで設けられている。治具90の突起91によって銅箔10を放熱部材1の基板部1aにめりこませるように加圧する。このようにして形成された半導体装置は、図6に示すように、金属層としての銅箔10に周期的に突起が形成されて、放熱部材1の基板部1aにめりこんだものとなる。
The manufacturing method of the
実施の形態1の説明で前述したように、酸化銀ペースト10aを用いることでAl製の放熱部材1の基板部1aの上面に形成された酸化膜を除去することなく銅箔10と接合することができるが、酸化膜等が形成されていない純粋な金属面である新生面が露出することで、露出した新生面を起点に接合が広がり、接合が加速することが考えられる。したがって、変形例に係る半導体装置の製造方法にあっては、接合の起点となる加圧の大きなポイントを突起91によって等間隔に周期的に形成することで、接合強度を増すことができる効果を奏する。
As described above in the description of the first embodiment, by using the
実施の形態2.
実施の形態2の半導体装置及び半導体装置の製造方法について、図7から図10を用いて説明する。図7は、本実施の形態の半導体装置200を示す断面図、図8は、半導体装置200の一部の構成を示す斜視図である。また、図9は、本実施の形態の半導体装置200の製造方法の前半の工程を説明するための断面図、図10は、半導体装置200の製造方法の後半の工程を説明するための断面図である。
A semiconductor device and a method for manufacturing the semiconductor device according to the second embodiment will be described with reference to Fig. 7 to Fig. 10. Fig. 7 is a cross-sectional view showing a
本実施の形態の半導体装置200は、図7及び図8に示すように、金属層としての銅箔20がスリット22を有し、複数個に分割されている点で、実施の形態1の半導体装置100と異なる。半導体装置200のその他の構成は、実施の形態1の半導体装置100と同様であるため、以下では半導体装置100と異なる点を中心に説明する。
As shown in Figures 7 and 8, the
半導体装置200は、図7に示すように、実施の形態1の半導体装置100と同様に、放熱部材1の基板部1a上に金属層としての銅箔20が設けられ、銅箔20と配線基板2の第1導体層2bとがはんだ21を介して接合されている。銅箔20は、図7及び図8に示すように、スリット22によって複数個に分割されており、半導体素子4の配置に対応して設けられている。
As shown in FIG. 7, the
分割された銅箔20は、はんだ接合前の外形寸法がそれぞれ例えば19mm×14mm×厚さ0.2mmであり、隣り合う銅箔20同士の間隔、すなわちスリット22の幅が図8に示す縦方向2mm、奥行方向1.25mmとなるように配置されている。図8に示すように、本実施の形態の半導体装置200に設けられる金属層としての銅箔20の分割構造は、平面視で4列×3行になるように、12分割された構造である。ここで、配線基板2の第2導体層2cは6分割された導体パターンを有し、各導体パターン上に半導体素子4が2個ずつ搭載される。つまり、銅箔20は、半導体素子4の配置に対応して分割して設けられる。
The divided
このようにして、半導体素子4の直下に銅箔20がそれぞれ存在するように形成し、半導体素子4が存在しない箇所の直下にスリット22が位置するようにすることで、放熱性の低下を抑制しながらボイドを噛み込むことを抑制できる。したがって、銅箔20は、平面視で半導体素子4と同一の大きさ又は半導体素子4よりも大きく、半導体素子4全体を覆うことができる形状に形成されることが望ましい。
In this way, by forming the
次に、半導体装置200の製造方法について、図9及び図10を用いて、実施の形態1の半導体装置100と異なる点を中心に説明する。
Next, the manufacturing method of the
まず、図9(A)に示すように、放熱部材1の基板部1aの上面に、酸化銀ペースト20aを分割された銅箔20が配置される12箇所の範囲にそれぞれ厚さ50μmで印刷塗布する。そして、印刷塗布された酸化銀ペースト20a上に銅箔20を配置し、大気中で1MPaの圧力を加えながら400℃で10分間加熱することにより、放熱部材1の基板部1aと銅箔20とを接合する。
First, as shown in FIG. 9(A),
その後、銅箔20上に銅箔20に対応した板状のはんだ21(外形寸法が19mm×14mm×厚さ0.3mm)を12個配置し、はんだ21上に第1導体層2bが対向するように配線基板2を配置する。さらに、配線基板2の第2導体層2c上に板状のはんだ3を12個配置し、各はんだ3上に半導体素子4を配置する。そして、リフロー炉を用いて加熱してはんだ3、11を溶融させることで、銅箔10と配線基板2の第1導体層2bとをはんだ11を介して接合するとともに、配線基板2の第2導体層2cと半導体素子4とをはんだ3を介して接合する。このようにして、図9(C)に示すように、放熱部材1上に設けられた銅箔20と配線基板2とのはんだ接合及び配線基板2と半導体素子4とのはんだ接合を同時に行う。そうすると、分割された隣り合う銅箔20同士の間及びはんだ21同士の間にはスリット22が形成される。なお、はんだ21は、接合時に隣り合う板状のはんだ同士が繋がってもよい。
Then, 12 pieces of plate-shaped solder 21 (outer dimensions 19 mm x 14 mm x thickness 0.3 mm) corresponding to the
次に、図10(A)に示すように、主端子7a及び信号端子7bがインサート成形されたケース6を、実施の形態1の半導体装置100と同様に、シリコーン製の接着剤5を用いて接着する。
Next, as shown in FIG. 10(A), the
その後、図10(B)に示すように、主端子7aと半導体素子4とを、ワイヤボンダーを用いてワイヤ8aで配線し、主電力回路を形成する。また、信号端子7bと半導体素子4とを、ワイヤボンダーを用いてワイヤ8bで配線し、信号回路を形成する。
After that, as shown in FIG. 10(B), the
最後に、図10(C)に示すように、シリコーンゲルをケース6の内部に注入し、加熱して硬化することで封止材9として絶縁封止を行う。なお、このとき真空引きをしながらシリコーンゲルを注入することでボイドなく充填することができる。このようにして、半導体装置200が完成する。
Finally, as shown in FIG. 10(C), silicone gel is injected into the inside of the
このように構成された半導体装置200及び半導体装置200の製造方法にあっては、実施の形態1の半導体装置100及び半導体装置100の製造方法と同様の効果に加えて、金属層としての銅箔20が分割されているため、スリット22から空気が抜けることができ、接合部に空気が閉じ込められてボイドとして存在することを抑制できる効果を奏する。
The
実施の形態2の半導体装置の第1の変形例について、図11を用いて説明する。図11は、本実施の形態の半導体装置200の第1の変形例に係る半導体装置の一部の構成を示す斜視図である。
A first modified example of the semiconductor device of the second embodiment will be described with reference to FIG. 11. FIG. 11 is a perspective view showing the configuration of a portion of a semiconductor device according to the first modified example of the
本実施の形態の半導体装置の第1の変形例は、図11に示すように、銅箔20が配線基板2の第2導体層2cの導体パターンに対応して分割される点で、半導体装置200と異なる。第1の変形例に係る半導体装置のその他の構成は、半導体装置200と同様であるため、以下では半導体装置200と異なる点を中心に説明する。
The first modified example of the semiconductor device of this embodiment differs from
第1の変形例に係る半導体装置の銅箔20は、図11に示すように、配線基板2の第2導体層2cにおける6分割された導体パターンの配置に対応して設けられる。このように形成したとしても、半導体素子4の直下には銅箔20が存在するよう形成し、スリット22は半導体素子4が存在しない箇所の直下に配置されることが望ましい。銅箔20を6分割にすることで、12分割した銅箔を用いる場合よりも部品点数が削減されるため生産性を向上できるとともに、スリット22の占める領域が小さくなることで熱伝導性が上がり、放熱性を向上できる。
As shown in FIG. 11, the
なお、上記した金属層としての銅箔20の分割構造は、半導体装置200では、半導体素子4の配置に対応した分割構造とした点に特徴があり、第1の変形例では、配線基板2の第2導体層2cの導体パターンに対応した分割構造とした点に特徴がある。したがって、モジュール構成が異なる半導体装置に適用する場合は、半導体素子の配置又は配線基板の第2導体層の導体パターン配置に対応した分割構造とすればよく、上記した12分割又は6分割の構造に限られるものではない。
The divided structure of the
実施の形態2の半導体装置の第2の変形例について、図12を用いて説明する。図12は、本実施の形態の半導体装置200の第2の変形例に係る半導体装置の一部の構成を示す断面図である。
A second modified example of the semiconductor device of the second embodiment will be described with reference to FIG. 12. FIG. 12 is a cross-sectional view showing the configuration of a portion of a semiconductor device according to the second modified example of the
本実施の形態の半導体装置の第2の変形例は、図12に示すように、放熱部材1の基板部1aの上面側すなわち金属層としての銅箔20が設けられる側に周囲に枠状の凸部1cが設けられる点で、半導体装置200と異なる。第1の変形例に係る半導体装置のその他の構成は、半導体装置200と同様であるため、以下では半導体装置200と異なる点を中心に説明する。
The second modified example of the semiconductor device of this embodiment differs from
図12に示すように、放熱部材1は、基板部1a、基板部1aの下面に設けられたピンフィン1b、及び基板部1aの上面に枠状に設けられた凸部1cを有する。凸部1cは、例えば厚さ4mmに形成され、基板部1aは例えば厚さ2mmに形成される。言い換えれば、凸部1cと基板部1aとをあわせて厚さ6mmであり、凸部1cが設けられていない中央部は深さ4mmの凹部となっている。凹部は、例えば外形寸法が66mm×66mmである。このようにして、凸部1cが金属層としての銅箔20を囲んで設けられる。
As shown in FIG. 12, the
放熱部材1の基板部1aを薄くすると放熱性が向上する一方で、はんだ接合時に反りが発生して、配線基板2の反りも大きくなり、クラックの発生などが懸念される。そこで、放熱部材1の周辺部に厚い部分を残すことで剛性を確保し、銅箔20との剛性の違いにより、さらに反りを抑制することができる効果を奏する。
Thinning the
実施の形態3.
実施の形態3の半導体装置について、図13及び図14を用いて説明する。図13は、本実施の形態の半導体装置の一部の構成を示す斜視図、図14は、本実施の形態の半導体装置の構成を説明するための断面図である。
A semiconductor device according to a third embodiment will be described with reference to Fig. 13 and Fig. 14. Fig. 13 is a perspective view showing a configuration of a part of the semiconductor device according to the present embodiment, and Fig. 14 is a cross-sectional view for explaining the configuration of the semiconductor device according to the present embodiment.
本実施の形態の半導体装置は、図13に示すように、金属層として銅箔10の代わりにCu製の細線を編み込んだメッシュ30が用いられる点で、実施の形態1の半導体装置100と異なる。本実施の形態の半導体装置のその他の構成は、実施の形態1の半導体装置100と同様であるため、以下では半導体装置100と異なる点を中心に説明する。
As shown in FIG. 13, the semiconductor device of this embodiment differs from the
金属層としてのメッシュ30は、図13及び図14に示すように、Cu製の細線を編み込んで形成される。メッシュ30は、図14(A)に示すように、接合前にはCu製の細線を編み込んであることにより厚さH1を有するが、接合時に加圧されるため、図14(B)に示すように、接合後はH1よりも小さい厚さH2を有する。なお、図14(B)は、例えば固相拡散接合等により、Al製の基板部1aとCu製のメッシュ30とが直接接合された場合を示しており、この場合はメッシュ30が基板部1aにめりこむようにして接合される。
The
また、メッシュ30は、図14(C)に示すように、酸化銀ペースト30aを用いて接合することもできる。このとき、メッシュ30は酸化銀ペースト30aにめりこむように接合され、部分的に放熱部材1の基板部1aに接していてもよい。この場合であっても、図14(B)と同様に、接合後のメッシュ30は接合前の厚さH1よりも小さい厚さH2を有する。
The
このように構成された本実施の形態の半導体装置及び半導体装置の製造方法にあっては、実施の形態2の半導体装置200及び半導体装置200の製造方法と同様の効果に加えて、メッシュ30を用いることで、1枚の箔よりも、接触面積が小さくなるために面圧が上がってAl表面を変形して酸化膜を破り、塑性変形しやすくなるため接合性が向上する効果を奏する。
In the semiconductor device and the method for manufacturing the semiconductor device of this embodiment configured in this way, in addition to the same effects as the
実施の形態4.
実施の形態4の半導体装置及び半導体装置の製造方法について、図15から図17を用いて説明する。図15は、本実施の形態の半導体装置400を示す断面図である。また、図16は、本実施の形態の半導体装置400の製造方法の前半の工程を説明するための断面図、図17は、半導体装置400の製造方法の後半の工程を説明するための断面図である。
A semiconductor device and a method for manufacturing the semiconductor device according to the fourth embodiment will be described with reference to Fig. 15 to Fig. 17. Fig. 15 is a cross-sectional view showing a
本実施の形態の半導体装置400は、図15に示すように、半導体素子4が主端子41、42とはんだ43を介して接合することにより主電力回路が形成される点で、実施の形態2の半導体装置200と異なる。半導体装置400のその他の構成は、実施の形態2の半導体装置200と同様であるため、以下では半導体装置200と異なる点を中心に説明する。
As shown in FIG. 15, the
半導体装置400は、実施の形態2の半導体装置200と同様に、複数個の分割された金属層としての銅箔20を有し、銅箔20と配線基板2の第1導体層2bとがはんだ21を介して接合されている。そして、半導体装置400は、主電力回路の回路形成にワイヤを用いず、ケース6にインサート成形によって取り付けられた主端子41、42が半導体素子4上にはんだ接合されることによって主電力回路が形成されている。また、半導体素子4は、主端子41、42に電気的に接合されるのに加えて、ケース6にインサート成形された信号端子(図示せず)にワイヤ接合される。
Similar to the
次に、半導体装置400の製造方法について、図16及び図17を用いて、実施の形態2の半導体装置200と異なる点を中心に説明する。
Next, the manufacturing method of the
まず、図16(A)に示すように、実施の形態2の半導体装置200と同様に、放熱部材1の基板部1aの上面に、酸化銀ペースト20aを分割された銅箔20が配置される12箇所の範囲に印刷塗布する。そして、印刷塗布された酸化銀ペースト20a上に銅箔20を配置し、大気中で加圧しながら加熱することにより、放熱部材1の基板部1aと銅箔20とを接合する。
First, as shown in FIG. 16(A), similar to the
その後、図16(B)に示すように、銅箔10と配線基板2の第1導体層2bとをはんだ21を介して接合するとともに、配線基板2の第2導体層2cと半導体素子4とをはんだ3を介して接合する。このようにして、図16(C)に示すように、放熱部材1上に設けられた銅箔20と配線基板2とのはんだ接合及び配線基板2と半導体素子4とのはんだ接合を同時に行う。そうすると、分割された隣り合う銅箔20同士の間及びはんだ21同士の間にはスリット22が形成される。
After that, as shown in FIG. 16(B), the
次に、図17(A)に示すように、主端子41、42及び信号端子(図示せず)がインサート成形されたケース6を、シリコーン製の接着剤5を用いて接着する。また、このときケース6を接着するとともに、半導体素子4の上面と主端子41、42との間に板状のはんだ43を挟む。そして、主端子41、42と半導体素子4とを、はんだ43を溶融させることにより接合し、主電力回路を形成する。さらに、信号端子(図示せず)と半導体素子4とを、ワイヤボンダーを用いてAl製のワイヤ(図示せず)で配線し、信号回路を形成する。このようにして、図17(B)のようにケース6が接合されるとともに、回路形成がされる。
Next, as shown in FIG. 17(A), the
最後に、図17(C)に示すように、シリコーンゲルをケース6の内部に注入し、加熱して硬化することで封止材9として絶縁封止を行う。このようにして、半導体装置400が完成する。
Finally, as shown in FIG. 17(C), silicone gel is injected into the inside of the
このように構成された半導体装置400及び半導体装置400の製造方法にあっても、実施の形態2の半導体装置200及び半導体装置200の製造方法と同様の効果を奏する。
The
実施の形態5.
実施の形態5の半導体装置及び半導体装置の製造方法について、図18から図20を用いて説明する。図18は、本実施の形態の半導体装置500を示す断面図である。また、図19は、本実施の形態の半導体装置500の製造方法の前半の工程を説明するための断面図、図20は、半導体装置500の製造方法の後半の工程を説明するための断面図である。
A semiconductor device and a method for manufacturing the semiconductor device according to the fifth embodiment will be described with reference to Fig. 18 to Fig. 20. Fig. 18 is a cross-sectional view showing a
本実施の形態の半導体装置500は、図18に示すように、ケースを備えず、トランスファーモールド成型された構造を有する点で、実施の形態2の半導体装置200と異なる。半導体装置500のその他の構成は、実施の形態2の半導体装置200と同様であるため、以下では半導体装置200と異なる点を中心に説明する。
As shown in FIG. 18, the
半導体装置500は、実施の形態2の半導体装置200と同様に、複数個の分割された金属層としての銅箔20を有し、銅箔20と配線基板2の第1導体層2bとがはんだ21を介して接合されている。そして、半導体装置500は、ケースを備えず、封止材51がトランスファーモールドによって成型されて絶縁封止された構造を有する。
Similar to the
また、半導体装置500では、ケースを備えていないため、主端子7a及び信号端子7bは、シリコーン製の接着剤5によって放熱部材1、配線基板2、銅箔20及びはんだ21に接着されて固定された構造となっている。また、主端子7a及び信号端子7bは、リードフレームの一部である。
In addition, since the
次に、半導体装置500の製造方法について、図19及び図20を用いて、実施の形態2の半導体装置200と異なる点を中心に説明する。
Next, the manufacturing method of the
まず、図19(A)に示すように、実施の形態2の半導体装置200と同様に、放熱部材1の基板部1aの上面に、酸化銀ペースト20aを分割された銅箔20が配置される12箇所の範囲に印刷塗布する。そして、印刷塗布された酸化銀ペースト20a上に銅箔20を配置し、大気中で加圧しながら加熱することにより、放熱部材1の基板部1aと銅箔20とを接合する。
First, as shown in FIG. 19(A), similar to the
その後、図19(B)に示すように、銅箔10と配線基板2の第1導体層2bとをはんだ21を介して接合するとともに、配線基板2の第2導体層2cと半導体素子4とをはんだ3を介して接合する。このようにして、図19(C)に示すように、放熱部材1上に設けられた銅箔20と配線基板2とのはんだ接合及び配線基板2と半導体素子4とのはんだ接合を同時に行う。そうすると、分割された隣り合う銅箔20同士の間及びはんだ21同士の間にはスリット22が形成される。
After that, as shown in FIG. 19(B), the
次に、図20(A)に示すように、主端子7a及び信号端子7bを含む例えば厚さが0.6mmのCu製リードフレームを、シリコーン製の接着剤5を用いて、放熱部材1、配線基板2、銅箔20及びはんだ21に接着する。このとき、例えば140℃で10分間加熱する。
Next, as shown in FIG. 20(A), a Cu lead frame having a thickness of, for example, 0.6 mm and including
その後、図20(A)に示すように、主端子7aと半導体素子4とを、ワイヤボンダーを用いてワイヤ8aで配線し、主電力回路を形成する。また、信号端子7bと半導体素子4とを、ワイヤボンダーを用いてワイヤ8bで配線し、信号回路を形成する。
After that, as shown in FIG. 20(A), the
最後に、図20(B)に示すように、上型93及び下型94からなる金型に全体を挟み込み、トランスファーモールド樹脂を注入して硬化させることで絶縁封止を行い、図20(C)に示すように封止材51によって絶縁封止された半導体装置500が完成する。
Finally, as shown in FIG. 20(B), the whole is sandwiched between a mold consisting of an
このように構成された半導体装置500及び半導体装置500の製造方法にあっても、実施の形態2の半導体装置200及び半導体装置200の製造方法と同様の効果を奏する。
The
実施の形態6.
上述した実施の形態1から5のいずれかに係る半導体装置が搭載された、実施の形態6の電力変換装置について図21を用いて説明する。図21は、本実施の形態の電力変換装置を説明するためのブロック図であり、図21の全体は本実施の形態の電力変換装置が適用された電力変換システムを示している。以下、実施の形態6が三相のインバータである場合について具体的に説明する。
A power conversion device according to a sixth embodiment, in which the semiconductor device according to any one of the first to fifth embodiments is mounted, will be described with reference to Fig. 21. Fig. 21 is a block diagram for explaining the power conversion device according to the present embodiment, and the whole of Fig. 21 shows a power conversion system to which the power conversion device according to the present embodiment is applied. Below, a specific description will be given of the case where the sixth embodiment is a three-phase inverter.
図21に示す電力変換システムは、本実施の形態の電力変換装置600、電源610、負荷620から構成される。電源610は、直流電源であり、電力変換装置600に直流電力を供給する。電源610は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源610を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
The power conversion system shown in FIG. 21 is composed of a
電力変換装置600は、電源610と負荷620との間に接続された三相のインバータであり、電源610から供給された直流電力を交流電力に変換し、負荷620に交流電力を供給する。電力変換装置600は、図21に示すように、入力される直流電力を交流電力に変換して出力する主変換回路601と、主変換回路601を制御する制御信号を主変換回路601に出力する制御回路603とを備えている。
The
負荷620は、電力変換装置600から供給された交流電力によって駆動される三相の電動機である。なお、負荷620は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、又は、空調機器向けの電動機として用いられる。
The
以下、本実施の形態の電力変換装置600の詳細を説明する。主変換回路601は、スイッチング素子と還流ダイオードとを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源610から供給される直流電力を交流電力に変換し、負荷620に供給する。主変換回路601の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路601は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路601の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上記した実施の形態1から5のいずれかに係る半導体装置を適用する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路601の3つの出力端子は、負荷620に接続される。
The
また、主変換回路601は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体装置602に内蔵されていてもよいし、半導体装置602とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路601のスイッチング素子を駆動する駆動信号を生成し、主変換回路601のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路603からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
The
制御回路603は、負荷620に所望の電力が供給されるように主変換回路601のスイッチング素子を制御する。具体的には、負荷620に供給すべき電力に基づいて主変換回路601の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路601を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路601が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
The
本実施の形態の電力変換装置では、主変換回路601のスイッチング素子と還流ダイオードの少なくともいずれかに実施の形態1から5のいずれかに係る半導体装置を適用するため、信頼性を向上することができるという効果を奏する。
In the power conversion device of this embodiment, a semiconductor device according to any one of the first to fifth embodiments is applied to at least one of the switching elements and the free wheel diode of the
なお、本実施の形態では、2レベルの三相インバータに適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが、3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本実施の形態を適用することも可能である。 In this embodiment, an example of application to a two-level three-phase inverter has been described, but the present invention is not limited to this and can be applied to various power conversion devices. In this embodiment, a two-level power conversion device is used, but a three-level or multi-level power conversion device may also be used, and when supplying power to a single-phase load, the present embodiment may also be applied to a single-phase inverter. In addition, when supplying power to a DC load, the present embodiment can also be applied to a DC/DC converter or an AC/DC converter.
また、本実施の形態の電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 The power conversion device of this embodiment is not limited to the case where the load is an electric motor, but can also be used, for example, as a power supply device for an electric discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system, and can also be used as a power conditioner for a solar power generation system, a power storage system, etc.
なお、各実施の形態を、適宜、組み合わせたり、変形や省略することも、本開示の範囲に含まれる。 In addition, the scope of this disclosure also includes combining, modifying, or omitting each embodiment as appropriate.
1 放熱部材、2 配線基板、2a セラミック基材(絶縁層)、2b 第1導体層、2c 第2導体層、3 はんだ(第2接合材)、4 半導体素子、
10、13、20 銅箔(金属層)、11、21 はんだ(第1接合材)、22 スリット、30 メッシュ(金属層)、
100、200、400、500、602 半導体装置、
600 電力変換装置、601 主変換回路、603 制御回路
1 heat dissipation member, 2 wiring board, 2a ceramic base material (insulating layer), 2b first conductor layer, 2c second conductor layer, 3 solder (second bonding material), 4 semiconductor element,
10, 13, 20 Copper foil (metal layer), 11, 21 Solder (first bonding material), 22 Slit, 30 Mesh (metal layer),
100, 200, 400, 500, 602 Semiconductor device,
600 Power conversion device, 601 Main conversion circuit, 603 Control circuit
Claims (11)
前記放熱部材の前記基板部上に設けられ、Cu若しくはCu合金、又は、Ni若しくはNi合金で形成された金属層と、
前記金属層上に設けられた第1接合材と、
前記第1接合材上に設けられ、少なくとも前記金属層側の表層がCu若しくはCu合金、又は、Ni若しくはNi合金で形成された第1導体層、前記第1導体層上に設けられた絶縁層、及び、前記絶縁層上に設けられた第2導体層を有する配線基板と、
前記配線基板の前記第2導体層上に第2接合材を介して接合された半導体素子と、を備え、
前記金属層の厚さは、前記放熱部材の前記基板部の厚さの50%以下であること
を特徴とする半導体装置。 A heat dissipation member having a substrate portion formed of Al or an Al alloy;
a metal layer provided on the substrate portion of the heat dissipation member and made of Cu or a Cu alloy, or Ni or a Ni alloy;
A first bonding material provided on the metal layer;
a wiring board including a first conductor layer provided on the first bonding material, the first conductor layer having at least a surface layer on the metal layer side formed of Cu or a Cu alloy, or Ni or a Ni alloy, an insulating layer provided on the first conductor layer, and a second conductor layer provided on the insulating layer;
a semiconductor element bonded onto the second conductor layer of the wiring board via a second bonding material;
The semiconductor device according to claim 1, wherein the thickness of the metal layer is 50% or less of the thickness of the substrate portion of the heat dissipation component.
を特徴とする請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the substrate portion and the metal layer of the heat dissipation member are joined together by silver oxide.
を特徴とする請求項1又は2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the metal layer has a plurality of holes formed therein.
を特徴とする請求項1又は2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the metal layer has a mesh structure formed by weaving fine wires.
を特徴とする請求項1から3のいずれか1項に記載の半導体装置。 4. The semiconductor device according to claim 1, wherein the metal layer is divided into a plurality of pieces.
を特徴とする請求項5に記載の半導体装置。 The semiconductor device according to claim 5 , wherein the divided metal layer is provided directly below the semiconductor element.
を特徴とする請求項1から6のいずれか1項に記載の半導体装置。 7. The semiconductor device according to claim 1, wherein the heat dissipation member has a frame-shaped protrusion provided on the side of the substrate where the metal layer is provided, the frame-shaped protrusion surrounding the metal layer.
前記金属層の前記基板部に接合された側の反対側と、絶縁層、前記絶縁層の一方の面に設けられ少なくとも前記絶縁層側の反対側の表層がCu若しくはCu合金、又は、Ni若しくはNi合金で形成された第1導体層及び前記絶縁層の他方の面に設けられた第2導体層を有する配線基板の前記第1導体層の前記表層と、を接合する第2の工程と、
前記配線基板の前記第2導体層と、半導体素子と、を接合する第3の工程と、を含み、
前記金属層の厚さは、前記放熱部材の前記基板部の厚さの50%以下であること
を特徴とする半導体装置の製造方法。 A first step of joining a substrate portion of a heat dissipation member made of Al or an Al alloy to a metal layer made of Cu or a Cu alloy, or Ni or a Ni alloy;
a second step of bonding a surface of the metal layer opposite to the surface bonded to the substrate portion to a surface layer of a wiring board having an insulating layer, a first conductor layer provided on one surface of the insulating layer and having at least a surface layer opposite to the insulating layer made of Cu or a Cu alloy, or Ni or a Ni alloy, and a second conductor layer provided on the other surface of the insulating layer;
a third step of bonding the second conductor layer of the wiring board to a semiconductor element;
A method for manufacturing a semiconductor device, comprising the steps of: forming a heat sink on a substrate; forming a heat sink on the substrate;
を特徴とする請求項8に記載の半導体装置の製造方法。 9. The method for manufacturing a semiconductor device according to claim 8, wherein in the first step, the substrate portion of the heat dissipation component and the metal layer are joined together using a silver oxide paste.
を特徴とする請求項8又は9に記載の半導体装置の製造方法。 10. The method for manufacturing a semiconductor device according to claim 8, wherein in the first step, a pressure is applied to the metal layer so as to sink the metal layer into the substrate portion using a jig having a protrusion.
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。 A main conversion circuit having the semiconductor device according to any one of claims 1 to 7, which converts input power and outputs the converted power;
a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit;
A power conversion device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020142301A JP7487614B2 (en) | 2020-08-26 | 2020-08-26 | Semiconductor device, manufacturing method thereof, and power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020142301A JP7487614B2 (en) | 2020-08-26 | 2020-08-26 | Semiconductor device, manufacturing method thereof, and power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022038019A JP2022038019A (en) | 2022-03-10 |
JP7487614B2 true JP7487614B2 (en) | 2024-05-21 |
Family
ID=80497683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020142301A Active JP7487614B2 (en) | 2020-08-26 | 2020-08-26 | Semiconductor device, manufacturing method thereof, and power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7487614B2 (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204021A (en) | 2002-01-10 | 2003-07-18 | Sumitomo Metal Electronics Devices Inc | Substrate for semiconductor module |
JP2008294281A (en) | 2007-05-25 | 2008-12-04 | Showa Denko Kk | Semiconductor device and manufacturing method therefor |
JP2011233735A (en) | 2010-04-28 | 2011-11-17 | Showa Denko Kk | Insulating circuit substrate and method of manufacturing the same, base for power module and method of manufacturing the same |
JP2015149349A (en) | 2014-02-05 | 2015-08-20 | 三菱マテリアル株式会社 | Metal member with ground layer, insulating circuit board, semiconductor device, insulating circuit board with heat sink, and method of manufacturing metal member with ground layer |
JP2016072281A (en) | 2014-09-26 | 2016-05-09 | 三菱電機株式会社 | Semiconductor device |
JP2016076507A (en) | 2014-10-02 | 2016-05-12 | 三菱マテリアル株式会社 | Substrate for power module and manufacturing method of substrate with cooler for power module |
JP2017069275A (en) | 2015-09-28 | 2017-04-06 | 三菱マテリアル株式会社 | Substrate for power module with radiator plate, and power module |
JP2019176015A (en) | 2018-03-28 | 2019-10-10 | 株式会社Uacj | Heat sink with circuit board and manufacturing method thereof |
JP2020088038A (en) | 2018-11-19 | 2020-06-04 | 三菱電機株式会社 | Semiconductor device, power converter, and method of manufacturing semiconductor device |
-
2020
- 2020-08-26 JP JP2020142301A patent/JP7487614B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204021A (en) | 2002-01-10 | 2003-07-18 | Sumitomo Metal Electronics Devices Inc | Substrate for semiconductor module |
JP2008294281A (en) | 2007-05-25 | 2008-12-04 | Showa Denko Kk | Semiconductor device and manufacturing method therefor |
JP2011233735A (en) | 2010-04-28 | 2011-11-17 | Showa Denko Kk | Insulating circuit substrate and method of manufacturing the same, base for power module and method of manufacturing the same |
JP2015149349A (en) | 2014-02-05 | 2015-08-20 | 三菱マテリアル株式会社 | Metal member with ground layer, insulating circuit board, semiconductor device, insulating circuit board with heat sink, and method of manufacturing metal member with ground layer |
JP2016072281A (en) | 2014-09-26 | 2016-05-09 | 三菱電機株式会社 | Semiconductor device |
JP2016076507A (en) | 2014-10-02 | 2016-05-12 | 三菱マテリアル株式会社 | Substrate for power module and manufacturing method of substrate with cooler for power module |
JP2017069275A (en) | 2015-09-28 | 2017-04-06 | 三菱マテリアル株式会社 | Substrate for power module with radiator plate, and power module |
JP2019176015A (en) | 2018-03-28 | 2019-10-10 | 株式会社Uacj | Heat sink with circuit board and manufacturing method thereof |
JP2020088038A (en) | 2018-11-19 | 2020-06-04 | 三菱電機株式会社 | Semiconductor device, power converter, and method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2022038019A (en) | 2022-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4635564B2 (en) | Semiconductor device | |
JP4438489B2 (en) | Semiconductor device | |
JP4569473B2 (en) | Resin-encapsulated power semiconductor module | |
CN101335263A (en) | Semiconductor module and manufacturing method thereof | |
JP7026451B2 (en) | Power semiconductor modules, their manufacturing methods, and power converters | |
JPWO2019049400A1 (en) | Power module, manufacturing method thereof, and power conversion device | |
JP2007157863A (en) | Power semiconductor device, and method of manufacturing same | |
WO2018061517A1 (en) | Power module, method for producing same and electric power converter | |
CN109698179B (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6826665B2 (en) | Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices | |
JP2017174927A (en) | Power module and manufacturing method thereof | |
JP5899952B2 (en) | Semiconductor module | |
JP7450769B2 (en) | Method of manufacturing a semiconductor device, method of manufacturing a substrate for a semiconductor device, semiconductor device and power conversion device | |
JP7487614B2 (en) | Semiconductor device, manufacturing method thereof, and power conversion device | |
JPWO2020245890A1 (en) | Power module and power converter | |
CN113646876A (en) | Power semiconductor module and power conversion device | |
JP7479771B2 (en) | Semiconductor device, manufacturing method thereof, and power conversion device | |
JP7418474B2 (en) | Semiconductor equipment and power conversion equipment | |
JP7237192B2 (en) | Semiconductor device, manufacturing method thereof, and power conversion device | |
JP7439653B2 (en) | Semiconductor devices and power conversion devices | |
WO2022239154A1 (en) | Power module and power converting device | |
WO2024090278A1 (en) | Semiconductor device, power conversion device, and semiconductor device production method | |
JP2022029886A (en) | Semiconductor device, manufacturing method thereof, and power conversion device | |
WO2022249951A1 (en) | Power semiconductor device and power conversion device | |
WO2023022001A1 (en) | Power module and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7487614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |