JP2022029886A - Semiconductor device, manufacturing method thereof, and power conversion device - Google Patents

Semiconductor device, manufacturing method thereof, and power conversion device Download PDF

Info

Publication number
JP2022029886A
JP2022029886A JP2020133465A JP2020133465A JP2022029886A JP 2022029886 A JP2022029886 A JP 2022029886A JP 2020133465 A JP2020133465 A JP 2020133465A JP 2020133465 A JP2020133465 A JP 2020133465A JP 2022029886 A JP2022029886 A JP 2022029886A
Authority
JP
Japan
Prior art keywords
layer
joining
bonding
semiconductor device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020133465A
Other languages
Japanese (ja)
Inventor
純司 藤野
Junji Fujino
道雄 小川
Michio Ogawa
智香 川添
Chika Kawazoe
裕児 井本
Yuji Imoto
翔平 小川
Shohei Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020133465A priority Critical patent/JP2022029886A/en
Publication of JP2022029886A publication Critical patent/JP2022029886A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

To provide a semiconductor device capable of reducing the thermal resistance between a heat radiating member and a wiring board without a metal layer of the wiring board being limited to Al.SOLUTION: A substrate device 100 includes an Al-made heat dissipation member 1, a wiring board 2 to which a first metal layer 2b made of Cu is bonded on the heat dissipation member 1 via a bonding member 10, and a semiconductor element 4 bonded via a solder 3 on a second metal layer 2c of the wiring board 2. The bonding member 10 includes a first bonding layer 10a made of Cu and a second bonding layer 10b made of Al provided on the first bonding layer 10a. A substrate portion 1a of the heat dissipation member 1 and the first bonding layer 10a of the bonding member 10 are solid-phase diffusion bonded, and the first metal layer 2b of the wiring board 2 and the second bonding layer 10b of the bonding member 10 are solid-phase diffusion bonded.SELECTED DRAWING: Figure 1

Description

本開示は、半導体装置、半導体装置の製造方法及び電力変換装置に関する。 The present disclosure relates to semiconductor devices, methods for manufacturing semiconductor devices, and power conversion devices.

従来の半導体装置では、半導体素子を搭載する配線基板及び配線基板に接合された放熱部材が設けられ、放熱部材の材料としては、Al(アルミニウム)が広く用いられている。放熱部材と配線基板の金属層とを接合する方法としては、一般的にはんだ付けが用いられるが、Al製の放熱部材とセラミック基材等の絶縁層を有する配線基板との熱膨張係数には大きな差があるため、接合部の熱応力を低減するために、接合部を厚くして熱ひずみを小さくする必要がある。しかし、はんだは熱伝導率が低いため、接合部を厚くすることで放熱部材と配線基板との間の熱抵抗が大きくなるという課題があった。そこで、はんだを用いることなく、Al製の放熱部材とAl製の金属層との間をCu層によって固相拡散接合する技術がある(例えば、特許文献1参照)。 In a conventional semiconductor device, a wiring board on which a semiconductor element is mounted and a heat-dissipating member joined to the wiring board are provided, and Al (aluminum) is widely used as a material for the heat-dissipating member. Soldering is generally used as a method for joining the heat radiating member and the metal layer of the wiring board, but the thermal expansion coefficient between the heat radiating member made of Al and the wiring board having an insulating layer such as a ceramic base material is used. Since there is a large difference, it is necessary to make the joint thicker to reduce the thermal strain in order to reduce the thermal stress of the joint. However, since solder has a low thermal conductivity, there is a problem that the thermal resistance between the heat radiating member and the wiring board increases by thickening the joint portion. Therefore, there is a technique of solid-phase diffusion bonding between an Al-made heat dissipation member and an Al-made metal layer by a Cu layer without using solder (see, for example, Patent Document 1).

特開2014-60215号公報Japanese Unexamined Patent Publication No. 2014-60215

しかしながら、特許文献1に記載の半導体装置では、Cu層を介して固相拡散接合するために、配線基板において絶縁層の両面に設けられる金属層がAl製に限られる。この場合、半導体素子をはんだにより接合するためには金属層表面をめっきする等の表面処理が必要となるという課題があった。 However, in the semiconductor device described in Patent Document 1, the metal layers provided on both sides of the insulating layer in the wiring substrate are limited to those made of Al in order to perform solid phase diffusion bonding via the Cu layer. In this case, in order to join the semiconductor element with solder, there is a problem that surface treatment such as plating the surface of the metal layer is required.

本開示は、上記した課題を解決するためになされたものであり、配線基板の金属層がAl製に限られることなく、放熱部材と配線基板との間の熱抵抗を低減することができる半導体装置を得ることを目的とするものである。 The present disclosure has been made to solve the above-mentioned problems, and the metal layer of the wiring board is not limited to that of Al, and the thermal resistance between the heat dissipation member and the wiring board can be reduced. The purpose is to obtain the device.

本開示に係る半導体装置は、平板状の基板部を有する放熱部材と、放熱部材の基板部上に設けられた第1接合層、及び第1接合層上に設けられた第2接合層を有する接合部材と、接合部材の第2接合層上に設けられた第1金属層、第1金属層上に設けられた絶縁層、及び絶縁層上に設けられた第2金属層を有する配線基板と、配線基板の第2金属層上に設けられた半導体素子と、を備え、放熱部材の基板部、及び接合部材の第2接合層は、Al又はAl合金で形成され、配線基板の第1金属層の少なくとも第2接合層側の表層、及び接合部材の第1接合層は、Cu若しくはCu合金、又は、Ni若しくはNi合金で形成されていることを特徴とする。 The semiconductor device according to the present disclosure has a heat radiating member having a flat plate-shaped substrate portion, a first bonding layer provided on the substrate portion of the heat radiating member, and a second bonding layer provided on the first bonding layer. A wiring board having a joining member, a first metal layer provided on the second joining layer of the joining member, an insulating layer provided on the first metal layer, and a second metal layer provided on the insulating layer. The semiconductor element provided on the second metal layer of the wiring board is provided, and the substrate portion of the heat dissipation member and the second joining layer of the joining member are formed of Al or Al alloy, and the first metal of the wiring board is provided. The surface layer on the side of at least the second bonding layer of the layer and the first bonding layer of the bonding member are characterized by being formed of Cu or Cu alloy, or Ni or Ni alloy.

本開示に係る半導体装置の製造方法は、放熱部材の基板部と、第1接合層及び第1接合層上に設けられた第2接合層を有する接合部材の第1接合層と、を接合する第1の工程と、接合部材の第2接合層と、絶縁層、絶縁層の一方の面に設けられた第1金属層及び絶縁層の他方の面に設けられた第2金属層を有する配線基板の第1金属層と、を接合する第2の工程と、配線基板の第2金属層と、半導体素子と、を接合する第3の工程と、を含み、放熱部材の基板部、及び接合部材の第2接合層は、Al又はAl合金で形成され、配線基板の第1金属層の少なくとも絶縁層側の反対側の表層、及び接合部材の第1接合層は、Cu若しくはCu合金、又は、Ni若しくはNi合金で形成されていることを特徴とする。 In the method for manufacturing a semiconductor device according to the present disclosure, a substrate portion of a heat radiating member and a first bonding layer of a bonding member having a first bonding layer and a second bonding layer provided on the first bonding layer are bonded. A wiring having a first step, a second joining layer of a joining member, an insulating layer, a first metal layer provided on one surface of the insulating layer, and a second metal layer provided on the other surface of the insulating layer. A second step of joining the first metal layer of the substrate and a third step of joining the second metal layer of the wiring board and the semiconductor element are included, and the substrate portion of the heat dissipation member and the joining are included. The second bonding layer of the member is formed of Al or Al alloy, and the surface layer on the opposite side of the first metal layer of the wiring board at least on the insulating layer side and the first bonding layer of the bonding member are Cu or Cu alloy, or , Ni or Ni alloy.

本開示に係る半導体装置は、配線基板の金属層がAl製に限られることなく、熱抵抗を低減することができるという効果を有する。 The semiconductor device according to the present disclosure has an effect that the thermal resistance can be reduced without limiting the metal layer of the wiring board to be made of Al.

本開示に係る半導体装置の製造方法は、配線基板の金属層がAl製に限られることなく、熱抵抗を低減した半導体装置を得ることができるという効果を有する。 The method for manufacturing a semiconductor device according to the present disclosure has an effect that a semiconductor device having reduced thermal resistance can be obtained without the metal layer of the wiring board being limited to Al.

実施の形態1の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of Embodiment 1. FIG. 実施の形態1の半導体装置の一部の構成を示す斜視図である。It is a perspective view which shows the structure of a part of the semiconductor device of Embodiment 1. FIG. 実施の形態1の半導体装置の製造方法の前半の工程を説明するための断面図である。It is sectional drawing for demonstrating the process of the first half of the manufacturing method of the semiconductor device of Embodiment 1. FIG. 実施の形態1の半導体装置の製造方法の後半の工程を説明するための断面図である。It is sectional drawing for demonstrating the latter half process of the manufacturing method of the semiconductor device of Embodiment 1. FIG. 実施の形態2の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of Embodiment 2. 実施の形態2の半導体装置の一部の構成を示す斜視図である。It is a perspective view which shows the structure of a part of the semiconductor device of Embodiment 2. 実施の形態2の半導体装置に設けられる接合部材の分割構造を説明するための平面図である。It is a top view for demonstrating the divided structure of the joining member provided in the semiconductor device of Embodiment 2. FIG. 実施の形態2の半導体装置の製造方法の前半の工程を説明するための断面図である。It is sectional drawing for demonstrating the process of the first half of the manufacturing method of the semiconductor device of Embodiment 2. 実施の形態2の半導体装置の製造方法の後半の工程を説明するための断面図である。It is sectional drawing for demonstrating the latter half process of the manufacturing method of the semiconductor device of Embodiment 2. 実施の形態3の半導体装置の第1の例に係る一部の構成を示す断面図である。It is sectional drawing which shows the partial structure which concerns on 1st example of the semiconductor device of Embodiment 3. 実施の形態3の半導体装置の第2の例に係る一部の構成を示す断面図である。It is sectional drawing which shows the partial structure which concerns on the 2nd example of the semiconductor device of Embodiment 3. 実施の形態4の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of Embodiment 4. 実施の形態4の半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device of Embodiment 4. 実施の形態5の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of Embodiment 5. 実施の形態5の半導体装置の製造方法の前半の工程を説明するための断面図である。It is sectional drawing for demonstrating the process of the first half of the manufacturing method of the semiconductor device of Embodiment 5. 実施の形態5の半導体装置の製造方法の後半の工程を説明するための断面図である。It is sectional drawing for demonstrating the latter half process of the manufacturing method of the semiconductor device of Embodiment 5. 実施の形態6の電力変換装置を説明するためのブロック図である。It is a block diagram for demonstrating the power conversion apparatus of Embodiment 6.

以下、図面に基づいて実施の形態について説明する。なお、以下の図面において同一又は相当する部分には同一の符号を付し、その説明は繰り返さない。また、以下で説明する寸法や温度、時間等の数値は一例であり、他の数値であってもよい。さらに、以下の説明では、「上」又は「下」の特定の方向を意味する用語が用いられる場合があるが、これらの用語は便宜上用いられているものであり、実際に実施される際の方向とは関係しない。 Hereinafter, embodiments will be described with reference to the drawings. In the following drawings, the same or corresponding parts are designated by the same reference numerals, and the description thereof will not be repeated. Further, the numerical values such as dimensions, temperature, and time described below are examples, and may be other numerical values. Further, in the following description, terms that mean a specific direction of "up" or "down" may be used, but these terms are used for convenience and are used in practice. It has nothing to do with the direction.

また、本開示において、「~上」という場合、構成要素間に介在物が存在することを妨げるものではない。例えば、「A上に設けられたB」と記載している場合、AとBとの間に他の構成要素Cが設けられたものも設けられていないものも含む。 Further, in the present disclosure, the term "upper" does not prevent the presence of inclusions between the components. For example, when the description is described as "B provided on A", it includes those in which another component C is provided or not provided between A and B.

また、本開示では各部材について、Al(アルミニウム)製、Cu(銅)製又はNi(ニッケル)製と説明することがあるが、Al製とは、Al又はAlを主成分とするAl合金で形成されたものを、Cu製とは、Cu又はCuを主成分とするCu合金で形成されたものを、Ni製とは、Ni又はNiを主成分とするNi合金で形成されたものを、それぞれ意味するものとする。 Further, in the present disclosure, each member may be described as being made of Al (aluminum), Cu (copper) or Ni (nickel), but Al is an Al alloy containing Al or Al as a main component. What is formed is Cu, which is formed of Cu or a Cu alloy containing Cu as a main component, and Ni, which is formed of Ni or a Ni alloy containing Ni as a main component. It shall mean each.

実施の形態1.
実施の形態1の半導体装置及び半導体装置の製造方法について、図1から図4を用いて説明する。
Embodiment 1.
The semiconductor device of the first embodiment and the manufacturing method of the semiconductor device will be described with reference to FIGS. 1 to 4.

まず、実施の形態1の半導体装置について、図1及び図2を用いて説明する。図1は、本実施の形態の半導体装置100を示す断面図、図2は、半導体装置100の一部の構成を示す斜視図である。 First, the semiconductor device of the first embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a cross-sectional view showing the semiconductor device 100 of the present embodiment, and FIG. 2 is a perspective view showing a partial configuration of the semiconductor device 100.

半導体装置100は、図1に示すように、基板部1a及びピンフィン1bを有する放熱部材1、放熱部材1の基板部1a上に接合部材10を介して第1金属層2bが接合された配線基板2、配線基板2の第2金属層2c上にはんだ3を介して接合された半導体素子4、接合部材10及び配線基板2の外周側面に接着剤5によって接着されたケース6、ケース6に取り付けられた主端子7a及び信号端子7b、主端子7aと半導体素子4とを電気的に接続するワイヤ8a、信号端子7bと半導体素子4とを電気的に接続するワイヤ8b、並びに放熱部材1とケース6とで囲まれた領域に充填される封止材9を備える。 As shown in FIG. 1, the semiconductor device 100 is a wiring substrate in which a first metal layer 2b is joined to a heat radiating member 1 having a substrate portion 1a and pin fins 1b, and a first metal layer 2b on the substrate portion 1a of the heat radiating member 1 via a joining member 10. 2. Attached to the case 6 and the case 6 bonded to the outer peripheral side surface of the semiconductor element 4, the joining member 10, and the wiring board 2 bonded via the solder 3 on the second metal layer 2c of the wiring board 2. Main terminal 7a and signal terminal 7b, wire 8a that electrically connects the main terminal 7a and the semiconductor element 4, wire 8b that electrically connects the signal terminal 7b and the semiconductor element 4, and the heat dissipation member 1 and the case. The sealing material 9 to be filled in the area surrounded by 6 is provided.

ここで、接合部材10は、Cu製の第1接合層10a及び第1接合層10a上に積層して設けられたAl製の第2接合層10bを有し、一体に形成されている。また、放熱部材1はAl製であり、放熱部材1の基板部1aと接合部材10の第1接合層10aとが接合されている。さらに、配線基板2の第1金属層2b及び第2金属層2cはCu製であり、配線基板2の第1金属層2bと接合部材10の第2接合層10bとが接合されている。以上を言い換えると、放熱部材1の基板部1a上に接合部材10の第1接合層10aが設けられており、また、接合部材10の第2接合層10b上に配線基板2の第1金属層2bが設けられている。 Here, the bonding member 10 has a first bonding layer 10a made of Cu and a second bonding layer 10b made of Al laminated on the first bonding layer 10a, and is integrally formed. Further, the heat radiating member 1 is made of Al, and the substrate portion 1a of the heat radiating member 1 and the first joining layer 10a of the joining member 10 are joined. Further, the first metal layer 2b and the second metal layer 2c of the wiring board 2 are made of Cu, and the first metal layer 2b of the wiring board 2 and the second metal layer 10b of the joining member 10 are joined to each other. In other words, the first joining layer 10a of the joining member 10 is provided on the substrate portion 1a of the heat radiating member 1, and the first metal layer of the wiring board 2 is provided on the second joining layer 10b of the joining member 10. 2b is provided.

放熱部材1は、図1及び図2に示すように、基板部1a及び複数のピンフィン1bを有し、平板状の基板部1aの下面に、例えば側面が2mm幅で高さが8mmの角柱状のピンフィン1bが256本(16×16)設けられる。また、放熱部材1は、Al製であり、例えば鍛造によって基板部1aとピンフィン1bとが一体に形成される。放熱部材1の基板部1aの上面には、接合部材10の第1接合層10aが設けられており、Al製の基板部1aとCu製の第1接合層10aとが接合されている。 As shown in FIGS. 1 and 2, the heat radiating member 1 has a substrate portion 1a and a plurality of pin fins 1b, and is a prismatic column having a side surface of 2 mm width and a height of 8 mm on the lower surface of the flat plate-shaped substrate portion 1a. 256 pin fins 1b (16 × 16) are provided. Further, the heat radiating member 1 is made of Al, and the substrate portion 1a and the pin fin 1b are integrally formed by forging, for example. A first joining layer 10a of the joining member 10 is provided on the upper surface of the substrate portion 1a of the heat radiating member 1, and the substrate portion 1a made of Al and the first joining layer 10a made of Cu are joined.

なお、放熱部材1は、Al又はAlを主成分とするAl合金で形成されるものであれば特に限定されないが、例えばJIS A6063又はJIS A6061等のAl合金で形成すると、熱伝導性をほとんど損なうことなく強度を増すことが可能となるため、望ましい。また、放熱部材は、少なくとも平板状の基板部を有するものであればよく、例えばピンフィン以外のフィンを備えるものであってもよいし、或いは平板状の基板部のみからなる放熱部材等、フィンを備えないものであってもよい。 The heat radiating member 1 is not particularly limited as long as it is formed of Al or an Al alloy containing Al as a main component, but if it is formed of an Al alloy such as JIS A6063 or JIS A6061, the thermal conductivity is almost impaired. It is desirable because it is possible to increase the strength without increasing the strength. Further, the heat radiating member may be one having at least a flat plate-shaped substrate portion, and may be provided with fins other than pin fins, or a heat radiating member composed of only a flat plate-shaped substrate portion or the like. It may not be prepared.

配線基板2は、図1に示すように、絶縁層としてのAlN(窒化アルミニウム)製のセラミック基材2a、セラミック基材2aの一方の面である下面に設けられたCu製の第1金属層2b、及びセラミック基材2aの他方の面である上面に設けられたCu製の第2金属層2cを有する。すなわち、第1金属層2b上に絶縁層としてのセラミック基材2aが設けられ、セラミック基材2a上に第2金属層2cが設けられる。配線基板2において、セラミック基材2aの外形寸法は例えば65mm×65mm×厚さ0.64mmであり、第1金属層2b及び第2金属層2cの外形寸法は例えば61mm×61mm×厚さ0.4mmである。配線基板2の第1金属層2bは、接合部材10の第2接合層10b上に設けられ、Al製の第2接合層10bとCu製の第1金属層2bとが接合されている。また、第2金属層2cは、図2に示すように、6個に分割された導体パターンから構成される。 As shown in FIG. 1, the wiring substrate 2 is a Cu-made first metal layer provided on the lower surface of one surface of an AlN (aluminum nitride) ceramic base material 2a as an insulating layer and a ceramic base material 2a. It has a second metal layer 2c made of Cu provided on the upper surface of the 2b and the other surface of the ceramic base material 2a. That is, the ceramic base material 2a as an insulating layer is provided on the first metal layer 2b, and the second metal layer 2c is provided on the ceramic base material 2a. In the wiring board 2, the external dimensions of the ceramic base material 2a are, for example, 65 mm × 65 mm × thickness 0.64 mm, and the external dimensions of the first metal layer 2b and the second metal layer 2c are, for example, 61 mm × 61 mm × thickness 0. It is 4 mm. The first metal layer 2b of the wiring board 2 is provided on the second joining layer 10b of the joining member 10, and the second joining layer 10b made of Al and the first metal layer 2b made of Cu are joined. Further, as shown in FIG. 2, the second metal layer 2c is composed of a conductor pattern divided into six pieces.

なお、本実施の形態の配線基板2は、絶縁層としてAlN製のセラミック基材2aを有するが、これに限られるものではなく、Si(窒化ケイ素)製のセラミック基材を用いることで、抗折強度を大きくして割れを抑制することができる。またAl(アルミナ)製のセラミック基材を用いることで、熱膨張係数を大きくして熱応力を低減し、信頼性を向上することができる。 The wiring substrate 2 of the present embodiment has a ceramic base material 2a made of AlN as an insulating layer, but the present invention is not limited to this, and a ceramic base material made of Si 3N 4 ( silicon nitride) is used. Therefore, the bending strength can be increased to suppress cracking. Further, by using a ceramic base material made of Al 2 O 3 (alumina), the coefficient of thermal expansion can be increased, the thermal stress can be reduced, and the reliability can be improved.

配線基板2の第2金属層2c上には、図1に示すように、はんだ3によって複数個の半導体素子4が接合されて設けられる。はんだ3の材料としては、例えば組成比が96.5wt%Sn-3.0wt%Ag-0.5wt%Cuであり、融点が219℃である千住金属社製はんだ(型番:M705、接合前の外形寸法:15mm×12mm×厚さ0.1mm)を用いることができる。 As shown in FIG. 1, a plurality of semiconductor elements 4 are joined and provided on the second metal layer 2c of the wiring board 2 by soldering 3. The material of the solder 3 is, for example, a solder manufactured by Senju Metal Co., Ltd. (model number: M705, before joining) having a composition ratio of 96.5 wt% Sn-3.0 wt% Ag-0.5 wt% Cu and a melting point of 219 ° C. External dimensions: 15 mm × 12 mm × thickness 0.1 mm) can be used.

ここで、第2金属層2cの分割された各導体パターン上に設けられる半導体素子4は、例えば外形寸法が15mm×12mm×0.2mmのSi(シリコン)製のダイオード、及び、例えば外形寸法が15mm×12mm×0.2mmのSi製のIGBT(Insulated Gate Bipolar Transistor)である。つまり、第2金属層2cを構成する6個の導体パターンには、それぞれ2個の半導体素子4が搭載され、半導体装置100全体では12個の半導体素子4が設けられる。 Here, the semiconductor element 4 provided on each divided conductor pattern of the second metal layer 2c has, for example, a diode made of Si (silicon) having an external dimension of 15 mm × 12 mm × 0.2 mm, and for example, an external dimension. It is an IGBT (Insulated Gate Bipolar Transistor) made of Si having a size of 15 mm × 12 mm × 0.2 mm. That is, two semiconductor elements 4 are mounted on each of the six conductor patterns constituting the second metal layer 2c, and twelve semiconductor elements 4 are provided in the entire semiconductor device 100.

なお、本実施の形態では、半導体素子4としてSi製のダイオード及びIGBTが設けられる場合について説明するが、これに限られるものではなく、例えばIC(Integrated Circuit)又はMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の半導体素子が設けられてもよい。また、半導体素子はSi製に限られず、例えばSiC(炭化ケイ素)製又はGaN(窒化ガリウム)製であってもよい。 In this embodiment, a case where a Si diode and an IGBT are provided as the semiconductor element 4 will be described, but the present invention is not limited to this, and is not limited to this, for example, an IC (Integrated Circuit) or a MOSFET (Metal-Oxide-Semiconductor Field). -A semiconductor element such as an Effect Transistor) may be provided. Further, the semiconductor element is not limited to Si, and may be made of, for example, SiC (silicon carbide) or GaN (gallium nitride).

また、本実施の形態では、IGBT及びダイオードが6対設けられる6in1のモジュール構成を有する半導体装置100について説明するが、これに限られるものではなく、半導体素子が1個設けられるディスクリート部品、半導体素子が1対設けられる1in1モジュール、又は、半導体素子が2対設けられる2in1モジュール等であってもよい。 Further, in the present embodiment, the semiconductor device 100 having a 6in1 module configuration in which 6 pairs of IGBTs and diodes are provided will be described, but the present invention is not limited to this, and discrete components and semiconductor devices in which one semiconductor element is provided are described. It may be a 1in1 module in which one pair is provided, a 2in1 module in which two pairs of semiconductor elements are provided, or the like.

また、はんだ3の組成比は、96.5wt%Sn-3.0wt%Ag-0.5wt%Cuに限られず、例えば98.5wt%Sn-1wt%Ag-0.5wt%Cu、又は、96wt%Sn-3wt%Sb-1wt%Ag等の組成比のはんだ材を用いてもよい。さらに、はんだ3に代えて、銅粉を分散させて等温凝固することにより得られる高耐熱性のCu-Snペースト、又は、ナノ銀粒子の低温焼成を用いて接合するナノ銀ペースト等を用いてもよい。 The composition ratio of the solder 3 is not limited to 96.5 wt% Sn-3.0 wt% Ag-0.5 wt% Cu, for example, 98.5 wt% Sn-1 wt% Ag-0.5 wt% Cu or 96 wt. A solder material having a composition ratio such as% Sn-3 wt% Sb-1 wt% Ag may be used. Further, instead of the solder 3, a highly heat-resistant Cu-Sn paste obtained by dispersing copper powder and coagulating it at an isothermal temperature, or a nano-silver paste bonded by low-temperature firing of nano-silver particles is used. May be good.

ケース6は、PPS(PolyPhenylene Sulfide)樹脂によって形成され、接合部材10及び配線基板2の外周を取り囲む複数の面を有する枠状の形状であり、放熱部材1、接合部材10及び配線基板2にシリコーン製の接着剤5によって接着されている。また、ケース6の外形寸法は、例えば85mm×85mm×高さ15mmである。 The case 6 is formed of PPS (Polyphenylene Sulfide) resin and has a frame-like shape having a plurality of surfaces surrounding the outer periphery of the joining member 10 and the wiring board 2. Silicone is formed on the heat radiating member 1, the joining member 10 and the wiring board 2. It is adhered by the adhesive 5 made of the product. The external dimensions of the case 6 are, for example, 85 mm × 85 mm × height 15 mm.

なお、ケース6は、PPS樹脂製であるものに限られず、例えばLCP(LiquidCrystal Polymer/液晶ポリマー)樹脂等を用いて形成されてもよい。また、ケース6は、接着剤5によって放熱部材1、接合部材10及び配線基板2のうちの少なくともいずれかに接着され、封止材9の材料を注入した際に漏れ出ない構造であればよい。 The case 6 is not limited to the one made of PPS resin, and may be formed by using, for example, an LCP (Liquid Crystal Polymer / liquid crystal polymer) resin or the like. Further, the case 6 may have a structure that is adhered to at least one of the heat radiating member 1, the joining member 10 and the wiring board 2 by the adhesive 5, and does not leak when the material of the sealing material 9 is injected. ..

また、ケース6には、外部端子として、主端子7a及び信号端子7bがインサート成形により取り付けられている。主端子7a及び信号端子7bは、Cu製でNiめっきされており、それぞれの厚さが例えば1.0mmである。 Further, a main terminal 7a and a signal terminal 7b are attached to the case 6 as external terminals by insert molding. The main terminal 7a and the signal terminal 7b are made of Cu and Ni-plated, and their respective thicknesses are, for example, 1.0 mm.

ワイヤ8a、8bは、Al製である。このうち、半導体素子4と主端子7aとを電気的に接続するワイヤ8aは、主電力回路を形成しており、例えば直径0.4mmである。一方、半導体素子4と信号端子7bとを接続するワイヤ8bは、信号回路を形成し、例えば直径0.15mmである。なお、ワイヤ8a、8bは、Al製に限られず、例えば、主端子7aに接合されるワイヤ8aにAl製のリボンボンド又はCu製ワイヤを用いてもよいし、信号端子7bに接続されるワイヤ8b用にAg(銀)製ワイヤ又はAu(金)製ワイヤを用いてもよい。 The wires 8a and 8b are made of Al. Of these, the wire 8a that electrically connects the semiconductor element 4 and the main terminal 7a forms a main power circuit, and has a diameter of, for example, 0.4 mm. On the other hand, the wire 8b connecting the semiconductor element 4 and the signal terminal 7b forms a signal circuit, and has a diameter of, for example, 0.15 mm. The wires 8a and 8b are not limited to those made of Al. For example, a ribbon bond made of Al or a wire made of Cu may be used for the wire 8a joined to the main terminal 7a, or a wire connected to the signal terminal 7b. Ag (silver) wire or Au (gold) wire may be used for 8b.

ここで、図1では、各半導体素子とワイヤとの電気的な接続を模式的に示しており、実際には図1において紙面奥側に存在するワイヤも含んで図示している。以下で説明するその他の断面図においてもワイヤの図示については同様とする。 Here, FIG. 1 schematically shows the electrical connection between each semiconductor element and the wire, and actually shows the wire existing on the back side of the paper in FIG. 1 as well. The same applies to the illustration of the wire in the other cross-sectional views described below.

封止材9は、放熱部材1とケース6とで囲まれた領域に充填され、半導体素子4及びワイヤ8a、8bを絶縁封止する。封止材9は、例えば熱硬化性のシリコーンゲルによって形成される。なお、封止材9の材料はシリコーンゲルに限られず、例えばシリカフィラー等を含有したエポキシ樹脂等を用いて形成されてもよい。 The sealing material 9 is filled in a region surrounded by the heat radiating member 1 and the case 6, and insulates and seals the semiconductor element 4 and the wires 8a and 8b. The encapsulant 9 is formed of, for example, a thermosetting silicone gel. The material of the sealing material 9 is not limited to the silicone gel, and may be formed by using, for example, an epoxy resin containing a silica filler or the like.

接合部材10は、放熱部材1と配線基板2との間に設けられ、放熱部材1と配線基板2とを接合するための部材である。接合部材10は、図1及び図2に示すように、Cu製の第1接合層10a及び第1接合層10a上に設けられたAl製の第2接合層10bを有し、冷間圧接により一体に形成されたクラッド材である。Cu製の第1接合層10aは、例えば厚さ0.5mmであり、Al製の第2接合層10bは、例えば厚さ1.5mmである。すなわち、接合部材10は、第2接合層10bの厚さが第1接合層10aの厚さよりも大きくなるように形成される。このようにすることで、接合部材10全体として低コストで作製でき、且つ、熱応力を低減し得る厚さを確保することができる。 The joining member 10 is provided between the heat radiating member 1 and the wiring board 2, and is a member for joining the heat radiating member 1 and the wiring board 2. As shown in FIGS. 1 and 2, the joining member 10 has a first joining layer 10a made of Cu and a second joining layer 10b made of Al provided on the first joining layer 10a, and is subjected to cold pressure welding. It is a clad material formed integrally. The first bonding layer 10a made of Cu has a thickness of, for example, 0.5 mm, and the second bonding layer 10b made of Al has a thickness of, for example, 1.5 mm. That is, the joining member 10 is formed so that the thickness of the second joining layer 10b is larger than the thickness of the first joining layer 10a. By doing so, it is possible to manufacture the joining member 10 as a whole at low cost, and to secure a thickness capable of reducing thermal stress.

接合部材10の第1接合層10aは、放熱部材1の基板部1a上に設けられ、Cu製の第1接合層10aとAl製の基板部1aとが接合されている。また、第2接合層10b上には配線基板2の第1金属層2bが設けられ、Al製の第2接合層10bとCu製の第1金属層2bとが接合されている。このようにして、第1接合層10a及び第2接合層10bを有する接合部材10を用いることで、Al製の基板部1aと、Cu製の第1金属層2bとを、接合部材10を介して接合することが可能となる。 The first bonding layer 10a of the bonding member 10 is provided on the substrate portion 1a of the heat radiating member 1, and the first bonding layer 10a made of Cu and the substrate portion 1a made of Al are bonded. Further, a first metal layer 2b of the wiring board 2 is provided on the second bonding layer 10b, and the second bonding layer 10b made of Al and the first metal layer 2b made of Cu are bonded. In this way, by using the joining member 10 having the first joining layer 10a and the second joining layer 10b, the substrate portion 1a made of Al and the first metal layer 2b made of Cu are connected to each other via the joining member 10. Can be joined together.

なお、本実施の形態では、接合部材10の第2接合層10bが第1接合層10aよりも厚く形成される場合について説明したが、これに限られるものではなく、第1接合層と第2接合層とが同一の厚さで形成されてもよいし、或いは、第1接合層のほうが第2接合層よりも厚く形成されてもよい。例えば、放熱性の要求が高い場合には、Cu製の第1接合層を厚くすることで、接合部材全体での放熱性を向上することができる。 In the present embodiment, the case where the second bonding layer 10b of the bonding member 10 is formed thicker than the first bonding layer 10a has been described, but the present invention is not limited to this, and the first bonding layer and the second bonding layer are not limited to this. The bonding layer may be formed to have the same thickness, or the first bonding layer may be formed thicker than the second bonding layer. For example, when the demand for heat dissipation is high, the heat dissipation of the entire joining member can be improved by thickening the first bonding layer made of Cu.

また、接合部材10の第2接合層10bはAl又はAl合金で形成されるものであれば特に限定されないが、例えばJIS A1000系はJIS A6063等よりも軟らかく、配線基板2の第1金属層2bの表面に凹凸があっても密着でき、接合性が向上するため望ましい。また、接合部材10の第1接合層10aはCu又はCu合金で形成されるものであれば特に限定されないが、例えばJIS C1020又はJIS C1100等の熱伝導率が高いものを用いることが望ましい。 Further, the second bonding layer 10b of the bonding member 10 is not particularly limited as long as it is formed of Al or an Al alloy, but for example, the JIS A1000 series is softer than JIS A6063 and the like, and the first metal layer 2b of the wiring board 2 is used. It is desirable because even if the surface of the aluminum is uneven, it can be adhered and the bondability is improved. The first bonding layer 10a of the bonding member 10 is not particularly limited as long as it is formed of Cu or a Cu alloy, but it is desirable to use a material having a high thermal conductivity such as JIS C1020 or JIS C1100.

さらに、本実施の形態では、接合部材10が冷間圧接により一体に形成されたクラッド材である場合について説明するが、接合部材は、上記した構成の第1接合層及び第2接合層を有する部材であればよく、その接合方法は冷間圧接に限られない。また、冷間圧接によって接合された場合は、第1接合層と第2接合層との間に形成される金属間化合物層はごくわずかとなるが、その後の加熱により金属間化合物が多く生じる場合もあるため、金属間化合物の生成量や金属間化合物層の厚さについては問題とならない。 Further, in the present embodiment, the case where the joining member 10 is a clad material integrally formed by cold pressure welding will be described, but the joining member has the first joining layer and the second joining layer having the above-described configuration. Any member may be used, and the joining method is not limited to cold pressure welding. Further, when bonded by cold pressure welding, the amount of the intermetallic compound layer formed between the first bonding layer and the second bonding layer is very small, but the subsequent heating produces a large amount of intermetallic compounds. Therefore, there is no problem with the amount of intermetallic compound produced and the thickness of the intermetallic compound layer.

ここで、放熱部材1はAl製であり、放熱部材1の基板部1aと接合部材10の第1接合層10aとが固相拡散接合により接合されている。さらに、配線基板2の第1金属層2b及び第2金属層2cはCu製であり、配線基板2の第1金属層2bと接合部材10の第2接合層10bとが固相拡散接合により接合されている。すなわち、放熱部材1の基板部1aと接合部材10の第1接合層10aとの接合、及び、配線基板2の第1金属層2bと接合部材10の第2接合層10bとの接合は、それぞれAl層とCu層との間での固相拡散接合である。したがって、図示は省略するが、固相拡散接合によって接合された層同士の間には、実際には金属間化合物層が形成される。つまり、放熱部材1の基板部1aと接合部材10の第1接合層10aとの間、及び、配線基板2の第1金属層2bと接合部材10の第2接合層10bとの間には、それぞれ金属間化合物層が形成される。なお、各層間は濃度の勾配を持つことがあるため、その境界は不明確であってもよい。 Here, the heat radiating member 1 is made of Al, and the substrate portion 1a of the heat radiating member 1 and the first bonding layer 10a of the bonding member 10 are bonded by solid phase diffusion bonding. Further, the first metal layer 2b and the second metal layer 2c of the wiring board 2 are made of Cu, and the first metal layer 2b of the wiring board 2 and the second bonding layer 10b of the bonding member 10 are bonded by solid phase diffusion bonding. Has been done. That is, the bonding between the substrate portion 1a of the heat radiating member 1 and the first bonding layer 10a of the bonding member 10 and the bonding between the first metal layer 2b of the wiring board 2 and the second bonding layer 10b of the bonding member 10 are performed, respectively. This is a solid phase diffusion bond between the Al layer and the Cu layer. Therefore, although not shown, an intermetallic compound layer is actually formed between the layers joined by solid phase diffusion bonding. That is, between the substrate portion 1a of the heat radiating member 1 and the first joining layer 10a of the joining member 10, and between the first metal layer 2b of the wiring board 2 and the second joining layer 10b of the joining member 10. An intermetallic compound layer is formed in each case. Since each layer may have a density gradient, the boundary may be unclear.

次に、実施の形態1の半導体装置の製造方法について、図3及び図4を用いて説明する。図3は、本実施の形態の半導体装置100の製造方法の前半の工程を説明するための断面図、図4は、半導体装置100の製造方法の後半の工程を説明するための断面図である。 Next, the method of manufacturing the semiconductor device according to the first embodiment will be described with reference to FIGS. 3 and 4. FIG. 3 is a cross-sectional view for explaining the first half process of the manufacturing method of the semiconductor device 100 of the present embodiment, and FIG. 4 is a cross-sectional view for explaining the second half step of the manufacturing method of the semiconductor device 100. ..

まず、図3(A)に示すように、放熱部材1と配線基板2との間に、接合部材10を、放熱部材1の基板部1aと接合部材10の第1接合層10aとが対向し、配線基板2の第1金属層2bと接合部材10の第2接合層10bとが対向するように配置する。そして、基板部1aと第1接合層10aとを接触させるとともに、第1金属層2bの表層と第2接合層10bとを接触させ、治具を用いて2MPaの圧力を加えながら挟み、400℃で3分間加熱する。このようにして、Al製の基板部1aとCu製の第1接合層10aとを固相拡散接合し、同時に、Cu製の第1金属層2bとAl製の第2接合層10bとを固相拡散接合する。すなわち、ここでは加圧しながら加熱することで固相拡散接合を行う。 First, as shown in FIG. 3A, the bonding member 10 is placed between the heat radiating member 1 and the wiring board 2, and the substrate portion 1a of the heat radiating member 1 and the first bonding layer 10a of the bonding member 10 face each other. , The first metal layer 2b of the wiring board 2 and the second bonding layer 10b of the bonding member 10 are arranged so as to face each other. Then, the substrate portion 1a and the first bonding layer 10a are brought into contact with each other, and the surface layer of the first metal layer 2b and the second bonding layer 10b are brought into contact with each other. Heat for 3 minutes. In this way, the substrate portion 1a made of Al and the first bonding layer 10a made of Cu are solid-phase diffusion bonded, and at the same time, the first metal layer 2b made of Cu and the second bonding layer 10b made of Al are solidified. Phase diffusion bonding. That is, here, solid phase diffusion bonding is performed by heating while pressurizing.

なお、本実施の形態では2MPaの圧力を加えながら400℃で3分間加熱する接合条件について説明するが、これに限られるものではなく、例えば、ピンフィン1bの変形を抑制するために圧力を1MPaに下げ、温度を500℃に上げて1分間加熱することで接合する等、接合条件は適宜変更してよい。ただし、Cu製の第1接合層10aとAl製の第2接合層10bを有する接合部材10を用いて接合する場合、加熱温度が540℃を超えると共晶反応によって液相が生じてボイドが発生しやすくなる懸念があるため、加熱温度については540℃以下が好ましい。 In this embodiment, the joining condition of heating at 400 ° C. for 3 minutes while applying a pressure of 2 MPa will be described, but the present invention is not limited to this, and for example, the pressure is set to 1 MPa in order to suppress the deformation of the pin fin 1b. The joining conditions may be appropriately changed, such as joining by lowering the temperature, raising the temperature to 500 ° C., and heating for 1 minute. However, when bonding is performed using a bonding member 10 having a first bonding layer 10a made of Cu and a second bonding layer 10b made of Al, when the heating temperature exceeds 540 ° C., a liquid phase is generated by the eutectic reaction and voids are formed. The heating temperature is preferably 540 ° C. or lower because there is a concern that it is likely to occur.

また、上記した接合工程においてピンフィン1bの変形を抑制するために、基板部の中央部にピンフィンを配置せず、当該中央部を治具で挟んで圧力を加えてもよいし、或いは、基板部の中央部に太いピンフィンを設けて、当該太いピンフィンを治具で挟んで圧力を加えてもよい。また、圧力を加えるための治具にピンフィンに対応した凹部を形成し、ピンフィンに直接圧力が加わらないようにすることでピンフィンの変形を抑制することもできる。 Further, in order to suppress the deformation of the pin fin 1b in the above-mentioned joining step, the pin fin may not be arranged in the central portion of the substrate portion, and the central portion may be sandwiched between jigs to apply pressure, or the substrate portion may be applied. A thick pin fin may be provided in the central portion of the above, and the thick pin fin may be sandwiched between jigs to apply pressure. Further, it is also possible to suppress the deformation of the pin fin by forming a recess corresponding to the pin fin in the jig for applying the pressure so that the pressure is not directly applied to the pin fin.

なお、基板部1aと第1接合層10aとの固相拡散接合と、第1金属層2bと第2接合層10bとの固相拡散接合とは、上述したように同時に行うことで製造効率を向上することができるが、これに限られるものではなく、例えば異なる接合条件で接合することが好ましい場合には、それぞれ別々に行うものとしてもよい。 The solid-phase diffusion bonding between the substrate portion 1a and the first bonding layer 10a and the solid-phase diffusion bonding between the first metal layer 2b and the second bonding layer 10b are performed simultaneously as described above to improve the manufacturing efficiency. Although it can be improved, it is not limited to this, and for example, when it is preferable to join under different joining conditions, it may be performed separately.

このようにして、放熱部材1と配線基板2とが接合部材10を介して図3(B)に示すように接合された後、はんだ3を用いて、半導体素子4を配線基板2の導体層である第2金属層2c上に接合する。このとき、例えばリフロー炉を用いてはんだ接合を行う。このようにして、図3(C)に示すように、半導体素子4が配線基板2上に接合されて設けられる。 In this way, after the heat dissipation member 1 and the wiring board 2 are joined via the joining member 10 as shown in FIG. 3B, the semiconductor element 4 is attached to the conductor layer of the wiring board 2 by using the solder 3. It is joined on the second metal layer 2c. At this time, solder joining is performed using, for example, a reflow furnace. In this way, as shown in FIG. 3C, the semiconductor element 4 is joined and provided on the wiring board 2.

次に、図4(A)に示すように、主端子7a及び信号端子7bがインサート成形されたケース6を、シリコーン製の接着剤5を用いて、放熱部材1、配線基板2及び接合部材10に接着する。このとき、例えば140℃で10分間加熱する。なお、ここでは、後述するケース6の内部に注入されるシリコーンゲルが漏れ出ないように接着されればよい。 Next, as shown in FIG. 4A, the case 6 in which the main terminal 7a and the signal terminal 7b are insert-molded is subjected to the heat dissipation member 1, the wiring board 2, and the joining member 10 by using the silicone adhesive 5. Adhere to. At this time, for example, it is heated at 140 ° C. for 10 minutes. Here, the silicone gel injected into the case 6 described later may be adhered so as not to leak out.

その後、図4(B)に示すように、主端子7aと半導体素子4とを、ワイヤボンダーを用いてワイヤ8aで配線し、主電力回路を形成する。また、信号端子7bと半導体素子4とを、ワイヤボンダーを用いてワイヤ8bで配線し、信号回路を形成する。 After that, as shown in FIG. 4B, the main terminal 7a and the semiconductor element 4 are wired by a wire 8a using a wire bonder to form a main power circuit. Further, the signal terminal 7b and the semiconductor element 4 are wired by a wire 8b using a wire bonder to form a signal circuit.

最後に、図4(C)に示すように、シリコーンゲルをケース6の内部に注入し、100℃で1.5h加熱し、さらに140℃で1.5h加熱して硬化することで封止材9として絶縁封止を行い、半導体装置100が完成する。 Finally, as shown in FIG. 4C, the silicone gel is injected into the inside of the case 6, heated at 100 ° C. for 1.5 hours, and further heated at 140 ° C. for 1.5 hours to cure the encapsulant. Insulation sealing is performed as No. 9, and the semiconductor device 100 is completed.

以上のように構成された半導体装置100及び半導体装置100の製造方法の効果について説明する。 The effect of the semiconductor device 100 and the manufacturing method of the semiconductor device 100 configured as described above will be described.

半導体装置では、放熱性に優れ、Cuより軽量であるAlが放熱部材の材料として広く用いられている。放熱部材と配線基板とを接合する方法としては、一般的にはんだ付けが用いられるが、Sn系はんだは熱伝導率が50W/m・K程度であり、放熱部材を構成するAlの熱伝導率(約200W/m・K)や、配線基板のセラミック基材を構成するAlNの熱伝導率(約120~180W/m・K)と比較すると低い。また、Alの熱膨張係数は23ppm/Kである一方で、AlNの熱膨張係数は約5~7ppm/Kであり、両者の熱膨張係数には大きな差があることがわかる。以上より、接合部の熱応力を低減して信頼性を確保するためには、はんだ接合部を厚くして熱ひずみを小さくする必要があるが、その結果はんだ接合部の熱抵抗が大きくなるという課題があった。 In semiconductor devices, Al, which has excellent heat dissipation and is lighter than Cu, is widely used as a material for heat dissipation members. Soldering is generally used as a method for joining the heat radiating member and the wiring board, but the Sn-based solder has a thermal conductivity of about 50 W / m · K, and the thermal conductivity of Al constituting the heat radiating member is about 50 W / m · K. It is low compared to (about 200 W / m · K) and the thermal conductivity of AlN (about 120 to 180 W / m · K) constituting the ceramic base material of the wiring substrate. Further, while the coefficient of thermal expansion of Al is 23 ppm / K, the coefficient of thermal expansion of AlN is about 5 to 7 ppm / K, and it can be seen that there is a large difference between the coefficients of thermal expansion of the two. From the above, in order to reduce the thermal stress of the joint and ensure reliability, it is necessary to make the solder joint thicker to reduce the thermal strain, but as a result, the thermal resistance of the solder joint increases. There was a challenge.

また、Al表面ははんだぬれしないため、配線基板とAl製の放熱部材とをはんだ接合するためには、放熱部材の表面をはんだぬれするCu又はNi等でめっきする等の表面処理が必要となる。さらに、配線基板の金属層がAl製である場合、半導体素子をはんだ接合するためには同様にめっき等の表面処理が必要となる。しかしながら、Al表面へのめっきは表面の酸化膜が生成しやすく緻密であるため困難であるという課題があった。 Further, since the Al surface does not get wet with solder, in order to solder-join the wiring board and the heat-dissipating member made of Al, surface treatment such as plating the surface of the heat-dissipating member with Cu or Ni that is solder-wet is required. .. Further, when the metal layer of the wiring board is made of Al, surface treatment such as plating is similarly required in order to solder-bond the semiconductor elements. However, there is a problem that plating on the Al surface is difficult because an oxide film on the surface is easily formed and is dense.

そこで、本実施の形態の半導体装置100では、放熱部材1と配線基板2とを、はんだよりも熱伝導率の高いCu製の第1接合層10a及びAl製の第2接合層10bを有する接合部材10を介して接合することができるため、放熱部材1と配線基板2との間の熱抵抗を低減することができ、耐熱性を向上できる効果を奏する。 Therefore, in the semiconductor device 100 of the present embodiment, the heat radiating member 1 and the wiring board 2 are joined together with a first bonding layer 10a made of Cu and a second bonding layer 10b made of Al, which have higher thermal conductivity than solder. Since it can be joined via the member 10, the thermal resistance between the heat radiating member 1 and the wiring board 2 can be reduced, and the heat resistance can be improved.

また、半導体装置100の製造方法では、Cu製の第1接合層10a及びAl製の第2接合層10bを有する接合部材10を用いるため、Al製の放熱部材1とCu製の第1金属層2bとを接合することができる。すなわち、Al製の放熱部材1を用いたとしても、配線基板2にCu製の第1金属層2b及びCu製の第2金属層2cを用いることができる。したがって、第2金属層2cに表面処理を施すことなく半導体素子4をはんだ付け等により接合することができ、上記したように熱抵抗を低減して耐熱性を向上した半導体装置を効率良く製造することができる効果を奏する。 Further, in the method for manufacturing the semiconductor device 100, since the bonding member 10 having the first bonding layer 10a made of Cu and the second bonding layer 10b made of Al is used, the heat dissipation member 1 made of Al and the first metal layer made of Cu are used. It can be joined to 2b. That is, even if the heat dissipation member 1 made of Al is used, the first metal layer 2b made of Cu and the second metal layer 2c made of Cu can be used for the wiring board 2. Therefore, the semiconductor element 4 can be bonded by soldering or the like without subjecting the second metal layer 2c to a surface treatment, and as described above, a semiconductor device having reduced thermal resistance and improved heat resistance can be efficiently manufactured. It has the effect that it can.

ここで、配線基板は、通常、成形性の観点から、絶縁層としてのセラミック基板の両面に設けられる第1金属層及び第2金属層が同一の材料によって形成される。したがって、半導体素子のはんだ付けによる接合性を考慮して、半導体素子が搭載される第2金属層をCu製にした場合は、第1金属層もCu製であることが求められる。つまり、Cu製の第1金属層とAl製の放熱部材とを接合する必要があり、且つ、接合部の熱抵抗を低減することが求められる。したがって、本実施の形態で説明したように、Cu製の第1接合層10a及びAl製の第2接合層10bを有する接合部材10を用いることは特に有効である。 Here, in the wiring board, from the viewpoint of moldability, the first metal layer and the second metal layer provided on both sides of the ceramic substrate as the insulating layer are usually formed of the same material. Therefore, when the second metal layer on which the semiconductor element is mounted is made of Cu in consideration of the bondability by soldering of the semiconductor element, it is required that the first metal layer is also made of Cu. That is, it is necessary to join the first metal layer made of Cu and the heat radiating member made of Al, and it is required to reduce the thermal resistance of the joined portion. Therefore, as described in the present embodiment, it is particularly effective to use the joining member 10 having the first joining layer 10a made of Cu and the second joining layer 10b made of Al.

なお、本実施の形態では、接合部材10の第1接合層10aがCu製である場合について説明したが、第1接合層はNi製であってもよい。この場合であっても、放熱部材1の基板部1aと接合部材の第1接合層とは、Al層とNi層との間で固相拡散接合することができる。 In the present embodiment, the case where the first bonding layer 10a of the bonding member 10 is made of Cu has been described, but the first bonding layer may be made of Ni. Even in this case, the substrate portion 1a of the heat radiating member 1 and the first bonding layer of the bonding member can be solid-phase diffusion-bonded between the Al layer and the Ni layer.

また、本実施の形態の配線基板2は、第1金属層2b及び第2金属層2cがいずれもCu製、すなわち、第1金属層2b及び第2金属層2cはそれぞれCu又はCu合金で形成される一層構造であるが、第1金属層及び第2金属層は、接合部材10又ははんだ3により接合される表層がCu製又はNi製であればよい。より具体的には、第1金属層及び第2金属層は、セラミック基材側に設けられたAl製の内層と、Al製の内層上に積層されたCu製又はNi製の表層と、を含む層構造とすることができる。ここで、第1金属層の表層とは、絶縁層としてのセラミック基材側の反対側であって、接合部材10の第2接合層10b側に形成された層である。また、第2金属層の表層とは、セラミック基材側の反対側であって、半導体素子4を接合するはんだ3側に形成された層である。以上を言い換えると、配線基板の第1金属層及び第2金属層は、層構造にかかわらず、少なくとも表層がCu製又はNi製であればよい。 Further, in the wiring substrate 2 of the present embodiment, both the first metal layer 2b and the second metal layer 2c are made of Cu, that is, the first metal layer 2b and the second metal layer 2c are made of Cu or Cu alloy, respectively. The first metal layer and the second metal layer may be made of Cu or Ni as the surface layer to be joined by the joining member 10 or the solder 3. More specifically, the first metal layer and the second metal layer include an inner layer made of Al provided on the ceramic substrate side and a surface layer made of Cu or Ni laminated on the inner layer made of Al. It can be a layered structure including. Here, the surface layer of the first metal layer is a layer that is opposite to the ceramic base material side as an insulating layer and is formed on the second bonding layer 10b side of the bonding member 10. The surface layer of the second metal layer is a layer formed on the side opposite to the ceramic base material side and on the solder 3 side to which the semiconductor element 4 is bonded. In other words, the surface layer of the first metal layer and the second metal layer of the wiring board may be at least made of Cu or Ni regardless of the layer structure.

なお、上述したように、配線基板の第1金属層と第2金属層とは、成形性の観点から、同一の材料で形成された層構造を有することが望ましい。つまり、第1金属層2bがCu製であれば第2金属層2cはCu製であることが望ましい。また、第1金属層がAl製の内層とCu製の表層とを含む層構造であれば第2金属層も同様にAl製の内層とCu製の表層とを含む層構造であることが望ましく、第1金属層がAl製の内層とNi製の表層とを含む層構造であれば第2金属層も同様にAl製の内層とNi製の表層とを含む層構造であることが望ましい。 As described above, it is desirable that the first metal layer and the second metal layer of the wiring board have a layer structure formed of the same material from the viewpoint of moldability. That is, if the first metal layer 2b is made of Cu, it is desirable that the second metal layer 2c is made of Cu. Further, if the first metal layer has a layer structure including an inner layer made of Al and a surface layer made of Cu, it is desirable that the second metal layer also has a layer structure including an inner layer made of Al and a surface layer made of Cu. If the first metal layer has a layer structure including an inner layer made of Al and a surface layer made of Ni, it is desirable that the second metal layer also has a layer structure including an inner layer made of Al and a surface layer made of Ni.

また、接合部材の第1接合層と、配線基板の第1金属層及び第2金属層との材料は、いずれの組み合わせであっても構わないが、固相拡散接合の接合条件を考慮すると、いずれも同一条件で接合できるようにするために、第1金属層の表層及び第2金属層の表層がCu製、すなわちCu製の一層構造又は内層がAl層で表層がCu製の層構造のいずれかである場合は、接合部材の第1接合層はCu製であることが望ましい。また、同様の理由から、第1金属層の表層及び第2金属層の表層がNi製、すなわち内層がAl層で表層がNi層の層構造である場合は、接合部材の第1接合層はNi製であることが望ましい。 Further, the material of the first metal layer of the bonding member and the materials of the first metal layer and the second metal layer of the wiring board may be any combination, but considering the bonding conditions of solid-phase diffusion bonding, In order to enable bonding under the same conditions, the surface layer of the first metal layer and the surface layer of the second metal layer are made of Cu, that is, a single layer structure made of Cu or a layer structure in which the inner layer is an Al layer and the surface layer is made of Cu. In any case, it is desirable that the first bonding layer of the bonding member is made of Cu. For the same reason, when the surface layer of the first metal layer and the surface layer of the second metal layer are made of Ni, that is, when the inner layer is an Al layer and the surface layer is a Ni layer, the first bonding layer of the bonding member is It is desirable that it is made of Ni.

なお、本実施の形態では、接合部材10が固相拡散接合により接合されている場合について説明したが、これに限られるものではなく、Cu製又はNi製の第1接合層及びAl製の第2接合層が積層された接合部材を介して放熱部材と配線基板とが接合された半導体装置であればよい。より具体的には、放熱部材の基板部が接合部材の第1金属層に接合され、配線基板の第1金属層が接合部材の第2接合層に接合されていればよく、それぞれ直接的に固相拡散接合されてもよいし、或いは間にろう材等を介して接合されてもよい。いずれの場合であっても、放熱部材の基板部と接合部材の第1接合層との間、及び、配線基板の第1金属層と接合部材の第2接合層との間には、各部材同士の間、又は、各部材とろう材等との間に、金属間化合物層が形成される。 In the present embodiment, the case where the bonding member 10 is bonded by solid phase diffusion bonding has been described, but the present invention is not limited to this, and the first bonding layer made of Cu or Ni and the first bonding layer made of Al are used. It may be a semiconductor device in which the heat dissipation member and the wiring board are joined via the joining member in which the two joining layers are laminated. More specifically, it suffices that the substrate portion of the heat dissipation member is joined to the first metal layer of the joining member and the first metal layer of the wiring board is joined to the second joining layer of the joining member, respectively. It may be solid-phase diffusion bonded, or may be bonded via a brazing material or the like in between. In any case, each member is between the substrate portion of the heat dissipation member and the first joint layer of the joint member, and between the first metal layer of the wiring board and the second joint layer of the joint member. An intermetallic compound layer is formed between each other or between each member and a brazing material or the like.

なお、上記した材料及び接合方法の変形については、以下で説明する他の実施の形態でも適用可能であることは言うまでもない。 Needless to say, the above-mentioned modifications of the material and the joining method can be applied to other embodiments described below.

実施の形態2.
実施の形態2の半導体装置及び半導体装置の製造方法について、図5から図9を用いて説明する。図5は、本実施の形態の半導体装置200を示す断面図、図6は、半導体装置200の一部の構成を示す斜視図である。図7は、接合部材の分割構造を説明するための平面図である。また、図8は、本実施の形態の半導体装置200の製造方法の前半の工程を説明するための断面図、図9は、半導体装置200の製造方法の後半の工程を説明するための断面図である。
Embodiment 2.
The semiconductor device of the second embodiment and the manufacturing method of the semiconductor device will be described with reference to FIGS. 5 to 9. FIG. 5 is a cross-sectional view showing the semiconductor device 200 of the present embodiment, and FIG. 6 is a perspective view showing a partial configuration of the semiconductor device 200. FIG. 7 is a plan view for explaining the divided structure of the joining member. Further, FIG. 8 is a cross-sectional view for explaining the first half process of the manufacturing method of the semiconductor device 200 of the present embodiment, and FIG. 9 is a cross-sectional view for explaining the second half process of the manufacturing method of the semiconductor device 200. Is.

本実施の形態の半導体装置200は、図5及び図6に示すように、接合部材20がスリット21を有し、複数個に分割されている点で、実施の形態1の半導体装置100と異なる。半導体装置200のその他の構成は、実施の形態1の半導体装置100と同様であるため、以下では半導体装置100と異なる点を中心に説明する。 As shown in FIGS. 5 and 6, the semiconductor device 200 of the present embodiment is different from the semiconductor device 100 of the first embodiment in that the joining member 20 has a slit 21 and is divided into a plurality of portions. .. Since the other configurations of the semiconductor device 200 are the same as those of the semiconductor device 100 of the first embodiment, the differences from the semiconductor device 100 will be mainly described below.

半導体装置200は、図5に示すように、実施の形態1の半導体装置100と同様に、放熱部材1と配線基板2とが、接合部材20を介して接合されている。接合部材20は、Cu製の第1接合層20a及びAl製の第2接合層20bを有し、これらが一体に形成されたクラッド材である。また、接合部材20は、図5及び図6に示すように、スリット21によって複数個に分割されており、分割された各部材である分割接合部材22は、それぞれ第1接合層20a及び第2接合層20bを有する。 As shown in FIG. 5, in the semiconductor device 200, the heat radiating member 1 and the wiring board 2 are joined via the joining member 20 as in the semiconductor device 100 of the first embodiment. The joining member 20 has a first joining layer 20a made of Cu and a second joining layer 20b made of Al, and is a clad material in which these are integrally formed. Further, as shown in FIGS. 5 and 6, the joining member 20 is divided into a plurality of parts by the slits 21, and the divided joining members 22, which are the divided members, are the first joining layer 20a and the second, respectively. It has a bonding layer 20b.

ここで、半導体装置200は、必ずしも接着剤5によって接合部材20の外周全てが接着される必要はなく、接着剤5で埋められていない箇所から、封止材9の材料であるシリコーンゲルがスリット21に流入することができる。また、接着剤5は、接合部材20の外周のうち下側のみを接着するものとして、図5に示す接着剤5よりも高さを低く設けることで、封止材9の材料であるシリコーンゲルがスリット21に流入することができるようにしてもよい。以上のようにして、半導体装置200は、接合部材20の各分割接合部材22同士の間に形成された隙間であるスリット21が封止材9で埋められている。このようにしてスリット21を埋めることで、強度や絶縁性を確保することができる。なお、スリット21は、封止材9の代わりに接着剤5で埋められてもよいし、少なくとも一部が空洞であってもよい。 Here, in the semiconductor device 200, the entire outer periphery of the joining member 20 does not necessarily have to be adhered by the adhesive 5, and the silicone gel, which is the material of the sealing material 9, is slit from the portion not filled with the adhesive 5. It can flow into 21. Further, the adhesive 5 is a silicone gel which is a material of the sealing material 9 by providing the adhesive 5 at a height lower than that of the adhesive 5 shown in FIG. 5, assuming that only the lower side of the outer periphery of the joining member 20 is adhered. May be allowed to flow into the slit 21. As described above, in the semiconductor device 200, the slit 21 which is a gap formed between the divided joining members 22 of the joining member 20 is filled with the sealing material 9. By filling the slit 21 in this way, strength and insulating properties can be ensured. The slit 21 may be filled with the adhesive 5 instead of the sealing material 9, or at least a part thereof may be hollow.

各分割接合部材22は、例えば外形寸法が19mm×14mm×厚さ2mmであり、隣り合う分割接合部材22同士の間隔、すなわちスリット21の幅がそれぞれ2mmとなるように配置されている。 Each of the split joining members 22 has, for example, an external dimension of 19 mm × 14 mm × a thickness of 2 mm, and is arranged so that the distance between the adjacent split joining members 22, that is, the width of each of the slits 21 is 2 mm.

ここで、接合部材20の分割構造及びその変形例について、図7を用いて説明する。 Here, a divided structure of the joining member 20 and a modified example thereof will be described with reference to FIG. 7.

図7(A)及び図6に示すように、本実施の形態の半導体装置200に設けられる接合部材20の分割構造は、平面視で4列×3行になるように、12分割された構造である。すなわち、接合部材20は、12個の分割接合部材22から構成される。ここで、図6に示すように、配線基板2の第2金属層2cは6分割された導体パターンを有し、各導体パターン上に半導体素子4が搭載される。本実施の形態の半導体装置200では、図5に示すように、第2金属層2cの各導体パターン上に搭載される半導体素子4は、ダイオード1個とIGBT1個の計2個である。つまり、各分割接合部材22は、半導体素子4の配置に対応して設けられる。 As shown in FIGS. 7A and 6, the divided structure of the joining member 20 provided in the semiconductor device 200 of the present embodiment is a structure divided into 12 so as to have 4 columns × 3 rows in a plan view. Is. That is, the joining member 20 is composed of 12 split joining members 22. Here, as shown in FIG. 6, the second metal layer 2c of the wiring board 2 has a conductor pattern divided into six, and the semiconductor element 4 is mounted on each conductor pattern. In the semiconductor device 200 of the present embodiment, as shown in FIG. 5, the semiconductor elements 4 mounted on each conductor pattern of the second metal layer 2c are one diode and one IGBT in total. That is, each split joining member 22 is provided corresponding to the arrangement of the semiconductor element 4.

このようにして、半導体素子4の直下に分割接合部材22がそれぞれ存在するように形成し、半導体素子4が存在しない箇所の直下にスリット21が位置するようにすることで、放熱性の低下を抑制しながら熱応力を低減することができる。したがって、分割接合部材22は、平面視で半導体素子4と同一の大きさ又は半導体素子4よりも大きく、半導体素子4全体を覆うことができる形状に形成されることが望ましい。 In this way, the split joining members 22 are formed so as to exist directly under the semiconductor element 4, and the slit 21 is located directly under the portion where the semiconductor element 4 does not exist, thereby reducing the heat dissipation. Thermal stress can be reduced while suppressing it. Therefore, it is desirable that the split joining member 22 is formed in a shape that is the same size as the semiconductor element 4 or larger than the semiconductor element 4 in a plan view and can cover the entire semiconductor element 4.

また、接合部材20の分割構造の第1の変形例として、図7(B)に示すように、接合部材が6分割された構造としてもよい。この場合は、各分割接合部材は、配線基板の第2金属層における6分割された導体パターンの配置に対応して設けられる。このように形成したとしても、半導体素子の直下には分割接合部材が存在するよう形成し、スリットは半導体素子が存在しない箇所の直下に配置されることが望ましい。接合部材を6分割にすることで、12分割、つまり12個の分割接合部材を用いる場合よりも部品点数が削減されるため生産性を向上できるとともに、スリットの占める領域が小さくなることで熱伝導性が上がり、放熱性を向上できる。 Further, as a first modification of the divided structure of the joining member 20, as shown in FIG. 7B, the joining member may be divided into six parts. In this case, each divided joining member is provided corresponding to the arrangement of the six-divided conductor pattern in the second metal layer of the wiring board. Even if it is formed in this way, it is desirable that the split joining member is formed directly under the semiconductor element and the slit is arranged directly under the portion where the semiconductor element does not exist. By dividing the joint member into 6 parts, the number of parts can be reduced as compared with the case of using 12 parts, that is, 12 divided joint members, so that productivity can be improved and the area occupied by the slit becomes smaller, so that heat conduction can be achieved. The property is improved and the heat dissipation can be improved.

さらに、接合部材20の分割構造の第2の変形例として、図7(C)に示すように、接合部材が12分割され、隣り合う分割接合部材との間を繋ぐ連結部を有する構造としてもよい。この場合でも、半導体素子との位置関係は図7(A)で説明した接合部材20と同様にすることが望ましい。図7(C)では、連結部を形成することで、接合部材の部品点数は全体で1個となるため、生産性を向上できるとともに、スリットの占める領域が小さくなることで熱伝導性が上がり、放熱性を向上できる。 Further, as a second modification of the divided structure of the joining member 20, as shown in FIG. 7C, the joining member is divided into 12 parts, and the structure has a connecting portion connecting between the adjacent divided joining members. good. Even in this case, it is desirable that the positional relationship with the semiconductor element is the same as that of the joining member 20 described with reference to FIG. 7 (A). In FIG. 7C, by forming the connecting portion, the number of parts of the joining member is one as a whole, so that the productivity can be improved and the area occupied by the slit becomes smaller, so that the thermal conductivity is improved. , The heat dissipation can be improved.

なお、上記した分割構造は、図7(A)では、半導体素子の配置に対応した分割構造とした点に特徴があり、図7(B)では、配線基板の第2金属層の導体パターンに対応した分割構造とした点に特徴がある。したがって、モジュール構成が異なる半導体装置に適用する場合は、半導体素子の配置又は配線基板の第2金属層の導体パターン配置に対応した分割構造とすればよく、上記した12分割又は6分割の構造に限られるものではない。さらに、図7(C)では、連結部を有する構造について説明したが、これは隣り合う分割接合部材同士の間を繋いだ構成であればよく、12分割に限られるものではない。 The above-mentioned divided structure is characterized in that the divided structure corresponds to the arrangement of the semiconductor elements in FIG. 7 (A), and in FIG. 7 (B), the conductor pattern of the second metal layer of the wiring board is used. It is characterized by the corresponding split structure. Therefore, when it is applied to a semiconductor device having a different module configuration, a divided structure corresponding to the arrangement of semiconductor elements or the conductor pattern arrangement of the second metal layer of the wiring substrate may be used, and the above-mentioned 12-divided or 6-divided structure may be used. Not limited. Further, in FIG. 7C, a structure having a connecting portion has been described, but this may be a configuration in which adjacent split joining members are connected to each other, and is not limited to 12 splits.

次に、半導体装置200の製造方法について、図8及び図9を用いて、実施の形態1の半導体装置100と異なる点を中心に説明する。 Next, the manufacturing method of the semiconductor device 200 will be described with reference to FIGS. 8 and 9, focusing on the differences from the semiconductor device 100 of the first embodiment.

まず、図8(A)に示すように、放熱部材1と配線基板2との間に、接合部材20を、放熱部材1の基板部1aと接合部材20の第1接合層20aとが対向し、配線基板2の第1金属層2bと接合部材20の第2接合層20bとが対向するように配置する。このとき、接合部材20の各分割接合部材22同士の隙間が2mmとなるように位置を調整する。そして、実施の形態1の半導体装置100と同様に、基板部1aと第1接合層20aとを接触させるとともに、第1金属層2bの表層と第2接合層20bとを接触させ、加圧しながら加熱することで、Al製の放熱部材1の基板部1aとCu製の第1接合層20aとを固相拡散接合し、同時に、Cu製の第1金属層2bとAl製の第2接合層20bとを固相拡散接合する。 First, as shown in FIG. 8A, the bonding member 20 is placed between the heat radiating member 1 and the wiring board 2, and the substrate portion 1a of the heat radiating member 1 and the first bonding layer 20a of the bonding member 20 face each other. , The first metal layer 2b of the wiring board 2 and the second bonding layer 20b of the bonding member 20 are arranged so as to face each other. At this time, the position is adjusted so that the gap between the divided joining members 22 of the joining member 20 is 2 mm. Then, similarly to the semiconductor device 100 of the first embodiment, the substrate portion 1a and the first bonding layer 20a are brought into contact with each other, and the surface layer of the first metal layer 2b and the second bonding layer 20b are brought into contact with each other and pressurized. By heating, the substrate portion 1a of the heat dissipation member 1 made of Al and the first bonding layer 20a made of Cu are solid-phase diffusion bonded, and at the same time, the first metal layer 2b made of Cu and the second bonding layer made of Al are bonded. Solid-phase diffusion bonding with 20b is performed.

その後、図8(B)に示すように、はんだ3を用いて、半導体素子4を配線基板2の導体層である第2金属層2c上に接合する。このようにして、図8(C)に示すように、半導体素子4が配線基板2上に接合されて設けられる。 Then, as shown in FIG. 8B, the semiconductor element 4 is bonded onto the second metal layer 2c, which is the conductor layer of the wiring board 2, by using the solder 3. In this way, as shown in FIG. 8C, the semiconductor element 4 is joined and provided on the wiring board 2.

次に、図9(A)に示すように、主端子7a及び信号端子7bがインサート成形されたケース6を、実施の形態1の半導体装置100と同様に、シリコーン製の接着剤5を用いて接着する。 Next, as shown in FIG. 9A, the case 6 in which the main terminal 7a and the signal terminal 7b are insert-molded is subjected to the same as the semiconductor device 100 of the first embodiment, using the silicone adhesive 5. Glue.

その後、図9(B)に示すように、主端子7aと半導体素子4とを、ワイヤボンダーを用いてワイヤ8aで配線し、主電力回路を形成する。また、信号端子7bと半導体素子4とを、ワイヤボンダーを用いてワイヤ8bで配線し、信号回路を形成する。 After that, as shown in FIG. 9B, the main terminal 7a and the semiconductor element 4 are wired by a wire 8a using a wire bonder to form a main power circuit. Further, the signal terminal 7b and the semiconductor element 4 are wired by a wire 8b using a wire bonder to form a signal circuit.

最後に、図9(C)に示すように、シリコーンゲルをケース6の内部に注入し、加熱して硬化することで封止材9として絶縁封止を行う。なお、このとき真空引きをしながらシリコーンゲルを注入することでボイドなく充填することができるとともに、分割接合部材22同士の間のスリット21にもシリコーンゲルを充填することができる。このようにして、半導体装置200が完成する。 Finally, as shown in FIG. 9C, the silicone gel is injected into the inside of the case 6 and heated to be cured to perform insulation sealing as the sealing material 9. At this time, by injecting the silicone gel while evacuating, the silicone gel can be filled without voids, and the slit 21 between the split joining members 22 can also be filled with the silicone gel. In this way, the semiconductor device 200 is completed.

このように構成された半導体装置200及び半導体装置200の製造方法にあっては、実施の形態1の半導体装置100及び半導体装置100の製造方法と同様の効果に加えて、接合部材20が分割されていることによって、放熱部材1と配線基板2との接合部の熱応力をさらに低減することができる効果を奏する。 In the method of manufacturing the semiconductor device 200 and the semiconductor device 200 configured as described above, in addition to the same effect as the method of manufacturing the semiconductor device 100 and the semiconductor device 100 of the first embodiment, the joining member 20 is divided. This has the effect of further reducing the thermal stress at the joint between the heat radiating member 1 and the wiring board 2.

また、本実施の形態の半導体装置200及び半導体装置200の製造方法は、接合部材20が分割されているため、スリット21から空気が抜けることができ、接合部に空気が閉じ込められてボイドとして存在することを抑制できる効果を奏する。 Further, in the method of manufacturing the semiconductor device 200 and the semiconductor device 200 of the present embodiment, since the joint member 20 is divided, air can escape from the slit 21, and air is trapped in the joint portion and exists as a void. It has the effect of suppressing the use of air.

実施の形態3.
実施の形態3の半導体装置について、図10及び図11を用いて説明する。図10は、本実施の形態の半導体装置の第1の例に係る一部の構成を示す断面図、図11は、本実施の形態の半導体装置の第2の例に係る一部の構成を示す断面図である。
Embodiment 3.
The semiconductor device of the third embodiment will be described with reference to FIGS. 10 and 11. FIG. 10 is a cross-sectional view showing a partial configuration according to the first example of the semiconductor device of the present embodiment, and FIG. 11 shows a partial configuration according to the second example of the semiconductor device of the present embodiment. It is sectional drawing which shows.

本実施の形態の半導体装置は、図10又は図11に示すように、接合部材30の各分割接合部材32、33の厚さが、配線基板2の反りに対応するように形成される点で、実施の形態2の半導体装置200と異なる。本実施の形態の半導体装置のその他の構成は、実施の形態2の半導体装置200と同様であるため、以下では半導体装置200と異なる点を中心に説明する。 In the semiconductor device of the present embodiment, as shown in FIG. 10 or 11, the thickness of each of the divided joining members 32, 33 of the joining member 30 is formed so as to correspond to the warp of the wiring board 2. , Different from the semiconductor device 200 of the second embodiment. Since other configurations of the semiconductor device of the present embodiment are the same as those of the semiconductor device 200 of the second embodiment, the differences from the semiconductor device 200 will be mainly described below.

本実施の形態の半導体装置は、図10及び図11に示すように、実施の形態2の半導体装置200と同様に、放熱部材1と配線基板2とが、接合部材30を介して接合されている。接合部材30は、Cu製の第1接合層30a及びAl製の第2接合層30bを有し、これらが一体に形成されたクラッド材である。また、接合部材30は、スリット31によって複数個に分割されており、分割された各部材である分割接合部材32、33は、それぞれ第1接合層30a及び第2接合層30bを有する。 In the semiconductor device of the present embodiment, as shown in FIGS. 10 and 11, the heat radiating member 1 and the wiring board 2 are joined via the joining member 30 as in the semiconductor device 200 of the second embodiment. There is. The joining member 30 has a first joining layer 30a made of Cu and a second joining layer 30b made of Al, and is a clad material in which these are integrally formed. Further, the joining member 30 is divided into a plurality of parts by the slit 31, and the divided joining members 32 and 33, which are the divided members, have the first joining layer 30a and the second joining layer 30b, respectively.

まず、第1の例について、図10を用いて説明する。第1の例は、配線基板2が下向きに凸型となるように反りを生じる場合である。配線基板2の反りは、固相拡散接合等により接合を行う際の加熱によって生じる。したがって、配線基板2の下向きの反りに追従するように、接合部材30を構成する分割接合部材32、33のうち、外周部に設けられた分割接合部材32の厚さAが、分割接合部材32よりも内側の中央部に設けられた分割接合部材33の厚さBよりも大きくなるように形成される。 First, the first example will be described with reference to FIG. The first example is a case where the wiring board 2 is warped so as to be convex downward. The warp of the wiring board 2 is caused by heating when joining by solid phase diffusion joining or the like. Therefore, among the split joining members 32 and 33 constituting the joining member 30 so as to follow the downward warp of the wiring board 2, the thickness A of the split joining member 32 provided on the outer peripheral portion is the split joining member 32. It is formed so as to be larger than the thickness B of the split joining member 33 provided in the central portion inside.

より具体的には、例えば外周部の分割接合部材32の厚さAを2.2mmとして、中央部の分割接合部材33の厚さBを1.8mmとすることで、配線基板2の反りに追従した接合が可能となる。また、このとき、接合部材30の第2接合層30bをJIS A1000系の純アルミニウムで形成することで、第2接合層30bが反りに追従するように容易に変形するため好ましい。 More specifically, for example, by setting the thickness A of the split joining member 32 in the outer peripheral portion to 2.2 mm and the thickness B of the split joining member 33 in the central portion to 1.8 mm, the warp of the wiring board 2 can be obtained. Follow-up joining is possible. Further, at this time, it is preferable to form the second bonding layer 30b of the bonding member 30 with JIS A1000 series pure aluminum because the second bonding layer 30b is easily deformed so as to follow the warp.

次に、第2の例について、図11を用いて説明する。第2の例は、配線基板2が上向きに凸型となるように反りを生じる場合である。したがって、配線基板2の上向きの反りに追従するように、接合部材30を構成する分割接合部材32、33のうち、外周部に設けられた分割接合部材32の厚さAが、分割接合部材32よりも内側の中央部に設けられた分割接合部材33の厚さBよりも小さくなるように形成される。 Next, the second example will be described with reference to FIG. The second example is a case where the wiring board 2 is warped so as to be convex upward. Therefore, among the split joining members 32 and 33 constituting the joining member 30 so as to follow the upward warp of the wiring board 2, the thickness A of the split joining member 32 provided on the outer peripheral portion is the split joining member 32. It is formed so as to be smaller than the thickness B of the split joining member 33 provided in the central portion inside.

より具体的には、例えば外周部の分割接合部材32の厚さAを1.8mmとして、中央部の分割接合部材33の厚さBを2.2mmとすることで、配線基板2の反りに追従した接合が可能となる。また、このとき、接合部材30の第2接合層30bをJIS A1000系の純アルミニウムで形成することで、第2接合層30bが反りに追従するように容易に変形するため好ましい。 More specifically, for example, by setting the thickness A of the split joining member 32 in the outer peripheral portion to 1.8 mm and the thickness B of the split joining member 33 in the central portion to 2.2 mm, the warp of the wiring board 2 can be obtained. Follow-up joining is possible. Further, at this time, it is preferable to form the second bonding layer 30b of the bonding member 30 with JIS A1000 series pure aluminum because the second bonding layer 30b is easily deformed so as to follow the warp.

このように構成された本実施の形態の半導体装置及び半導体装置の製造方法にあっては、実施の形態2の半導体装置200及び半導体装置200の製造方法と同様の効果に加えて、接合部材30が配線基板2の反りに追従して接合することができるため、接合性をさらに向上できる効果を奏する。 In the method for manufacturing the semiconductor device and the semiconductor device according to the present embodiment configured as described above, in addition to the same effects as the method for manufacturing the semiconductor device 200 and the semiconductor device 200 according to the second embodiment, the joining member 30 Can be joined by following the warp of the wiring board 2, so that the bondability can be further improved.

なお、本実施の形態では、配線基板2の反りに追従するように、外周部と中央部とで分割接合部材の厚さが異なる場合について説明したが、接合時に加圧することで接合性が低下しないのであれば、分割接合部材の厚さが全て同一であっても反りが生じる配線基板に対して接合することが可能である。 In the present embodiment, the case where the thickness of the split joining member is different between the outer peripheral portion and the central portion so as to follow the warp of the wiring board 2 has been described, but the bonding property is deteriorated by applying pressure at the time of joining. If not, it is possible to join to a wiring board in which warpage occurs even if the thicknesses of the split joining members are all the same.

実施の形態4.
実施の形態4の半導体装置及び半導体装置の製造方法について、図12及び図13を用いて説明する。図12は、本実施の形態の半導体装置400を示す断面図である。また、図13は、本実施の形態の半導体装置400の製造方法を説明するための断面図である。
Embodiment 4.
A semiconductor device according to the fourth embodiment and a method for manufacturing the semiconductor device will be described with reference to FIGS. 12 and 13. FIG. 12 is a cross-sectional view showing the semiconductor device 400 of the present embodiment. Further, FIG. 13 is a cross-sectional view for explaining the manufacturing method of the semiconductor device 400 of the present embodiment.

本実施の形態の半導体装置400は、図12に示すように、半導体素子4が主端子41、42とはんだ43を介して接合することにより主電力回路が形成される点で、実施の形態2の半導体装置200と異なる。半導体装置400のその他の構成は、実施の形態2の半導体装置200と同様であるため、以下では半導体装置200と異なる点を中心に説明する。 In the semiconductor device 400 of the present embodiment, as shown in FIG. 12, the semiconductor element 4 is joined to the main terminals 41 and 42 via the solder 43 to form a main power circuit. It is different from the semiconductor device 200 of. Since the other configurations of the semiconductor device 400 are the same as those of the semiconductor device 200 of the second embodiment, the differences from the semiconductor device 200 will be mainly described below.

半導体装置400は、実施の形態2の半導体装置200と同様に、複数個の分割接合部材22から構成される接合部材20を介して放熱部材1と配線基板2とが接合されている。そして、半導体装置400は、主電力回路の回路形成にワイヤを用いず、ケース6にインサート成形によって取り付けられた主端子41、42が半導体素子4上にはんだ接合されることによって主電力回路が形成されている。また、半導体素子4は、主端子41、42に電気的に接合されるのに加えて、ケース6にインサート成形された信号端子(図示せず)にワイヤ接合される。 In the semiconductor device 400, similarly to the semiconductor device 200 of the second embodiment, the heat radiating member 1 and the wiring board 2 are joined via a joining member 20 composed of a plurality of split joining members 22. The semiconductor device 400 does not use wires to form the circuit of the main power circuit, and the main power circuit is formed by soldering the main terminals 41 and 42 attached to the case 6 by insert molding onto the semiconductor element 4. Has been done. Further, the semiconductor element 4 is not only electrically bonded to the main terminals 41 and 42, but also wire-bonded to a signal terminal (not shown) insert-molded in the case 6.

次に、半導体装置400の製造方法について、図13を用いて、実施の形態2の半導体装置200と異なる点を中心に説明する。 Next, the manufacturing method of the semiconductor device 400 will be described with reference to FIG. 13, focusing on the differences from the semiconductor device 200 of the second embodiment.

まず、図13(A)に示すように、実施の形態2の半導体装置200と同様に、放熱部材1と配線基板2との間に、接合部材20を、各分割接合部材22同士の隙間が2mmとなるように調整して配置する。そして、基板部1aと第1接合層20aとを接触させるとともに、第1金属層2bの表層と第2接合層20bとを接触させ、加圧しながら加熱することで、Al製の放熱部材1とCu製の第1接合層20aとを固相拡散接合し、同時に、Cu製の第1金属層2bとAl製の第2接合層20bとを固相拡散接合する。 First, as shown in FIG. 13A, similarly to the semiconductor device 200 of the second embodiment, the joining member 20 is provided between the heat radiating member 1 and the wiring board 2, and the gaps between the divided joining members 22 are formed. Adjust and arrange so that it is 2 mm. Then, the substrate portion 1a and the first bonding layer 20a are brought into contact with each other, and the surface layer of the first metal layer 2b and the second bonding layer 20b are brought into contact with each other and heated while pressurizing to obtain the heat radiation member 1 made of Al. The first bonding layer 20a made of Cu is solid-phase diffusion bonded, and at the same time, the first metal layer 2b made of Cu and the second bonding layer 20b made of Al are solid-phase diffusion bonded.

その後、図13(B)に示すように、はんだ3を用いて、半導体素子4を配線基板2の導体層である第2金属層2c上に接合する。このようにして、図13(C)に示すように、半導体素子4が配線基板2上に接合されて設けられる。 Then, as shown in FIG. 13B, the semiconductor element 4 is bonded onto the second metal layer 2c, which is the conductor layer of the wiring board 2, by using the solder 3. In this way, as shown in FIG. 13C, the semiconductor element 4 is joined and provided on the wiring board 2.

次に、図13(D)に示すように、主端子41、42及び信号端子(図示せず)がインサート成形されたケース6を、シリコーン製の接着剤5を用いて接着する。また、このときケース6を接着するとともに、半導体素子4の上面と主端子41、42との間に板状のはんだ43をはさむ。そして、主端子41、42と半導体素子4とを、はんだ43を溶融させることにより接合し、主電力回路を形成する。さらに、信号端子(図示せず)と半導体素子4とを、ワイヤボンダーを用いてAl製のワイヤ(図示せず)で配線し、信号回路を形成する。 Next, as shown in FIG. 13 (D), the case 6 in which the main terminals 41 and 42 and the signal terminal (not shown) are insert-molded is bonded to each other using a silicone adhesive 5. At this time, the case 6 is adhered, and the plate-shaped solder 43 is sandwiched between the upper surface of the semiconductor element 4 and the main terminals 41 and 42. Then, the main terminals 41 and 42 and the semiconductor element 4 are joined by melting the solder 43 to form a main power circuit. Further, the signal terminal (not shown) and the semiconductor element 4 are wired with a wire made of Al (not shown) using a wire bonder to form a signal circuit.

最後に、図13(E)に示すように、シリコーンゲルをケース6の内部に注入し、加熱して硬化することで封止材9として絶縁封止を行う。このようにして、半導体装置400が完成する。 Finally, as shown in FIG. 13 (E), the silicone gel is injected into the inside of the case 6 and heated and cured to perform insulation sealing as the sealing material 9. In this way, the semiconductor device 400 is completed.

このように構成された半導体装置400及び半導体装置400の製造方法にあっても、実施の形態2の半導体装置200及び半導体装置200の製造方法と同様の効果を奏する。 Even in the method of manufacturing the semiconductor device 400 and the semiconductor device 400 configured in this way, the same effect as the manufacturing method of the semiconductor device 200 and the semiconductor device 200 of the second embodiment can be obtained.

実施の形態5.
実施の形態5の半導体装置及び半導体装置の製造方法について、図14から図16を用いて説明する。図14は、本実施の形態の半導体装置500を示す断面図である。また、図15は、本実施の形態の半導体装置500の製造方法の前半の工程を説明するための断面図、図16は、半導体装置500の製造方法の後半の工程を説明するための断面図である。
Embodiment 5.
The semiconductor device of the fifth embodiment and the manufacturing method of the semiconductor device will be described with reference to FIGS. 14 to 16. FIG. 14 is a cross-sectional view showing the semiconductor device 500 of the present embodiment. Further, FIG. 15 is a cross-sectional view for explaining the first half process of the manufacturing method of the semiconductor device 500 of the present embodiment, and FIG. 16 is a cross-sectional view for explaining the second half process of the manufacturing method of the semiconductor device 500. Is.

本実施の形態の半導体装置500は、図14に示すように、ケースを備えず、トランスファーモールド成型された構造を有する点で、実施の形態2の半導体装置200と異なる。半導体装置500のその他の構成は、実施の形態2の半導体装置200と同様であるため、以下では半導体装置200と異なる点を中心に説明する。 As shown in FIG. 14, the semiconductor device 500 of the present embodiment is different from the semiconductor device 200 of the second embodiment in that it does not have a case and has a transfer-molded structure. Since the other configurations of the semiconductor device 500 are the same as those of the semiconductor device 200 of the second embodiment, the differences from the semiconductor device 200 will be mainly described below.

半導体装置500は、実施の形態2の半導体装置200と同様に、複数個の分割接合部材22から構成される接合部材20を介して放熱部材1と配線基板2とが接合されている。そして、半導体装置500は、ケースを備えず、封止材51がトランスファーモールドによって成型されて絶縁封止された構造を有する。 In the semiconductor device 500, similarly to the semiconductor device 200 of the second embodiment, the heat radiation member 1 and the wiring board 2 are joined via a joining member 20 composed of a plurality of split joining members 22. The semiconductor device 500 does not have a case, and has a structure in which the sealing material 51 is molded by a transfer mold and insulated and sealed.

ここで、半導体装置500は、実施の形態2の半導体装置200と同様に、必ずしも接着剤5によって接合部材20の外周全てが接着される必要はなく、接着剤5で埋められていない箇所から、封止材51を構成する樹脂材料がスリット21に流入することができる。このようにして、半導体装置500は、接合部材20の各分割接合部材22同士の間に形成された隙間であるスリット21が封止材51で埋められている。 Here, in the semiconductor device 500, as in the semiconductor device 200 of the second embodiment, it is not always necessary that the entire outer periphery of the joining member 20 is adhered by the adhesive 5, and the semiconductor device 500 is not filled with the adhesive 5. The resin material constituting the sealing material 51 can flow into the slit 21. In this way, in the semiconductor device 500, the slit 21 which is a gap formed between the divided joining members 22 of the joining member 20 is filled with the sealing material 51.

また、半導体装置500では、ケースを備えていないため、主端子7a及び信号端子7bは、シリコーン製の接着剤5によって放熱部材1、配線基板2、及び接合部材20に接着されて固定された構造となっている。また、主端子7a及び信号端子7bは、リードフレームの一部である。 Further, since the semiconductor device 500 does not have a case, the main terminal 7a and the signal terminal 7b have a structure in which the main terminal 7a and the signal terminal 7b are bonded and fixed to the heat radiating member 1, the wiring board 2, and the joining member 20 by the silicone adhesive 5. It has become. Further, the main terminal 7a and the signal terminal 7b are a part of the lead frame.

次に、半導体装置500の製造方法について、図15及び図16を用いて、実施の形態2の半導体装置200と異なる点を中心に説明する。 Next, the manufacturing method of the semiconductor device 500 will be described with reference to FIGS. 15 and 16, focusing on the differences from the semiconductor device 200 of the second embodiment.

まず、図15(A)に示すように、実施の形態2の半導体装置200と同様に、放熱部材1と配線基板2との間に、接合部材20を、各分割接合部材22同士の隙間が2mmとなるように調整して配置する。そして、基板部1aと第1接合層20aとを接触させるとともに、第1金属層2bの表層と第2接合層20bとを接触させ、加圧しながら加熱することで、Al製の放熱部材1とCu製の第1接合層20aとを固相拡散接合し、同時に、Cu製の第1金属層2bとAl製の第2接合層20bとを固相拡散接合する。 First, as shown in FIG. 15A, similarly to the semiconductor device 200 of the second embodiment, the joining member 20 is provided between the heat radiating member 1 and the wiring board 2, and the gaps between the divided joining members 22 are formed. Adjust and arrange so that it is 2 mm. Then, the substrate portion 1a and the first bonding layer 20a are brought into contact with each other, and the surface layer of the first metal layer 2b and the second bonding layer 20b are brought into contact with each other and heated while pressurizing to obtain the heat radiation member 1 made of Al. The first bonding layer 20a made of Cu is solid-phase diffusion bonded, and at the same time, the first metal layer 2b made of Cu and the second bonding layer 20b made of Al are solid-phase diffusion bonded.

その後、図15(B)に示すように、はんだ3を用いて、半導体素子4を配線基板2の導体層である第2金属層2c上に接合する。このようにして、図15(C)に示すように、半導体素子4が配線基板2上に接合されて設けられる。 Then, as shown in FIG. 15B, the semiconductor element 4 is bonded onto the second metal layer 2c, which is the conductor layer of the wiring board 2, by using the solder 3. In this way, as shown in FIG. 15C, the semiconductor element 4 is joined and provided on the wiring board 2.

次に、図15(D)に示すように、主端子7a及び信号端子7bを含む例えば厚さが0.6mmのCu製リードフレームを、シリコーン製の接着剤5を用いて、放熱部材1、配線基板2及び接合部材20に接着する。このとき、例えば140℃で10分間加熱する。 Next, as shown in FIG. 15 (D), a Cu lead frame having a thickness of, for example, 0.6 mm including a main terminal 7a and a signal terminal 7b is attached to a heat dissipation member 1 using a silicone adhesive 5. Adhere to the wiring board 2 and the joining member 20. At this time, for example, it is heated at 140 ° C. for 10 minutes.

その後、図16(A)に示すように、主端子7aと半導体素子4とを、ワイヤボンダーを用いてワイヤ8aで配線し、主電力回路を形成する。また、信号端子7bと半導体素子4とを、ワイヤボンダーを用いてワイヤ8bで配線し、信号回路を形成する。 After that, as shown in FIG. 16A, the main terminal 7a and the semiconductor element 4 are wired by a wire 8a using a wire bonder to form a main power circuit. Further, the signal terminal 7b and the semiconductor element 4 are wired by a wire 8b using a wire bonder to form a signal circuit.

最後に、図16(B)に示すように、上型91及び下型92からなる金型に全体を挟み込み、トランスファーモールド樹脂を注入して硬化させることで絶縁封止を行い、図16(C)に示すように封止材51によって絶縁封止された半導体装置500が完成する。 Finally, as shown in FIG. 16 (B), the entire mold is sandwiched between the upper mold 91 and the lower mold 92, and the transfer mold resin is injected and cured to perform insulation sealing, and FIG. 16 (C). ), The semiconductor device 500 insulated and sealed by the sealing material 51 is completed.

このように構成された半導体装置500及び半導体装置500の製造方法にあっても、実施の形態2の半導体装置200及び半導体装置200の製造方法と同様の効果を奏する。 Even in the method of manufacturing the semiconductor device 500 and the semiconductor device 500 configured in this way, the same effect as the manufacturing method of the semiconductor device 200 and the semiconductor device 200 of the second embodiment can be obtained.

実施の形態6.
上述した実施の形態1から5のいずれかに係る半導体装置が搭載された、実施の形態6の電力変換装置について図17を用いて説明する。図17は、本実施の形態の電力変換装置を説明するためのブロック図であり、図17の全体は本実施の形態の電力変換装置が適用された電力変換システムを示している。以下、実施の形態6が三相のインバータである場合について具体的に説明する。
Embodiment 6.
The power conversion device of the sixth embodiment, which is equipped with the semiconductor device according to any one of the above-described embodiments 1 to 5, will be described with reference to FIG. FIG. 17 is a block diagram for explaining the power conversion device of the present embodiment, and FIG. 17 as a whole shows a power conversion system to which the power conversion device of the present embodiment is applied. Hereinafter, the case where the sixth embodiment is a three-phase inverter will be specifically described.

図17に示す電力変換システムは、本実施の形態の電力変換装置600、電源610、負荷620から構成される。電源610は、直流電源であり、電力変換装置600に直流電力を供給する。電源610は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源610を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。 The power conversion system shown in FIG. 17 includes the power conversion device 600, the power supply 610, and the load 620 of the present embodiment. The power supply 610 is a DC power supply and supplies DC power to the power conversion device 600. The power supply 610 can be configured with various things, for example, it can be configured with a DC system, a solar cell, a storage battery, or it can be configured with a rectifier circuit or an AC / DC converter connected to an AC system. May be good. Further, the power supply 610 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.

電力変換装置600は、電源610と負荷620との間に接続された三相のインバータであり、電源610から供給された直流電力を交流電力に変換し、負荷620に交流電力を供給する。電力変換装置600は、図17に示すように、入力される直流電力を交流電力に変換して出力する主変換回路601と、主変換回路601を制御する制御信号を主変換回路601に出力する制御回路603とを備えている。 The power conversion device 600 is a three-phase inverter connected between the power supply 610 and the load 620, converts the DC power supplied from the power supply 610 into AC power, and supplies AC power to the load 620. As shown in FIG. 17, the power conversion device 600 converts the input DC power into AC power and outputs the main conversion circuit 601 and outputs the control signal for controlling the main conversion circuit 601 to the main conversion circuit 601. It is provided with a control circuit 603.

負荷620は、電力変換装置600から供給された交流電力によって駆動される三相の電動機である。なお、負荷620は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、又は、空調機器向けの電動機として用いられる。 The load 620 is a three-phase electric motor driven by AC power supplied from the power converter 600. The load 620 is not limited to a specific application, and is an electric motor mounted on various electric devices. For example, the load 620 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an air conditioner.

以下、本実施の形態の電力変換装置600の詳細を説明する。主変換回路601は、スイッチング素子と還流ダイオードとを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源610から供給される直流電力を交流電力に変換し、負荷620に供給する。主変換回路601の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路601は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路601の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上記した実施の形態1から5のいずれかに係る半導体装置を適用する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路601の3つの出力端子は、負荷620に接続される。 Hereinafter, the details of the power conversion device 600 of the present embodiment will be described. The main conversion circuit 601 includes a switching element and a freewheeling diode (not shown), and by switching the switching element, the DC power supplied from the power supply 610 is converted into AC power and supplied to the load 620. .. There are various specific circuit configurations of the main conversion circuit 601. The main conversion circuit 601 according to the present embodiment is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can consist of six anti-parallel freewheeling diodes. The semiconductor device according to any one of the above-described embodiments 1 to 5 is applied to at least one of each switching element and each freewheeling diode of the main conversion circuit 601. The six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Then, the output terminals of each upper and lower arm, that is, the three output terminals of the main conversion circuit 601 are connected to the load 620.

また、主変換回路601は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体装置602に内蔵されていてもよいし、半導体装置602とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路601のスイッチング素子を駆動する駆動信号を生成し、主変換回路601のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路603からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。 Further, although the main conversion circuit 601 includes a drive circuit (not shown) for driving each switching element, the drive circuit may be built in the semiconductor device 602, or a drive circuit may be provided separately from the semiconductor device 602. It may be provided. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 601 and supplies it to the control electrode of the switching element of the main conversion circuit 601. Specifically, according to the control signal from the control circuit 603 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element. When the switching element is kept on, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept off, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).

制御回路603は、負荷620に所望の電力が供給されるように主変換回路601のスイッチング素子を制御する。具体的には、負荷620に供給すべき電力に基づいて主変換回路601の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路601を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路601が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。 The control circuit 603 controls the switching element of the main conversion circuit 601 so that the desired power is supplied to the load 620. Specifically, the time (on time) in which each switching element of the main conversion circuit 601 should be in the on state is calculated based on the electric power to be supplied to the load 620. For example, the main conversion circuit 601 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is output to the drive circuit provided in the main conversion circuit 601 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Is output. The drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態の電力変換装置では、主変換回路601のスイッチング素子と還流ダイオードの少なくともいずれかに実施の形態1から5のいずれかに係る半導体装置を適用するため、熱抵抗を低減して耐熱性を向上することができるという効果を奏する。 In the power conversion device of the present embodiment, since the semiconductor device according to any one of the first to fifth embodiments is applied to at least one of the switching element and the freewheeling diode of the main conversion circuit 601, the thermal resistance is reduced and the heat resistance is reduced. It has the effect of improving sex.

なお、本実施の形態では、2レベルの三相インバータに適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが、3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本実施の形態を適用することも可能である。 In this embodiment, an example of application to a two-level three-phase inverter has been described, but the present invention is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power conversion device is used, but a three-level or multi-level power conversion device may be used, and when supplying power to a single-phase load, it is applied to a single-phase inverter. It doesn't matter. Further, when supplying electric power to a DC load or the like, it is also possible to apply this embodiment to a DC / DC converter or an AC / DC converter.

また、本実施の形態の電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 Further, the power conversion device of the present embodiment is not limited to the case where the load described above is an electric motor, and is, for example, a power supply device of an electric discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.

なお、各実施の形態を、適宜、組み合わせたり、変形や省略することも、本開示の範囲に含まれる。 It should be noted that it is also included in the scope of the present disclosure that each embodiment is appropriately combined, modified or omitted.

1 放熱部材、2 配線基板、2a セラミック基材(絶縁層)、2b 第1金属層、2c 第2金属層、4 半導体素子、
10、20、30 接合部材、10a、20a、30a 第1接合層、10b、20b、30b 第2接合層、21、31 スリット、22、32、33 分割接合部材、
100、200、400、500、602 半導体装置、
600 電力変換装置、601 主変換回路、603 制御回路
1 heat dissipation member, 2 wiring board, 2a ceramic base material (insulating layer), 2b first metal layer, 2c second metal layer, 4 semiconductor element,
10, 20, 30 joining members, 10a, 20a, 30a first joining layer, 10b, 20b, 30b second joining layer, 21, 31 slits, 22, 32, 33 split joining members,
100, 200, 400, 500, 602 semiconductor devices,
600 power converter, 601 main converter circuit, 603 control circuit

Claims (14)

平板状の基板部を有する放熱部材と、
前記放熱部材の前記基板部上に設けられた第1接合層、及び前記第1接合層上に設けられた第2接合層を有する接合部材と、
前記接合部材の前記第2接合層上に設けられた第1金属層、前記第1金属層上に設けられた絶縁層、及び前記絶縁層上に設けられた第2金属層を有する配線基板と、
前記配線基板の前記第2金属層上に設けられた半導体素子と、を備え、
前記放熱部材の前記基板部、及び前記接合部材の前記第2接合層は、Al又はAl合金で形成され、
前記配線基板の前記第1金属層の少なくとも前記第2接合層側の表層、及び前記接合部材の前記第1接合層は、Cu若しくはCu合金、又は、Ni若しくはNi合金で形成されていること
を特徴とする半導体装置。
A heat dissipation member with a flat plate-shaped substrate and
A first joining layer provided on the substrate portion of the heat radiating member, and a joining member having a second joining layer provided on the first joining layer.
A wiring board having a first metal layer provided on the second joining layer of the joining member, an insulating layer provided on the first metal layer, and a second metal layer provided on the insulating layer. ,
A semiconductor element provided on the second metal layer of the wiring board is provided.
The substrate portion of the heat radiating member and the second bonding layer of the bonding member are formed of Al or an Al alloy.
At least the surface layer of the first metal layer of the wiring board on the side of the second bonding layer and the first bonding layer of the bonding member are made of Cu or Cu alloy, or Ni or Ni alloy. A featured semiconductor device.
前記放熱部材の前記基板部と前記接合部材の前記第1接合層との間、及び前記接合部材の前記第2接合層と前記配線基板の前記第1金属層との間には、それぞれ金属間化合物層が形成されていること
を特徴とする請求項1に記載の半導体装置。
Between the substrate portion of the heat radiating member and the first bonding layer of the bonding member, and between the second bonding layer of the bonding member and the first metal layer of the wiring board, there are intermetallic spaces. The semiconductor device according to claim 1, wherein a compound layer is formed.
前記接合部材は、複数個の分割接合部材から構成され、
各前記分割接合部材は、前記第1接合層及び前記第2接合層を有すること
を特徴とする請求項1又は2に記載の半導体装置。
The joining member is composed of a plurality of split joining members.
The semiconductor device according to claim 1 or 2, wherein each of the split joining members has the first joining layer and the second joining layer.
各前記分割接合部材は、前記半導体素子の直下に設けられること
を特徴とする請求項3に記載の半導体装置。
The semiconductor device according to claim 3, wherein each of the split joining members is provided directly below the semiconductor element.
前記半導体素子は、複数個設けられ、
前記接合部材は、前記半導体素子と同一の個数の前記分割接合部材から構成され、
各前記分割接合部材は、前記半導体素子の配置に対応して設けられること
を特徴とする請求項3又は4に記載の半導体装置。
A plurality of the semiconductor elements are provided, and the semiconductor element is provided.
The joining member is composed of the same number of the split joining members as the semiconductor element.
The semiconductor device according to claim 3 or 4, wherein each of the split joining members is provided corresponding to the arrangement of the semiconductor elements.
前記配線基板の前記第2金属層は、複数個の導体パターンから構成され、
前記接合部材は、前記導体パターンと同一の個数の前記分割接合部材から構成され、
各前記分割接合部材は、前記導体パターンの配置に対応して設けられること
を特徴とする請求項3又は4に記載の半導体装置。
The second metal layer of the wiring board is composed of a plurality of conductor patterns.
The joining member is composed of the same number of the split joining members as the conductor pattern.
The semiconductor device according to claim 3 or 4, wherein each of the split joining members is provided corresponding to the arrangement of the conductor pattern.
前記接合部材は、隣り合う前記分割接合部材同士の間を繋ぐ連結部を有すること
を特徴とする請求項3から6のいずれか1項に記載の半導体装置。
The semiconductor device according to any one of claims 3 to 6, wherein the joining member has a connecting portion that connects adjacent split joining members.
前記接合部材は、外周部に設けられた前記分割接合部材の厚さと、前記外周部よりも内側に設けられた前記分割接合部材の厚さとが、異なること
を特徴とする請求項3から7のいずれか1項に記載の半導体装置。
Claims 3 to 7 are characterized in that the thickness of the split joining member provided on the outer peripheral portion and the thickness of the split joining member provided on the inner side of the outer peripheral portion of the joining member are different. The semiconductor device according to any one of the following items.
前記配線基板の前記第1金属層及び前記接合部材の前記第1接合層は、Cu又はCu合金で形成されていること
を特徴とする請求項1から8のいずれか1項に記載の半導体装置。
The semiconductor device according to any one of claims 1 to 8, wherein the first metal layer of the wiring board and the first bonding layer of the bonding member are formed of Cu or a Cu alloy. ..
前記配線基板の前記第1金属層は、前記絶縁層側の内層がAl又はAl合金で形成され、前記内層上に積層された前記表層がCu又はCu合金で形成された層構造を有し、
前記接合部材の前記第1接合層は、Cu又はCu合金で形成されていること
を特徴とする請求項1から8のいずれか1項に記載の半導体装置。
The first metal layer of the wiring substrate has a layer structure in which the inner layer on the insulating layer side is formed of Al or Al alloy, and the surface layer laminated on the inner layer is formed of Cu or Cu alloy.
The semiconductor device according to any one of claims 1 to 8, wherein the first bonding layer of the bonding member is formed of Cu or a Cu alloy.
前記配線基板の前記第1金属層は、前記絶縁層側の内層がAl又はAl合金で形成され、前記内層上に積層された前記表層がNi又はNi合金で形成された層構造を有し、
前記接合部材の前記第1接合層は、Ni又はNi合金で形成されていること
を特徴とする請求項1から8のいずれか1項に記載の半導体装置。
The first metal layer of the wiring substrate has a layer structure in which the inner layer on the insulating layer side is formed of Al or Al alloy, and the surface layer laminated on the inner layer is formed of Ni or Ni alloy.
The semiconductor device according to any one of claims 1 to 8, wherein the first bonding layer of the bonding member is formed of Ni or a Ni alloy.
放熱部材の基板部と、第1接合層及び前記第1接合層上に設けられた第2接合層を有する接合部材の前記第1接合層と、を接合する第1の工程と、
前記接合部材の前記第2接合層と、絶縁層、前記絶縁層の一方の面に設けられた第1金属層及び前記絶縁層の他方の面に設けられた第2金属層を有する配線基板の前記第1金属層と、を接合する第2の工程と、
前記配線基板の前記第2金属層と、半導体素子と、を接合する第3の工程と、を含み、
前記放熱部材の前記基板部、及び前記接合部材の前記第2接合層は、Al又はAl合金で形成され、
前記配線基板の前記第1金属層の少なくとも前記絶縁層側の反対側の表層、及び前記接合部材の前記第1接合層は、Cu若しくはCu合金、又は、Ni若しくはNi合金で形成されていること
を特徴とする半導体装置の製造方法。
The first step of joining the substrate portion of the heat radiating member and the first joining layer of the joining member having the first joining layer and the second joining layer provided on the first joining layer.
A wiring board having the second bonding layer of the bonding member, an insulating layer, a first metal layer provided on one surface of the insulating layer, and a second metal layer provided on the other surface of the insulating layer. A second step of joining the first metal layer and
A third step of joining the second metal layer of the wiring board and the semiconductor element is included.
The substrate portion of the heat radiating member and the second bonding layer of the bonding member are formed of Al or an Al alloy.
At least the surface layer on the opposite side of the insulating layer side of the first metal layer of the wiring board and the first bonding layer of the bonding member are formed of Cu or Cu alloy, or Ni or Ni alloy. A method for manufacturing a semiconductor device.
前記第1の工程及び前記第2の工程は同時に行われ、前記基板部と前記第1接合層とを接触させるとともに前記第2接合層と前記第1金属層の前記表層とを接触させ、加圧しながら加熱することで接合すること
を特徴とする請求項12に記載の半導体装置の製造方法。
The first step and the second step are performed at the same time, and the substrate portion and the first bonding layer are brought into contact with each other, and the second bonding layer and the surface layer of the first metal layer are brought into contact with each other. The method for manufacturing a semiconductor device according to claim 12, wherein the bonding is performed by heating while pressing.
請求項1から11のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
A main conversion circuit having the semiconductor device according to any one of claims 1 to 11 and converting and outputting input power.
A control circuit that outputs a control signal that controls the main conversion circuit to the main conversion circuit, and a control circuit that outputs the control signal to the main conversion circuit.
Power conversion device equipped with.
JP2020133465A 2020-08-06 2020-08-06 Semiconductor device, manufacturing method thereof, and power conversion device Pending JP2022029886A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020133465A JP2022029886A (en) 2020-08-06 2020-08-06 Semiconductor device, manufacturing method thereof, and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020133465A JP2022029886A (en) 2020-08-06 2020-08-06 Semiconductor device, manufacturing method thereof, and power conversion device

Publications (1)

Publication Number Publication Date
JP2022029886A true JP2022029886A (en) 2022-02-18

Family

ID=80323774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020133465A Pending JP2022029886A (en) 2020-08-06 2020-08-06 Semiconductor device, manufacturing method thereof, and power conversion device

Country Status (1)

Country Link
JP (1) JP2022029886A (en)

Similar Documents

Publication Publication Date Title
JP6881238B2 (en) Semiconductor module, its manufacturing method and power converter
JP7026451B2 (en) Power semiconductor modules, their manufacturing methods, and power converters
JP7091878B2 (en) Power modules, power converters, and methods for manufacturing power modules
JP7101882B2 (en) Manufacturing method of semiconductor device, power conversion device and semiconductor device
WO2022145310A1 (en) Method for manufacturing semiconductor device, method for manufacturing substrate for semiconductor device, semiconductor device, and power conversion device
JP6826665B2 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
JP6927437B1 (en) Power module and power converter
JP7094447B2 (en) Power module and power converter
WO2020208713A1 (en) Power semiconductor module and power conversion device
JP7479771B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
JP2022029886A (en) Semiconductor device, manufacturing method thereof, and power conversion device
WO2021038688A1 (en) Power semiconductor device, production method for power semiconductor device, and power conversion device
JP7418474B2 (en) Semiconductor equipment and power conversion equipment
JP7487614B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
JP7561677B2 (en) Power semiconductor device, method for manufacturing the power semiconductor device, and power conversion device
JP7088421B1 (en) Semiconductor devices and power converters
WO2022239154A1 (en) Power module and power converting device
WO2024090278A1 (en) Semiconductor device, power conversion device, and semiconductor device production method
WO2021100199A1 (en) Semiconductor device, method for producing same, and electric power conversion device
JP7535909B2 (en) Power semiconductor device, its manufacturing method, and power conversion device
WO2023022001A1 (en) Power module and power conversion device
WO2023073752A1 (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP2022070483A (en) Power semiconductor module, method for manufacturing the same, and power conversion device
CN111448653A (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427