JP2022070483A - Power semiconductor module, method for manufacturing the same, and power conversion device - Google Patents
Power semiconductor module, method for manufacturing the same, and power conversion device Download PDFInfo
- Publication number
- JP2022070483A JP2022070483A JP2020179572A JP2020179572A JP2022070483A JP 2022070483 A JP2022070483 A JP 2022070483A JP 2020179572 A JP2020179572 A JP 2020179572A JP 2020179572 A JP2020179572 A JP 2020179572A JP 2022070483 A JP2022070483 A JP 2022070483A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor module
- external connection
- pairs
- terminal portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本開示は、パワー半導体モジュール及びその製造方法並びに電力変換装置に関する。 The present disclosure relates to a power semiconductor module, a manufacturing method thereof, and a power conversion device.
国際公開第2013/171946号(特許文献1)は、ケースと、パッケージとを備える半導体装置を開示している。ケースは、樹脂枠体と、複数の第一端子とを含む。パッケージは、リードフレームと、リードフレーム上に実装されているパワー半導体素子と、パワー半導体素子を封止するモールド樹脂と、リードフレームに接続されている複数の第二端子とを含む。パッケージの複数の第二端子は、はんだのような接合材料または超音波接合を用いて、ケースの複数の第一端子に電気接続されている。 International Publication No. 2013/171946 (Patent Document 1) discloses a semiconductor device including a case and a package. The case includes a resin frame and a plurality of first terminals. The package includes a lead frame, a power semiconductor element mounted on the lead frame, a mold resin for encapsulating the power semiconductor element, and a plurality of second terminals connected to the lead frame. The plurality of second terminals of the package are electrically connected to the plurality of first terminals of the case using a bonding material such as solder or ultrasonic bonding.
特許文献1に記載されている半導体装置では、パッケージの複数の第二端子は、はんだのような接合材料または超音波接合を用いて、ケースの複数の第一端子に接合されている。そのため、複数の第二端子を複数の第一端子に電気接続するために、煩雑な作業が必要になる。本開示は、上記の課題を鑑みてなされたものであり、その目的は、様々なタイプの外部接続端子がリードフレームの複数の端子部に容易に接続され得るパワー半導体モジュール及びその製造方法並びに電力変換装置を提供することである。
In the semiconductor device described in
本開示のパワー半導体モジュールは、リードフレームと、少なくとも一つのパワー半導体チップと、複数の外部接続端子と、封止部材とを備える。リードフレームは、少なくとも一つのダイパッド部と、複数の端子部とを含む。複数の外部接続端子は、複数の端子部にそれぞれ接続されている。封止部材は、少なくとも一つのパワー半導体チップを封止する。リードフレームは、第1主面と、第1主面とは反対側の第2主面とを有している。少なくとも一つのパワー半導体チップは、少なくとも一つのダイパッド部の第1主面上に実装されており、かつ、複数の端子部に電気的に接続されている。複数の端子部は、それぞれ、封止部材から露出している複数の部分を含む。複数の外部接続端子は、それぞれ、複数対の挟持片を含む。複数対の挟持片は、それぞれ、複数の端子部の複数の部分を挟持している。 The power semiconductor module of the present disclosure includes a lead frame, at least one power semiconductor chip, a plurality of external connection terminals, and a sealing member. The lead frame includes at least one die pad portion and a plurality of terminal portions. The plurality of external connection terminals are connected to the plurality of terminal portions, respectively. The sealing member seals at least one power semiconductor chip. The lead frame has a first main surface and a second main surface opposite to the first main surface. At least one power semiconductor chip is mounted on the first main surface of at least one die pad portion, and is electrically connected to a plurality of terminal portions. Each of the plurality of terminal portions includes a plurality of portions exposed from the sealing member. Each of the plurality of external connection terminals includes a plurality of pairs of holding pieces. Each of the plurality of pairs of sandwiching pieces sandwiches a plurality of portions of the plurality of terminal portions.
本開示のパワー半導体モジュールの製造方法は、リードフレームの少なくとも一つのダイパッド部上に少なくとも一つのパワー半導体チップを実装することを備える。リードフレームは、少なくとも一つのダイパッド部と、複数の端子部とを含む。リードフレームは、第1主面と、第1主面とは反対側の第2主面とを有している。少なくとも一つのパワー半導体チップは、少なくとも一つのダイパッド部の第1主面上に実装されており、かつ、複数の端子部に電気的に接続されている。本開示のパワー半導体モジュールの製造方法は、少なくとも一つのパワー半導体チップを封止部材によって封止することを備える。複数の端子部は、それぞれ、封止部材から露出している複数の部分を含む。本開示のパワー半導体モジュールの製造方法は、複数対の挟持片が複数の端子部の複数の部分を挟持することによって、複数の外部接続端子をそれぞれ複数の端子部に接続することを備える。複数の外部接続端子は、それぞれ、複数対の挟持片を含む。 The method for manufacturing a power semiconductor module of the present disclosure includes mounting at least one power semiconductor chip on at least one die pad portion of a lead frame. The lead frame includes at least one die pad portion and a plurality of terminal portions. The lead frame has a first main surface and a second main surface opposite to the first main surface. At least one power semiconductor chip is mounted on the first main surface of at least one die pad portion, and is electrically connected to a plurality of terminal portions. The method for manufacturing a power semiconductor module of the present disclosure comprises sealing at least one power semiconductor chip with a sealing member. Each of the plurality of terminal portions includes a plurality of portions exposed from the sealing member. The method for manufacturing a power semiconductor module of the present disclosure includes connecting a plurality of external connection terminals to a plurality of terminal portions by sandwiching a plurality of portions of the plurality of terminal portions by a plurality of pairs of sandwiching pieces. Each of the plurality of external connection terminals includes a plurality of pairs of holding pieces.
本開示の電力変換装置は、主変換回路と、制御回路とを備える。主変換回路は、本開示のパワー半導体モジュールを有し、かつ、入力される電力を変換して出力し得るように構成されている。制御回路は、主変換回路を制御する制御信号を主変換回路に出力し得るように構成されている。 The power conversion device of the present disclosure includes a main conversion circuit and a control circuit. The main conversion circuit has the power semiconductor module of the present disclosure, and is configured to be able to convert and output the input power. The control circuit is configured so that a control signal for controlling the main conversion circuit can be output to the main conversion circuit.
本開示のパワー半導体モジュール及び電力変換装置では、複数の外部接続端子の複数対の挟持片は、それぞれ、複数の端子部の複数の部分を挟持している。本開示のパワー半導体モジュール及び電力変換装置によれば、様々なタイプの外部接続端子がリードフレームの複数の端子部に容易に接続され得る。 In the power semiconductor module and the power conversion device of the present disclosure, a plurality of pairs of sandwiching pieces of a plurality of external connection terminals each sandwich a plurality of portions of the plurality of terminal portions. According to the power semiconductor modules and power conversion devices of the present disclosure, various types of external connection terminals can be easily connected to a plurality of terminal portions of a lead frame.
本開示のパワー半導体モジュールの製造方法では、複数の外部接続端子の複数対の挟持片が複数の端子部の複数の部分を挟持することを備える。本開示のパワー半導体モジュールの製造方法によれば、様々なタイプの外部接続端子がリードフレームの複数の端子部に容易に接続され得る。 In the method for manufacturing a power semiconductor module of the present disclosure, a plurality of pairs of sandwiching pieces of a plurality of external connection terminals sandwich a plurality of portions of a plurality of terminal portions. According to the method of manufacturing a power semiconductor module of the present disclosure, various types of external connection terminals can be easily connected to a plurality of terminal portions of a lead frame.
以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。 Hereinafter, embodiments of the present disclosure will be described. The same reference number is assigned to the same configuration, and the description thereof will not be repeated.
実施の形態1.
図1から図3を参照して、実施の形態1のパワー半導体モジュール1を説明する。パワー半導体モジュール1は、リードフレーム10と、少なくとも一つのパワー半導体チップ20と、複数の外部接続端子30と、封止部材42とを主に備える。パワー半導体モジュール1は、少なくとも一つの制御用半導体チップ23をさらに備えてもよい。パワー半導体モジュール1は、絶縁部材38をさらに備えてもよい。パワー半導体モジュール1は、放熱シート40をさらに備えてもよい。
The
リードフレーム10は、第1主面10aと、第1主面10aとは反対側の第2主面10bとを有している。第1主面10aと第2主面10bとは、各々、x方向とy方向とに延在している。リードフレーム10は、導電性材料で形成されている。リードフレーム10は、例えば、銅、アルミニウム、または、銅とアルミニウムの合金のような金属で形成されている。第1主面10a及び第2主面10bを含むリードフレーム10の表面には、ニッケルまたは銀で形成されているめっき膜が施されてもよい。めっき膜は、リードフレーム10が酸化されることを防止する。
The
リードフレーム10は、少なくとも一つのダイパッド部11を含む。特定的には、リードフレーム10は、複数のダイパッド部11を含んでもよい。リードフレーム10は、少なくとも一つのダイパッド部12をさらに含んでもよい。特定的には、リードフレーム10は、複数のダイパッド部12を含んでもよい。リードフレーム10は、複数の端子部13をさらに含む。複数の端子部13は、y方向に沿って配列されている。複数の端子部13は、それぞれ、封止部材42から露出している複数の部分13aを含む。リードフレーム10は、複数の端子部14をさらに含む。複数の端子部14は、y方向に沿って配列されている。複数の端子部14は、それぞれ、封止部材42から露出している複数の部分14aを含む。
The
少なくとも一つのパワー半導体チップ20は、例えば、絶縁ゲート型バイポーラトランジスタ(IGBT)、金属酸化物半導体電界効果トランジスタ(MOSFET)またはダイオードである。少なくとも一つのパワー半導体チップ20は、例えば、シリコン(Si)、シリコンカーバイド(SiC)または窒化ガリウム(GaN)のような半導体材料で形成されている。少なくとも一つのパワー半導体チップ20は、例えば、接合部材21を用いて、少なくとも一つのダイパッド部11の第1主面10a上に実装されている。接合部材21は、例えば、はんだ、導電性接着剤、または、銀微粒子焼結体もしくは銅微粒子焼結体のような金属微粒子焼結体であってもよい。少なくとも一つのパワー半導体チップ20は、複数の端子部13に電気的に接続されている。例えば、少なくとも一つのパワー半導体チップ20は、複数の導電ワイヤ26を用いて、複数の端子部13に電気的に接続されている。
The at least one
特定的には、少なくとも一つのパワー半導体チップ20は、複数のパワー半導体チップ20であってもよい。複数のパワー半導体チップ20は、複数のダイパッド部11の第1主面10a上に実装されてもよい。複数のパワー半導体チップ20は、それぞれ、複数の端子部13に電気的に接続されている。例えば、複数のパワー半導体チップ20は、ぞれぞれ、複数の導電ワイヤ26を用いて、複数の端子部13に電気的に接続されている。
Specifically, at least one
少なくとも一つの制御用半導体チップ23は、少なくとも一つのパワー半導体チップ20を制御する。少なくとも一つの制御用半導体チップ23は、例えば、少なくとも一つのパワー半導体チップ20のゲート電圧を制御してもよい。パワー半導体モジュール1は、例えば、少なくとも一つのパワー半導体チップ20と、少なくとも一つのパワー半導体チップ20を制御する少なくとも一つの制御用半導体チップ23とを内蔵するインテリジェントパワーモジュール(IPM)である。
At least one
少なくとも一つの制御用半導体チップ23は、例えば、シリコン(Si)のような半導体材料で形成されている。少なくとも一つの制御用半導体チップ23は、例えば、接合部材24を用いて、少なくとも一つのダイパッド部12の第1主面10a上に実装されている。接合部材24は、例えば、はんだ、導電性接着剤、または、銀微粒子焼結体もしくは銅微粒子焼結体のような金属微粒子焼結体であってもよい。少なくとも一つの制御用半導体チップ23は、複数の端子部14に電気的に接続されている。例えば、少なくとも一つの制御用半導体チップ23は、複数の導電ワイヤ28を用いて、複数の端子部14に電気的に接続されている。
At least one
特定的には、少なくとも一つの制御用半導体チップ23は、複数の制御用半導体チップ23であってもよい。複数の制御用半導体チップ23は、複数のダイパッド部12の第1主面10a上に実装されてもよい。複数の制御用半導体チップ23は、それぞれ、複数の端子部14に電気的に接続されている。例えば、複数の制御用半導体チップ23は、ぞれぞれ、複数の導電ワイヤ28を用いて、複数の端子部14に電気的に接続されている。
Specifically, at least one
少なくとも一つの制御用半導体チップ23は、少なくとも一つのパワー半導体チップ20に電気的に接続されている。例えば、少なくとも一つの制御用半導体チップ23は、少なくとも一つの導電ワイヤ27を用いて、少なくとも一つのパワー半導体チップ20に電気的に接続されている。特定的には、複数の制御用半導体チップ23は、それぞれ、複数のパワー半導体チップ20に電気的に接続されている。例えば、複数の制御用半導体チップ23は、それぞれ、複数の導電ワイヤ27を用いて、複数のパワー半導体チップ20に電気的に接続されている。
At least one
導電ワイヤ26,27,28は、導電材料で形成されている。導電ワイヤ26,27,28は、例えば、アルミニウム、銅、金または銀のような金属で形成されてもよい。複数の導電ワイヤ26は、少なくとも一つのパワー半導体チップ20と複数の端子部13とにボンディングされている。少なくとも一つの導電ワイヤ27は、少なくとも一つのパワー半導体チップ20と少なくとも一つの制御用半導体チップ23とにボンディングされている。複数の導電ワイヤ28は、少なくとも一つの制御用半導体チップ23と複数の端子部14とにボンディングされている。
The
封止部材42は、少なくとも一つのパワー半導体チップ20と、少なくとも一つの制御用半導体チップ23とを封止する。封止部材42は、少なくとも一つのダイパッド部11と、少なくとも一つのダイパッド部12とをさらに封止してもよい。封止部材42は、複数の端子部13の一部と、複数の端子部14の一部とをさらに封止してもよい。封止部材42は、導電ワイヤ26,27,28をさらに封止してもよい。封止部材42は、放熱シート40の一部をさらに封止してもよい。封止部材42は、電気的絶縁性を有する。封止部材42は、モールド樹脂であってもよい。封止部材42は、例えば、エポキシ樹脂のような樹脂材料で形成されている。
The sealing
複数の外部接続端子30は、導電材料で形成されている。複数の外部接続端子30は、例えば、銅またはアルミニウムのような金属で形成されている。複数の外部接続端子30は、y方向に沿って配列されている。複数の外部接続端子30は、それぞれ、複数の端子部13に接続されている。特定的には、複数の外部接続端子30は、それぞれ、複数の端子部13の複数の部分13aに接続されている。複数の外部接続端子30は、それぞれ複数の端子部14に接続されている。特定的には、複数の外部接続端子30は、それぞれ、複数の端子部14の複数の部分14aに接続されている。複数の外部接続端子30の表面には、ニッケルまたはスズで形成されているめっき膜が施されてもよい。めっき膜は、複数の外部接続端子30が酸化されることを防止する。めっき膜は、リードフレーム10の端子部13,14と複数の外部接続端子30との間の接触抵抗を低減させる。
The plurality of
複数の外部接続端子30は、それぞれ、複数の外部接続端子本体部31と、複数対の挟持片32とを含む。複数の外部接続端子本体部31は、それぞれ、複数対の挟持片32に接続されている。複数の外部接続端子本体部31は、例えば、第1主面10aの法線(z方向)に沿って延在している。パワー半導体モジュール1は、デュアルインラインパッケージ(DIP)構造を有している。
Each of the plurality of
複数対の挟持片32の各々は、例えば、複数の外部接続端子30(複数の外部接続端子本体部31)の各々の一方端に設けられている。複数対の挟持片32は、それぞれ、複数の端子部13の複数の部分13aを挟持している。特定的には、複数対の挟持片32は、それぞれ、複数の端子部13の複数の部分13aにかしめられている。複数対の挟持片32は、それぞれ、複数の端子部14の複数の部分14aを挟持している。特定的には、複数対の挟持片32は、それぞれ、複数の端子部14の複数の部分14aにかしめられている。
Each of the plurality of pairs of holding
パワー半導体モジュール1をプリント基板(図示せず)に実装する際に、複数の外部接続端子30(複数の外部接続端子本体部31)の各々の一方端とは反対側の複数の外部接続端子30(複数の外部接続端子本体部31)の各々の他方端は、当該プリント基板に接合される。プリント基板の種類に応じて、複数の外部接続端子30のタイプを変更する。例えば、プリント基板の種類に応じて、図3に示されるタイプの複数の外部接続端子30が用いられてもよいし、図4に示されるタイプの複数の外部接続端子30が用いられてもよい。図3に示されるタイプの複数の外部接続端子30の各々の他方端は、例えば、ストレート形状を有している。図4に示されるタイプの複数の外部接続端子30の各々の他方端は、例えば、プレスフィット端子である。
When mounting the
絶縁部材38は、複数の外部接続端子30の間に設けられており、複数の外部接続端子30を互いに電気的に絶縁している。絶縁部材38は、例えば、複数の外部接続端子30の一部を収容する絶縁ケースである。絶縁部材38は、複数の外部接続端子30と一体化されてもよい。絶縁部材38は、樹脂成型品であってもよい。絶縁部材38は、例えば、ポリフェニレンサルファイド(PPS)または軟質ゴムのような絶縁樹脂で形成されている。絶縁部材38は、封止部材42に接触している。絶縁部材38は、複数の外部接続端子30のうち、リードフレーム10(端子部14)の第2主面10bに近位する表面30mを覆っている。
The insulating
放熱シート40は、封止部材42より高い熱伝導率を有する絶縁材料で形成されている。放熱シート40は、少なくとも一つのダイパッド部12の第2主面10bに接触している。放熱シート40は、パワー半導体チップ20において発生する熱を、パワー半導体モジュール1の外部に放散させる。一例では、放熱シート40は、熱伝導フィラーを含む絶縁樹脂で形成されている。熱伝導フィラーは、例えば、シリカである。絶縁樹脂は、例えば、エポキシである。別の例では、放熱シート40は、窒化アルミニウムのようなセラミック基板である。
The
図5から図12を参照して、本実施の形態のパワー半導体モジュール1の製造方法を説明する。
The manufacturing method of the
図5を参照して、本実施の形態のパワー半導体モジュール1の製造方法は、リードフレーム10の少なくとも一つのダイパッド部11上に、少なくとも一つのパワー半導体チップ20を実装することを備える。具体的には、少なくとも一つのパワー半導体チップ20は、例えば、接合部材21を用いて、リードフレーム10の少なくとも一つのダイパッド部11の第1主面10a上に接合される。
With reference to FIG. 5, the method of manufacturing the
リードフレーム10の少なくとも一つのダイパッド部12上に、少なくとも一つの制御用半導体チップ23を実装してもよい。具体的には、少なくとも一つの制御用半導体チップ23は、例えば、接合部材24を用いて、リードフレーム10の少なくとも一つのダイパッド部12の第1主面10a上に接合される。
At least one
少なくとも一つのパワー半導体チップ20は、複数の端子部13に電気的に接続されている。例えば、少なくとも一つのパワー半導体チップ20は、複数の導電ワイヤ26を用いて、複数の端子部13に電気的に接続されている。ワイヤボンダー(図示せず)を用いて、複数の導電ワイヤ26は、少なくとも一つのパワー半導体チップ20と複数の端子部13とに、ボンディングされる。
At least one
少なくとも一つの制御用半導体チップ23は、複数の端子部14に電気的に接続されている。例えば、少なくとも一つの制御用半導体チップ23は、複数の導電ワイヤ28を用いて、複数の端子部14に電気的に接続されている。ワイヤボンダー(図示せず)を用いて、複数の導電ワイヤ28は、少なくとも一つの制御用半導体チップ23と複数の端子部14とに、ボンディングされる。
At least one
少なくとも一つのパワー半導体チップ20は、少なくとも一つの制御用半導体チップ23に電気的に接続されている。例えば、少なくとも一つのパワー半導体チップ20は、少なくとも一つの導電ワイヤ27を用いて、少なくとも一つの制御用半導体チップ23に電気的に接続されている。ワイヤボンダー(図示せず)を用いて、少なくとも一つの導電ワイヤ27は、少なくとも一つのパワー半導体チップ20と少なくとも一つの制御用半導体チップ23とに、ボンディングされる。
At least one
図6及び図7を参照して、本実施の形態のパワー半導体モジュール1の製造方法は、少なくとも一つのパワー半導体チップ20を封止部材42によって封止することを備える。複数の端子部13は、それぞれ、封止部材42から露出している複数の部分13aを含む。少なくとも一つの制御用半導体チップ23もまた、封止部材42によって封止されてもよい。封止部材42は、少なくとも一つのダイパッド部11と、少なくとも一つのダイパッド部12とをさらに封止してもよい。封止部材42は、複数の端子部13の一部と、複数の端子部14の一部とをさらに封止してもよい。封止部材42は、導電ワイヤ26,27,28をさらに封止してもよい。封止部材42は、放熱シート40の一部をさらに封止してもよい。複数の端子部14は、それぞれ、封止部材42から露出している複数の部分14aを含む。
With reference to FIGS. 6 and 7, the method of manufacturing the
具体的には、図6を参照して、放熱シート40を、金型45の空洞47内にセットする。それから、少なくとも一つのパワー半導体チップ20と少なくとも一つの制御用半導体チップ23とが実装されているリードフレーム10を金型45の空洞47内にセットする。放熱シート40は、少なくとも一つのダイパッド部12の第2主面10bに接触している。
Specifically, referring to FIG. 6, the
図7を参照して、トランスファーモールド法またはコンプレッションモールド法を用いて、金型45の注入口48から金型45の空洞47内に封止樹脂を注入する。封止樹脂を硬化して、封止部材42が形成される。リードフレーム10と放熱シート40とは、封止部材42によって一体化される。少なくとも一つのパワー半導体チップ20と少なくとも一つの制御用半導体チップ23とは、封止部材42によって封止される。複数の端子部13の一部は、封止部材42によって封止されてもよい。複数の端子部13の複数の部分13aは、封止部材42から露出している。複数の端子部14の一部は、封止部材42によって封止されてもよい。複数の端子部14の複数の部分14aは、封止部材42から露出している。
With reference to FIG. 7, the sealing resin is injected into the
金型45から、封止部材42によって一体化されているリードフレーム10及び放熱シート40を取り出す。図8を参照して、封止部材42によって一体化されているリードフレーム10と放熱シート40と、基台50上に載置する。基台50は、頂面51を含む。基台50の頂面51に、凹部52が設けられている。放熱シート40は、凹部52の底面53上に載置される。凹部52は、封止部材42の一部を収容している。複数の端子部13の複数の部分13aと複数の端子部14の複数の部分14aとは、頂面51の上方にある。
The
図9を参照して、本実施の形態のパワー半導体モジュール1の製造方法は、複数の外部接続端子30の間に絶縁部材38を設けることを備える。絶縁樹脂をモールドすることによって、絶縁部材38は、複数の外部接続端子30と一体化されてもよい。絶縁部材38は、複数の外部接続端子30のうち、リードフレーム10(端子部14)の第2主面10bに近位する表面30mを覆っている。複数の外部接続端子30の他方端が接合されるプリント基板(図示せず)の種類に応じて、複数の外部接続端子30のタイプを変更する。例えば、プリント基板の種類に応じて、図10に示されるタイプの複数の外部接続端子30が用いられてもよいし、図11に示されるタイプの複数の外部接続端子30が用いられてもよい。図10に示されるタイプの複数の外部接続端子30の各々の他方端は、例えば、ストレート形状を有している。図11に示されるタイプの複数の外部接続端子30の各々の他方端は、例えば、プレスフィット端子である。
With reference to FIG. 9, the method of manufacturing the
図9及び図12を参照して、本実施の形態のパワー半導体モジュール1の製造方法は、複数対の挟持片32が複数の端子部13の複数の部分13aを挟持することによって、複数の外部接続端子30をそれぞれ複数の端子部13に接続することを備える。
With reference to FIGS. 9 and 12, in the method of manufacturing the
具体的には、図9を参照して、複数の外部接続端子30が一体化されている絶縁部材38を、基台50の頂面51上に載置する。絶縁部材38を基台50の頂面51に沿って移動させる。絶縁部材38は、封止部材42に接触する。複数の端子部13の複数の部分13aは、それぞれ、複数対の挟持片32の間に位置する。複数の端子部14の複数の部分14aは、それぞれ、複数対の挟持片32の間に位置する。
Specifically, referring to FIG. 9, the insulating
図12を参照して、治具55を用いて、複数対の挟持片32を押圧する。複数対の挟持片32は、治具55を用いて、一括して押圧されてもよいし、個別に押圧されてもよい。複数対の挟持片32は、塑性変形する。複数対の挟持片32は、それぞれ、複数の端子部13の複数の部分13aを挟持する。特定的には、複数対の挟持片32は、それぞれ、複数の端子部の複数の部分13aにかしめられる。複数対の挟持片32は、それぞれ、複数の端子部14の複数の部分14aを挟持する。特定的には、複数対の挟持片32は、それぞれ、複数の端子部の複数の部分14aにかしめられる。
With reference to FIG. 12, the
(変形例)
図13を参照して、本実施の形態の変形例のパワー半導体モジュール1aは、シングルインラインパッケージ(SIP)構造を有している。具体的には、パワー半導体モジュール1aでは、複数の端子部14と、複数の端子部14に対応する複数の外部接続端子30とが省略されている。パワー半導体モジュール1aでは、複数の外部接続端子本体部31は、第1主面10aに沿って(x方向に)延在してもよい。本実施の形態の別の変形例では、制御用半導体チップ23と少なくとも一つのダイパッド部12と導電ワイヤ28とは省略されてもよく、かつ、導電ワイヤ27は、パワー半導体チップ20と端子部14とに接続されてもよい。
(Modification example)
With reference to FIG. 13, the
本実施の形態のパワー半導体モジュール1,1a及びその製造方法の効果を説明する。
The effects of the
本実施の形態のパワー半導体モジュール1,1aは、リードフレーム10と、少なくとも一つのパワー半導体チップ20と、複数の外部接続端子30と、封止部材42とを備える。リードフレーム10は、少なくとも一つのダイパッド部11と、複数の端子部13とを含む。複数の外部接続端子30は、それぞれ複数の端子部13に接続されている。封止部材42は、少なくとも一つのパワー半導体チップ20を封止する。リードフレーム10は、第1主面10aと、第1主面10aとは反対側の第2主面10bとを有している。少なくとも一つのパワー半導体チップ20は、少なくとも一つのダイパッド部11の第1主面10a上に実装されており、かつ、複数の端子部13に電気的に接続されている。複数の端子部13は、それぞれ、封止部材42から露出している複数の部分13aを含む。複数の外部接続端子30は、それぞれ、複数対の挟持片32を含む。複数対の挟持片32は、それぞれ、複数の端子部13の複数の部分13aを挟持している。
The
本実施の形態のパワー半導体モジュール1,1aでは、複数の外部接続端子30の複数対の挟持片32は、それぞれ、複数の端子部13の複数の部分13aを挟持している。そのため、様々なタイプの複数の外部接続端子30が、リードフレーム10の複数の端子部13に容易に接続され得る。また、はんだのような接合部材を用いて複数の外部接続端子30を複数の端子部13に接続することとは異なり、複数の外部接続端子30を複数の端子部13に接続する際に、リードフレーム10、パワー半導体チップ20及び封止部材42に高温の熱が印加されることが防止される。そのため、パワー半導体モジュール1,1aは、より長い寿命を有する。
In the
本実施の形態のパワー半導体モジュール1,1aでは、複数対の挟持片32は、それぞれ、複数の端子部13の複数の部分13aにかしめられている。そのため、様々なタイプの複数の外部接続端子30が、リードフレーム10の複数の端子部13に容易に接続され得る。
In the
本実施の形態のパワー半導体モジュール1,1aは、複数の外部接続端子30の間に設けられている絶縁部材38をさらに備える。そのため、互いに隣り合う一対の外部接続端子30の間の距離が減少しても、絶縁部材38は、互いに隣り合う一対の外部接続端子30の間の絶縁距離を確保することができる。パワー半導体モジュール1,1aは、小型化され得る。
The
本実施の形態のパワー半導体モジュール1,1aでは、絶縁部材38は、封止部材42に接触している。封止部材42と絶縁部材38との間に隙間がない。そのため、複数の端子部13の間に放電が発生することが防止され得る。複数の端子部13の間の間隔を減少させることができる。パワー半導体モジュール1,1aは、小型化され得る。
In the
本実施の形態のパワー半導体モジュール1,1aの製造方法は、リードフレーム10の少なくとも一つのダイパッド部11上に少なくとも一つのパワー半導体チップ20を実装することを備える。リードフレーム10は、少なくとも一つのダイパッド部11と、複数の端子部13とを含む。リードフレーム10は、第1主面10aと、第1主面10aとは反対側の第2主面10bとを有している。少なくとも一つのパワー半導体チップ20は、少なくとも一つのダイパッド部11の第1主面10a上に実装されており、かつ、複数の端子部13に電気的に接続されている。本実施の形態のパワー半導体モジュール1,1aの製造方法は、少なくとも一つのパワー半導体チップ20を封止部材42によって封止することを備える。複数の端子部13は、それぞれ、封止部材42から露出している複数の部分13aを含む。本実施の形態のパワー半導体モジュール1,1aの製造方法は、複数対の挟持片32が複数の端子部13の複数の部分13aを挟持することによって、複数の外部接続端子30をそれぞれ複数の端子部13に接続することを備える。複数の外部接続端子30は、それぞれ、複数対の挟持片32を含む。
The method for manufacturing the
本実施の形態のパワー半導体モジュール1,1aの製造方法は、複数の外部接続端子30の複数対の挟持片32が、複数の端子部13の複数の部分13aを挟持することを備える。そのため、様々なタイプの複数の外部接続端子30が、リードフレーム10の複数の端子部13に容易に接続され得る。また、はんだのような接合部材を用いて複数の外部接続端子30を複数の端子部13に接続することとは異なり、複数の外部接続端子30を複数の端子部13に接続する際に、リードフレーム10、パワー半導体チップ20及び封止部材42に高温の熱が印加されることが防止される。そのため、より長い寿命を有するパワー半導体モジュール1,1aを得ることができる。
The method for manufacturing the
本実施の形態のパワー半導体モジュール1,1aの製造方法では、複数対の挟持片32が複数の端子部13の複数の部分13aを挟持することは、複数対の挟持片32をそれぞれ複数の端子部13の複数の部分13aにかしめることを含む。本実施の形態のパワー半導体モジュール1,1aの製造方法によれば、様々なタイプの複数の外部接続端子30が、リードフレーム10の複数の端子部13に容易に接続され得る。
In the method for manufacturing the
本実施の形態のパワー半導体モジュール1,1aの製造方法は、複数の外部接続端子30の間に絶縁部材38を設けることをさらに備える。そのため、互いに隣り合う一対の外部接続端子30の間の距離が減少しても、絶縁部材38は、互いに隣り合う一対の外部接続端子30の間の絶縁距離を確保することができる。本実施の形態のパワー半導体モジュール1,1aの製造方法によれば、小型化されたパワー半導体モジュール1,1aを得ることができる。
The method for manufacturing the
実施の形態2.
図14及び図15を参照して、実施の形態2のパワー半導体モジュール1bを説明する。本実施の形態のパワー半導体モジュール1bは、実施の形態1のパワー半導体モジュール1と同様の構成を備え、同様の効果を奏するが、主に以下の点で、実施の形態1のパワー半導体モジュール1と異なっている。
Embodiment 2.
The
パワー半導体モジュール1bでは、リードフレーム10(少なくとも一つのダイパッド部12)の第1主面10aの平面視(z方向からの平面視)において、複数の外部接続端子本体部31は千鳥状に配置されている。そのため、互いに隣り合う一対の外部接続端子30の間のy方向における距離が減少しても、互いに隣り合う一対の外部接続端子30の間の絶縁距離は確保され得る。パワー半導体モジュール1bは、小型化され得る。
In the
実施の形態3.
図16を参照して、実施の形態3のパワー半導体モジュール1cを説明する。本実施の形態のパワー半導体モジュール1cは、実施の形態1のパワー半導体モジュール1と同様の構成を備えるが、主に以下の点で、実施の形態1のパワー半導体モジュール1異なっている。
Embodiment 3.
The
パワー半導体モジュール1cでは、封止部材42に凹部42aが設けられている。絶縁部材38の一部(複数の外部接続端子本体部31から遠位する絶縁部材38の先端)は凹部42aに嵌合されている。
In the
本実施の形態のパワー半導体モジュール1cの製造方法は、実施の形態1のパワー半導体モジュール1の製造方法と同様のステップを備えるが、主に以下の点で実施の形態1のパワー半導体モジュール1の製造方法と異なっている。
The manufacturing method of the
本実施の形態のパワー半導体モジュール1cの製造方法は、絶縁部材38の一部を封止部材42に設けられている凹部42aに嵌合することをさらに備える。具体的には、図9を参照して、複数の外部接続端子30が一体化されている絶縁部材38を、基台50の頂面51上に載置する。絶縁部材38を基台50の頂面51に沿って移動させる。絶縁部材38の一部(複数の外部接続端子本体部31から遠位する絶縁部材38の先端)は、封止部材42に設けられている凹部42aに嵌合される。
The method for manufacturing the
本実施の形態のパワー半導体モジュール1c及びその製造方法は、実施の形態1のパワー半導体モジュール1及びその製造方法の効果に加えて、以下の効果を奏する。
The
本実施の形態のパワー半導体モジュール1cでは、封止部材42に凹部42aが設けられている。絶縁部材38の一部は凹部42aに嵌合されている。
In the
絶縁部材38の一部は封止部材42の凹部42aに嵌合されているため、絶縁部材38が封止部材42から離れることが防止され得る。複数の外部接続端子30に力が印加されても、複数の外部接続端子30が、端子部13,14から外れることが防止され得る。また、封止部材42と絶縁部材38との間に隙間が発生することが防止される。複数の端子部13の間に放電が発生することが防止され得る。複数の端子部14の間に放電が発生することが防止され得る。
Since a part of the insulating
本実施の形態のパワー半導体モジュール1cの製造方法は、絶縁部材38の一部を封止部材42に設けられている凹部42aに嵌合することをさらに備える。
The method for manufacturing the
本実施の形態のパワー半導体モジュール1cの製造方法は、絶縁部材38の一部を封止部材42の凹部42aに嵌合することを備えているため、絶縁部材38が封止部材42から離れることが防止され得る。複数の外部接続端子30に力が印加されても、複数の外部接続端子30が、端子部13,14から外れることが防止され得る。また、封止部材42と絶縁部材38との間に隙間が発生することが防止される。複数の端子部13の間に放電が発生することが防止され得る。複数の端子部14の間に放電が発生することが防止され得る。
Since the method for manufacturing the
実施の形態4.
図17を参照して、実施の形態4のパワー半導体モジュール1dを説明する。本実施の形態のパワー半導体モジュール1dは、実施の形態1のパワー半導体モジュール1と同様の構成を備えるが、主に以下の点で、実施の形態1のパワー半導体モジュール1と異なっている。
Embodiment 4.
The
パワー半導体モジュール1dでは、複数対の挟持片32は、それぞれ、複数の板ばねを含む。複数の板ばねの弾性力によって、複数対の挟持片32は、複数の端子部13の複数の部分13aを挟持している。複数の板ばねの弾性力によって、複数対の挟持片32は、複数の端子部14の複数の部分14aを挟持している。
In the
本実施の形態のパワー半導体モジュール1dの製造方法は、実施の形態1のパワー半導体モジュール1の製造方法と同様のステップを備えるが、主に以下の点で実施の形態1のパワー半導体モジュール1の製造方法と異なっている。
The manufacturing method of the
本実施の形態のパワー半導体モジュール1dの製造方法では、複数対の挟持片32は、それぞれ、複数の板ばねを含む。複数対の挟持片32が複数の端子部13の複数の部分13aを挟持することは、複数対の挟持片32をそれぞれ複数の端子部13の複数の部分13aに差し込むことを含む。複数対の挟持片32が複数の端子部14の複数の部分14aを挟持することは、複数対の挟持片32をそれぞれ複数の端子部14の複数の部分14aに差し込むことを含む。
In the method for manufacturing the
具体的には、図9を参照して、複数の外部接続端子30が一体化されている絶縁部材38を、基台50の頂面51上に載置する。絶縁部材38を基台50の頂面51に沿って移動させる。複数対の挟持片32は、それぞれ、複数の端子部13の複数の部分13aに差し込まれる。複数の板ばねの弾性力によって、複数対の挟持片32は、複数の端子部13の複数の部分13aを挟持する。複数対の挟持片32は、それぞれ、複数の端子部14の複数の部分14aに差し込まれる。複数の板ばねの弾性力によって、複数対の挟持片32は、複数の端子部14の複数の部分14aを挟持する。
Specifically, referring to FIG. 9, the insulating
本実施の形態のパワー半導体モジュール1dは、実施の形態1のパワー半導体モジュール1の効果に加えて、以下の効果を奏する。
The
本実施の形態のパワー半導体モジュール1dでは、複数対の挟持片32は、それぞれ、複数の板ばねを含む。複数の板ばねの弾性力によって、複数対の挟持片32は複数の端子部13の複数の部分13aを挟持している。そのため、様々なタイプの複数の外部接続端子30が、リードフレーム10の複数の端子部13に容易に接続され得る。
In the
本実施の形態のパワー半導体モジュール1dの製造方法では、複数対の挟持片32は、それぞれ、複数の板ばねを含む。複数対の挟持片32が複数の端子部13の複数の部分13aを挟持することは、複数対の挟持片32をそれぞれ複数の端子部13の複数の部分13aに差し込むことを含む。
In the method for manufacturing the
そのため、治具55(図12を参照)無しに、複数の外部接続端子30を複数の端子部13に接続することができる。本実施の形態のパワー半導体モジュール1dの製造方法によれば、パワー半導体モジュール1dは、より少ない製造工程数で、製造され得る。
Therefore, the plurality of
実施の形態5.
図18を参照して、実施の形態5のパワー半導体モジュール1eを説明する。本実施の形態のパワー半導体モジュール1eは、実施の形態1のパワー半導体モジュール1と同様の構成を備えるが、主に以下の点で、実施の形態1のパワー半導体モジュール1と異なっている。
Embodiment 5.
The
パワー半導体モジュール1eでは、複数の端子部13にそれぞれ複数の孔13pが設けられている。複数対の挟持片32は、それぞれ、複数の孔13pに係合している。複数の端子部14にそれぞれ複数の孔14pが設けられている。複数対の挟持片32は、それぞれ、複数の孔14pに係合している。
In the
本実施の形態のパワー半導体モジュール1eの製造方法は、実施の形態1のパワー半導体モジュール1の製造方法と同様のステップを備えるが、主に以下の点で実施の形態1のパワー半導体モジュール1の製造方法と異なっている。
The manufacturing method of the
本実施の形態のパワー半導体モジュール1eの製造方法では、複数の端子部13にそれぞれ複数の孔13pが設けられている。複数の端子部14にそれぞれ複数の孔14pが設けられている。複数対の挟持片32が複数の端子部13の複数の部分13aを挟持することは、複数対の挟持片32を、それぞれ、複数の孔13pに係合させることを含む。複数対の挟持片32が複数の端子部14の複数の部分14aを挟持することは、複数対の挟持片32を、それぞれ、複数の孔14pに係合させることを含む。
In the method for manufacturing the
具体的には、図12を参照して、治具55を用いて、複数対の挟持片32を押圧する。複数対の挟持片32は、塑性変形する。複数対の挟持片32は、それぞれ、複数の端子部13の複数の部分13aを挟持するとともに、複数の孔13pに係合する。複数対の挟持片32は、それぞれ、複数の端子部14の複数の部分14aを挟持するとともに、複数の孔14pに係合する。
Specifically, referring to FIG. 12, a plurality of pairs of holding
本実施の形態のパワー半導体モジュール1eは、実施の形態1のパワー半導体モジュール1の効果に加えて、以下の効果を奏する。
The
本実施の形態のパワー半導体モジュール1eでは、複数の端子部13にそれぞれ複数の孔13pが設けられている。複数対の挟持片32は、それぞれ、複数の孔13pに係合している。
In the
本実施の形態のパワー半導体モジュール1eの製造方法では、複数の端子部13にそれぞれ複数の孔13pが設けられている。複数対の挟持片32が複数の端子部13の複数の部分13aを挟持することは、複数対の挟持片32を、それぞれ、複数の孔13pに係合させることを含む。
In the method for manufacturing the
本実施の形態のパワー半導体モジュール1e及びその製造方法によれば、複数の外部接続端子30は、それぞれ、複数の端子部13に、より強固に接続される。複数の外部接続端子30が複数の端子部13から外れることが、より確実に防止され得る。
According to the
実施の形態6.
図19を参照して、実施の形態6のパワー半導体モジュール1fを説明する。本実施の形態のパワー半導体モジュール1fは、実施の形態1のパワー半導体モジュール1と同様の構成を備えるが、主に以下の点で、実施の形態1のパワー半導体モジュール1と異なっている。
Embodiment 6.
The
パワー半導体モジュール1fは、ヒートシンク60をさらに備える。ヒートシンク60は、パワー半導体チップ20で発生した熱を、パワー半導体モジュール1fの外部へ放散する。ヒートシンク60は、例えば、銅(Cu)またはアルミニウム(Al)のような高い熱伝導率を有する材料で形成されている。ヒートシンク60は、放熱フィン(図示せず)を含んでもよい。ヒートシンク60の内部に、水のような冷媒(図示せず)が流れていてもよい。
The
ヒートシンク60は、少なくとも一つのダイパッド部11の第2主面10bに接続されている。具体的には、ヒートシンク60は、放熱シート40を介して、少なくとも一つのダイパッド部11の第2主面10bに接続されている。ヒートシンク60は、はんだまたはロウ材のような接合部材(図示せず)を用いて、放熱シート40に取り付けられている。
The
絶縁部材38は、複数の外部接続端子30とヒートシンク60との間に配置されている。
The insulating
本実施の形態のパワー半導体モジュール1fの製造方法は、実施の形態1のパワー半導体モジュール1の製造方法と同様のステップを備えるが、主に以下の点で実施の形態1のパワー半導体モジュール1の製造方法と異なっている。
The manufacturing method of the
本実施の形態のパワー半導体モジュール1fの製造方法は、少なくとも一つのダイパッド部11の第2主面10bにヒートシンク60を接続することをさらに備える。絶縁部材38は、複数の外部接続端子30とヒートシンク60との間に配置されている。一例では、複数の外部接続端子30が複数の端子部13,14に接続された後に、少なくとも一つのダイパッド部11の第2主面10bにヒートシンク60を接続する。具体的には、放熱シート40とヒートシンク60との間に、はんだまたはロウ材のような接合部材を配置する。接合部材を用いて、ヒートシンク60を放熱シート40に取り付ける。
The method for manufacturing the
図20を参照して、本実施の形態の変形例のパワー半導体モジュール1gでは、絶縁部材38はヒートシンク60に接触してもよい。少なくとも一つのダイパッド部11の第1主面10aは、複数の端子部13,14の第1主面10aと面一であってもよい。少なくとも一つのダイパッド部11の第1主面10aは、少なくとも一つのダイパッド部12の第1主面10aと面一であってもよい。少なくとも一つのダイパッド部11の第2主面10bは、複数の端子部13,14の第2主面10bと面一であってもよい。少なくとも一つのダイパッド部11の第2主面10bは、少なくとも一つのダイパッド部12の第2主面10bと面一であってもよい。
With reference to FIG. 20, in the
本実施の形態のパワー半導体モジュール1f,1gは、実施の形態1のパワー半導体モジュール1の効果に加えて、以下の効果を奏する。
The
本実施の形態のパワー半導体モジュール1f,1gは、少なくとも一つのダイパッド部11の第2主面10bに接続されているヒートシンク60をさらに備える。絶縁部材38は、複数の外部接続端子30とヒートシンク60との間に配置されている。
The
本実施の形態のパワー半導体モジュール1f,1gの製造方法は、少なくとも一つのダイパッド部11の第2主面10bにヒートシンク60を接続することをさらに備える。絶縁部材38は、複数の外部接続端子30とヒートシンク60との間に配置されている。
The method for manufacturing the
本実施の形態のパワー半導体モジュール1f,1g及びその製造方法によれば、絶縁部材38は、複数の端子部13,14とヒートシンク60との間に放電が発生することを防止する。複数の端子部13,14とヒートシンク60との間の間隔を減少させることができる。パワー半導体モジュール1f,1gは、小型化され得る。また、パワー半導体モジュール1f,1gはヒートシンク60を備えるため、パワー半導体モジュール1f,1gの放熱特性は向上する。
According to the
本実施の形態のパワー半導体モジュール1gでは、絶縁部材38は、ヒートシンク60に接触している。そのため、パワー半導体モジュール1gは、さらに小型化され得る。
In the
実施の形態7.
本実施の形態は、実施の形態1から実施の形態6のいずれかに係るパワー半導体モジュール1,1a,1b,1c,1d,1e,1f,1gを電力変換装置に適用したものである。本実施の形態の電力変換装置200は、特に限定されるものではないが、三相のインバータである場合について以下説明する。
Embodiment 7.
In this embodiment, the
図21に示される電力変換システムは、電源100、電力変換装置200及び負荷300から構成される。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は、特に限定されないが、例えば、直流系統、太陽電池または蓄電池で構成されてもよいし、交流系統に接続された整流回路またはAC/DCコンバータで構成されてもよい。電源100は、直流系統から出力される直流電力を別の直流電力に変換するDC/DCコンバータによって構成されてもよい。
The power conversion system shown in FIG. 21 includes a
電力変換装置200は、電源100と負荷300の間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図21に示されるように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
The
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は、特に限定されるものではないが、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
The
以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子(図示せず)と還流ダイオード(図示せず)を備えている。スイッチング素子が電源100から供給される電圧をスイッチングすることによって、主変換回路201は、電源100から供給される直流電力を交流電力に変換して、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードとから構成され得る。主変換回路201の各スイッチング素子及び各還流ダイオードの少なくともいずれかに、上述した実施の形態1から実施の形態6のいずれかのパワー半導体モジュール1,1a,1b,1c,1d,1e,1f,1gが適用され得る。主変換回路201を構成するパワー半導体モジュール202として、上述した実施の形態1から実施の形態6のいずれかのパワー半導体モジュール1,1a,1b,1c,1d,1e,1f,1gが適用され得る。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相及びW相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
Hereinafter, the details of the
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示せず)を備えている。駆動回路は、パワー半導体モジュール202に内蔵されてもよいし、パワー半導体モジュール202の外部に設けられてもよい。駆動回路は、主変換回路201に含まれるスイッチング素子を駆動する駆動信号を生成して、主変換回路201のスイッチング素子の制御電極に駆動信号を供給する。具体的には、制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。
Further, the
本実施の形態に係る電力変換装置200では、主変換回路201に含まれるパワー半導体モジュール202として、実施の形態1から実施の形態6のいずれかに係るパワー半導体モジュール1,1a,1b,1c,1d,1e,1f,1gが適用される。そのため、本実施の形態に係る電力変換装置200は、向上された信頼性を有する。
In the
本実施の形態では、2レベルの三相インバータに本開示を適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では2レベルの電力変換装置としたが、3レベルの電力変換装置であってもよいし、マルチレベルの電力変換装置であってもよい。電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本開示が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、DC/DCコンバータまたはAC/DCコンバータに本開示が適用されてもよい。 In the present embodiment, an example of applying the present disclosure to a two-level three-phase inverter has been described, but the present invention is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power conversion device is used, but a three-level power conversion device or a multi-level power conversion device may be used. The present disclosure may apply to a single-phase inverter if the power converter powers the single-phase load. When the power converter supplies power to a DC load or the like, the present disclosure may be applied to a DC / DC converter or an AC / DC converter.
本開示が適用された電力変換装置は、負荷が電動機の場合に限定されるものではなく、例えば、放電加工機もしくはレーザー加工機の電源装置、または、誘導加熱調理器もしくは非接触器給電システムの電源装置に組み込まれ得る。本開示が適用された電力変換装置は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いられ得る。 The power conversion device to which the present disclosure is applied is not limited to the case where the load is an electric motor, for example, a power supply device of an electric discharge machine or a laser machine machine, or an induction heating cooker or a non-contact power supply system. Can be incorporated into a power supply. The power conversion device to which the present disclosure is applied can be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.
今回開示された実施の形態1から実施の形態6はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態1から実施の形態6の少なくとも二つを組み合わせてもよい。本開示の範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。 It should be considered that the first to sixth embodiments disclosed this time are exemplary in all respects and not restrictive. As long as there is no contradiction, at least two of the first to sixth embodiments disclosed this time may be combined. The scope of the present disclosure is shown by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.
1,1a,1b,1c,1d,1e,1f,1g パワー半導体モジュール、10 リードフレーム、10a 第1主面、10b 第2主面、11,12 ダイパッド部、13,14 端子部、13a,14a 部分、13p,14p 孔、20 パワー半導体チップ、21,24 接合部材、23 制御用半導体チップ、26,27,28 導電ワイヤ、30 外部接続端子、30m 表面、31 外部接続端子本体部、32 挟持片、38 絶縁部材、40 放熱シート、42 封止部材、42a 凹部、45 金型、48 注入口、50 基台、51 頂面、52 凹部、53 底面、55 治具、60 ヒートシンク、100 電源、200 電力変換装置、201 主変換回路、202 パワー半導体モジュール、203 制御回路、300 負荷。 1,1a, 1b, 1c, 1d, 1e, 1f, 1g Power semiconductor module, 10 lead frame, 10a 1st main surface, 10b 2nd main surface, 11,12 die pad part, 13,14 terminal part, 13a, 14a Part, 13p, 14p hole, 20 power semiconductor chip, 21,24 joining member, 23 control semiconductor chip, 26,27,28 conductive wire, 30 external connection terminal, 30m surface, 31 external connection terminal body, 32 holding piece , 38 Insulation member, 40 Heat dissipation sheet, 42 Sealing member, 42a recess, 45 mold, 48 inlet, 50 base, 51 top surface, 52 recess, 53 bottom surface, 55 jig, 60 heat sink, 100 power supply, 200 Power converter, 201 main conversion circuit, 202 power semiconductor module, 203 control circuit, 300 load.
Claims (18)
少なくとも一つのパワー半導体チップと、
前記複数の端子部にそれぞれ接続されている複数の外部接続端子と、
前記少なくとも一つのパワー半導体チップを封止する封止部材とを備え、
前記リードフレームは、第1主面と、前記第1主面とは反対側の第2主面とを有し、
前記少なくとも一つのパワー半導体チップは、前記少なくとも一つのダイパッド部の前記第1主面上に実装されており、かつ、前記複数の端子部に電気的に接続されており、
前記複数の端子部は、それぞれ、前記封止部材から露出している複数の部分を含み、
前記複数の外部接続端子は、それぞれ、複数対の挟持片を含み、
前記複数対の挟持片は、それぞれ、前記複数の端子部の前記複数の部分を挟持している、パワー半導体モジュール。 A lead frame including at least one die pad portion and a plurality of terminal portions,
With at least one power semiconductor chip,
A plurality of external connection terminals connected to the plurality of terminals, respectively,
A sealing member for sealing at least one power semiconductor chip is provided.
The lead frame has a first main surface and a second main surface opposite to the first main surface.
The at least one power semiconductor chip is mounted on the first main surface of the at least one die pad portion, and is electrically connected to the plurality of terminal portions.
Each of the plurality of terminal portions includes a plurality of portions exposed from the sealing member.
Each of the plurality of external connection terminals includes a plurality of pairs of holding pieces.
Each of the plurality of pairs of sandwiching pieces is a power semiconductor module that sandwiches the plurality of portions of the plurality of terminal portions.
前記複数の板ばねの弾性力によって、前記複数対の挟持片は前記複数の端子部の前記複数の部分を挟持している、請求項1に記載のパワー半導体モジュール。 The plurality of pairs of holding pieces each include a plurality of leaf springs.
The power semiconductor module according to claim 1, wherein the plurality of pairs of sandwiching pieces sandwich the plurality of portions of the plurality of terminal portions by the elastic force of the plurality of leaf springs.
前記複数対の挟持片は、それぞれ、前記複数の孔に係合している、請求項1から請求項3のいずれか一項に記載のパワー半導体モジュール。 A plurality of holes are provided in each of the plurality of terminals.
The power semiconductor module according to any one of claims 1 to 3, wherein each of the plurality of pairs of holding pieces is engaged with the plurality of holes.
前記絶縁部材の一部は前記凹部に嵌合されている、請求項6に記載のパワー半導体モジュール。 The sealing member is provided with a recess, and the sealing member is provided with a recess.
The power semiconductor module according to claim 6, wherein a part of the insulating member is fitted in the recess.
前記絶縁部材は、前記複数の外部接続端子と前記ヒートシンクとの間に配置されている、請求項5から請求項7のいずれか一項に記載のパワー半導体モジュール。 Further comprising a heat sink connected to the second main surface of the at least one die pad portion.
The power semiconductor module according to any one of claims 5 to 7, wherein the insulating member is arranged between the plurality of external connection terminals and the heat sink.
前記複数の外部接続端子本体部は、それぞれ、前記複数対の挟持片に接続されており、かつ、前記第1主面の法線に沿って延在しており、
前記第1主面の平面視において、前記複数の外部接続端子本体部は千鳥状に配置されている、請求項1から請求項9のいずれか一項に記載のパワー半導体モジュール。 Each of the plurality of external connection terminals includes a plurality of external connection terminal main bodies.
The plurality of external connection terminal main bodies are each connected to the plurality of pairs of holding pieces and extend along the normal of the first main surface.
The power semiconductor module according to any one of claims 1 to 9, wherein the plurality of external connection terminal main bodies are arranged in a staggered manner in a plan view of the first main surface.
前記少なくとも一つのパワー半導体チップを封止部材によって封止することを備え、前記複数の端子部は、それぞれ、前記封止部材から露出している複数の部分を含み、さらに、
複数対の挟持片が前記複数の端子部の前記複数の部分を挟持することによって、複数の外部接続端子をそれぞれ前記複数の端子部に接続することを備え、
前記複数の外部接続端子は、それぞれ、前記複数対の挟持片を含む、パワー半導体モジュールの製造方法。 The lead frame comprises mounting at least one power semiconductor chip on at least one die pad portion of the lead frame, the lead frame includes the at least one die pad portion and a plurality of terminal portions, and the lead frame is a first. It has one main surface and a second main surface opposite to the first main surface, and the at least one power semiconductor chip is mounted on the first main surface of the at least one die pad portion. And is electrically connected to the plurality of terminals, and further
The plurality of terminals are each provided by sealing the at least one power semiconductor chip with a sealing member, and each of the plurality of terminals includes a plurality of portions exposed from the sealing member, and further.
A plurality of pairs of sandwiching pieces are provided to connect a plurality of external connection terminals to the plurality of terminal portions by sandwiching the plurality of portions of the plurality of terminal portions.
A method for manufacturing a power semiconductor module, wherein each of the plurality of external connection terminals includes the plurality of pairs of holding pieces.
前記複数対の挟持片が前記複数の端子部の前記複数の部分を挟持することは、前記複数対の挟持片をそれぞれ前記複数の端子部の前記複数の部分に差し込むことを含む、請求項11に記載のパワー半導体モジュールの製造方法。 The plurality of pairs of holding pieces each include a plurality of leaf springs.
11. The fact that the plurality of pairs of sandwiching pieces sandwich the plurality of portions of the plurality of terminal portions includes inserting the plurality of pairs of sandwiching pieces into the plurality of portions of the plurality of terminal portions, respectively. The method for manufacturing a power semiconductor module according to the above.
前記複数対の挟持片が前記複数の端子部の前記複数の部分を挟持することは、前記複数対の挟持片を、それぞれ、前記複数の孔に係合させることを含む、請求項11から請求項13のいずれか一項に記載のパワー半導体モジュールの製造方法。 A plurality of holes are provided in each of the plurality of terminals.
It is claimed from claim 11 that the plurality of pairs of sandwiching pieces sandwiching the plurality of portions of the plurality of terminal portions includes engaging the plurality of pairs of sandwiching pieces with the plurality of holes, respectively. Item 3. The method for manufacturing a power semiconductor module according to any one of Items 13.
前記絶縁部材は、前記複数の外部接続端子と前記ヒートシンクとの間に配置されている、請求項15または請求項16に記載のパワー半導体モジュール。 Further provided, a heat sink is connected to the second main surface of the at least one die pad portion.
The power semiconductor module according to claim 15, wherein the insulating member is arranged between the plurality of external connection terminals and the heat sink.
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
A main conversion circuit having the power semiconductor module according to any one of claims 1 to 10 and converting and outputting input power.
A power conversion device including a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020179572A JP2022070483A (en) | 2020-10-27 | 2020-10-27 | Power semiconductor module, method for manufacturing the same, and power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020179572A JP2022070483A (en) | 2020-10-27 | 2020-10-27 | Power semiconductor module, method for manufacturing the same, and power conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022070483A true JP2022070483A (en) | 2022-05-13 |
Family
ID=81534964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020179572A Pending JP2022070483A (en) | 2020-10-27 | 2020-10-27 | Power semiconductor module, method for manufacturing the same, and power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022070483A (en) |
-
2020
- 2020-10-27 JP JP2020179572A patent/JP2022070483A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4569473B2 (en) | Resin-encapsulated power semiconductor module | |
CN109727960B (en) | Semiconductor module, method for manufacturing the same, and power conversion device | |
JP6816825B2 (en) | Manufacturing method of semiconductor device, power conversion device and semiconductor device | |
JP7196815B2 (en) | Semiconductor module and power converter | |
US20220336324A1 (en) | Electric circuit body, power converter, and method for manufacturing electric circuit body | |
JP6952889B2 (en) | Power semiconductor modules, their manufacturing methods, and power converters | |
JP6927437B1 (en) | Power module and power converter | |
CN111052325A (en) | Semiconductor module and power conversion device | |
JP7035920B2 (en) | Semiconductor devices and power converters | |
WO2020245880A1 (en) | Semiconductor module and power conversion device | |
WO2022123870A1 (en) | Electrical circuit body, power conversion device, and electrical circuit body manufacturing method | |
JP7053897B2 (en) | Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices | |
JP2022070483A (en) | Power semiconductor module, method for manufacturing the same, and power conversion device | |
JP2018073923A (en) | Power semiconductor device, method of manufacturing the same, and power conversion device | |
US11887903B2 (en) | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus | |
WO2022138200A1 (en) | Power semiconductor device, method for making same, and electric power converting device | |
JP7171516B2 (en) | Power semiconductor module, power converter, and method for manufacturing power semiconductor module | |
JP7278077B2 (en) | Semiconductor device and its manufacturing method | |
WO2022137704A1 (en) | Power module and power conversion device | |
WO2023175854A1 (en) | Semiconductor device, power converter, and method for manufacturing semiconductor device | |
WO2022054560A1 (en) | Semiconductor device, semiconductor device manufacturing method, and power converter | |
WO2021100199A1 (en) | Semiconductor device, method for producing same, and electric power conversion device | |
CN117321763A (en) | Power semiconductor device and power conversion device | |
WO2023193928A1 (en) | Arrangement for a power module, power module and method for producing an arrangement for a power module | |
JP2002076261A (en) | Power semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230906 |