JP7484873B2 - 印刷装置、データ送信方法及びコンピュータプログラム - Google Patents

印刷装置、データ送信方法及びコンピュータプログラム Download PDF

Info

Publication number
JP7484873B2
JP7484873B2 JP2021194274A JP2021194274A JP7484873B2 JP 7484873 B2 JP7484873 B2 JP 7484873B2 JP 2021194274 A JP2021194274 A JP 2021194274A JP 2021194274 A JP2021194274 A JP 2021194274A JP 7484873 B2 JP7484873 B2 JP 7484873B2
Authority
JP
Japan
Prior art keywords
control circuit
parameter
common
head
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021194274A
Other languages
English (en)
Other versions
JP2023080765A (ja
Inventor
拓也 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2021194274A priority Critical patent/JP7484873B2/ja
Priority to US18/046,978 priority patent/US12076983B2/en
Publication of JP2023080765A publication Critical patent/JP2023080765A/ja
Application granted granted Critical
Publication of JP7484873B2 publication Critical patent/JP7484873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/145—Arrangement thereof
    • B41J2/155—Arrangement thereof for line printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0451—Control methods or devices therefor, e.g. driver circuits, control circuits for detecting failure, e.g. clogging, malfunctioning actuator
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04586—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads of a type not covered by groups B41J2/04575 - B41J2/04585, or of an undefined type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
    • G06K15/102—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers using ink jet print heads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/18—Conditioning data for presenting it to the physical printing elements
    • G06K15/1894—Outputting the image data to the printing elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/40—Details not directly involved in printing, e.g. machine management, management of the arrangement as a whole or of its constitutive parts
    • G06K15/408—Handling exceptions, e.g. faults
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/20—Modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/121—Facilitating exception or error detection and recovery, e.g. fault, media or consumables depleted
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1211—Improving printing performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1223—Dedicated interfaces to print systems specifically adapted to use a particular technique
    • G06F3/1229—Printer resources management or printer maintenance, e.g. device status, power levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
    • G06F3/1279—Controller construction, e.g. aspects of the interface hardware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Information Transfer Systems (AREA)
  • Ink Jet (AREA)

Description

本技術は、印刷を行うためのパラメータを送信する印刷装置、データ送信方法及びコンピュータプログラムに関する。
メインコントロール基板と、複数のヘッドコントロール基板（ＨＣ基板）と、ヘッドとを備える液適吐出装置がある。ヘッドは複数のノズル群を有する。各ＨＣ基板は各ノズル群に対応する。各ＨＣ基板はデイジーチェーン接続されている。
メインコントロール基板から先頭のＨＣ基板に識別情報が送信される。先頭のＨＣ基板は、受信した識別情報を記憶し、識別情報を所定のルールに従って変更し、下流側のＨＣ基板に送信する。下流側のＨＣ基板は、受信した識別情報を記憶し、識別情報を前記ルールに従って変更し、更に下流側のＨＣ基板に送信する。このようにして、各ＨＣ基板は識別情報を記憶する。
メインコントロール基板は先頭のＨＣ基板に画像データ及び同期信号を送信する。各ＨＣ基板は下流側に画像データ及び同期信号を順次送信する。各ＨＣ基板は自身の識別情報に対応した画像データに基づき、同期信号に応じたタイミングで各ノズル群から液適を吐出させることができる（特許文献１参照）。
特許第５０３６６７１号公報
各ＨＣ基板における単位時間の処理量の上限は略一定である。画像データ及び同期信号等のデータ量が多くなるに従って、各ＨＣ基板において、データを受信してから自身の識別情報に対応した画像データを抽出し、ノズル群を駆動するまでに要する処理時間が長くなり、印刷速度が低下する。
本開示は斯かる事情に鑑みてなされたものであり、ヘッドの駆動を制御する各回路における処理時間が長くなることを抑制し、印刷速度の低下を抑制することができる印刷装置、データ送信方法及びコンピュータプログラムを提供することを目的とする。
本開示の一実施形態に係る印刷装置は、ノズルを有する複数のヘッドユニットと、主制御回路と、前記複数のヘッドユニットにそれぞれ接続された複数の副制御回路であって、前記複数の副制御回路のうちの１つが前記主制御回路と通信可能に接続された複数の副制御回路とを備え、前記複数の副制御回路は第１制御回路と、前記第１制御回路に直列的かつ通信可能に接続された第２制御回路とを含み、前記第１制御回路は、前記第１制御回路に対応する第１パラメータと、前記第２制御回路に対応する第２パラメータとを含む第１データを受信する第１データ受信処理と、前記第１データを前記第２制御回路に送信する第１データ送信処理とを実行し、前記第２制御回路は、前記第１制御回路から前記第１データを受信する第２データ受信処理と、前記第１データから前記第１パラメータを削除する削除処理とを実行する。
本開示の一実施形態に係るデータ送信方法は、印刷装置にて実行されるデータ送信方法であって、前記印刷装置は、ノズルを有する複数のヘッドユニットと、主制御回路と、前記複数のヘッドユニットにそれぞれ接続された複数の副制御回路であって、前記複数の副制御回路のうちの１つが前記主制御回路と通信可能に接続された複数の副制御回路とを備え、前記複数の副制御回路は第１制御回路と、前記第１制御回路に直列的かつ通信可能に接続された第２制御回路とを含み、前記第１制御回路は、前記第１制御回路に対応する第１パラメータと、前記第２制御回路に対応する第２パラメータとを含む第１データを受信し、前記第１データを前記第２制御回路に送信し、前記第２制御回路は前記第１制御回路から前記第１データを受信し、前記第１データから前記第１パラメータを削除する。
本開示の一実施形態に係るコンピュータプログラムは、印刷装置にて実行可能なコンピュータプログラムであって、前記印刷装置は、ノズルを有する複数のヘッドユニットと、主制御回路と、前記複数のヘッドユニットにそれぞれ接続された複数の副制御回路であって、前記複数の副制御回路のうちの１つが前記主制御回路と通信可能に接続された複数の副制御回路とを備え、前記複数の副制御回路は第１制御回路と、前記第１制御回路に直列的かつ通信可能に接続された第２制御回路とを含み、前記第１制御回路に、前記第１制御回路に対応する第１パラメータと、前記第２制御回路に対応する第２パラメータとを含む第１データを受信し、前記第１データを前記第２制御回路に送信する処理を実行させ、前記第２制御回路に、前記第１制御回路から前記第１データを受信し、前記第１パラメータを削除する処理を実行させる。
本開示の一実施形態に係る印刷装置、データ送信方法及びコンピュータプログラムにあっては、第２制御回路は第１制御回路から受信した第１データから第１パラメータを削除する。そのため、第２制御回路が下流側の副制御回路に送信する第１データのデータ量は削減され、各制御回路における処理時間が長くなることを抑制し、印刷速度の低下を抑制することができる。
実施の形態１に係る印刷装置の略示平面図である。 インクジェットヘッドの平面透視図である。 制御装置、エンコーダ及びインクジェットヘッドのブロック図である。 データ構造の一例を示す概念図である。 個別パラメータデータを示す図である。 主制御回路による印刷処理を説明するフローチャートである。 ＳｏＣによるパラメータデータ送受信処理を説明するフローチャートである。 ＳｏＣによる共通パラメータデータ再送処理を説明するフローチャートである。 ＳｏＣによる個別パラメータデータ再送処理を説明するフローチャートである。 実施の形態２に係るＳｏＣによる共通パラメータデータ再送処理を説明するフローチャートである。 ＳｏＣによる個別パラメータデータ再送処理を説明するフローチャートである。 実施の形態３に係るＳｏＣによるパラメータデータ送受信処理を説明するフローチャートである。 主制御回路による共通パラメータデータ再送処理を説明するフローチャートである。 主制御回路による個別パラメータデータ再送処理を説明するフローチャートである。 実施の形態４に係るインクジェットヘッドの平面透視図である。 実施の形態５に係る制御装置及びインクジェットヘッドのブロック図である。
（実施の形態１）
以下本発明を実施の形態に係る印刷装置を示す図面に基づいて説明する。図１は、印刷装置１の略示平面図である。図１において、記録用紙１００の搬送方向は印刷装置１の前後方向に対応する。また記録用紙１００の幅方向は印刷装置１の左右方向に対応する。また前後方向及び左右方向と直交する方向、即ち図１の紙面垂直方向は印刷装置１の上下方向に対応する。左右方向は第１方向に対応し、前後方向は第２方向に対応する。
図１に示すように、印刷装置１は、ケース２内に収容されたプラテン３、四つのインクジェットヘッド４、二つの搬送ローラ５、６、及び制御装置７等を備える。プラテン３の上面を、記録用紙１００が通過する。四つのインクジェットヘッド４は、プラテン３の上方において、搬送方向に並んでいる。各インクジェットヘッド４は、いわゆるラインタイプのヘッドである。インクジェットヘッド４には、インクタンク（図示略）からインクが供給される。四つのインクジェットヘッド４には、異なる色のインクが供給される。
図１に示すように、二つの搬送ローラ５、６は、プラテン３に対して後側と前側にそれぞれ配置されている。二つの搬送ローラ５、６は、図示しないモータによってそれぞれ駆動され、プラテン３上の記録用紙１００を前方へ搬送する。
制御装置７は、ＦＰＧＡ、記憶部、ＲＡＭ等を備える。記憶部は書き換え可能に構成され、例えばＥＥＰＲＯＭ、ＥＰＲＯＭ、ハードディスク等である。なお制御装置７はＣＰＵ、又はＡＳＩＣ等を備えてもよい。記憶部には、制御プログラムが記憶されている。制御プログラムは記録媒体７０、例えば光ディスク、持ち運び可能なフラッシュメモリから記憶部にインストールされる。なお制御プログラムは、印刷装置１に通信可能な接続されたサーバから記憶部にダウンロードされてもよい。制御装置７は、制御プログラムに基づいて、印刷装置１を制御する。制御装置７は、ＰＣ等の外部装置９とデータ通信可能に接続されており、外部装置９から送られた印刷データに基づいて、印刷装置１の各部を駆動させ、印刷を実行する。
図２は、インクジェットヘッド４の平面透視図である。インクジェットヘッド４は複数のヘッド４２を備える。ヘッド４２はヘッドユニットに対応する。ヘッド４２は、平面視において左斜め後方向及び右斜め前方向に延びた平行四辺形状をなす。ヘッド４２は複数のノズル４２ａを備える。複数のヘッド４２は左右方向に一列に並び、前後方向に並ばない。複数のヘッド４２は、例えば第１ヘッド４２（１）、第１ヘッドの右隣に位置する第２ヘッド４２（２）、第２ヘッドの右隣に位置する第３ヘッド４２（３）、第３ヘッド４２（３）の右隣に位置する第４ヘッド４２（４）を備える。インクジェットヘッド４の前端４ａと後端４ｂとの間の距離は、第１ヘッド４２（１）の前後方向の長さ、第２ヘッド４２（２）の前後方向の長さ、第３ヘッド４２（３）の前後方向の長さ、第４ヘッド４２（４）の前後方向の長さよりも長いが、第１ヘッド４２（１）の前後方向の長さの２倍、第２ヘッド４２（２）の前後方向の長さの２倍、第３ヘッド４２（３）の前後方向の長さの２倍、第４ヘッド４２（４）の前後方向の長さの２倍には満たない。つまり、インクジェットヘッド４において、第１ヘッド４２（１）と第２ヘッド４２（２）とは、第１ヘッド４２（１）の１つ分、前後方向にずれることはない。また、第２ヘッド４２（２）と第３ヘッド４２（３）とは、第２ヘッド４２（１）の１つ分、前後方向にずれることはない。また、第３ヘッド４２（３）と第４ヘッド４２（４）とは、第３ヘッド４２（３）の１つ分、前後方向にずれることはない。また、第１ヘッド４２（１）と第４ヘッド４２（４）とは、第１ヘッド４２（１）の１つ分、前後方向にずれることはない。言い換えると、第１ヘッド４２（１）、第２ヘッド４２（２）、第３ヘッド４２（３）及び第４ヘッド４２（４）は、千鳥状に配置されていない。
第１ヘッド４２（１）の右端部は第２ヘッド４２（２）の左端部の後側に位置し、第２ヘッド４２（２）の右端部は第３ヘッド４２（３）の左端部の後側に位置し、第３ヘッド４２（３）の右端部は第４ヘッド４２（４）の左端部の後側に位置する。第１ヘッド４２（１）の右端部に位置するノズル４２ａの左右位置と、第２ヘッド４２（２）の左端部に位置するノズル４２ａの左右位置とは同じである。即ち、第１ヘッド４２（１）の右端部に位置するノズル４２ａと第２ヘッド４２（２）の左端部に位置するノズル４２ａとは前後方向にて重なる。
第２ヘッド４２（２）の右端部に位置するノズル４２ａの左右位置と、第３ヘッド４２（３）の左端部に位置するノズル４２ａの左右位置とは同じである。即ち、第２ヘッド４２（２）の右端部に位置するノズル４２ａと第３ヘッド４２（３）の左端部に位置するノズル４２ａとは前後方向にて重なる。第３ヘッド４２（３）の右端部に位置するノズル４２ａの左右位置と、第４ヘッド４２（４）の左端部に位置するノズル４２ａの左右位置とは同じである。即ち、第３ヘッド４２（３）の右端部に位置するノズル４２ａと第４ヘッド４２（４）の左端部に位置するノズル４２ａとは前後方向にて重なる。
図３は、制御装置７、エンコーダ８及びインクジェットヘッド４のブロック図である。制御装置７は主制御回路７ａを備える。主制御回路７ａは制御部７ｂ、記憶部７ｃ、カウンタ７ｄ、及びインタフェース（Ｉ／Ｆ）７ｅを備える。インクジェットヘッド４は、複数のヘッドモジュール４０を備える。複数のヘッドモジュール４０は左右方向に一列に並ぶ。
複数のヘッドモジュール４０は、例えば、第１ヘッドモジュール４０（１）、第２ヘッドモジュール４０（２）、・・・、第ｎヘッドモジュール４０（ｎ）を有する（ｎは自然数）。第１ヘッドモジュール４０（１）は最も左に位置し、第ｎヘッドモジュール４０（ｎ）は最も右に位置する。
第１ヘッドモジュール４０（１）～第ｎヘッドモジュール４０（ｎ）それぞれは、ＳｏＣ４１と、ヘッド４２とを備える。ＳｏＣ４１は副制御回路に対応する。ＳｏＣ４１は、制御部４１ａ、チェック回路４１ｂ、記憶部４１ｄ、上流側Ｉ／Ｆ４１ｅ、下流側Ｉ／Ｆ４１ｆ及びカウンタ４１ｇを備える。チェック回路４１ｂは、受信したデータに、自身のＳｏＣ４１に対応する共通パラメータ又は固有パラメータがあるか否かチェックし、自身のＳｏＣ４１に対応する共通パラメータ又は固有パラメータをメモリ４１ｃに記憶する。メモリ４１ｃは、例えば揮発性メモリ又は不揮発性メモリである。上流側Ｉ／Ｆ４１ｅ及び下流側Ｉ／Ｆ４１ｆの通信規格としては、例えばＰＣＩｅ、ＵＡＲＴ、Ｅｔｈｅｒｎｅｔ及びＵＳＢが挙げられる。
制御部４１ａはＳｏＣ４１の動作を制御する。制御部４１ａは、例えばＣＰＵを備えてもよく、ＡＳＩＣ等のロジック回路を備えてもよい。記憶部４１ｄは、例えばＥＰＲＯＭ又はＥＥＰＲＯＭ等の書き換え可能な不揮発性メモリである。カウンタ７ｄ及びカウンタ４１ｇは、例えば外部からのリセット信号が各カウンタ７ｄ及びカウンタ４１ｇに並列に入力されることによって、同期される。以下、ヘッドモジュール４０（１）～第ｎヘッドモジュール４０（ｎ）のＳｏＣ４１をＳｏＣ４１（１）～ＳｏＣ４１（ｎ）と称する。
各Ｉ／Ｆ７ｅ、４１ｅ、４１ｆは双方向通信可能なインタフェースであり、通信ケーブル５０によって、直列的に接続されている。Ｉ／Ｆ７ｅは印刷データに含まれる画像データをＳｏＣ４１（１）のＩ／Ｆ４１ｅに送信する。ＳｏＣ４１（１）のＩ／Ｆ４１ｆは画像データをＳｏＣ４１（２）のＩ／Ｆ４１ｅに転送し、ＳｏＣ４１（２）のＩ／Ｆ４１ｆはＳｏＣ４１（３）のＩ／Ｆ４１ｅに送信する。このようにして、画像データはＳｏＣ４１（ｎ）のＩ／Ｆ４１ｅまで順に転送される。
画像データは、ＳｏＣ４１（１）～ＳｏＣ４１（ｎ）それぞれの識別子と、各識別子に紐づけられた印刷情報とを含む。ＳｏＣ４１（１）～ＳｏＣ４１（ｎ）の制御部４１ａは、受信した画像データから自身の識別子に紐づけられた画像情報を取得する。
搬送ローラ５、６はモータ（図示略）を備え、前記モータにはエンコーダ８が設けられている。エンコーダ８は前記モータの回転位置又は速度を検出する。モータの回転位置又は速度は記録用紙１００の前後位置に対応し、エンコーダ８は印刷位置（記録用紙１００における１ラインの印刷を行うべき位置）に対応した回転位置又は速度を検出する都度、主制御回路７ａに同期信号を送信する。
主制御回路７ａは、必要に応じて、同期信号をＳｏＣ４１（１）のＩ／Ｆ４１ｅに送信する。ＳｏＣ４１（１）のＩ／Ｆ４１ｆは同期信号をＳｏＣ４１（２）のＩ／Ｆ４１ｅに転送し、ＳｏＣ４１（２）の通信部Ｉ／Ｆ４１ｆはＳｏＣ４１（３）のＩ／Ｆ４１ｅに送信する。このようにして、同期信号はＳｏＣ４１（ｎ）のＩ／Ｆ４１ｅまで順に転送される。各ＳｏＣ４１（１）～（ｎ）は、カウンタ４１ｇを参照し、受信した同期信号が示す時点にてヘッド４２を駆動させ、インクをノズル４２ａから吐出させる。後述する共通パラメータは前記同期信号を含む。
図４はデータ構造の一例を示す概念図である。ここでインクジェットヘッド４が三つのＳｏＣ４１（１）～ＳｏＣ４１（３）を備える場合、即ちｎ＝３の場合について説明する。前記印刷データはパラメータデータを含む。図４の最も上の図は、１パケットのパラメータデータの構造を示し、図４の上から２番目の図はＳｏＣ４１（１）が受信する共通パラメータデータを示し、図４の上から３番目の図はＳｏＣ４１（２）が受信する共通パラメータデータを示し、図４の上から４番目の図はＳｏＣ４１（３）が受信する共通パラメータデータを示す。
なお共通パラメータの種類は１種類である。上述したように、複数のヘッド４２は左右方向に１列に並び、前後方向に並ばないので、ヘッド４２の前後位置に応じた複数種類の共通パラメータは不要である。
図４の最も上の図に示すように、１パケットのパラメータデータは、フラグビットと、ヘッダビットと、データビットとを備える。ここで１パケットは、１組のフラグビット、ヘッダビット及びデータビットによって構成される単位である。フラグビットは、パラメータデータが示すパラメータの種類を示し、例えば共通パラメータ又は個別パラメータを示す。フラグビットは例えば１ビットであり、「０」が共通パラメータを示し、「１」が個別パラメータを示す。
共通パラメータは、各ＳｏＣ４１に共通するパラメータであり、例えば各ヘッド４２が吐出する時点である同期時点が挙げられる。個別パラメータは、各ＳｏＣ４１に固有のパラメータであり、例えば前後方向に重なる第１ヘッド４２（１）のノズル４２ａ及び第２ヘッド４２（２）のノズル４２ａから、印刷に使用するノズル４２ａを特定するための情報が挙げられる。
ヘッダビットは、各ＳｏＣ４１（１）～（３）を識別するヘッダ情報を格納する。ヘッダビットは複数のビットを含み、例えば１５ビットである。ヘッダビットにおいて、右側のビットは下位ビットを示し、左側のビットは上位ビットを示す。以下、最下位のビットを第１ビットと称し、上位に向かうに従って、順に第２ビット、第３ビット・・・第１５ビットと称する。なおヘッダビットは１４ビット以下でもよいし、１６ビット以上でもよい。
第１ビットは、ＳｏＣ４１（１）に対応した第１ヘッダ情報を格納し、第１ビットに「１」が格納されている場合、ＳｏＣ４１（１）による共通パラメータの取得が行われていないこと又は第１ヘッダ情報が存在することを示し、第１ビットに「０」が格納されている場合、即ち第１ヘッダ情報を変更又は削除した場合、ＳｏＣ４１（１）による共通パラメータの取得が行われたことを示す。
第２ビットは、ＳｏＣ４１（２）に対応した第２ヘッダ情報を格納し、第２ビットに「１」が格納されている場合、ＳｏＣ４１（２）による共通パラメータの取得が行われていないこと又は第２ヘッダ情報が存在することを示し、第２ビットに「０」が格納されている場合、即ち第２ヘッダ情報を変更又は削除した場合、ＳｏＣ４１（２）による共通パラメータの取得が行われたことを示す。
第３ビットは、ＳｏＣ４１（３）に対応した第３ヘッダ情報を示し、第３ビットに「１」が格納されている場合、ＳｏＣ４１（３）による共通パラメータの取得が行われていないこと又は第３ヘッダ情報が存在することを示し、第３ビットに「０」が格納されている場合、即ち第３ヘッダ情報を変更又は削除した場合、ＳｏＣ４１（３）による共通パラメータの取得が行われたことを示す。以下、ＳｏＣ４１が自身に対応したヘッダ情報を変更又は削除する処理をヘッダ情報処理とも称する。
図４の上から２番目～４番目の図に示すように、共通パラメータデータのフラグビットには「０」が格納される。図４の上から２番目の図に示すように、ＳｏＣ４１（１）は、第１ビット、第２ビット及び第３ビットに「１」を格納し、第４～第１５ビットにはデータが未格納の共通パラメータデータを主制御回路７ａから受信する。なお、本実施例においてはｎ＝３の場合について説明しているが、ｎ＝１５の場合には、第４～第１５ビットにも「１」が格納される。
ＳｏＣ４１（１）は、共通パラメータをメモリ４１ｃに記憶し、第１ビットの「１」を「０」に変更し、即ち、第１ビットの情報を、ＳｏＣ４１（１）による共通パラメータの取得が行われていないことを示す情報から、取得が行われたことを示す情報に変更し、共通パラメータデータをＳｏＣ４１（２）に送信する（図４の上から３番目の図参照）。ＳｏＣ４１（１）の制御部４１ａはメモリ４１ｃにアクセスし、記憶部４１ｄに共通パラメータを記憶する。
ＳｏＣ４１（２）は、共通パラメータをメモリ４１ｃに記憶し、第２ビットの「１」を「０」に変更し、即ち、第２ビットの情報を、ＳｏＣ４１（２）による共通パラメータの取得が行われていないことを示す情報から、取得が行われたことを示す情報に変更し、共通パラメータデータをＳｏＣ４１（３）に送信する（図４の上から４番目の図参照）。ＳｏＣ４１（２）の制御部４１ａはメモリ４１ｃにアクセスし、記憶部４１ｄに共通パラメータを記憶する。
ＳｏＣ４１（３）は、共通パラメータをメモリ４１ｃに記憶し、第３ビットの「１」を「０」に変更し、即ち、第３ビットの情報を、ＳｏＣ４１（３）による共通パラメータの取得が行われていないことを示す情報から、取得が行われたことを示す情報に変更する。ＳｏＣ４１（３）の制御部４１ａはメモリ４１ｃにアクセスし、記憶部４１ｄに共通パラメータを記憶する。
ＳｏＣ４１（３）の制御部４１ａは主制御回路７ａに共通パラメータの取得が完了したことを通知する。主制御回路７ａは、共通パラメータの取得完了通知をＳｏＣ４１（３）から所定時間内に受信しない場合、共通パラメータデータをＳｏＣ４１（１）～ＳｏＣ４１（３）に再送してもよい。
ＳｏＣ４１（２）は、共通パラメータデータを受信した場合であって、ヘッダビットの第１ビットに「１」が格納されているとき、上流側のＳｏＣ４１、即ちＳｏＣ４１（１）に異常があると判定し、共通パラメータをＳｏＣ４１（１）に再送するための共通パラメータ再送処理を実行する。ＳｏＣ４１（３）は、共通パラメータデータを受信した場合であって、ヘッダビットの第２ビットに「１」が格納されているとき、上流側のＳｏＣ４１、即ちＳｏＣ４１（２）に異常があると判定し、共通パラメータをＳｏＣ４１（２）に再送するための共通パラメータ再送処理を実行する。
上述の如く、主制御回路７ａが共通パラメータデータをＳｏＣ４１（１）に送信した場合、共通パラメータデータを受信したＳｏＣ４１（ｋ）（ｋ＝１、２、・・・、ｎ－１）は、ヘッダビットの第ｋビットを「１」から「０」に変更し、ＳｏＣ４１（ｋ＋１）に送信する。
図５は、個別パラメータデータを示す図である。図５の最も上の図はＳｏＣ４１（１）が受信する３パケットの個別パラメータデータを示し、図５の上から２番目の図はＳｏＣ４１（２）が受信する３パケットの個別パラメータデータを示し、図５の上から３番目の図はＳｏＣ４１（３）が受信する２パケットの個別パラメータデータを示す。
図５の最も上の図に示すように、３パケットの個別パラメータデータはそれぞれ、個別パラメータ１、個別パラメータ２及び個別パラメータ３を備える。個別パラメータデータ１はＳｏＣ４１（１）に固有のパラメータであり、個別パラメータデータ２はＳｏＣ４１（２）に固有のパラメータであり、個別パラメータデータ３はＳｏＣ４１（３）に固有のパラメータである。以下、個別パラメータ１を備える個別パラメータデータを第１個別パラメータデータと称し、個別パラメータ２を備える個別パラメータデータを第２個別パラメータデータと称し、個別パラメータ３を備える個別パラメータデータを第３個別パラメータデータと称する。なお３つの個別パラメータデータを区別する必要がない場合、単に個別パラメータデータと称する。
第１個別パラメータデータの第１ビットは、ＳｏＣ４１（１）に対応した第１ヘッダ情報を格納し、第１ビットに「１」が格納されている場合、ＳｏＣ４１（１）による個別パラメータ１の取得が行われていないこと又は第１ヘッダ情報が存在することを示し、第１ビットに「０」が格納されている場合、即ち第１ヘッダ情報を変更又は削除した場合、ＳｏＣ４１（１）による第１個別パラメータの取得が行われたことを示す。
第２個別パラメータデータの第２ビットは、ＳｏＣ４１（２）に対応した第２ヘッダ情報を格納し、第２ビットに「１」が格納されている場合、即ち第２ヘッダ情報が存在する場合、ＳｏＣ４１（２）による個別パラメータ２の取得が行われていないこと又は第２ヘッダ情報が存在することを示し、第２ビットに「０」が格納されている場合、即ち第２ヘッダ情報を変更又は削除した場合、ＳｏＣ４１（２）による個別パラメータ２の取得が行われたことを示す。
第３個別パラメータデータの第３ビットは、ＳｏＣ４１（３）に対応した第３ヘッダ情報を格納し、第３ビットに「１」が格納されている場合、ＳｏＣ４１（３）による個別パラメータ３の取得が行われていないこと又は第３ヘッダ情報が存在することを示し、第３ビットに「０」が格納されている場合、即ち第３ヘッダ情報を変更又は削除した場合、ＳｏＣ４１（３）による個別パラメータ３の取得が行われたことを示す。
図５の最も上の図に示すように、第１～第３個別パラメータデータそれぞれのフラグビットには「１」が格納される。ＳｏＣ４１（１）は、第１～第３個別パラメータデータを主制御回路７ａから受信する。第１個別パラメータデータにおいて、ヘッダビットの第１ビットに「１」が格納され、第２ビット及び第３ビットに「０」が格納される。第２個別パラメータデータにおいて、ヘッダビットの第２ビットに「１」が格納され、第１ビット及び第３ビットに「０」が格納される。第３個別パラメータデータにおいて、ヘッダビットの第３ビットに「１」が格納され、第１ビット及び第２ビットに「０」が格納される。
ＳｏＣ４１（１）は、第１ビットに「１」が格納された個別パラメータデータ、即ち第１個別パラメータデータを選択し、第１個別パラメータデータが格納する個別パラメータ１をメモリ４１ｃに記憶し、第１ビットの「１」を「０」に変更し、即ち、第１ビットの情報を、ＳｏＣ４１（１）による個別パラメータの取得が行われていないことを示す情報から、取得が行われたことを示す情報に変更し、第１～第３個別パラメータデータをＳｏＣ４１（２）に送信する（図５の上から２番目の図参照）。ＳｏＣ４１（１）の制御部４１ａはメモリ４１ｃにアクセスし、記憶部４１ｄに個別パラメータ１を記憶する。
ＳｏＣ４１（２）は、ＳｏＣ４１（１）から送信された第１～第３個別パラメータデータを受信する。ＳｏＣ４１（２）は、受信した第１～第３個別パラメータデータから、第２ビットに「１」が格納された個別パラメータデータ、即ち第２個別パラメータデータを選択し、第２個別パラメータデータが格納する個別パラメータ２をメモリ４１ｃに記憶し、第２ビットの「１」を「０」に変更し、即ち、第２ビットの情報を、ＳｏＣ４１（２）による個別パラメータの取得が行われていないことを示す情報から、取得が行われたことを示す情報に変更する。ＳｏＣ４１（２）は、第１個別パラメータデータの第１ビットが「０」である場合、第１個別パラメータデータを削除し、第２及び第３個別パラメータデータをＳｏＣ４１（３）に送信する（図５の上から３番目の図参照）。ＳｏＣ４１（２）の制御部４１ａはメモリ４１ｃにアクセスし、記憶部４１ｄに個別パラメータ２を記憶する。
ＳｏＣ４１（３）は、ＳｏＣ４１（２）から送信された第２及び第３個別パラメータデータを受信する。ＳｏＣ４１（３）は、受信した第２及び第３個別パラメータデータから、第３ビットに「１」が格納された個別パラメータデータ、即ち第３個別パラメータデータを選択し、第３個別パラメータデータが格納する個別パラメータ３をメモリ４１ｃに記憶し、第３ビットの「１」を「０」に変更し、即ち、第３ビットの情報を、ＳｏＣ４１（３）による個別パラメータの取得が行われていないことを示す情報から、取得が行われたことを示す情報に変更する。ＳｏＣ４１（３）の制御部４１ａはメモリ４１ｃにアクセスし、記憶部４１ｄに個別パラメータ３を記憶する。ＳｏＣ４１（３）は、第２個別パラメータデータの第２ビットが「０」である場合、第２個別パラメータデータを削除してもよいし、しなくてもよい。
ＳｏＣ４１（３）の制御部４１ａは主制御回路７ａに個別パラメータ３の取得が完了したことを通知してもよい。主制御回路７ａは、個別パラメータ３の取得完了通知をＳｏＣ４１（３）から所定時間内に受信しない場合、第１～第３個別パラメータデータをＳｏＣ４１（１）～ＳｏＣ４１（３）に再送してもよい。なおＳｏＣ４１（３）の制御部４１ａは主制御回路７ａに個別パラメータ３の取得が完了したことを通知しなくてもよい。
上述の如く、主制御回路７ａがｎ個のＳｏＣ４１にそれぞれ対応するｎ個の個別パラメータデータをＳｏＣ４１（１）に送信した場合、下流側のＳｏＣ４１（ｋ）（ｋ＝２～ｎ－１）は、第ｋ－１個別パラメータデータの第ｋ－１ビットが「０」である場合、第ｋ－１個別パラメータデータを削除し、ＳｏＣ４１（ｋ＋１）に第ｋ～第ｎ個別パラメータデータを送信する。最も下流のＳｏＣ４１（ｎ）は、第ｎ－１個別パラメータデータの第ｎ－１ビットが「０」である場合、第ｎ－１個別パラメータデータを削除してもよいし、しなくてもよい。ＳｏＣ４１（ｎ）の制御部４１ａは主制御回路７ａに第ｎ個別パラメータの取得が完了したことを通知してもよいし、しなくてもよい。
図６は、主制御回路７ａによる印刷処理を説明するフローチャートである。主制御回路７ａは、印刷ジョブを外部装置９から受信したか否か判定する（Ｓ１）。外部装置９から印刷ジョブを受信していない場合（Ｓ１：ＮＯ）、主制御回路７ａはステップＳ１に処理を戻す。外部装置９から印刷ジョブを受信した場合（Ｓ１：ＹＥＳ）、主制御回路７ａは、共通パラメータ又は個別パラメータを各ＳｏＣ４１に設定済みか否か判定する（Ｓ２）。
共通パラメータ又は個別パラメータを各ＳｏＣ４１に設定済みでない場合（Ｓ２：ＮＯ）、主制御回路７ａはＳｏＣ４１（１）に共通パラメータデータ又は個別パラメータデータを送信する（Ｓ３）。主制御回路７ａは画像データをＳｏＣ４１（１）に送信し、印刷を開始する（Ｓ４）。共通パラメータ又は個別パラメータを各ＳｏＣ４１に設定済みである場合（Ｓ２：ＹＥＳ）、主制御回路７ａはステップＳ４に処理を進める。
主制御回路７ａは共通パラメータ又は個別パラメータを変更するイベントが発生したか否か判定する（Ｓ５）。イベントとしては、例えば、同期時点の補正又は印刷に使用するノズル４２ａを特定するための情報の補正が行われることが挙げられる。共通パラメータ又は個別パラメータを変更するイベントが発生した場合（Ｓ５：ＹＥＳ）、主制御回路７ａはＳｏＣ４１（１）に変更後の共通パラメータデータ又は個別パラメータデータを送信する（Ｓ６）。ステップＳ６において、前記パラメータデータの送信は、例えば１ラインの印刷が終了し、次のラインの印刷が開始されるまで間、即ちインクを吐出しない間に実行される。
主制御回路７ａは印刷が終了したか否か判定する（Ｓ７）。印刷が終了していない場合（Ｓ７：ＮＯ）、主制御回路７ａはステップＳ５に処理を戻す。印刷が終了した場合（Ｓ７：ＹＥＳ）、主制御回路７ａは印刷処理を終了する。ステップＳ５において、共通パラメータ又は個別パラメータを変更するイベントが発生していない場合（Ｓ５：ＮＯ）、主制御回路７ａはステップＳ７に処理を進める。
図７は、ＳｏＣ４１によるパラメータデータ送受信処理を説明するフローチャートである。ＳｏＣ４１は共通パラメータデータ又個別パラメータデータを受信する（Ｓ１１）。ＳｏＣ４１は、受信したパラメータデータが共通パラメータデータであるか否か判定する（Ｓ１２）。受信したパラメータデータが共通パラメータデータである場合（Ｓ１２：ＹＥＳ）、ＳｏＣ４１は自身に対応したヘッダ情報を変更するヘッダ情報処理を実行する（Ｓ１３）。ＳｏＣ４１（ｋ）（ｋ＝１、２、・・・、ｎ－１）は、第ｋビットの「１」を「０」に変更する。ＳｏＣ４１は、自身のヘッダ情報を変更した共通パラメータデータを下流側のＳｏＣ４１に送信する（Ｓ１４）。
ＳｏＣ４１は、上流側のＳｏＣ４１に異常が発生していないか否か判定する（Ｓ１５）。例えばＳｏＣ４１（ｋ）（ｋ＝１、２、・・・、ｎ－１）は、第ｋ－１ビットが「１」である場合、即ちＳｏＣ４１（ｋ－１）による共通パラメータの取得が行われていないことが示されている場合、上流側のＳｏＣ４１に異常が発生していると判定する。第ｋ－１ビットが「０」である場合、即ちＳｏＣ４１（ｋ－１）による共通パラメータの取得が行われていることが示されている場合、上流側のＳｏＣ４１に異常が発生していないと判定する。
上流側のＳｏＣ４１に異常が発生していると判定した場合（Ｓ１５：ＹＥＳ）、ＳｏＣ４１は共通パラメータデータ再送処理を実行し（Ｓ１６）、パラメータデータ送受信処理を終了する。共通パラメータデータ再送処理については後述する。
ステップＳ１５において、上流側のＳｏＣ４１に異常が発生していないと判定した場合（Ｓ１５：ＮＯ）、ＳｏＣ４１はパラメータデータ送受信処理を終了する。ステップＳ１２において、受信したパラメータデータが共通パラメータデータでない場合（Ｓ１２：ＮＯ）、即ち、受信したパラメータデータが個別パラメータデータである場合、ＳｏＣ４１はヘッダ情報処理を実行し（Ｓ１７）、上流側のＳｏＣ４１に異常が発生していないか否か判定する（Ｓ１８）。
例えば、ＳｏＣ４１（ｋ）（ｋ＝２、３、・・・、ｎ－１）は、受信した第ｋ－１個別パラメータデータの第ｋ－１ビットに「０」が格納されている場合、即ち上流側のＳｏＣ４１が自身に対応した個別パラメータデータを受信済みである場合、異常が発生していないと判定する。第ｋ－１ビットに「１」が格納されている場合、即ち上流側のＳｏＣ４１が自身に対応した個別パラメータデータを受信済みでない場合、異常が発生していると判定する。
上流側のＳｏＣ４１に異常が発生していないと判定した場合（Ｓ１８：ＮＯ）、ＳｏＣ４１は上流側のＳｏＣ４１に対応した個別パラメータデータを削除し（Ｓ１９）、残余の個別パラメータデータを下流側に送信し（Ｓ２０）、パラメータデータ送受信処理を終了する。
上流側のＳｏＣ４１に異常が発生していると判定した場合（Ｓ１８：ＹＥＳ）、ＳｏＣ４１は個別パラメータデータ再送処理を実行し（Ｓ２１）、ステップＳ１９に処理を進める。個別パラメータデータ再送処理については後述する。
図８は、ＳｏＣ４１による共通パラメータデータ再送処理を説明するフローチャートである。上流側のＳｏＣ４１に異常が発生していると判定した場合（Ｓ１５：ＹＥＳ）、ＳｏＣ４１は、上流側のＳｏＣ４１に通信を要求する情報を送信し（Ｓ１６１）、上流側のＳｏＣ４１からの返答を示す情報を受信したか否か判定する（Ｓ１６２）。返答を示す情報を受信していない場合（Ｓ１６２：ＮＯ）、ＳｏＣ４１はステップＳ１６２に処理を戻す。
返答を示す情報を受信した場合（Ｓ１６２：ＹＥＳ）、即ち上流側のＳｏＣ４１との通信が確立した場合、ＳｏＣ４１は、共通パラメータデータを取得したか否かを問い合わせる情報（問い合わせ情報）を上流側のＳｏＣ４１に送信する（Ｓ１６３）。ＳｏＣ４１は、問い合わせ情報に対する返答情報を上流側のＳｏＣ４１から受信したか否か判定する（Ｓ１６４）。返答情報を上流側のＳｏＣ４１から受信していない場合（Ｓ１６４：ＮＯ）、ＳｏＣ４１はステップＳ１６４に処理を戻す。
返答情報を上流側のＳｏＣ４１から受信した場合（Ｓ１６４：ＹＥＳ）、ＳｏＣ４１は、返答情報に基づき上流側のＳｏＣ４１に共通パラメータデータの再送が必要か否か判定する（Ｓ１６５）。ＳｏＣ４１は、返答情報が、上流側のＳｏＣ４１は共通パラメータデータを取得していないことを示す場合、共通パラメータデータの再送が必要と判定する。ＳｏＣ４１は、返答情報が、上流側のＳｏＣ４１は共通パラメータデータを取得していることを示す場合、共通パラメータデータの再送が不要と判定する。上流側のＳｏＣ４１に共通パラメータデータの再送が不要と判定した場合（Ｓ１６５：ＮＯ）、ＳｏＣ４１はパラメータデータ送受信処理に戻る。即ち、共通パラメータデータ再送処理を終了する。
上流側のＳｏＣ４１に共通パラメータデータの再送が必要と判定した場合（Ｓ１６５：ＹＥＳ）、ＳｏＣ４１は上流側のＳｏＣ４１に共通パラメータデータを送信し（Ｓ１６６）、上流側のＳｏＣ４１から、共通パラメータデータを取得したことを示す取得通知を受信したか否か判定する（Ｓ１６７）。取得通知を受信した場合（Ｓ１６７：ＹＥＳ）、ＳｏＣ４１はパラメータデータ送受信処理に戻る。即ち、共通パラメータデータ再送処理を終了する。
取得通知を受信していない場合（Ｓ１６７：ＮＯ）、ＳｏＣ４１は、上流側のＳｏＣ４１に所定回数以上、共通パラメータデータを送信したか否か判定する（Ｓ１６８）。所定回数以上送信していない場合（Ｓ１６８：ＮＯ）、ＳｏＣ４１はステップＳ１６６に処理を戻す。なおＳｏＣ４１は、上流側のＳｏＣ４１に共通パラメータデータを送信した回数を計測する計数カウンタ（図示略）を有し、計数カウンタを参照して、所定回数以上送信したか否か判定する。ＳｏＣ４１は、上流側のＳｏＣ４１に共通パラメータデータを送信する都度、計数カウンタを１つインクリメントする。
所定回数以上送信した場合（Ｓ１６８：ＹＥＳ）、ＳｏＣ４１は上流側のＳｏＣ４１の記憶部４１ｄにアクセスして、共通パラメータを書き込み（Ｓ１６９）、パラメータデータ送受信処理に戻る。ヘッドモジュール４０間の通信を最小限に抑制するために、通常、メモリ４１ｃ間でデータの受け渡しを行い、上流側の記憶部４１ｄへの書き込みは、上流側のＳｏＣ４１によって実行される。しかし、上流側のＳｏＣ４１によって共通パラメータの書き込みがされない場合には、下流側のＳｏＣ４１によって、共通パラメータが上流側の記憶部４１ｄに書き込まれる。
図９は、ＳｏＣ４１による個別パラメータデータ再送処理を説明するフローチャートである。上流側のＳｏＣ４１に異常が発生していると判定した場合（Ｓ１８：ＹＥＳ、図７参照）、ＳｏＣ４１は、上流側のＳｏＣ４１に通信を要求する情報を送信し（Ｓ２１１）、上流側のＳｏＣ４１からの返答を示す情報を受信したか否か判定する（Ｓ２１２）。返答を示す情報を受信していない場合（Ｓ２１２：ＮＯ）、ＳｏＣ４１はステップＳ２１２に処理を戻す。
返答を示す情報を受信した場合（Ｓ２１２：ＹＥＳ）、即ち上流側のＳｏＣ４１との通信が確立した場合、ＳｏＣ４１は、上流側のＳｏＣ４１に対応する個別パラメータデータを取得したか否かを問い合わせる情報（問い合わせ情報）を上流側のＳｏＣ４１に送信する（Ｓ２１３）。ＳｏＣ４１は、問い合わせ情報に対する返答情報を上流側のＳｏＣ４１から受信したか否か判定する（Ｓ２１４）。返答情報を上流側のＳｏＣ４１から受信していない場合（Ｓ２１４：ＮＯ）、ＳｏＣ４１はステップＳ２１４に処理を戻す。
返答情報を上流側のＳｏＣ４１から受信した場合（Ｓ２１４：ＹＥＳ）、ＳｏＣ４１は、返答情報に基づき上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータの再送が必要か否か判定する（Ｓ２１５）。ＳｏＣ４１は、返答情報が、上流側のＳｏＣ４１は個別パラメータデータを取得していないことを示す場合、上流側のＳｏＣ４１に対応する個別パラメータデータの再送が必要と判定する。ＳｏＣ４１は、返答情報が、上流側のＳｏＣ４１は個別パラメータデータを取得していることを示す場合、上流側のＳｏＣ４１に対応する個別パラメータデータの再送が不要と判定する。
上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータの再送が必要と判定した場合（Ｓ２１５：ＹＥＳ）、ＳｏＣ４１は上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータを送信し（Ｓ２１６）、上流側のＳｏＣ４１から、個別パラメータデータを取得したことを示す取得通知を受信したか否か判定する（Ｓ２１７）。取得通知を受信した場合（Ｓ２１７：ＹＥＳ）、ＳｏＣ４１はパラメータデータ送受信処理に戻る。
取得通知を受信していない場合（Ｓ２１７：ＮＯ）、ＳｏＣ４１は、上流側のＳｏＣ４１に所定回数以上、上流側のＳｏＣ４１に対応する個別パラメータデータを送信したか否か判定する（Ｓ２１８）。所定回数以上送信していない場合（Ｓ２１８：ＮＯ）、ＳｏＣ４１はステップＳ２１６に処理を戻す。なおＳｏＣ４１は、上流側のＳｏＣ４１に個別パラメータデータを送信した回数を計測する計数カウンタ（図示略）を有し、計数カウンタを参照して、所定回数以上送信したか否か判定する。ＳｏＣ４１は、上流側のＳｏＣ４１に個別パラメータデータを送信する都度、計数カウンタを１つインクリメントする。
所定回数以上送信した場合（Ｓ２１８：ＹＥＳ）、ＳｏＣ４１は上流側のＳｏＣ４１の記憶部４１ｄにアクセスして、上流側のＳｏＣ４１に対応する個別パラメータを書き込み（Ｓ２１９）、パラメータデータ送受信処理に戻る。ヘッドモジュール４０間の通信を最小限に抑制するために、通常、メモリ４１ｃ間でデータの受け渡しを行い、上流側の記憶部４１ｄへの書き込みは、上流側のＳｏＣ４１によって実行される。しかし、上流側のＳｏＣ４１によって個別パラメータの書き込みがされない場合には、下流側のＳｏＣ４１によって、個別パラメータが上流側の記憶部４１ｄに書き込まれる。
実施の形態１に係る印刷装置にあっては、ＳｏＣ４１は上流側のＳｏＣ４１から受信した複数の個別パラメータデータから、上流側のＳｏＣ４１に対応する個別パラメータデータを削除する。そのため、ＳｏＣ４１が下流側のＳｏＣ４１に送信するデータのデータ量は削減され、各ＳｏＣ４１における処理時間が長くなることを抑制し、印刷速度の低下を抑制することができる。
（実施の形態２）
以下本発明を実施の形態２に係る印刷装置に係る図面に基づいて説明する。実施の形態２に係る構成の内、実施の形態１と同様な構成については同じ符号を付し、その詳細な説明を省略する。図１０は、ＳｏＣ４１による共通パラメータデータ再送処理を説明するフローチャートである。
上流側のＳｏＣ４１に異常が発生していると判定した場合（Ｓ１５：ＹＥＳ、図７）、ＳｏＣ４１は、上流側のＳｏＣ４１に通信を要求する情報を送信し（Ｓ４１）、上流側のＳｏＣ４１からの返答を示す情報を受信したか否か判定する（Ｓ４２）。返答を示す情報を受信していない場合（Ｓ４２：ＮＯ）、ＳｏＣ４１はステップＳ４２に処理を戻す。
返答を示す情報を受信した場合（Ｓ４２：ＹＥＳ）、即ち上流側のＳｏＣ４１との通信が確立した場合、ＳｏＣ４１は、上流側のＳｏＣ４１に共通パラメータデータを送信し（Ｓ４３）、上流側のＳｏＣ４１から、共通パラメータデータを取得したことを示す取得通知を受信したか否か判定する（Ｓ４４）。取得通知を受信した場合（Ｓ４４：ＹＥＳ）、ＳｏＣ４１はパラメータデータ送受信処理に戻る。
取得通知を受信していない場合（Ｓ４４：ＮＯ）、ＳｏＣ４１は、上流側のＳｏＣ４１に所定回数以上、共通パラメータデータを送信したか否か判定する（Ｓ４５）。所定回数以上送信していない場合（Ｓ４５：ＮＯ）、ＳｏＣ４１はステップＳ４３に処理を戻す。なおＳｏＣ４１は、上流側のＳｏＣ４１に共通パラメータデータを送信した回数を計測する計数カウンタ（図示略）を有し、計数カウンタを参照して、所定回数以上送信したか否か判定する。ＳｏＣ４１は、上流側のＳｏＣ４１に共通パラメータデータを送信する都度、計数カウンタを１つインクリメントする。
所定回数以上送信した場合（Ｓ４５：ＹＥＳ）、ＳｏＣ４１は上流側のＳｏＣ４１の記憶部４１ｄにアクセスして、共通パラメータを書き込み（Ｓ４６）、パラメータデータ送受信処理に戻る。
図１１は、ＳｏＣ４１による個別パラメータデータ再送処理を説明するフローチャートである。上流側のＳｏＣ４１に異常が発生していると判定した場合（Ｓ１８：ＹＥＳ、図７）、ＳｏＣ４１は上流側のＳｏＣ４１に通信を要求する情報を送信し（Ｓ５１）、上流側のＳｏＣ４１からの返答を示す情報を受信したか否か判定する（Ｓ５２）。返答を示す情報を受信していない場合（Ｓ５２：ＮＯ）、ＳｏＣ４１はステップＳ５２に処理を戻す。
返答を示す情報を受信した場合（Ｓ５２：ＹＥＳ）、即ち上流側のＳｏＣ４１との通信が確立した場合、ＳｏＣ４１は、上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータを送信し（Ｓ５３）、上流側のＳｏＣ４１から、個別パラメータデータを取得したことを示す取得通知を受信したか否か判定する（Ｓ５４）。取得通知を受信した場合（Ｓ５４：ＹＥＳ）、ＳｏＣ４１はパラメータデータ送受信処理に戻る。
取得通知を受信していない場合（Ｓ５４：ＮＯ）、ＳｏＣ４１は、上流側のＳｏＣ４１に所定回数以上、上流側のＳｏＣ４１に対応する個別パラメータデータを送信したか否か判定する（Ｓ５５）。所定回数以上送信していない場合（Ｓ５５：ＮＯ）、ＳｏＣ４１はステップＳ５３に処理を戻す。所定回数以上送信した場合（Ｓ５５：ＹＥＳ）、ＳｏＣ４１は上流側のＳｏＣ４１の記憶部４１ｄにアクセスして、上流側のＳｏＣ４１に対応する個別パラメータを書き込み（Ｓ５６）、パラメータデータ送受信処理に戻る。
（実施の形態３）
以下本発明を実施の形態３に係る印刷装置を示す図面に基づいて説明する。実施の形態３に係る構成の内、実施の形態１と同様な構成については同じ符号を付し、その詳細な説明を省略する。図１２は、ＳｏＣ４１によるパラメータデータ送受信処理を説明するフローチャートである。
ＳｏＣ４１は共通パラメータデータ又個別パラメータデータを受信する（Ｓ６１）。ＳｏＣ４１は、受信したパラメータデータが共通パラメータデータであるか否か判定する（Ｓ６２）。受信したパラメータデータが共通パラメータデータである場合（Ｓ６２：ＹＥＳ）、ＳｏＣ４１は自身に対応したヘッダ情報を変更するヘッダ情報処理を実行する（Ｓ６３）。ＳｏＣ４１（ｋ）（ｋ＝１、２、・・・、ｎ－１）は、第ｋビットの「１」を「０」に変更する。ＳｏＣ４１は、自身のヘッダ情報を変更した共通パラメータデータを下流側のＳｏＣ４１に送信する（Ｓ６４）。
ＳｏＣ４１は、上流側のＳｏＣ４１に異常が発生していないか否か判定する（Ｓ６５）。上流側のＳｏＣ４１に異常が発生していないと判定した場合（Ｓ６５：ＮＯ）、ＳｏＣ４１は、自身のヘッダ情報を変更した共通パラメータデータを下流側のＳｏＣ４１に送信し（Ｓ６６）、パラメータデータ送受信処理を終了する。
上流側のＳｏＣ４１に異常が発生していると判定した場合（Ｓ６５：ＹＥＳ）、ＳｏＣ４１は、上流側のＳｏＣ４１への共通パラメータデータの再送を主制御回路７ａに要求し（Ｓ６６）、パラメータデータ送受信処理を終了する。
ステップＳ６２において、受信したパラメータデータが共通パラメータデータでない場合（Ｓ６２：ＮＯ）、即ち、受信したパラメータデータが個別パラメータデータである場合、ＳｏＣ４１はヘッダ情報処理を実行し（Ｓ６７）、上流側のＳｏＣ４１に異常が発生していないか否か判定する（Ｓ６８）。
上流側のＳｏＣ４１に異常が発生していないと判定した場合（Ｓ６８：ＮＯ）、ＳｏＣ４１は、上流側のＳｏＣ４１に対応した個別パラメータデータを削除し（Ｓ６９）、残余の個別パラメータデータを下流側に送信し（Ｓ７０）、パラメータデータ送受信処理を終了する。ステップＳ６８において、上流側のＳｏＣ４１に異常が発生していると判定した場合（Ｓ６８：ＹＥＳ）、ＳｏＣ４１は、上流側のＳｏＣ４１への共通パラメータデータの再送を主制御回路７ａに要求し（Ｓ７１）、ステップＳ６９に処理を進める。
図１３は、主制御回路７ａによる共通パラメータデータ再送処理を説明するフローチャートである。主制御回路７ａは、共通パラメータデータの再送要求をＳｏＣ４１から受信した場合（Ｓ６６、図１２参照）、上流側のＳｏＣ４１に通信を要求する情報を送信し（Ｓ８１）、上流側のＳｏＣ４１からの返答を示す情報を受信したか否か判定する（Ｓ８２）。返答を示す情報を受信していない場合（Ｓ８２：ＮＯ）、主制御回路７ａはステップＳ８２に処理を戻す。
返答を示す情報を受信した場合（Ｓ８２：ＹＥＳ）、即ち上流側のＳｏＣ４１との通信が確立した場合、主制御回路７ａは、共通パラメータデータを取得したか否かを問い合わせる情報（問い合わせ情報）を上流側のＳｏＣ４１に送信する（Ｓ８３）。主制御回路７ａは、問い合わせ情報に対する返答情報を上流側のＳｏＣ４１から受信したか否か判定する（Ｓ８４）。返答情報を上流側のＳｏＣ４１から受信していない場合（Ｓ８４：ＮＯ）、主制御回路７ａはステップＳ８４に処理を戻す。
返答情報を上流側のＳｏＣ４１から受信した場合（Ｓ８４：ＹＥＳ）、主制御回路７ａは、上流側のＳｏＣ４１に共通パラメータデータの再送が必要か否か判定する（Ｓ８５）。主制御回路７ａは、返答情報が、上流側のＳｏＣ４１は共通パラメータデータを取得していないことを示す場合、共通パラメータデータの再送が必要と判定する。主制御回路７ａは、返答情報が、上流側のＳｏＣ４１は共通パラメータデータを取得していることを示す場合、共通パラメータデータの再送が不要と判定する。上流側のＳｏＣ４１に共通パラメータデータの再送が不要と判定した場合（Ｓ８５：ＮＯ）、ＳｏＣ４１はパラメータデータ送受信処理に戻る。即ち、共通パラメータデータ再送処理を終了する。
上流側のＳｏＣ４１に共通パラメータデータの再送が必要と判定した場合（Ｓ８５：ＹＥＳ）、主制御回路７ａは上流側のＳｏＣ４１に共通パラメータデータを送信し（Ｓ８６）、上流側のＳｏＣ４１から、共通パラメータデータを取得したことを示す取得通知を受信したか否か判定する（Ｓ８７）。取得通知を受信した場合（Ｓ８７：ＹＥＳ）、主制御回路７ａは処理を終了する。
取得通知を受信していない場合（Ｓ８７：ＮＯ）、主制御回路７ａは、上流側のＳｏＣ４１に所定回数以上、共通パラメータデータを送信したか否か判定する（Ｓ８８）。所定回数以上送信していない場合（Ｓ８８：ＮＯ）、主制御回路７ａはステップＳ８６に処理を戻す。なお主制御回路７ａは、上流側のＳｏＣ４１に共通パラメータデータを送信した回数を計測する計数カウンタ（図示略）を有し、計数カウンタを参照して、所定回数以上送信したか否か判定する。主制御回路７ａは、上流側のＳｏＣ４１に共通パラメータデータを送信する都度、計数カウンタを１つインクリメントする。
所定回数以上送信した場合（Ｓ８８：ＹＥＳ）、主制御回路７ａは上流側のＳｏＣ４１の記憶部４１ｄにアクセスして、共通パラメータを書き込み（Ｓ８９）、処理を終了する。
図１４は、主制御回路７ａによる個別パラメータデータ再送処理を説明するフローチャートである。主制御回路７ａは、個別パラメータデータの再送要求をＳｏＣ４１から受信した場合（Ｓ７０、図１２参照）、上流側のＳｏＣ４１に通信を要求する情報を送信し（Ｓ９１）、上流側のＳｏＣ４１からの返答を示す情報を受信したか否か判定する（Ｓ９２）。返答を示す情報を受信していない場合（Ｓ９２：ＮＯ）、主制御回路７ａはステップＳ９２に処理を戻す。
返答を示す情報を受信した場合（Ｓ９２：ＹＥＳ）、即ち上流側のＳｏＣ４１との通信が確立した場合、主制御回路７ａは、上流側のＳｏＣ４１に対応する個別パラメータデータを取得したか否かを問い合わせる情報（問い合わせ情報）を上流側のＳｏＣ４１に送信する（Ｓ９３）。主制御回路７ａは、問い合わせ情報に対する返答情報を上流側のＳｏＣ４１から受信したか否か判定する（Ｓ９４）。返答情報を上流側のＳｏＣ４１から受信していない場合（Ｓ９４：ＮＯ）、主制御回路７ａはステップＳ９４に処理を戻す。
返答情報を上流側のＳｏＣ４１から受信した場合（Ｓ９４：ＹＥＳ）、主制御回路７ａは、上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータの再送が必要か否か判定する（Ｓ９５）。主制御回路７ａは、返答情報が、上流側のＳｏＣ４１は個別パラメータデータを取得していないことを示す場合、上流側のＳｏＣ４１に対応する個別パラメータデータの再送が必要と判定する。主制御回路７ａは、返答情報が、上流側のＳｏＣ４１は個別パラメータデータを取得していることを示す場合、個別パラメータデータの再送が不要と判定する。上流側のＳｏＣ４１に共通パラメータデータの再送が不要と判定した場合（Ｓ９５：ＮＯ）、ＳｏＣ４１はパラメータデータ送受信処理に戻る。即ち、共通パラメータデータ再送処理を終了する。
上流側のＳｏＣ４１に個別パラメータデータの再送が必要と判定した場合（Ｓ９５：ＹＥＳ）、主制御回路７ａは上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータを送信し（Ｓ９６）、上流側のＳｏＣ４１から、個別パラメータデータを取得したことを示す取得通知を受信したか否か判定する（Ｓ９７）。取得通知を受信した場合（Ｓ９７：ＹＥＳ）、主制御回路７ａは処理を終了する。
取得通知を受信していない場合（Ｓ９７：ＮＯ）、主制御回路７ａは、上流側のＳｏＣ４１に所定回数以上、上流側のＳｏＣ４１に対応する個別パラメータデータを送信したか否か判定する（Ｓ９８）。所定回数以上送信していない場合（Ｓ９８：ＮＯ）、主制御回路７ａはステップＳ９６に処理を戻す。なお主制御回路７ａは、上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータを送信した回数を計測する計数カウンタ（図示略）を有し、計数カウンタを参照して、所定回数以上送信したか否か判定する。主制御回路７ａは、上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータを送信する都度、計数カウンタを１つインクリメントする。
所定回数以上送信した場合（Ｓ９８：ＹＥＳ）、主制御回路７ａは上流側のＳｏＣ４１の記憶部４１ｄにアクセスして、上流側のＳｏＣ４１に対応する個別パラメータを書き込み（Ｓ９９）、処理を終了する。
（実施の形態４）
以下本発明を実施の形態４に係る印刷装置を示す図面に基づいて説明する。実施の形態４に係る構成の内、実施の形態１と同様な構成については同じ符号を付し、その詳細な説明を省略する。図１５は、インクジェットヘッド４の平面透視図である。インクジェットヘッド４は複数のヘッド４２ｂを備える。複数のヘッド４２ｂは９個のヘッド４２ｂ（１）～４２ｂ（９）を含む。複数のヘッド４２ｂは、前後方向に２列で配置されている。前側の列８２では、左右方向に沿って４個のヘッド４２ｂ（６）～（９）が配置され、後側の列８１では、左右方向に沿って５個のヘッド４２ｂ（１）～４２ｂ（５）が配置されている。各ヘッド４２ｂ（１）～４２ｂ（９）の下面には複数のノズル４２ｃが設けられている。１個のヘッドモジュール４０は１個のヘッド４２ｂを備える。
実施の形態４において、共通パラメータの種類は２種類である。複数のヘッド４２ｂは左右方向に延びる２列を構成する。そのため、ヘッド４２ｂの前後位置に応じた２種類の共通パラメータが設定される。つまり、複数のヘッド４２ｂのうち前側の列８２にある複数のヘッド４２ｂ（６）～４２ｂ（９）用の共通パラメータと、複数のヘッド４２ｂのうち後側の列８１にある複数のヘッド４２ｂ（１）～４２ｂ（５）用の共通パラメータとは、異なる。
（実施の形態５）
以下本発明を実施の形態５に係る印刷装置を示す図面に基づいて説明する。実施の形態５に係る構成の内、実施の形態１と同様な構成については同じ符号を付し、その詳細な説明を省略する。図１６は、制御装置７及びインクジェットヘッド４のブロック図である。図１６において、エンコーダ８、制御部７ｂ、記憶部７ｃ、Ｉ／Ｆ７ｅ、カウンタ７ｄ、制御部４１ａ、チェック回路４１ｂ、記憶部４１ｄ、上流側Ｉ／Ｆ４１ｅ、下流側Ｉ／Ｆ４１ｆ及びカウンタ４１ｇの記載を省略する。
ヘッドモジュール４０（ｎ）は、第１ヘッド４２１（ｎ）と、第２ヘッド４２２（ｎ）と、第３ヘッド４２３（ｎ）と、第４ヘッド４２４（ｎ）とを備える（ｎ＝１、２、・・・）。即ち１個のヘッドモジュール４０（ｎ）は４個のヘッドを備える。４個のヘッドはヘッドユニットに対応する。第２ヘッド４２２（ｎ）は第４ヘッド４２４（ｎ）の右に位置する。第１ヘッド４２１（ｎ）及び第３ヘッド４２３（ｎ）は、第２ヘッド４２２（ｎ）及び第４ヘッド４２４（ｎ）よりも後側に配置される。第１ヘッド４２１（ｎ）は第３ヘッド４２３（ｎ）の右に位置する。つまり、第１ヘッド４２１（ｎ）と、第２ヘッド４２２（ｎ）と、第３ヘッド４２３（ｎ）と、第４ヘッド４２４（ｎ）とはそれぞれ異なる位置に配置される。
左右方向において、第３ヘッド４２３（ｎ）は、第２ヘッド４２２（ｎ）及び第４ヘッド４２４（ｎ）の間に位置する。左右方向において、第３ヘッド４２３（ｎ）の左部の位置は第４ヘッド４２４（ｎ）の右部と略同じであり、第３ヘッド４２３（ｎ）の右部の位置は第２ヘッド４２２（ｎ）の左部と略同じである。左右方向において、第１ヘッド４２１（ｎ）の左部の位置は第２ヘッド４２２（ｎ）の右部と略同じである。前後方向において、第１ヘッド４２１（ｎ）と第３ヘッド４２３（ｎ）との位置は略同じであり、第２ヘッド４２２（ｎ）と第４ヘッド４２４（ｎ）との位置は略同じである。さらに、前後方向において、第１ヘッド４２１（ｎ）と第３ヘッド４２３（ｎ）は、第２ヘッド４２２（ｎ）と第４ヘッド４２４（ｎ）よりも後方に位置している。即ち、第１ヘッド４２１（ｎ）～第４ヘッド４２４（ｎ）は、右部又は左部がオーバーラップするように、千鳥配置されている。
実施の形態５においては、共通パラメータの種類は４種類である。１個のヘッドモジュール４０は４個のヘッドを備える。そのため、４個のヘッドそれぞれに対応する４種類の共通パラメータが設定される。
（変形例）
実施の形態１～３において、インクジェットヘッド４の前端と後端との間の距離は、第１ヘッド４２（１）の前後方向の長さの２倍、第２ヘッド４２（２）の前後方向の長さの２倍、第３ヘッド４２（３）の前後方向の長さの２倍、第４ヘッド４２（４）の前後方向の長さの２倍には満たないが、これに限られない。インクジェットヘッド４の前端と後端との間の距離は、第１ヘッド４２（１）の前後方向の長さの２倍以上、第２ヘッド４２（２）の前後方向の長さの２倍以上、第３ヘッド４２（３）の前後方向の長さの２倍以上、第４ヘッド４２（４）の前後方向の長さの２倍以上であってもよい。なお、この場合も、第１ヘッド４２（１）、第２ヘッド４２（２）、第３ヘッド４２（３）及び第４ヘッド４２（４）は、千鳥状に配置されていない。
実施の形態１～４においては、１個のヘッドモジュール４０は１個のヘッドを備え、１個のヘッドモジュール４０は２個のヘッドを備え、実施の形態５においては、１個のヘッドモジュール４０は４個のヘッドを備えていた。しかし、これに限られない。１個のヘッドモジュール４０は２個のヘッドを備えていても、３個のヘッドを備えていても、５個のヘッドを備えていてもよい。
実施の形態１において、主制御回路７ａは、共通パラメータデータの再送要求をＳｏＣ４１から受信した場合（Ｓ６６、図１２参照）、上流側のＳｏＣ４１に通信を要求する情報を送信し（Ｓ８１）、上流側のＳｏＣ４１からの返答を示す情報を受信したか否か判定する（Ｓ８２）。返答を示す情報を受信した場合（Ｓ８２：ＹＥＳ）、主制御回路７ａは、共通パラメータデータを取得したか否かを問い合わせる情報（問い合わせ情報）を上流側のＳｏＣ４１に送信する（Ｓ８３）。主制御回路７ａは、問い合わせ情報に対する返答情報を上流側のＳｏＣ４１から受信したか否か判定する（Ｓ８４）。返答情報を上流側のＳｏＣ４１から受信した場合（Ｓ８４：ＹＥＳ）、主制御回路７ａは、上流側のＳｏＣ４１に共通パラメータデータの再送が必要か否か判定する（Ｓ８５）。上流側のＳｏＣ４１に共通パラメータデータの再送が必要と判定した場合（Ｓ８５：ＹＥＳ）、主制御回路７ａは上流側のＳｏＣ４１に共通パラメータデータを送信し（Ｓ８６）ていたが、これに限られない。Ｓ８３、Ｓ８４及びＳ８５を省略してもよい。つまり、主制御回路７ａは、返答を示す情報を受信した場合（Ｓ８２：ＹＥＳ）、上流側のＳｏＣ４１に共通パラメータデータを送信し（Ｓ８６）てもよい。
実施の形態１において、主制御回路７ａは、個別パラメータデータの再送要求をＳｏＣ４１から受信した場合（Ｓ７０、図１２参照）、上流側のＳｏＣ４１に通信を要求する情報を送信し（Ｓ９１）、上流側のＳｏＣ４１からの返答を示す情報を受信したか否か判定する（Ｓ９２）。返答を示す情報を受信した場合（Ｓ９２：ＹＥＳ）、主制御回路７ａは、上流側のＳｏＣ４１に対応する個別パラメータデータを取得したか否かを問い合わせる情報（問い合わせ情報）を上流側のＳｏＣ４１に送信する（Ｓ９３）。主制御回路７ａは、問い合わせ情報に対する返答情報を上流側のＳｏＣ４１から受信したか否か判定する（Ｓ９４）。返答情報を上流側のＳｏＣ４１から受信した場合（Ｓ９４：ＹＥＳ）、主制御回路７ａは、上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータの再送が必要か否か判定する（Ｓ９５）。上流側のＳｏＣ４１に個別パラメータデータの再送が必要と判定した場合（Ｓ９５：ＹＥＳ）、主制御回路７ａは上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータを送信し（Ｓ９６）ていたが、これに限られない。Ｓ９３、Ｓ９４及びＳ９５を省略してもよい。つまり、主制御回路７ａは、返答を示す情報を受信した場合（Ｓ９２：ＹＥＳ）、上流側のＳｏＣ４１に、上流側のＳｏＣ４１に対応する個別パラメータデータを送信し（Ｓ９６）てもよい。
実施の形態１において、ＳｏＣ４１は自身に対応したヘッダ情報を変更するヘッダ情報処理を実行する（Ｓ１３）場合、ＳｏＣ４１は、第ｋビットの「１」を「０」に変更していたが、これに限られない。ＳｏＣ４１は、第ｋビットの「０」を「１」に変更してもよい。つまり、ＳｏＣ４１は、上流側のＳｏＣ４１に異常が発生していないか否か判定する（Ｓ１５）場合、例えばＳｏＣ４１（ｋ）（ｋ＝１、２、・・・、ｎ－１）は、第ｋ－１ビットが「０」」である場合、即ちＳｏＣ４１（ｋ－１）による共通パラメータの取得が行われていないことが示されている場合として、上流側のＳｏＣ４１に異常が発生していると判定する。第ｋ－１ビットが「１」である場合、即ちＳｏＣ４１（ｋ－１）による共通パラメータの取得が行われていることが示されている場合、上流側のＳｏＣ４１に異常が発生していないと判定する。
実施の形態３において、ＳｏＣ４１は自身に対応したヘッダ情報を変更するヘッダ情報処理を実行する（Ｓ６３）場合、ＳｏＣ４１は、第ｋビットの「１」を「０」に変更していたが、これに限られない。ＳｏＣ４１は、第ｋビットの「０」を「１」に変更してもよい。つまり、ＳｏＣ４１は、上流側のＳｏＣ４１に異常が発生していないか否か判定する（Ｓ６５）場合、例えばＳｏＣ４１（ｋ）（ｋ＝１、２、・・・、ｎ－１）は、第ｋ－１ビットが「０」」である場合、即ちＳｏＣ４１（ｋ－１）による共通パラメータの取得が行われていないことが示されている場合として、上流側のＳｏＣ４１に異常が発生していると判定する。第ｋ－１ビットが「１」である場合、即ちＳｏＣ４１（ｋ－１）による共通パラメータの取得が行われていることが示されている場合、上流側のＳｏＣ４１に異常が発生していないと判定する。
実施の形態１において、ＳｏＣ４１は自身に対応したヘッダ情報を変更するヘッダ情報処理を実行していたが（Ｓ１３）、これに限られない。ＳｏＣ４１は、ヘッダ情報のデータ量を少なくすることで、共通パラメータの取得が行われていることを示してもよい。つまり、ＳｏＣ４１は、ヘッダ情報のデータ量が規定値よりも少ない場合、上流側のＳｏＣ４１に異常が発生していると判定し、ヘッダ情報のデータ量が規定値と一致する場合、上流側のＳｏＣ４１に異常が発生していないと判定する。Ｓ１７においても同様である。Ｓ１７において、ＳｏＣ４１は、ヘッダ情報のデータ量を少なくすることで、共通パラメータの取得が行われていることを示してもよい。なお、規定値は、記憶部４１ｄに記憶されている。また、規定値は、ＳｏＣ４１毎に異なる値が記憶されている。
実施の形態３において、ＳｏＣ４１は自身に対応したヘッダ情報を変更するヘッダ情報処理を実行していたが（Ｓ６３）、これに限られない。ＳｏＣ４１は、ヘッダ情報のデータ量を少なくすることで、共通パラメータの取得が行われていることを示してもよい。つまり、ＳｏＣ４１は、ヘッダ情報のデータ量が規定値よりも少ない場合、上流側のＳｏＣ４１に異常が発生していると判定し、ヘッダ情報のデータ量が規定値と一致する場合、上流側のＳｏＣ４１に異常が発生していないと判定する。Ｓ６７においても同様である。Ｓ６７において、ＳｏＣ４１は、ヘッダ情報のデータ量を少なくすることで、共通パラメータの取得が行われていることを示してもよい。なお、規定値は、記憶部４１ｄに記憶されている。また、規定値は、ＳｏＣ４１毎に異なる値が記憶されている。
今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。各実施例にて記載されている技術的特徴は互いに組み合わせることができ、本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。
７ａ 主制御回路
４１ ＳｏＣ
４２、４２ｂ ヘッド
４２１ 第１ヘッド
４２２ 第２ヘッド
４２３ 第３ヘッド
４２４ 第４ヘッド

Claims (19)

  1. ノズルを有する複数のヘッドユニットと、
    主制御回路と、
    前記複数のヘッドユニットにそれぞれ接続された複数の副制御回路であって、前記複数の副制御回路のうちの１つが前記主制御回路と通信可能に接続された複数の副制御回路と
    を備え、
    前記複数の副制御回路は第１制御回路と、前記第１制御回路に直列的かつ通信可能に接続された第２制御回路とを含み、
    前記第１制御回路は、
    前記第１制御回路に対応する第１パラメータと、前記第２制御回路に対応する第２パラメータと、前記第１制御回路が前記第１パラメータを取得したか否かを判定するための第１ヘッダ情報とを含む第１データを受信する第１データ受信処理と、
    前記第１データを前記第２制御回路に送信する第１データ送信処理とを実行し、
    前記第２制御回路は、
    前記第１制御回路から前記第１データを受信する第２データ受信処理と、
    前記第１ヘッダ情報に基づいて、前記第１制御回路が前記第１パラメータを取得したと判定した場合、前記第１データから前記第１パラメータを削除する削除処理とを実行する
    印刷装置。
  2. 前記第２制御回路は前記第１ヘッダ情報に基づいて、前記第１制御回路に前記第１パラメータを再送するか否か判定する第１再送判定処理を実行する
    請求項１に記載の印刷装置。
  3. 前記第１制御回路は、前記第１データを受信して前記第２制御回路に送信する場合、前記第１データから前記第１ヘッダ情報を変更又は削除する第１ヘッダ情報処理を実行し、
    前記第２制御回路は、前記第１データを受信した場合であって、前記第１データにおいて前記第１ヘッダ情報が前記第１制御回路による前記第１パラメータの取得が行われていないことを示すとき又は前記第１ヘッダ情報が存在するとき、前記第１再送判定処理において前記第１制御回路に前記第１パラメータを再送すると判定する
    請求項２に記載の印刷装置。
  4. 前記第１制御回路は、
    前記複数の副制御回路に共通する共通パラメータと、前記第１制御回路に対応し、前記第１制御回路が前記共通パラメータを取得したか否かを判定するための第１共通ヘッダ情報とを含む第２データを受信する第３データ受信処理と、
    前記第２データを前記第２制御回路に送信する第２データ送信処理とを実行し、
    前記第２制御回路は、
    前記第１共通ヘッダ情報に基づいて、前記第１制御回路に前記共通パラメータを再送するか否か判定する第２再送判定処理を実行する
    請求項２に記載の印刷装置。
  5. 前記第１制御回路は、前記第２データを受信して前記第２制御回路に送信する場合、前記第２データから前記第１共通ヘッダ情報を変更する第２ヘッダ情報処理を実行し、
    前記第２制御回路は、前記第２データを受信した場合であって、前記第２データにおいて前記第１共通ヘッダ情報が前記第１制御回路による前記共通パラメータの取得が行われていないことを示すとき、前記第２再送判定処理において前記第１制御回路に前記共通パラメータを再送すると判定する
    請求項４に記載の印刷装置。
  6. 前記第２制御回路は、前記第１再送判定処理において前記第１制御回路に前記第１パラメータを再送すると判定した場合、前記第１制御回路に前記第１パラメータを再送し、前記第２再送判定処理において前記第１制御回路に前記共通パラメータを再送すると判定した場合、前記第１制御回路に前記共通パラメータを再送する第１再送処理を実行し、
    前記第１再送処理は、
    前記第１制御回路との間で通信を要求するための第１情報を送信する第１要求送信処理と、
    前記第１情報に対する返答である第２情報を受信する第１返答受信処理と、
    前記第１返答受信処理の後、前記第１制御回路に前記第１パラメータ又は前記共通パラメータを受信したか否か問い合わせる第３情報を送信する問い合わせ処理と、
    前記第３情報に対する返答である第４情報を受信する第２返答受信処理と、
    前記第４情報に基づき前記第１制御回路に前記第１パラメータ又は前記共通パラメータを送信する第３データ送信処理と、
    前記第３データ送信処理の後、前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得しているか否かを判定する第１取得判定処理と、
    前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得していると判定する場合、前記第１再送処理を終了する第１終了処理とを含む
    請求項４又５に記載の印刷装置。
  7. 前記第１制御回路は記憶部を有し、
    前記第２制御回路は、前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得していない場合、前記第１制御回路の記憶部にアクセスして前記第１パラメータ又は前記共通パラメータを書き込む
    請求項６に記載の印刷装置。
  8. 前記第２制御回路は、前記第１再送判定処理において前記第１制御回路に前記第１パラメータを再送すると判定した場合、前記第１制御回路に前記第１パラメータを再送し、前記第２再送判定処理において前記第１制御回路に前記共通パラメータを再送すると判定した場合、前記第１制御回路に前記共通パラメータを再送する第２再送処理を実行し、
    前記第２再送処理は、
    前記第１制御回路との間で通信を要求するための第５情報を送信する第２要求送信処理と、
    前記第５情報に対する返答である第６情報を受信する第２返答受信処理と、
    前記第２返答受信処理の後、前記第１制御回路に前記第１パラメータ又は前記共通パラメータを送信する第４データ送信処理と、
    前記第４データ送信処理の後、前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得しているか否かを判定する第２取得判定処理と、
    前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得していると判定する場合、前記第２再送処理を終了する第２終了処理とを含む
    請求項４から７のいずれか一つに記載の印刷装置。
  9. 前記第１制御回路は記憶部を有し、
    前記第２制御回路は、前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得していない場合、前記第１制御回路の記憶部にアクセスして前記第１パラメータ又は前記共通パラメータを書き込む
    請求項８に記載の印刷装置。
  10. 前記第２制御回路は、前記第１再送判定処理において前記第１制御回路に前記第１パラメータを再送すると判定した場合、又は前記第２再送判定処理において前記第１制御回路に前記共通パラメータを再送すると判定した場合、前記主制御回路に、第３再送処理の実行を要求する第７情報を送信する第３要求送信処理を実行し、
    前記第３再送処理は、
    前記主制御回路が、前記第１制御回路との間で通信を要求するための第８情報を送信する第４要求送信処理と、
    前記主制御回路が、前記第８情報に対する返答である第９情報を受信する第３返答受信処理と、
    前記主制御回路が、前記第３返答受信処理の後、前記第１制御回路に前記第１パラメータ又は前記共通パラメータを送信する第５データ送信処理と、
    前記主制御回路が、前記第５データ送信処理の後、前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得しているか否かを判定する第３取得判定処理と、
    前記主制御回路が、前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得していると判定する場合、前記第３再送処理を終了する第３終了処理とを含む
    請求項４から７のいずれか一つに記載の印刷装置。
  11. 前記第１制御回路は記憶部を有し、
    前記主制御回路は、前記第１制御回路が前記第１パラメータ又は前記共通パラメータを取得していない場合、前記第１制御回路の記憶部にアクセスして前記第１パラメータ又は前記共通パラメータを書き込む
    請求項１０に記載の印刷装置。
  12. 前記第１データは前記複数の副制御回路にそれぞれ対応した複数のパケットを有し、
    前記パケットは、
    前記共通パラメータと、前記第１パラメータ及び前記第２パラメータを含む個別パラメータとを識別するフラグを格納するフラグビットと、
    前記第１ヘッダ情報を含み、前記複数の副制御回路にそれぞれ対応した複数のヘッダ情報を格納するヘッダビットと、
    前記個別パラメータを格納するデータビットと
    を有する
    請求項５に記載の印刷装置。
  13. 前記第２データは、
    前記共通パラメータと、前記第１パラメータ及び前記第２パラメータを含む個別パラメータとを識別するフラグを格納するフラグビットと、
    前記第１共通ヘッダ情報を含み、前記複数の副制御回路にそれぞれ対応した複数のヘッダ情報を格納するヘッダビットと、
    前記共通パラメータを格納するデータビットと
    を有する
    請求項５に記載の印刷装置。
  14. 前記ヘッダ情報は、前記複数の副制御回路それぞれを識別する識別子を含む
    請求項１２又は１３に記載の印刷装置。
  15. 前記複数のヘッドユニットは第１方向に一列に並び、且つ前記第１方向に交差する第２方向に並んでおらず、
    前記共通パラメータの種類は１種類である
    請求項４から１４のいずれか一つに記載の印刷装置。
  16. 前記複数のヘッドユニットを第１方向に一列に並べた第１ヘッド列及び第２ヘッド列を有し、
    前記第１ヘッド列及び第２ヘッド列は前記第１方向に交差する第２方向に並び、
    前記共通パラメータの種類は前記第１ヘッド列及び第２ヘッド列にそれぞれ対応する２種類である
    請求項４から１４のいずれか一つに記載の印刷装置。
  17. 前記ヘッドユニットは第１ヘッド、第２ヘッド、第３ヘッド及び第４ヘッドを含み、
    前記第１ヘッド、前記第２ヘッド、前記第３ヘッド及び前記第４ヘッドはそれぞれ異なる位置に配置され、
    前記共通パラメータの種類は前記第１ヘッド、前記第２ヘッド、前記第３ヘッド及び前記第４ヘッドにそれぞれ対応する４種類である
    請求項４から１４のいずれか一つに記載の印刷装置。
  18. 印刷装置にて実行されるデータ送信方法であって、
    前記印刷装置は、
    ノズルを有する複数のヘッドユニットと、
    主制御回路と、
    前記複数のヘッドユニットにそれぞれ接続された複数の副制御回路であって、前記複数の副制御回路のうちの１つが前記主制御回路と通信可能に接続された複数の副制御回路と
    を備え、
    前記複数の副制御回路は第１制御回路と、前記第１制御回路に直列的かつ通信可能に接続された第２制御回路とを含み、
    前記第１制御回路は、
    前記第１制御回路に対応する第１パラメータと、前記第２制御回路に対応する第２パラメータと、前記第１制御回路が前記第１パラメータを取得したか否かを判定するための第１ヘッダ情報とを含む第１データを受信し、
    前記第１データを前記第２制御回路に送信し、
    前記第２制御回路は
    前記第１制御回路から前記第１データを受信し、
    前記第１ヘッダ情報に基づいて、前記第１制御回路が前記第１パラメータを取得したと判定した場合、前記第１データから前記第１パラメータを削除する
    データ送信方法。
  19. 印刷装置にて実行可能なコンピュータプログラムであって、
    前記印刷装置は、
    ノズルを有する複数のヘッドユニットと、
    主制御回路と、
    前記複数のヘッドユニットにそれぞれ接続された複数の副制御回路であって、前記複数の副制御回路のうちの１つが前記主制御回路と通信可能に接続された複数の副制御回路と
    を備え、
    前記複数の副制御回路は第１制御回路と、前記第１制御回路に直列的かつ通信可能に接続された第２制御回路とを含み、
    前記第１制御回路に、
    前記第１制御回路に対応する第１パラメータと、前記第２制御回路に対応する第２パラメータと、前記第１制御回路が前記第１パラメータを取得したか否かを判定するための第１ヘッダ情報とを含む第１データを受信し、
    前記第１データを前記第２制御回路に送信する
    処理を実行させ、
    前記第２制御回路に、
    前記第１制御回路から前記第１データを受信し、
    前記第１ヘッダ情報に基づいて、前記第１制御回路が前記第１パラメータを取得したと判定した場合、前記第１パラメータを削除する
    処理を実行させる
    コンピュータプログラム。
JP2021194274A 2021-11-30 2021-11-30 印刷装置、データ送信方法及びコンピュータプログラム Active JP7484873B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021194274A JP7484873B2 (ja) 2021-11-30 2021-11-30 印刷装置、データ送信方法及びコンピュータプログラム
US18/046,978 US12076983B2 (en) 2021-11-30 2022-10-17 Printer, data transmission method, and storage medium storing computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021194274A JP7484873B2 (ja) 2021-11-30 2021-11-30 印刷装置、データ送信方法及びコンピュータプログラム

Publications (2)

Publication Number Publication Date
JP2023080765A JP2023080765A (ja) 2023-06-09
JP7484873B2 true JP7484873B2 (ja) 2024-05-16

Family

ID=86500724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021194274A Active JP7484873B2 (ja) 2021-11-30 2021-11-30 印刷装置、データ送信方法及びコンピュータプログラム

Country Status (2)

Country Link
US (1) US12076983B2 (ja)
JP (1) JP7484873B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010076147A (ja) 2008-09-24 2010-04-08 Fujifilm Corp 液滴吐出制御装置及び液滴吐出装置
JP2011081769A (ja) 2009-09-14 2011-04-21 Ricoh Co Ltd データ転送装置、データ転送デバイスおよびデータ転送方法
JP2017011706A (ja) 2015-06-25 2017-01-12 株式会社アイエイアイ 通信システム、通信方法及び通信プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959845B2 (ja) 1998-05-29 2007-08-15 富士電機機器制御株式会社 プログラマブルコントローラにおける入出力制御方式
JP5036671B2 (ja) 2008-09-24 2012-09-26 富士フイルム株式会社 液滴吐出制御装置及び液滴吐出装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010076147A (ja) 2008-09-24 2010-04-08 Fujifilm Corp 液滴吐出制御装置及び液滴吐出装置
JP2011081769A (ja) 2009-09-14 2011-04-21 Ricoh Co Ltd データ転送装置、データ転送デバイスおよびデータ転送方法
JP2017011706A (ja) 2015-06-25 2017-01-12 株式会社アイエイアイ 通信システム、通信方法及び通信プログラム

Also Published As

Publication number Publication date
US12076983B2 (en) 2024-09-03
JP2023080765A (ja) 2023-06-09
US20230166496A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US20200108632A1 (en) Modifying image data to compensate for defective printer nozzles
US8496315B2 (en) Registration adjustment value determination method, recording system, and registration adjustment method
EP0144016B1 (en) Dot-matrix printer
JP7484873B2 (ja) 印刷装置、データ送信方法及びコンピュータプログラム
JP2007164773A (ja) 画像形成システム、該システム用記録装置および画像形成方法
US11077683B2 (en) Image forming apparatus and storage medium
JP5092643B2 (ja) プリントユニット及びインクジェット記録装置
JP7501509B2 (ja) 制御装置、ヘッドシステム、印刷装置及びデータ送信方法
JP7413696B2 (ja) インクジェット記録装置及びプログラム
JP7501690B1 (ja) 印刷装置、データ転送方法及びコンピュータプログラム
KR100686565B1 (ko) 인자 제어 장치
JP3817807B2 (ja) 印字装置
JP2021053983A (ja) インクジェット印刷装置及びプログラム
US6809835B2 (en) Printing apparatus with paper feed control
JP7420292B1 (ja) 印刷装置、異常処理方法及びコンピュータプログラム
JP5196062B2 (ja) プリントユニット及びインクジェット記録装置
JP2984156B2 (ja) 記録方法およびその装置
JP7243293B2 (ja) 印刷装置及びプログラム
JP4415715B2 (ja) 記録装置、記録データ生成プログラム
JP3652231B2 (ja) 画像読取り装置及びその制御方法、並びに記憶媒体
JP6872999B2 (ja) インクジェット印刷装置
JP3630974B2 (ja) インクジェット記録装置及び記録位置調整方法
JP2020138474A (ja) 画像形成装置及びプログラム
JPH0339282A (ja) プリンタ
JP3610539B2 (ja) バーコード焼き込みシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7484873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150