JP7464152B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7464152B2
JP7464152B2 JP2022577894A JP2022577894A JP7464152B2 JP 7464152 B2 JP7464152 B2 JP 7464152B2 JP 2022577894 A JP2022577894 A JP 2022577894A JP 2022577894 A JP2022577894 A JP 2022577894A JP 7464152 B2 JP7464152 B2 JP 7464152B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
catalytic metal
gan surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022577894A
Other languages
English (en)
Other versions
JPWO2022162804A1 (ja
Inventor
弘一郎 西澤
大介 津波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022162804A1 publication Critical patent/JPWO2022162804A1/ja
Application granted granted Critical
Publication of JP7464152B2 publication Critical patent/JP7464152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemically Coating (AREA)

Description

本開示は、基板のＧａＮ表面に金属膜を形成する半導体装置及びその製造方法に関する。
ＧａＮ基板又はＧａＮ層をエピタキシャル成長した半導体基板が、半導体トランジスタ構造を含む集積回路（ＩＣ）に用いられる。ＧａＮは高い電子移動度及びワイドバンドギャップの特性を持つことから、高周波デバイス又はレーザー発光デバイスとして広く用いられている。なお、光電気化学反応を用いてＧａＮをエッチングする手法が開示されている（例えば、非特許文献１参照）。
信学技報IEICE Technical Report ED2019-98,MW2019-132(2020-01)、コンタクトレス光電気化学(PEC)エッチングを用いたリセスゲートHEMTの作製、堀切文正
高周波デバイスのＭＭＩＣ（Monolithic Microwave Integrated Circuit）の製造方法には、半導体基板上に金属膜をパターニング形成することにより電気回路を構成する工程が含まれる。しかし、ＧａＮは金属との反応性が低く金属膜の密着性が悪いという問題があった。また、ＭＭＩＣではビア構造という半導体基板の表面と裏面を繋ぐ電極及び配線の構造がある。金属膜をスパッタ法又は蒸着法により形成すると、ビア側壁に形成された膜の厚みが他の表面に形成された膜の厚みに比べて極端に薄くなる。従って、電気伝導に対する必要な膜厚を得ることが困難であった。めっき法では、このような構造に対しても比較的良好に成膜できるが、ＧａＮ表面に直接めっきする技術は無かった。
本開示は、上述のような課題を解決するためになされたもので、その目的は基板のＧａＮ表面に密着性の良い金属膜を形成することができる半導体装置及びその製造方法を得るものである。
本開示に係る半導体装置の製造方法は、ＧａＮ表面を有する基板を、紫外光を照射しながら、水酸化カリウムとめっき触媒金属塩を含む溶液に浸漬し、前記ＧａＮ表面に触媒金属を析出させる工程と、前記触媒金属を析出させた前記基板の前記ＧａＮ表面に無電解めっきにより金属膜を形成する工程とを備えることを特徴とする。
本開示では、ＧａＮ表面を有する基板を、紫外光を照射しながら、水酸化カリウムとめっき触媒金属塩を含む溶液に浸漬し、ＧａＮ表面に触媒金属を析出させる。このように触媒金属を析出させたＧａＮ表面に対して無電解めっきを行うことにより、金属膜を形成することができる。ＧａＮ結晶のＧａと置換して触媒金属を析出させるため、触媒金属と基板の結合が強く、高い密着性を得ることができる。よって、基板のＧａＮ表面に密着性の良い金属膜を形成することができる。
実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置の変形例１を示す断面図である。 実施の形態１に係る半導体装置の変形例２を示す断面図である。 実施の形態１に係る半導体装置の変形例２の製造方法を示す断面図である。 実施の形態１に係る半導体装置の変形例２の製造方法を示す断面図である。 実施の形態１に係る半導体装置の変形例２の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の動作を示す断面図である。 実施の形態３に係る半導体装置の動作を示す断面図である。
実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１及び図２は、実施の形態１に係る半導体装置の製造方法を示す断面図である。基板１は、ＧａＮ基板、又はＳｉＣ基板上にＧａＮ層をエピタキシャル成長させたものであり、ＧａＮの露出した表面であるＧａＮ表面２を有する。
まず、図１に示すように、基板１を、ＧａＮのバンドギャップ以上のエネルギーを有する紫外光３を照射しながら、水酸化カリウムとめっき触媒金属塩を含む触媒金属溶液４に浸漬する。
紫外光３を照射することで光電気化学（PEC: Photoelectrochemical）反応によりＧａＮ表面２がエッチングされる。水酸化カリウムを含む溶液に基板１を浸漬し、ＧａＮのバンドギャップ以上のエネルギーを有する紫外光３を当てると、以下の式に示すように、正孔の発生とともにＧａがイオン化する。Ｇａイオンは水酸化物イオンと反応してＧａ２Ｏ３となり、溶液中に溶解する。式中で（ｓ）は固体、（ｇ）はガス、（ｌ）は液体である。水酸化カリウム溶液に、無電解めっきの触媒となる金属塩を溶解添加することで、Ｇａ溶解の反応で発生した正孔を使用してＧａＮ表面２に触媒金属５を析出させることができる。
ＧａＮ（ｓ） ＋ ３ｈ＋ ⇒Ｇａ３＋ ＋ １／２ Ｎ２（ｇ）↑
Ｇａ３＋ ＋ ３ＯＨ－ ⇒１／２ Ｇａ２Ｏ３（ｓ） ＋ ３／２ Ｈ２Ｏ（ｌ）
水酸化カリウムの濃度０．００５～０．０５ｍｏｌ／Ｌが基板１の溶解に適している。触媒金属溶液４は水酸化カリウムとめっき触媒金属塩を含んでいればよく、他の成分を含んでいてもよい。これは、以後に説明する全ての溶液に共通する。
紫外光３は、ＧａＮのバンドギャップ以上のエネルギーを有する。ＧａＮ半導体のバンドギャップは３．４ｅＶであり、波長にすると３６５ｎｍであるため、紫外光３の波長は３６５ｎｍ以下である。
触媒金属として、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、ルテニウム（Ｒｕ）などの無電解めっき析出に対して触媒活性のある金属を用いる。
溶液中にＧａＮ表面２に作用する触媒金属イオンが多いと基板１のＧａと置換する反応に寄与せずに析出した触媒金属の酸化物が増える。酸化物の混在により、次工程で形成する無電解めっき膜と基板１の密着性が低下する。一方、触媒金属が少ない場合には、触媒金属がＧａＮ表面２に十分に被覆しないため密着性が下がる。このように触媒金属濃度が高すぎても低すぎても、めっき膜の密着性が低下する。従って、触媒金属溶液４における触媒金属のイオン濃度は、０．１ｍｍｏｌ／Ｌから２．０ｍｍｏｌ／Ｌであることが好ましい。
触媒金属溶液４の温度は１０℃から５０℃であることが好ましい。触媒金属溶液４の温度が５０℃より高くなると、基板１との基板界面反応以外の酸化などによる析出が増えるため密着性が低下する。触媒金属溶液４の温度が１０℃より低いと、触媒金属溶液４と基板１の反応が進まず、析出が進まない。
触媒金属溶液４による処理の時間は１分から５分であることが好ましい。処理時間が１分より短いと、触媒金属５の形成が不十分となる。処理時間が５分より長いと、析出が均一でなくなる。なお、水洗工程を間に入れて触媒金属溶液４による処理を複数回に分けて実施してもよい。これにより、触媒金属５の形成を促進できる。
次に、図２に示すように、基板１を無電解めっき液６に浸漬し、基板１のＧａＮ表面２に無電解めっきにより金属膜７を形成する。なお、攪拌又は常時の循環ろ過を行うことで、金属膜７の均一な膜厚とモフォロジを得ることができる。
無電解めっき液６の温度が９０℃より高いと、液の成分が分解するという問題がある。無電解めっき液６の温度が７０℃より低いと、反応が急激に遅くなり析出しにくくなる。従って、最もめっき反応が安定する無電解めっき液６の温度は７０℃～９０℃である。
無電解めっきにより形成する金属膜７は、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、ルテニウム（Ｒｕ）、これらを組み合わせた合金、又はこれら金属とほう素（Ｂ）、燐（Ｐ）、タングステン（Ｗ）との合金などである。
以上説明したように、本実施の形態では、ＧａＮ表面２を有する基板１を、紫外光を照射しながら、水酸化カリウムとめっき触媒金属塩を含む触媒金属溶液４に浸漬し、ＧａＮ表面２に触媒金属５を析出させる。このように触媒金属５を析出させたＧａＮ表面２に対して無電解めっきを行うことにより、金属膜７を形成することができる。ＧａＮ結晶中のＧａと置換して触媒金属５を析出させるため、触媒金属５と基板１の結合が強く、高い密着性を得ることができる。よって、基板１のＧａＮ表面２に密着性の良い金属膜７を形成することができる。
図３は、実施の形態１に係る半導体装置を示す断面図である。基板１のＧａＮ表面２に金属膜７が形成されている。ＧａＮ表面２と金属膜７の界面にアイランド状に触媒金属５が形成されている。図４は、実施の形態１に係る半導体装置の変形例１を示す断面図である。ＧａＮ表面２と金属膜７の界面に薄膜状に触媒金属５が形成されている。触媒金属５は薬液の組成などの影響で基板表面での反応が分散的か又は均一的かに分かれ、それぞれ触媒金属５の薄膜の形成状態がアイランド状又は均一な薄膜状になる。
触媒金属５は白金層とし、金属膜７はニッケルとコバルトの少なくとも一方と、ほう素又は燐とを含むことが好ましい。金属膜７は例えばＮｉ－Ｐ、Ｎｉ－Ｗ－Ｐ、Ｃｏ－Ｐ、Ｃｏ－Ｗ－Ｐなどである。これにより、ニッケルとコバルトの少なくとも一方を含む金属膜７をＧａＮ表面２に白金を介して形成することができる。白金は、ニッケル又はコバルトの合金に比べて、ＧａＮとの密着性が高く、電極として良好な密着性を得ることができる。
また、ニッケル、コバルト及び白金は半導体中への拡散が少なく、ＧａＮ表面２とのショットキー接続性の良好な半導体－金属界面を得ることができる。ショットキー接続性は、半導体－金属間で電流を片方向にのみ流すことのできる特性のことであり、トランジスタ特性の最も重要な項目の一つである。従って、金属膜７は、基板１にトランジスタを形成する場合のゲート電極として用いられる。
また、金属膜７は、ほう素又は燐とを含む。ほう素と燐は、ニッケルとコバルトの金属結晶の間に任意に入り込むため、結晶化を阻害する。特に、金属膜７を無電解めっきで形成した場合にアモルファス状の結合状態が形成される。この結合状態では結晶粒界ができないため膜特性が均一化しショットキー特性が安定する。
図５は、実施の形態１に係る半導体装置の変形例２を示す断面図である。基板１の表面にＭＭＩＣなどの表面電極２１が形成されている。基板１の裏面から表面電極２１まで基板１を貫通するビア２２が形成されている。基板１の裏面とビア２２の側壁に裏面電極２３が形成されている。
図６から図８は、実施の形態１に係る半導体装置の変形例２の製造方法を示す断面図である。図６に示すように、ビア２２を形成した基板１の表面、裏面、ビア２２の側壁がＧａＮ表面２となる。このうち、基板１の表面をマスク２４で覆う。
次に、基板１を、ＧａＮのバンドギャップ以上のエネルギーを有する紫外光３を照射しながら、水酸化カリウムとめっき触媒金属塩を含む触媒金属溶液４に浸漬する。ここで、ＧａＮ基板又はＧａＮ層をエピタキシャル成長できるＳｉＣ基板は紫外光を透過する。このため、基板１のビア２２の側壁のＧａＮ面にも紫外光を照射することができる。これにより、図７に示すように、基板１の裏面とビア２２の側壁のＧａＮ表面２に触媒金属５が析出される。次に、図８に示すように、触媒金属５を析出させたＧａＮ表面２に無電解めっきにより裏面電極２３を形成する。本実施の形態の製造方法によりＧａＮ表面２に直接めっきすることができるため、ビア２２の側壁に対しても良好に成膜できる。
実施の形態２．
図９及び図１０は、実施の形態２に係る半導体装置の製造方法を示す断面図である。まず、図９に示すように、ＧａＮ表面２を有する基板１を、紫外光３を照射しながら、ペルオキソニ硫酸カリウム（Ｋ２Ｓ２Ｏ８）を添加した水酸化カリウム溶液８に浸漬する。これにより、以下の式に示すように、実施の形態１と同様の作用によりホールの発生とともにＧａが溶解する。ペルオキソニ硫酸カリウムの強い酸化力により余剰の電子を消費し、エッチング反応が継続する。
ＧａＮ ＋ phtocarriers （３ｈ＋ ＋ ３ｅ－） ＋ ３ＳＯ４ ●－
⇒Ｇａ３＋ ＋ ３ＳＯ４ ２－ ＋ １／２ Ｎ２（ｇ）↑
ＧａＮ表面２の最表面層には、有機汚染又は結晶界面のダングリングボンドによる結晶性の悪化などがある。この最表面層をエッチング除去することで、結晶性の良好で汚染のないＧａＮ表面２を得ることができる。水酸化カリウム溶液８におけるペルオキソニ硫酸カリウムの濃度は０．０１～０．１ｍｏｌ／Ｌであることが好ましい。これにより、ＧａＮ表面２が深さ１ｎｍ～５ｎｍエッチングされる。
次に、図１０に示すように、基板１を触媒金属溶液４に浸漬する。エッチングした清浄なＧａＮ表面２は活性が高いために触媒金属の析出反応が起こる。これにより、ＧａＮ表面２に触媒金属５を析出させる。触媒金属の種類、イオン濃度、触媒金属溶液４の温度、処理時間などは実施の形態１と同様である。
次に、実施の形態１の図２と同様に、触媒金属５を析出させた基板１を無電解めっき液６に浸漬し、基板１のＧａＮ表面２に無電解めっきにより金属膜７を形成する。これにより、実施の形態１と同様に、基板１のＧａＮ表面２に密着性の良い金属膜７を形成することができる。
実施の形態３．
図１１から図１６は、実施の形態３に係る半導体装置の製造方法を示す断面図である。基板１は、ｉ－ＧａＮ基板１ａの上にｎ－ＧａＮ層１ｂをエピタキシャル成長させたものである。露出したｎ－ＧａＮ層１ｂの表面がＧａＮ表面２である。
まず、図１１に示すように、ＧａＮ表面２にマスクパターン９を形成する。例えば、ＧａＮ表面２の全面にマスクをＣＶＤ（Chemical Vapor Deposition）法又はスパッタリング法により形成し、レジストパターンを用いたドライ加工などにより電極形成部のマスクを除去してマスクパターン９を形成する。
マスクパターン９は例えば窒化シリコン膜（Ｓｉ－Ｎ）又は酸化シリコン膜（Ｓｉ－Ｏ）又は、Ｔｉ、Ｗ等の金属などの耐薬品性の高い材料である。マスクパターン９が薄いと膜厚均一性が悪く、厚すぎると膜のストレスにより剥離又はクラックが入るため、マスクパターン９の厚さは５０ｎｍ～５００ｎｍ程度が好ましい。
次に、図１２に示すように、ＧａＮ表面２を有する基板１を、紫外光を照射しながら、ペルオキソニ硫酸カリウムを添加した水酸化カリウム溶液８に浸漬して、ＧａＮ表面２をエッチングする。これにより、ＧａＮ表面２に凹部１０が形成される。
ペルオキソニ硫酸カリウムの濃度は０．０１～０．１ｍｏｌ／Ｌであることが好ましい。これにより、ＧａＮ表面２が深さ１ｎｍ～５００ｎｍだけエッチングされる。エッチング量は電気デバイス特性に影響する。エッチング量が少ないと最表面層の影響を受けて特性が悪化する。エッチング量が多すぎても、エピタキシャル成長した活性層が少なくなるため特性が悪化する。
次に、図１３に示すように、基板１を触媒金属溶液４に浸漬し、凹部１０においてＧａＮ表面２に触媒金属５を析出させる。次に、図１４に示すように、触媒金属５を析出させた基板１を無電解めっき液６に浸漬する。これにより、凹部１０においてＧａＮ表面２に無電解めっきにより金属膜７を形成する。
次に、図１５に示すように、マスクパターン９を除去する。例えば、マスクパターン９が窒化シリコンの場合には、フッ酸溶液に浸漬することでマスクパターン９が溶解して除去される。残された金属膜７は、パターニングされたゲート電極となる。その後、図１６に示すように、ＧａＮ表面２にソース電極１１とドレイン電極１２を形成する。
上記のように、ゲート電極形成部のみをエッチングしたＧａＮ表面２にゲート電極をめっきで形成する。これにより、基板１のＧａＮ表面２に密着性の良いゲート電極を形成することができる。また、良好なショットキー接続の半導体－金属界面を得ることができる。
続いて、本実施の形態に係る半導体装置の動作を比較例と比較して説明する。図１７は、比較例に係る半導体装置の動作を示す断面図である。図１８は、実施の形態３に係る半導体装置の動作を示す断面図である。
ドレイン電極１２からソース電極１１に流れる電流はキャリアが注入されたｎ－ＧａＮ層１ｂを通り、ｉ－ＧａＮ基板１ａは通ることができない。ゲート電圧を印加するとゲート電極の下に自由電子が存在しない空乏層１３ができる。ゲート電圧を変化させることで空乏層１３の厚みが変化する。これにより電流量を制御することができる。
比較例では凹部１０が無いため、空乏層１３の厚みが不足して電流が漏れてしまう。本実施の形態ではゲート電極の下に凹部１０を設けることで電流の制御が容易になる。凹部１０の深さにより最大の電流量が決定される。
１ 基板、２ ＧａＮ表面、４ 触媒金属溶液、５ 触媒金属、７ 金属膜、８ 水酸化カリウム溶液、９ マスクパターン、１０ 凹部

Claims (13)

  1. ＧａＮ表面を有する基板を、紫外光を照射しながら、水酸化カリウムとめっき触媒金属塩を含む触媒金属溶液に浸漬し、前記ＧａＮ表面に触媒金属を析出させる工程と、
    前記触媒金属を析出させた前記基板の前記ＧａＮ表面に無電解めっきにより金属膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  2. ＧａＮ表面を有する基板を、紫外光を照射しながら、ペルオキソニ硫酸カリウムを添加した水酸化カリウム溶液に浸漬して、前記ＧａＮ表面をエッチングする工程と、
    前記ＧａＮ表面をエッチングした前記基板をめっき触媒金属塩を含む触媒金属溶液に浸漬し、前記ＧａＮ表面に触媒金属を析出させる工程と、
    前記触媒金属を析出させた前記基板の前記ＧａＮ表面に無電解めっきにより金属膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  3. 前記基板を前記水酸化カリウム溶液に浸漬する前に、前記基板の前記ＧａＮ表面にマスクパターンを形成する工程を更に備えることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記水酸化カリウム溶液における前記ペルオキソニ硫酸カリウムの濃度は０．０１～０．１ｍｏｌ／Ｌであることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
  5. 前記紫外光の波長は３６５ｎｍ以下であることを特徴とする請求項１～４の何れか１項に記載の半導体装置の製造方法。
  6. 前記触媒金属溶液における触媒金属のイオン濃度は、０．１ｍｍｏｌ／Ｌから２．０ｍｍｏｌ／Ｌであることを特徴とする請求項１～５の何れか１項に記載の半導体装置の製造方法。
  7. 前記触媒金属溶液の温度は１０℃から５０℃であることを特徴とする請求項１～６の何れか１項に記載の半導体装置の製造方法。
  8. 前記触媒金属溶液による処理の時間は１分から５分であることを特徴とする請求項１～７の何れか１項に記載の半導体装置の製造方法。
  9. 水洗工程を間に入れて前記触媒金属溶液による処理を複数回に分けて実施することを特徴とする請求項１～８の何れか１項に記載の半導体装置の製造方法。
  10. 前記無電解めっきに用いる無電解めっき液の温度は７０℃～９０℃であることを特徴とする請求項１～９の何れか１項に記載の半導体装置の製造方法。
  11. ＧａＮ表面を有する基板と、
    前記基板の前記ＧａＮ表面に形成され、ニッケルとコバルトの少なくとも一方と、ほう素又は燐とを含む金属膜と、
    前記ＧａＮ表面と前記金属膜の界面に薄膜状又はアイランド状に形成された白金層とを備えることを特徴とする半導体装置。
  12. 前記基板の前記ＧａＮ表面に凹部が形成され、
    前記金属膜は前記凹部に形成されていることを特徴とする請求項１１に記載の半導体装置。
  13. 前記金属膜はゲート電極であることを特徴とする請求項１１又は１２に記載の半導体装置。
JP2022577894A 2021-01-27 2021-01-27 半導体装置及びその製造方法 Active JP7464152B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/002914 WO2022162804A1 (ja) 2021-01-27 2021-01-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2022162804A1 JPWO2022162804A1 (ja) 2022-08-04
JP7464152B2 true JP7464152B2 (ja) 2024-04-09

Family

ID=82652788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022577894A Active JP7464152B2 (ja) 2021-01-27 2021-01-27 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20230326758A1 (ja)
JP (1) JP7464152B2 (ja)
CN (1) CN116745890A (ja)
DE (1) DE112021006913T5 (ja)
WO (1) WO2022162804A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080899A (ja) 2005-09-12 2007-03-29 Showa Denko Kk 窒化ガリウム系半導体発光素子およびその製造方法
JP2011077122A (ja) 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲートリセスの形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
JP2011165810A (ja) 2010-02-08 2011-08-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2014011350A (ja) 2012-06-29 2014-01-20 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2020208998A1 (ja) 2019-04-10 2020-10-15 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080899A (ja) 2005-09-12 2007-03-29 Showa Denko Kk 窒化ガリウム系半導体発光素子およびその製造方法
JP2011077122A (ja) 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲートリセスの形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
JP2011165810A (ja) 2010-02-08 2011-08-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2014011350A (ja) 2012-06-29 2014-01-20 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2020208998A1 (ja) 2019-04-10 2020-10-15 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20230326758A1 (en) 2023-10-12
WO2022162804A1 (ja) 2022-08-04
JPWO2022162804A1 (ja) 2022-08-04
DE112021006913T5 (de) 2023-11-16
CN116745890A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
JP3600541B2 (ja) 薄膜トランジスタ用のオーム接触部を形成する方法
JP5669780B2 (ja) 半導体装置の製造方法
US20110124191A1 (en) Compositions for the currentless deposition of ternary materials for use in the semiconductor industry
WO1999010916A2 (en) Copper electroless deposition on a titanium-containing surface
KR20010007482A (ko) 반도체의 구리 상호 연결 배선 패시베이팅 방법
US20200260591A1 (en) Method for forming metallization structure
KR100807948B1 (ko) 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
CN111128709A (zh) 基于Cu的GaN HEMT无金欧姆接触电极的制备方法
JP7464152B2 (ja) 半導体装置及びその製造方法
RU2292610C1 (ru) Способ изготовления фотопреобразователя
CN109273354B (zh) 金刚石器件及其制备方法
CN114262940B (zh) 一种氧化镓晶片表面处理方法
WO2020192303A1 (zh) 半导体器件及制作方法
US20200350185A1 (en) Semiconductor fabrication with electrochemical apparatus
CN112820774A (zh) 一种GaN器件及其制备方法
US10985258B2 (en) Method for preparing diamond-based field effect transistor, and corresponding field effect transistor
Pham et al. Galvanic Displacement of Gallium Arsenide Surface: A Simple and Low‐Cost Method to Deposit Metal Nanoparticles and Films
WO2009139366A1 (ja) 基板
JPH0488679A (ja) Ｍｅｓ構造電極の形成方法
TWI667694B (zh) 金屬化結構及其製造方法
KR100459885B1 (ko) 반도체소자의금속전극형성방법
KR20000043059A (ko) 반도체 소자의 금속 배선 형성 방법
CN118782658A (zh) 一种横向氧化镓高压型肖特基二极管及其制备方法
CN113675264A (zh) 一种p型碳化硅欧姆接触结构
JP4554731B2 (ja) 半導体装置の洗浄方法および半導体装置洗浄用超純水

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240311

R150 Certificate of patent or registration of utility model

Ref document number: 7464152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150