JP7464061B2 - 圧電体薄膜素子の製造方法及び電子素子の製造方法 - Google Patents
圧電体薄膜素子の製造方法及び電子素子の製造方法 Download PDFInfo
- Publication number
- JP7464061B2 JP7464061B2 JP2021562414A JP2021562414A JP7464061B2 JP 7464061 B2 JP7464061 B2 JP 7464061B2 JP 2021562414 A JP2021562414 A JP 2021562414A JP 2021562414 A JP2021562414 A JP 2021562414A JP 7464061 B2 JP7464061 B2 JP 7464061B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer substrate
- film
- predetermined number
- patterns
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 239000010408 film Substances 0.000 claims description 149
- 230000007547 defect Effects 0.000 claims description 127
- 239000000758 substrate Substances 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 80
- 238000000059 patterning Methods 0.000 claims description 71
- 238000007689 inspection Methods 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 38
- 238000009826 distribution Methods 0.000 claims description 35
- 230000009471 action Effects 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 23
- 238000011156 evaluation Methods 0.000 claims description 23
- 230000002950 deficient Effects 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 14
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 230000008707 rearrangement Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910020294 Pb(Zr,Ti)O3 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
- H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、圧電体薄膜素子の製造方法及び電子素子の製造方法に関する。
一般に、一枚のウエハ基板から所定数の電子素子を製造するにあたり、成膜工程、パターニング工程、ダイシング工程を経て、個々の電子素子が得られる。このとき、パターニング工程における所定数の電子素子のウエハ基板に対するレイアウトが固定であると、ダイシング工程でもそのレイアウトに従って切り出すから、ウエハ基板上のどの位置がどの電子素子のどの位置になるか一定である。この場合に、ウエハ基板上の電子素子となる領域に欠陥が生じると、その欠陥を含んだ電子素子を製造することとなることを回避できない。また、ウエハ基板上の電子素子となる領域中の重要な機能領域に欠陥が生じた場合も、同様である。
例えば、圧電体薄膜素子を製造するにあたり、圧電膜は高温で長時間結晶成長させるため、圧電体薄膜素子の製作工程においては初期にウエハ基板に成膜されるのが一般的である。
したがって、圧電膜成膜面上の欠陥が圧電体薄膜素子の圧電機能領域に位置した場合は、圧電機能や耐電圧特性に深刻な影響を及ぼす可能性がある。
そのため外観的に欠陥が機能領域に見える場合は不良として扱うので圧電体薄膜素子の歩留まりが低下する。
例えば、圧電体薄膜素子を製造するにあたり、圧電膜は高温で長時間結晶成長させるため、圧電体薄膜素子の製作工程においては初期にウエハ基板に成膜されるのが一般的である。
したがって、圧電膜成膜面上の欠陥が圧電体薄膜素子の圧電機能領域に位置した場合は、圧電機能や耐電圧特性に深刻な影響を及ぼす可能性がある。
そのため外観的に欠陥が機能領域に見える場合は不良として扱うので圧電体薄膜素子の歩留まりが低下する。
特許文献１に記載のプローブユニットの製造方法にあっては、パターニング段階でウエハを検査し、欠陥の検査情報を取得する。そして、欠陥個所を避けるようにウエハを切り出すことで歩留まりを向上させる。
しかし、特許文献１に記載の発明によると、 欠陥箇所を避けるために、一枚のウエハ基板上の所定数の電子素子同士のレイアウトが都度異なってしまうため、パターンニング及びダイシングもウエハごと個別に対応しなければならず、生産効率が低下する。
本発明は以上の従来技術における問題に鑑みてなされたものであって、ウエハ基板上に成膜した膜に欠陥があっても、生産効率を低下させることなく、歩留まりを向上することを課題とする。
以上の課題を解決するための請求項１記載の発明は、一枚のウエハ基板から所定数の圧電体薄膜素子を製造する方法であって、
ウエハ基板に圧電膜を成膜する成膜工程と、 前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記圧電膜が前記圧電体薄膜素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する圧電体薄膜素子の製造方法である。
また、請求項２記載の発明は、前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウト に掛かる特定の角度を忌避して、前記回転の角度を算出する請求項１記載の圧電体薄膜素子の製造方法である。
また、請求項３記載の発明は、一枚のウエハ基板から所定数の圧電体薄膜素子を製造する方法であって、
ウエハ基板に圧電膜を成膜する成膜工程と、前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記圧電膜が前記圧電体薄膜素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する圧電体薄膜素子の製造方法である。
ウエハ基板に圧電膜を成膜する成膜工程と、 前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記圧電膜が前記圧電体薄膜素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する圧電体薄膜素子の製造方法である。
また、請求項２記載の発明は、前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウト に掛かる特定の角度を忌避して、前記回転の角度を算出する請求項１記載の圧電体薄膜素子の製造方法である。
また、請求項３記載の発明は、一枚のウエハ基板から所定数の圧電体薄膜素子を製造する方法であって、
ウエハ基板に圧電膜を成膜する成膜工程と、前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記圧電膜が前記圧電体薄膜素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する圧電体薄膜素子の製造方法である。
請求項４記載の発明は、
一枚のウエハ基板から所定数の圧電体薄膜素子を製造する方法であって、
ウエハ基板に圧電膜を形成する成膜工程と、前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
圧電体薄膜素子の領域ごとに欠陥の影響度を示す欠陥影響係数を予め設定しておき、１枚のウエハ基板上の欠陥の個数をｎ、ｎ番目の欠陥の面積をＳｎとし、ｎ番目の欠陥が仮想的にレイアウトされる圧電体薄膜素子の領域の欠陥影響係数をＫｎとしたとき、評価関数Ｌを式（１）で定義し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記評価関数Ｌが最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行する圧電体薄膜素子の製造方法である。
一枚のウエハ基板から所定数の圧電体薄膜素子を製造する方法であって、
ウエハ基板に圧電膜を形成する成膜工程と、前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
圧電体薄膜素子の領域ごとに欠陥の影響度を示す欠陥影響係数を予め設定しておき、１枚のウエハ基板上の欠陥の個数をｎ、ｎ番目の欠陥の面積をＳｎとし、ｎ番目の欠陥が仮想的にレイアウトされる圧電体薄膜素子の領域の欠陥影響係数をＫｎとしたとき、評価関数Ｌを式（１）で定義し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行する圧電体薄膜素子の製造方法である。
請求項５記載の発明は、前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する請求項４記載の圧電体薄膜素子の製造方法である。
請求項６記載の発明は、前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する請求項４又は５に記載の圧電体薄膜素子の製造方法。
請求項７記載の発明は、一枚のウエハ基板から所定数の電子素子を製造する方法であって、
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記作用膜が前記電子素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する電子素子の製造方法である。
請求項８記載の発明は、前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する請求項７記載の電子素子の製造方法である。
請求項９記載の発明は、一枚のウエハ基板から所定数の電子素子を製造する方法であって、
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記作用膜が前記電子素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する電子素子の製造方法である。
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記作用膜が前記電子素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する電子素子の製造方法である。
請求項８記載の発明は、前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する請求項７記載の電子素子の製造方法である。
請求項９記載の発明は、一枚のウエハ基板から所定数の電子素子を製造する方法であって、
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記作用膜が前記電子素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する電子素子の製造方法である。
請求項１０記載の発明は、一枚のウエハ基板から所定数の電子素子を製造する方法であって、
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、電子素子の領域ごとに欠陥の影響度を示す欠陥影響係数を予め設定しておき、１枚のウエハ基板上の欠陥の個数をｎ、ｎ番目の欠陥の面積をＳｎとし、ｎ番目の欠陥が仮想的にレイアウトされる電子素子の領域の欠陥影響係数をＫｎとしたとき、評価関数Ｌを式（１）で定義し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記評価関数Ｌが最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行する電子素子の製造方法。
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、電子素子の領域ごとに欠陥の影響度を示す欠陥影響係数を予め設定しておき、１枚のウエハ基板上の欠陥の個数をｎ、ｎ番目の欠陥の面積をＳｎとし、ｎ番目の欠陥が仮想的にレイアウトされる電子素子の領域の欠陥影響係数をＫｎとしたとき、評価関数Ｌを式（１）で定義し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行する電子素子の製造方法。
請求項１１記載の発明は、前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する請求項１０に記載の電子素子の製造方法。
請求項１２記載の発明は、前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウト に掛かる特定の角度を忌避して、前記回転の角度を算出する請求項１０又は１１に記載の電子素子の製造方法。
本発明によれば、ウエハ基板上に成膜した膜に欠陥があっても、所定数分のパターンのレイアウトを全体として回転又は／及びＸＹシフトして可及的に欠陥を避けてパターニング工程及びダイシング工程を実行するため、生産効率を低下させることなく、歩留まりを向上することができる。
以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
〔第１実施形態〕
第１実施形態の圧電体薄膜素子の製造方法につき説明する。インクジェットプリンターに使用するインクジェットアクチュエータを圧電体薄膜素子により構成する場合を例とする。
まず、図１に示すようなウエハ基板１１に対し成膜工程を実行する。ウエハ基板１１としてはシリコン基板が一般的に用いられる。ウエハ基板１１には、結晶方位をわかるようにするための目印として、オリフラ（オリエンテーション・フラット(orientation flat)）、ノッチ等と呼ばれる切り欠き部１２が設けられている。
本成膜工程では、図２に示すようにウエハ基板１１上に、下部電極膜（振動板）１３、圧電膜１４、上部電極膜１５の順で成膜し積層する。
圧電体材料の代表的なものは、ペロブスカイト型結晶構造の酸化物であるチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（以下「ＰＺＴ」という）や、このＰＺＴにマグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）などを添加したものなどがある。特に、ペロブスカイト型結晶構造の正方晶系ＰＺＴの場合には、＜００１＞軸方向（Ｃ軸方向）に大きな圧電変位が得られ、 菱面体晶系ＰＺＴの場合には、＜１１１＞軸方向に大きな圧電変位が得られる。
圧電膜（ＰＺＴ膜）は、６００℃以上の高温で厚み３μｍ程度成膜される。このとき成膜装置内部にもＰＺＴ膜が堆積するが、その一部が剥落してウエハに付着し欠陥となりやすい。装置内部は常に清浄に保つことが望ましいが、装置の清掃・部品交換等のメンテナンスコストや設備の稼働率とのバランスがあり、一定レベル以上に欠陥の発生率を抑制することは難しい。したがって圧電膜を成膜した後のウエハには一定レベルの欠陥の発生は許容せざるをえない。
図３は、圧電膜１４成膜後のウエハ基板１１の圧電膜１４成膜面に欠陥ｄが表出した様子を模式的に示す。
第１実施形態の圧電体薄膜素子の製造方法につき説明する。インクジェットプリンターに使用するインクジェットアクチュエータを圧電体薄膜素子により構成する場合を例とする。
まず、図１に示すようなウエハ基板１１に対し成膜工程を実行する。ウエハ基板１１としてはシリコン基板が一般的に用いられる。ウエハ基板１１には、結晶方位をわかるようにするための目印として、オリフラ（オリエンテーション・フラット(orientation flat)）、ノッチ等と呼ばれる切り欠き部１２が設けられている。
本成膜工程では、図２に示すようにウエハ基板１１上に、下部電極膜（振動板）１３、圧電膜１４、上部電極膜１５の順で成膜し積層する。
圧電体材料の代表的なものは、ペロブスカイト型結晶構造の酸化物であるチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（以下「ＰＺＴ」という）や、このＰＺＴにマグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）などを添加したものなどがある。特に、ペロブスカイト型結晶構造の正方晶系ＰＺＴの場合には、＜００１＞軸方向（Ｃ軸方向）に大きな圧電変位が得られ、 菱面体晶系ＰＺＴの場合には、＜１１１＞軸方向に大きな圧電変位が得られる。
圧電膜（ＰＺＴ膜）は、６００℃以上の高温で厚み３μｍ程度成膜される。このとき成膜装置内部にもＰＺＴ膜が堆積するが、その一部が剥落してウエハに付着し欠陥となりやすい。装置内部は常に清浄に保つことが望ましいが、装置の清掃・部品交換等のメンテナンスコストや設備の稼働率とのバランスがあり、一定レベル以上に欠陥の発生率を抑制することは難しい。したがって圧電膜を成膜した後のウエハには一定レベルの欠陥の発生は許容せざるをえない。
図３は、圧電膜１４成膜後のウエハ基板１１の圧電膜１４成膜面に欠陥ｄが表出した様子を模式的に示す。
ウエハ基板１１に圧電膜１４を成膜する成膜工程の後、ウエハ基板１１の圧電膜１４成膜面を検査する検査工程を実行する。本検査工程において、圧電膜１４成膜面上の欠陥ｄの分布データを取得する。圧電膜１４まで成膜したウエハ基板１１を、ウエハ欠陥検査装置に掛け、切り欠き部１２を基準にした欠陥ｄの位置座標を得る。なお、欠陥ｄの分布データの形式は問わない。ウエハ基板１１の全面に亘って、どの位置が欠陥であるか否かがわかる情報であればよい。ウエハ欠陥検査装置としては、ＳＥＭ式検査装置、明視野式検査装置、暗視野式検査装置その他、特に種類が限定されるものではない。
図４は、ウエハ基板１１上に配置する所定数分のパターンのレイアウト（以下「ウエハパターンレイアウト」という）１６を示している。本例のウエハパターンレイアウト１６は、１素子分のパターン１７を２８個分有する。
１素子分のパターン１７を図５に示す。
圧電体薄膜素子の１素子分のパターン１７は、図５に示すように圧力室領域１７ａと、配線領域１７ｂと、給電パッド領域１７ｃと、無機能領域１７ｄとを有する。各領域分けのみを図６に示す。圧力室領域１７ａは、各々の圧電素子の上部電極を含む領域であり、圧電素子に駆動電圧が印加されることにより、圧電膜１４の圧電効果によりインク吐出動作が駆動される部分であるため最重要である。配線領域１７ｂと、給電パッド領域１７ｃは、圧力室領域１７ａと同様に、上部電極膜１５を所定形状に残した部分であり、その下地には圧電膜１４は残る。無機能領域１７ｄについては、上部電極膜１５及び圧電膜１４は除去される。
以上の圧電体薄膜素子の領域１７ａ，１７ｂ，１７ｃ，１７ｄごとに設計的な欠陥ｄの影響度を示す欠陥影響係数を予め設定しておく。
例えば、圧力室領域１７ａの欠陥影響係数Ｋａを、Ｋａ＝１とし、配線領域１７ｂの欠陥影響係数Ｋｂを、Ｋｂ＝０．２とし、給電パッド領域１７ｃの欠陥影響係数Ｋｃを、Ｋｃ＝０．３とし、無機能領域１７ｄの欠陥影響係数Ｋｄを、Ｋｄ＝０とする。
１枚のウエハ基板１１上の欠陥ｄの個数をｎ、ｎ番目の欠陥の面積をＳｎとし、ｎ番目の欠陥ｄｎが仮想的にレイアウトされる圧電体薄膜素子の領域の欠陥影響係数をＫｎとしたとき、評価関数を式（１）で定義する。欠陥ｄが異なる領域に跨る場合は、領域ごとに１個の欠陥として計算する。
１素子分のパターン１７を図５に示す。
圧電体薄膜素子の１素子分のパターン１７は、図５に示すように圧力室領域１７ａと、配線領域１７ｂと、給電パッド領域１７ｃと、無機能領域１７ｄとを有する。各領域分けのみを図６に示す。圧力室領域１７ａは、各々の圧電素子の上部電極を含む領域であり、圧電素子に駆動電圧が印加されることにより、圧電膜１４の圧電効果によりインク吐出動作が駆動される部分であるため最重要である。配線領域１７ｂと、給電パッド領域１７ｃは、圧力室領域１７ａと同様に、上部電極膜１５を所定形状に残した部分であり、その下地には圧電膜１４は残る。無機能領域１７ｄについては、上部電極膜１５及び圧電膜１４は除去される。
以上の圧電体薄膜素子の領域１７ａ，１７ｂ，１７ｃ，１７ｄごとに設計的な欠陥ｄの影響度を示す欠陥影響係数を予め設定しておく。
例えば、圧力室領域１７ａの欠陥影響係数Ｋａを、Ｋａ＝１とし、配線領域１７ｂの欠陥影響係数Ｋｂを、Ｋｂ＝０．２とし、給電パッド領域１７ｃの欠陥影響係数Ｋｃを、Ｋｃ＝０．３とし、無機能領域１７ｄの欠陥影響係数Ｋｄを、Ｋｄ＝０とする。
１枚のウエハ基板１１上の欠陥ｄの個数をｎ、ｎ番目の欠陥の面積をＳｎとし、ｎ番目の欠陥ｄｎが仮想的にレイアウトされる圧電体薄膜素子の領域の欠陥影響係数をＫｎとしたとき、評価関数を式（１）で定義する。欠陥ｄが異なる領域に跨る場合は、領域ごとに１個の欠陥として計算する。
検査工程で取得した欠陥の分布データを参照しつつ、ウエハパターンレイアウト１６を全体として、ウエハ基板１１に対し仮想的に回転又は／及びＸＹシフトさせたときの評価関数Ｌを計算する。そして、評価関数Ｌが最小となる当該回転の角度又は／及びＸＹシフト量の算出値を算出する。なお、ＸＹシフトは、ウエハ基板１１の表面に平行な２軸座標面上における当該２軸座標上の移動を指す。
評価関数Ｌが最小となる回転の角度又は／及びＸＹシフト量の算出値を算出したら、実際にその算出値に従った回転の角度又は／及びＸＹシフト量にウエハパターンレイアウト１６をウエハ基板１１に対して配置して、パターニング工程及びダイシング工程を実行する。
評価関数Ｌが最小となる回転の角度又は／及びＸＹシフト量の算出値を算出したら、実際にその算出値に従った回転の角度又は／及びＸＹシフト量にウエハパターンレイアウト１６をウエハ基板１１に対して配置して、パターニング工程及びダイシング工程を実行する。
図７は、上記評価関数Ｌに基づく再配置を行う前のウエハ基板１１上の欠陥分布の一例を示す。
図７に示すように１０個の欠陥ｄ１～ｄ１０が検出されている。欠陥影響係数の高い圧力室領域１７ａに７個の欠陥ｄ１，ｄ３，ｄ４，ｄ５，ｄ６，ｄ８，ｄ１０が配置されている。また、これらの欠陥は、それぞれ別の７素子分のパターン１７に分かれて存在しているため、７個の圧電体薄膜素子が不良となる可能性がある。
図７に示すように１０個の欠陥ｄ１～ｄ１０が検出されている。欠陥影響係数の高い圧力室領域１７ａに７個の欠陥ｄ１，ｄ３，ｄ４，ｄ５，ｄ６，ｄ８，ｄ１０が配置されている。また、これらの欠陥は、それぞれ別の７素子分のパターン１７に分かれて存在しているため、７個の圧電体薄膜素子が不良となる可能性がある。
図８は、図７と同じ欠陥の分布があった場合について、上記評価関数Ｌに基づく回転再配置による最適化を行った後のウエハ基板１１上の欠陥分布の一例を示す。
上記評価関数Ｌが最小となるように回転の角度を選択しているので、図８に示すように、圧力室領域１７ａ、配線領域１７ｂ、給電パッド領域１７ｃに存在する欠陥は減少した。特に欠陥影響係数を大きく設定している圧力室領域１７ａに存在する欠陥を顕著に減少させることができる。
また、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの数としても、減少した。
圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの面積としても、減少した。
当該領域１７ａ，１７ｂ，１７ｃ中に欠陥がある素子数としても、減少した。
以上により、全２８素子が良品となる可能性が高いレイアウトにすることができる。
上記評価関数Ｌが最小となるように回転の角度を選択しているので、図８に示すように、圧力室領域１７ａ、配線領域１７ｂ、給電パッド領域１７ｃに存在する欠陥は減少した。特に欠陥影響係数を大きく設定している圧力室領域１７ａに存在する欠陥を顕著に減少させることができる。
また、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの数としても、減少した。
圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの面積としても、減少した。
当該領域１７ａ，１７ｂ，１７ｃ中に欠陥がある素子数としても、減少した。
以上により、全２８素子が良品となる可能性が高いレイアウトにすることができる。
また、回転による再配置ではなく、ＸＹシフトによる例を示す。
図９は、図７と同じ欠陥の分布があった場合について、上記評価関数Ｌに基づくＸＹシフトによる最適化を行った後のウエハ基板１１上の欠陥分布の一例を示す。
この場合も同様に、上記評価関数Ｌが最小となるようにＸＹシフト量を選択しているので、図９に示すように、圧力室領域１７ａ、配線領域１７ｂ、給電パッド領域１７ｃに存在する欠陥は減少した。特に欠陥影響係数を大きく設定している圧力室領域１７ａに存在する欠陥を顕著に減少させることができる。
また、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの数としても、減少した。
圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの面積としても、減少した。
当該領域１７ａ，１７ｂ，１７ｃ中に欠陥がある素子数としても、減少した。
以上により、全２８素子が良品となる可能性が高いレイアウトにすることができる。
図９は、図７と同じ欠陥の分布があった場合について、上記評価関数Ｌに基づくＸＹシフトによる最適化を行った後のウエハ基板１１上の欠陥分布の一例を示す。
この場合も同様に、上記評価関数Ｌが最小となるようにＸＹシフト量を選択しているので、図９に示すように、圧力室領域１７ａ、配線領域１７ｂ、給電パッド領域１７ｃに存在する欠陥は減少した。特に欠陥影響係数を大きく設定している圧力室領域１７ａに存在する欠陥を顕著に減少させることができる。
また、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの数としても、減少した。
圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの面積としても、減少した。
当該領域１７ａ，１７ｂ，１７ｃ中に欠陥がある素子数としても、減少した。
以上により、全２８素子が良品となる可能性が高いレイアウトにすることができる。
さらに、以上の回転又はＸＹシフトのみならず、回転とＸＹシフトの双方を操作量として、ウエハ基板１１に対するウエハパターンレイアウト１６の配置の最適化を行ってもよい。
なお、ウエハ基板１１の結晶方位に由来する特定の角度を忌避して、回転の角度を算出することがよい。ウエハ基板は特定の結晶方位が割れやすいからである。割れについては、シリコンウエハの取り扱い時のみでなく、素子の切断時・空洞部１８のための裏面からのエッチング時・ノズルとの接合時などの衝撃や応力が割れを誘発する可能性があり、特定の工程において結晶の劈開方向が一致すると割れる可能性がある。
また、ウエハ基板１１の切り欠き部１２がウエハパターンレイアウト１６に掛かる特定の角度を忌避して、回転の角度を算出する。切り欠き部１２がウエハパターンレイアウト１６に掛かると、切り欠き部１２が配置されたパターン１７については製品にならず、歩留まりが低下するからである。
無論、ＸＹシフト量についても、切り欠き部１２がウエハパターンレイアウト１６に掛かる場合を忌避する。（なお、当然にウエハパターンレイアウト１６がウエハ基板１１内に収まっていることを条件とする。）
以上のように、何らかの要請により選択できない角度、ＸＹシフト量を忌避する。
したがって、評価関数Ｌが最小となる回転の角度、ＸＹシフト量を選択できないときは、可及的に最小に近い値を選択する。
なお、ウエハ基板１１の結晶方位に由来する特定の角度を忌避して、回転の角度を算出することがよい。ウエハ基板は特定の結晶方位が割れやすいからである。割れについては、シリコンウエハの取り扱い時のみでなく、素子の切断時・空洞部１８のための裏面からのエッチング時・ノズルとの接合時などの衝撃や応力が割れを誘発する可能性があり、特定の工程において結晶の劈開方向が一致すると割れる可能性がある。
また、ウエハ基板１１の切り欠き部１２がウエハパターンレイアウト１６に掛かる特定の角度を忌避して、回転の角度を算出する。切り欠き部１２がウエハパターンレイアウト１６に掛かると、切り欠き部１２が配置されたパターン１７については製品にならず、歩留まりが低下するからである。
無論、ＸＹシフト量についても、切り欠き部１２がウエハパターンレイアウト１６に掛かる場合を忌避する。（なお、当然にウエハパターンレイアウト１６がウエハ基板１１内に収まっていることを条件とする。）
以上のように、何らかの要請により選択できない角度、ＸＹシフト量を忌避する。
したがって、評価関数Ｌが最小となる回転の角度、ＸＹシフト量を選択できないときは、可及的に最小に近い値を選択する。
検査工程の後、以上のレイアウトも決定すれば、圧電膜１４の一部を含む素子構造を有した圧電体薄膜素子の所定数分（本実施形態では２８個分）のパターンを、圧電膜１４成膜面上にレイアウトして形成するパターニング工程を実行する。
パターニング工程においては、図１０及び図１１に示すように上部電極膜１５をエッチングして所定のパターンに形成する。
次に、図１２及び図１３に示すように、上部電極膜１５の下の圧電膜１４をエッチングして所定のパターンに形成する。
次に、図１４及び図１５に示すように、ウエハ基板１１を裏面からエッチングして所定のパターンの空洞部１８を形成する。空洞部１８は、圧力室１８ａ、圧力室１８ａへのインク供給路を有したパターンである。なお、１７Ａは表面側、１７Ｂを裏面側とする。
次に、図１６及び図１７に示すように、ウエハ基板１１の裏面にノズル孔１９ａを有したノズル板１９を接合して、各ノズル孔１９ａを各圧力室１８ａに接続する。
パターニング工程においては、図１０及び図１１に示すように上部電極膜１５をエッチングして所定のパターンに形成する。
次に、図１２及び図１３に示すように、上部電極膜１５の下の圧電膜１４をエッチングして所定のパターンに形成する。
次に、図１４及び図１５に示すように、ウエハ基板１１を裏面からエッチングして所定のパターンの空洞部１８を形成する。空洞部１８は、圧力室１８ａ、圧力室１８ａへのインク供給路を有したパターンである。なお、１７Ａは表面側、１７Ｂを裏面側とする。
次に、図１６及び図１７に示すように、ウエハ基板１１の裏面にノズル孔１９ａを有したノズル板１９を接合して、各ノズル孔１９ａを各圧力室１８ａに接続する。
以上のパターニング工程の後、上記パターニング工程におけるウエハパターンレイアウト１６に従ってウエハ基板１１を切断して圧電体薄膜素子２７を個片に分離するダイシング工程を実行する。
１素子分のパターン１７部分が切り出され、１個の圧電体薄膜素子２７となる。
圧電体薄膜素子２７は、駆動回路（不図示）に接続されて、図１８に示すように上部電極膜１５と下部電極膜１３との間に駆動電圧が印加されて、圧電膜１４が変形させられて振動板を兼ねる下部電極膜１３が振動する。
インクジェットヘッドとして使用される際には、図１９に示すようにインクタンク２８に接続され、圧力室１８ａにインク２９が供給され、上記の振動板の振動によりインク滴３０がノズル孔１９ａから吐出される。
１素子分のパターン１７部分が切り出され、１個の圧電体薄膜素子２７となる。
圧電体薄膜素子２７は、駆動回路（不図示）に接続されて、図１８に示すように上部電極膜１５と下部電極膜１３との間に駆動電圧が印加されて、圧電膜１４が変形させられて振動板を兼ねる下部電極膜１３が振動する。
インクジェットヘッドとして使用される際には、図１９に示すようにインクタンク２８に接続され、圧力室１８ａにインク２９が供給され、上記の振動板の振動によりインク滴３０がノズル孔１９ａから吐出される。
以上のように第１実施形態の圧電体薄膜素子の製造方法によれば、一枚のウエハ基板１１から所定数の圧電体薄膜素子２７を製造するにあたり、ウエハ基板１１上に成膜した圧電膜１４に生じた欠陥ｄを、素子の機能に影響のない領域又は影響の少ない領域に退避させるので、圧電体薄膜素子を歩留まり良好に製造することができる。
ウエハパターンレイアウト１６を、全体として回転又は／及びＸＹシフト移動させるので、ウエハパターンレイアウト１６中の１素子分のパターン同士の相対的位置関係は不変である。したがって、パターニング工程と、ダイシング工程は、ウエハパターンレイアウト１６の全体として回転又は／及びＸＹシフトした移動量を同じ量だけ移動した基準により実行すればよく、生産効率を落とすことがない。
以上のようにして、ウエハ基板１１上に成膜した膜（１４）に欠陥ｄがあっても、所定数分のパターンのレイアウト１６を全体として回転又は／及びＸＹシフトして可及的に欠陥ｄを避けてパターニング工程及びダイシング工程を実行するため、生産効率を低下させることなく、歩留まりを向上することができる。
また本実施例ではパターニングの後、ウエハ基板の切断を実行したが、ウエハ基板を所定の大きさに切断し、切断された各ウエハ基板に対してパターニングを行い、圧電体薄膜素子を個片に分離しても本発明の効果は同様である。
ウエハパターンレイアウト１６を、全体として回転又は／及びＸＹシフト移動させるので、ウエハパターンレイアウト１６中の１素子分のパターン同士の相対的位置関係は不変である。したがって、パターニング工程と、ダイシング工程は、ウエハパターンレイアウト１６の全体として回転又は／及びＸＹシフトした移動量を同じ量だけ移動した基準により実行すればよく、生産効率を落とすことがない。
以上のようにして、ウエハ基板１１上に成膜した膜（１４）に欠陥ｄがあっても、所定数分のパターンのレイアウト１６を全体として回転又は／及びＸＹシフトして可及的に欠陥ｄを避けてパターニング工程及びダイシング工程を実行するため、生産効率を低下させることなく、歩留まりを向上することができる。
また本実施例ではパターニングの後、ウエハ基板の切断を実行したが、ウエハ基板を所定の大きさに切断し、切断された各ウエハ基板に対してパターニングを行い、圧電体薄膜素子を個片に分離しても本発明の効果は同様である。
〔他の実施形態〕
他の実施形態を開示する。
（Ａ）以上の第１実施形態では、式（１）で定義される評価関数Ｌが最小又は可及的に最小に近い値となる回転の角度又は／及びＸＹシフト量の算出値を算出し、当該算出値に従ってパターニング工程及びダイシング工程を実行した。
第１実施形態における評価関数Ｌを以下のパラメーターに置き換えた方法も実施できる。
他の実施形態を開示する。
（Ａ）以上の第１実施形態では、式（１）で定義される評価関数Ｌが最小又は可及的に最小に近い値となる回転の角度又は／及びＸＹシフト量の算出値を算出し、当該算出値に従ってパターニング工程及びダイシング工程を実行した。
第１実施形態における評価関数Ｌを以下のパラメーターに置き換えた方法も実施できる。
（Ａ１）圧電膜が圧電体薄膜素子として機能する領域中にある欠陥の数が最小又は可及的に最小に近い値となる回転の角度又は／及びＸＹシフト量を算出する。
第１実施形態において、１枚のウエハ基板上の欠陥ｄの個数をｎとしたが、そのうち圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの数をｍとする。
ウエハパターンレイアウト１６を、ウエハ基板１１に対し仮想的に回転又は／及びＸＹシフトさせたとき、欠陥の数ｍが最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出する。
同様に、当該算出値に従ってパターニング工程及びダイシング工程を実行する。
これにより、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの数ｍは減少するので、圧電体薄膜素子を歩留まり良好に製造することができる。
第１実施形態において、１枚のウエハ基板上の欠陥ｄの個数をｎとしたが、そのうち圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの数をｍとする。
ウエハパターンレイアウト１６を、ウエハ基板１１に対し仮想的に回転又は／及びＸＹシフトさせたとき、欠陥の数ｍが最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出する。
同様に、当該算出値に従ってパターニング工程及びダイシング工程を実行する。
これにより、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの数ｍは減少するので、圧電体薄膜素子を歩留まり良好に製造することができる。
（Ａ２）圧電膜が圧電体薄膜素子として機能する領域中にある欠陥の面積が最小又は可及的に最小に近い値となる回転の角度又は／及びＸＹシフト量を算出する。
圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの面積をＤＳとする。
ウエハパターンレイアウト１６を、ウエハ基板１１に対し仮想的に回転又は／及びＸＹシフトさせたとき、面積ＤＳが最小又は可及的に最小に近い値となる回転の角度又は／及びＸＹシフト量の算出値を算出する。
同様に、当該算出値に従ってパターニング工程及びダイシング工程を実行する。
これにより、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの面積ＤＳは減少するので、圧電体薄膜素子を歩留まり良好に製造することができる。
圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの面積をＤＳとする。
ウエハパターンレイアウト１６を、ウエハ基板１１に対し仮想的に回転又は／及びＸＹシフトさせたとき、面積ＤＳが最小又は可及的に最小に近い値となる回転の角度又は／及びＸＹシフト量の算出値を算出する。
同様に、当該算出値に従ってパターニング工程及びダイシング工程を実行する。
これにより、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中にある欠陥ｄの面積ＤＳは減少するので、圧電体薄膜素子を歩留まり良好に製造することができる。
（Ａ３）圧電膜が前記圧電体薄膜素子として機能する領域中に欠陥がある素子数が最小又は可及的に最小に近い値となる回転の角度又は／及びＸＹシフト量を算出する。
圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中に欠陥ｄがある素子数をＮとする。
ウエハパターンレイアウト１６を、ウエハ基板１１に対し仮想的に回転又は／及びＸＹシフトさせたとき、欠陥のある素子数Ｎが最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出する。
同様に、当該算出値に従ってパターニング工程及びダイシング工程を実行する。
これにより、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中に欠陥ｄがある素子数Ｎは減少するので、圧電体薄膜素子を歩留まり良好に製造することができる。
圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中に欠陥ｄがある素子数をＮとする。
ウエハパターンレイアウト１６を、ウエハ基板１１に対し仮想的に回転又は／及びＸＹシフトさせたとき、欠陥のある素子数Ｎが最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出する。
同様に、当該算出値に従ってパターニング工程及びダイシング工程を実行する。
これにより、圧電膜１４が圧電体薄膜素子として機能する領域１７ａ，１７ｂ，１７ｃ中に欠陥ｄがある素子数Ｎは減少するので、圧電体薄膜素子を歩留まり良好に製造することができる。
（Ｂ）以上の第１実施形態では、製造対象を圧電体薄膜素子としたが、その他の電子素子一般にも適用できる。その場合、欠陥を検査する対象膜は、電子素子の作用膜とする。圧電体薄膜素子の圧電変換作用膜は、上記の圧電膜１４である。そのほかの電気―力学間の変換作用膜、光学―電気間の変換作用膜、電気－温度間変換作用膜、電気的作用膜等を奏する半導体その他の材料の膜を有したデバイスの製造に、本発明を適用することができる。
本発明は、圧電体薄膜素子及びその他の電子素子の製造方法に利用することができる。
１１ ウエハ基板
１２ 切り欠き部
１３ 下部電極膜（振動板）
１４ 圧電膜
１５ 上部電極膜
１６ ウエハパターンレイアウト
１７ １素子分のパターン
１８ａ 圧力室
１９ ノズル板
１９ａ ノズル孔
２７ 圧電体薄膜素子
２８ インクタンク
２９ インク
３０ インク滴
ｄ 欠陥
１２ 切り欠き部
１３ 下部電極膜（振動板）
１４ 圧電膜
１５ 上部電極膜
１６ ウエハパターンレイアウト
１７ １素子分のパターン
１８ａ 圧力室
１９ ノズル板
１９ａ ノズル孔
２７ 圧電体薄膜素子
２８ インクタンク
２９ インク
３０ インク滴
ｄ 欠陥
Claims (12)
- 一枚のウエハ基板から所定数の圧電体薄膜素子を製造する方法であって、
ウエハ基板に圧電膜を成膜する成膜工程と、 前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記圧電膜が前記圧電体薄膜素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する圧電体薄膜素子の製造方法。 - 前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する請求項１記載の圧電体薄膜素子の製造方法。
- 一枚のウエハ基板から所定数の圧電体薄膜素子を製造する方法であって、
ウエハ基板に圧電膜を成膜する成膜工程と、前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記圧電膜が前記圧電体薄膜素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する圧電体薄膜素子の製造方法。 - 一枚のウエハ基板から所定数の圧電体薄膜素子を製造する方法であって、
ウエハ基板に圧電膜を形成する成膜工程と、前記成膜工程の後、前記ウエハ基板の前記圧電膜成膜面を検査する検査工程と、
前記検査工程の後、前記圧電膜の一部を含む素子構造を有した前記圧電体薄膜素子の所定数分のパターンを、前記圧電膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記圧電体薄膜素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記圧電膜成膜面上の欠陥の分布データを取得し、
圧電体薄膜素子の領域ごとに欠陥の影響度を示す欠陥影響係数を予め設定しておき、１枚のウエハ基板上の欠陥の個数をｎ、ｎ番目の欠陥の面積をＳｎとし、ｎ番目の欠陥が仮想的にレイアウトされる圧電体薄膜素子の領域の欠陥影響係数をＫｎとしたとき、評価関数Ｌを式（１）で定義し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行する圧電体薄膜素子の製造方法。 - 前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する請求項４記載の圧電体薄膜素子の製造方法。
- 前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する請求項４又は５に記載の圧電体薄膜素子の製造方法。
- 一枚のウエハ基板から所定数の電子素子を製造する方法であって、
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記作用膜が前記電子素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する電子素子の製造方法。 - 前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する請求項７記載の電子素子の製造方法。
- 一枚のウエハ基板から所定数の電子素子を製造する方法であって、
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、
前記欠陥の分布データを参照しつつ、前記所定数分のパターンのレイアウトを全体として、前記ウエハ基板に対し仮想的に回転又は／及びＸＹシフトさせたとき、前記作用膜が前記電子素子として機能する領域中にある欠陥の数若しくは面積又は当該領域中に欠陥がある素子数が、最小又は可及的に最小に近い値となる当該回転の角度又は／及びＸＹシフト量の算出値を算出し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行し、
前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する電子素子の製造方法。 - 一枚のウエハ基板から所定数の電子素子を製造する方法であって、
ウエハ基板に前記電子素子の作用膜を形成する成膜工程と、
前記成膜工程の後、前記ウエハ基板の前記作用膜を検査する検査工程と、
前記検査工程の後、前記作用膜の一部を含む素子構造を有した前記電子素子の所定数分のパターンを、前記作用膜成膜面上にレイアウトして形成するパターニング工程と、
前記パターニング工程の後、前記パターニング工程における所定数分のパターンのレイアウトに従って前記電子素子を個片に分離するダイシング工程と、を有し、
前記検査工程において、前記作用膜上の欠陥の分布データを取得し、電子素子の領域ごとに欠陥の影響度を示す欠陥影響係数を予め設定しておき、１枚のウエハ基板上の欠陥の個数をｎ、ｎ番目の欠陥の面積をＳｎとし、ｎ番目の欠陥が仮想的にレイアウトされる電子素子の領域の欠陥影響係数をＫｎとしたとき、評価関数Ｌを式（１）で定義し、
前記算出値に従って前記パターニング工程及びダイシング工程を実行する電子素子の製造方法。 - 前記ウエハ基板の結晶方位に由来する特定の角度を忌避して、前記回転の角度を算出する請求項１０に記載の電子素子の製造方法。
- 前記ウエハ基板の切り欠き部が前記所定数分のパターンのレイアウトに掛かる特定の角度を忌避して、前記回転の角度を算出する請求項１０又は１１に記載の電子素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/047792 WO2021111612A1 (ja) | 2019-12-06 | 2019-12-06 | 圧電体薄膜素子の製造方法及び電子素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021111612A1 JPWO2021111612A1 (ja) | 2021-06-10 |
| JP7464061B2 true JP7464061B2 (ja) | 2024-04-09 |
Family
ID=76222504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021562414A Active JP7464061B2 (ja) | 2019-12-06 | 2019-12-06 | 圧電体薄膜素子の製造方法及び電子素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7464061B2 (ja) |
| WO (1) | WO2021111612A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003215060A (ja) | 2002-01-22 | 2003-07-30 | Tokyo Seimitsu Co Ltd | パターン検査方法及び検査装置 |
| JP2006253331A (ja) | 2005-03-09 | 2006-09-21 | Sharp Corp | 製造検査解析システム、解析装置、解析装置制御プログラム、解析装置制御プログラムを記録した記録媒体、および製造検査解析方法 |
| JP2010043330A (ja) | 2008-08-13 | 2010-02-25 | Fujifilm Corp | 成膜装置、成膜方法、圧電膜、および、液体吐出装置 |
| JP2011007648A (ja) | 2009-06-26 | 2011-01-13 | Hitachi High-Technologies Corp | 基板検査装置および基板検査方法 |
-
2019
- 2019-12-06 JP JP2021562414A patent/JP7464061B2/ja active Active
- 2019-12-06 WO PCT/JP2019/047792 patent/WO2021111612A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003215060A (ja) | 2002-01-22 | 2003-07-30 | Tokyo Seimitsu Co Ltd | パターン検査方法及び検査装置 |
| JP2006253331A (ja) | 2005-03-09 | 2006-09-21 | Sharp Corp | 製造検査解析システム、解析装置、解析装置制御プログラム、解析装置制御プログラムを記録した記録媒体、および製造検査解析方法 |
| JP2010043330A (ja) | 2008-08-13 | 2010-02-25 | Fujifilm Corp | 成膜装置、成膜方法、圧電膜、および、液体吐出装置 |
| JP2011007648A (ja) | 2009-06-26 | 2011-01-13 | Hitachi High-Technologies Corp | 基板検査装置および基板検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021111612A1 (ja) | 2021-06-10 |
| JPWO2021111612A1 (ja) | 2021-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080211880A1 (en) | Piezoelectric thin film device and piezoelectric thin film device manufacturing method, and inkjet head and inkjet recording apparatus | |
| EP2579347B1 (en) | Piezoelectric device and method of manufacturing piezoelectric device | |
| US8864288B2 (en) | Piezoelectric device, method of manufacturing piezoelectric device, and liquid ejection head | |
| JP4361102B2 (ja) | 圧電素子の製造方法 | |
| US9166142B2 (en) | Manufacturing method of piezoelectric film element, piezoelectric film element and piezoelectric device | |
| CN102730627B (zh) | 在基板中形成凹部的方法 | |
| US20080224569A1 (en) | Piezoelectric element and its manufacturing method | |
| JP5472549B1 (ja) | 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ | |
| JP6185410B2 (ja) | 液滴吐出装置の吐出口検査方法、液滴吐出装置の検査方法およびデバイスの製造方法 | |
| JP7464061B2 (ja) | 圧電体薄膜素子の製造方法及び電子素子の製造方法 | |
| US8727508B2 (en) | Bonded silicon structure for high density print head | |
| JP5194463B2 (ja) | 圧電体薄膜素子の製造方法 | |
| US8807711B2 (en) | Ink jet print head with piezoelectric actuator | |
| US20130340219A1 (en) | Process for producing liquid ejection head | |
| JP2008305821A (ja) | 圧電体薄膜素子、圧電体薄膜素子の製造方法、インクジェットヘッド、およびインクジェット式記録装置 | |
| US20150165769A1 (en) | Electrostatic membrane diffusion bonding structure and process | |
| JP2010157648A (ja) | 圧電素子 | |
| JP2011096706A (ja) | 圧電デバイスの製造方法 | |
| JP2018056335A (ja) | 圧電素子、圧電アクチュエーター、圧電モーター、ロボット、電子部品搬送装置、プリンター、超音波トランスデューサーおよび圧電素子の製造方法 | |
| US7131173B2 (en) | Method of fabricating an inkjet head | |
| JPWO2020138226A1 (ja) | 半導体素子の製造方法、半導体素子および基板 | |
| CN103935127A (zh) | 液体喷头制造方法、液体喷头和打印装置 | |
| JP4457687B2 (ja) | 圧電薄膜素子の製造方法 | |
| JP5934539B2 (ja) | 圧電／電歪膜型素子 | |
| JP2009238947A (ja) | 圧電素子の製造方法、圧電素子、及び液滴吐出装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240311 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7464061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |