JP7460694B2 - 複合基板、複合基板作成方法、半導体デバイス、および電子デバイス - Google Patents

複合基板、複合基板作成方法、半導体デバイス、および電子デバイス Download PDF

Info

Publication number
JP7460694B2
JP7460694B2 JP2022108409A JP2022108409A JP7460694B2 JP 7460694 B2 JP7460694 B2 JP 7460694B2 JP 2022108409 A JP2022108409 A JP 2022108409A JP 2022108409 A JP2022108409 A JP 2022108409A JP 7460694 B2 JP7460694 B2 JP 7460694B2
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
carbide layer
single crystal
ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022108409A
Other languages
English (en)
Other versions
JP2023009025A (ja
Inventor
ボ・ガオ
ボニン・フアン
ユシ・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2023009025A publication Critical patent/JP2023009025A/ja
Application granted granted Critical
Publication of JP7460694B2 publication Critical patent/JP7460694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本出願は、半導体技術の分野に関し、特に、複合基板、複合基板作成方法、半導体デバイス、および電子デバイスに関する。
炭化ケイ素（ＳｉＣ）材料は、広いバンドギャップ、高い臨界破壊電界強度、および高い熱伝導性を特徴とする。したがって、ＳｉＣパワーデバイスは、高電圧および高温に耐え、スイッチング速度が速くかつスイッチングロスが少なく、航空および宇宙航空、スマートグリッド、鉄道輸送、新エネルギー発電、電動車両、工業用電源などの分野で幅広く使用されている。
しかしながら、その一方で、ＳｉＣ結晶が成長するときに、物理的気相輸送（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｔｒａｎｓｐｏｒｔ、ＰＶＴ）成長方式の限界のために、プロセス条件のわずかな変動によって結晶内に多量の欠陥が生じる場合があり、インゴット全体の品質が要件を満たさなくなる。ゆえに、ＳｉＣインゴットの歩留まりを改善するのは困難であり、低品質のＳｉＣインゴットが大量に生成される。他方では、ＳｉＣインゴットの切断、研削、および研磨のプロセス中に、結晶の応力の影響で、適格なＳｉＣインゴットから大量の低水準ＳｉＣウェハが切り出される場合がある。
このように、ＳｉＣ結晶の成長方式および歩留まりの限界によって、ＳｉＣパワーデバイスの製造コストおよび販売価格は依然として高く、様々な分野でＳｉＣパワーデバイスを促進かつ適用することについては制限が厳しい。
本出願の実施形態は、ＳｉＣ基板のコストが高いためにＳｉＣパワーデバイスが高コストになる問題を解決するための、複合基板、複合基板作成方法、半導体デバイス、および電子デバイスを提供する。
上記の目的を達成するために、本出願は、以下の技術的解決策を使用する。
第１の態様によれば、複合基板が提供され、第１の炭化ケイ素層であって、第１の炭化ケイ素層の材料は単結晶炭化ケイ素を含む、第１の炭化ケイ素層と、第１の炭化ケイ素層に結合された第２の炭化ケイ素層であって、第２の炭化ケイ素層の少なくとも一部の欠陥密度が第１の炭化ケイ素層の欠陥密度より高い、第２の炭化ケイ素層とを含む。
本出願のこの実施形態で提供される複合基板は、積み重ねて配置された第１の炭化ケイ素層と第２の炭化ケイ素層とを含み、第１の炭化ケイ素層と第２の炭化ケイ素層とは、同種の材料に属する。したがって、積み重ねて配置された異種材料を含む複合基板と比較して、本出願のこの実施形態における複合基板は、電気伝導性および熱伝導性が良好であり、単結晶炭化ケイ素基板と同様にエピタキシャル要件を満たすことができる。加えて、第２の炭化ケイ素層は、低品質な炭化ケイ素層である。言い換えると、本出願のこの実施形態における複合基板は低品質な炭化ケイ素を利用でき、低品質な炭化ケイ素の利用率を向上させ、複合基板のコストを効果的に削減することができる。
可能な一実施形態では、第１の炭化ケイ素層は、第２の炭化ケイ素層に直接結合される。このように、第１の炭化ケイ素層と第２の炭化ケイ素層との間の距離が小さく、複合基板は電気伝導性および熱伝導性が良好になる。
可能な一実施形態では、第１の炭化ケイ素層を第２の炭化ケイ素層に直接結合して形成された第１の結合層の厚さは５ ｎｍ以下である。第１の結合層が過度に厚いと、複合基板の電気伝導性および熱伝導性に影響を及ぼす場合がある。
可能な一実施形態では、複合基板は遷移層をさらに含み、遷移層は、第１の炭化ケイ素層と第２の炭化ケイ素層との間に配置され、第１の炭化ケイ素層と第２の炭化ケイ素層とは、遷移層を使用して結合される。第１の炭化ケイ素層と第２の炭化ケイ素層とは、遷移層を使用して結合されるので、結合効果が良好で結合の困難性が低い。
可能な一実施形態では、第２の結合層は、第１の炭化ケイ素層を遷移層に結合することによって形成され、第３の結合層は、第２の炭化ケイ素層を遷移層に結合することによって形成される。遷移層と、第２の結合層と、第３の結合層との厚さの合計は、１００ ｎｍ以下である。遷移層と、第２の結合層と、第３の結合層との厚さの合計が過度に大きいと、複合基板の電気伝導性および熱伝導性に影響を及ぼす場合がある。
可能な一実施形態では、第２の炭化ケイ素層から離れた第１の炭化ケイ素層の表面の粗さは、０．５ ｎｍ以下である。これにより、第１の炭化ケイ素層の前面のエピタキシャル層におけるエピタキシャル成長が容易になる。
可能な一実施形態では、第１の炭化ケイ素層の材料は、Ｎ型炭化ケイ素を含む。
可能な一実施形態では、第２の炭化ケイ素層の材料は、単結晶炭化ケイ素または多結晶炭化ケイ素を含む。様々な種類の炭化ケイ素が適用可能であり、その結果、複合基板のコストが削減される。
可能な一実施形態では、第１の炭化ケイ素層の厚さは３５０μｍ以下である。これにより、資源の浪費を回避し、複合基板が過度に厚くなるのを防止することができる。
可能な一実施形態では、第２の炭化ケイ素層の厚さは３０００μｍ以下である。これにより、資源の浪費を回避し、複合基板が過度に厚くなるのを防止することができる。
第２の態様によれば、複合基板作成方法が提供され、単結晶炭化ケイ素インゴットに、単結晶炭化ケイ素インゴットの後面から水素イオン注入を行うステップであって、その結果、注入されたイオンが予め設定された深さに達して、予め設定された深さで欠陥層を形成し、単結晶炭化ケイ素インゴットの後面に面している欠陥層側に第１の炭化ケイ素層が形成される、ステップと、第１の複合構造を形成するために、単結晶炭化ケイ素インゴットの後面を第２の炭化ケイ素層の前面に結合するステップであって、第２の炭化ケイ素層の少なくとも一部の欠陥密度は、第１の炭化ケイ素層の欠陥密度より高い、ステップと、第１の複合構造で第１のアニーリング処理を行うステップであって、その結果、第１の炭化ケイ素層が欠陥層に沿って剥離されて第２の複合構造を形成し、第２の複合構造は、結合された第１の炭化ケイ素層および第２の炭化ケイ素層と、欠陥層から分離された損傷層とを含む、ステップと、損傷層を除去して第３の複合構造を形成するために、第２の炭化ケイ素層から離れた第１の炭化ケイ素層の表面に表面処理を行う、ステップと、第１の炭化ケイ素層への水素イオン注入によって生じた欠陥を修復するため、かつ複合基板を形成するために、第３の複合構造で第２のアニーリング処理を行うステップであって、第２のアニーリング処理のアニーリング温度は、第１のアニーリング処理のアニーリング温度より高い、ステップとを含む。
本出願のこの実施形態で提供される複合基板作成方法によれば、注入欠陥層を形成するために、高品質な単結晶炭化ケイ素インゴットに水素イオン注入が行われ、その後、注入欠陥層が低品質の第２の炭化ケイ素層に結合される。結合された複合構造に対する高温アニーリングの作用で、低品質な第２の炭化ケイ素層および高品質な第１の炭化ケイ素層と、高品質な残りの単結晶炭化ケイ素インゴットとを含む複合構造が形成される。研磨された後は、残りの単結晶炭化ケイ素インゴットは、単結晶炭化ケイ素インゴットとして再使用されてもよい。複合構造は、表面研磨後および高温アニーリング後は、エピタキシャル用途用の複合基板として使用されてもよい。このようにして、本出願のこの実施形態で提供される複合基板作成方法によって得られた複合基板は、積み重ねて配置された第１の炭化ケイ素層と第２の炭化ケイ素層とを含み、第１の炭化ケイ素層と第２の炭化ケイ素層とは、同種の材料に属する。したがって、積み重ねて配置された異種材料を含む複合基板と比較して、本出願のこの実施形態における複合基板は、電気伝導性および熱伝導性が良好であり、単結晶炭化ケイ素基板と同様にエピタキシャル要件を満たすことができる。加えて、高品質な単結晶炭化ケイ素インゴットが水素イオン注入方式で切り出され、これによって切断ロスを効果的に削減し、歩留まり率および切断効率を向上させることができる。したがって、本出願のこの実施形態で提供される複合基板作成方法によれば、高品質な炭化ケイ素インゴットの利用率を向上させることができ、かつ複合基板の作成コストを効果的に削減することができる。複合基板内の第２の炭化ケイ素層は、低品質な炭化ケイ素層である。言い換えると、本出願のこの実施形態における複合基板は低品質な炭化ケイ素を利用でき、かつ低品質炭化ケイ素の利用率を向上させることができる。したがって、本出願のこの実施形態で提供される複合基板は、高品質な炭化ケイ素および低品質な炭化ケイ素の両方を利用でき、炭化ケイ素の全体的な利用率を大幅に向上させ、複合基板のコストを効果的に削減することができる。
可能な一実施形態では、第３の複合構造に第２のアニーリング処理を行うステップの前に、当該作成方法は、第２の炭化ケイ素層から離れた第１の炭化ケイ素層の表面に、炭素保護膜を形成するステップをさらに含む。第３の複合構造に第２のアニーリング処理を行うステップの後に、当該作成方法は、炭素保護膜を除去するステップをさらに含む。第２の炭化ケイ素層から離れた第１の炭化ケイ素層の表面に炭素保護膜を形成することにより、その後の高温アニーリングプロセスにおける過度な高温による、第１の炭化ケイ素層の炭素の蒸発およびシリコンの析出を回避し、第２の炭化ケイ素層から離れた第１の炭化ケイ素層の表面が粗面化されるのを防止することができる。
可能な一実施形態では、単結晶炭化ケイ素インゴットの後面を第２の炭化ケイ素層の前面に結合するステップは、単結晶炭化ケイ素インゴットの後面または第２の炭化ケイ素層の前面に遷移層を形成するステップと、遷移層を使用して、単結晶炭化ケイ素インゴットの後面を第２の炭化ケイ素層の前面に結合するステップとをさらに含む。複合基板は、第１の炭化ケイ素層と、第２の炭化ケイ素層との間に配置された遷移層をさらに含む。
可能な一実施形態では、単結晶炭化ケイ素インゴットの後面を第２の炭化ケイ素層の前面に結合するステップは、単結晶炭化ケイ素インゴットの後面を第２の炭化ケイ素層の前面に直接結合するステップを含む。
可能な一実施形態では、単結晶炭化ケイ素インゴットの格子方向は、＜０００１＞格子方向から０°以上かつ８°以下の範囲で偏向される。このように、単結晶炭化ケイ素インゴットを使用して得られた第１の炭化ケイ素層の格子方向もまた、＜０００１＞格子方向から０°以上かつ８°以下の範囲で偏向され、その結果、第１の炭化ケイ素層の表面における、後続のエピタキシャル成長の欠陥密度を低減することができる。
可能な一実施形態では、水素イオン注入のエネルギーは１００ ｋｅＶ以上であり、水素イオン注入のドーズ量は１ｅ１６ ｃｍ－２以上であり、水素イオン注入の角度は５°以上かつ４５°以下の範囲内である。このように、形成された欠陥層は、完全に平坦な層構造になり得る。
可能な一実施形態では、損傷層を除去するために、第２の炭化ケイ素層から離れた第１の炭化ケイ素層の表面に表面処理を行うステップは、損傷層を除去するために、湿式クリーニング、プラズマ活性化、高温アニーリング、化学的機械研磨、機械研磨、反応性イオンエッチング、イオンビームエッチング、またはイオンビーム斜入射研磨のうちの少なくとも１つを使用して、第２の炭化ケイ素層から離れた第１の炭化ケイ素層の表面に処理を行うステップを含む。
可能な一実施形態では、単結晶炭化ケイ素インゴットの後面を第２の炭化ケイ素層の前面に結合するステップの前に、当該作成方法は、単結晶炭化ケイ素インゴットの後面に表面処理を行うステップをさらに含み、その結果、単結晶炭化ケイ素インゴットの後面の粗さは０．５ ｎｍ以下になる。これにより、単結晶炭化ケイ素インゴットの後面が過度に粗いことによって、結合力が過度に小さくなるのを回避し、単結晶炭化ケイ素インゴットと第２の炭化ケイ素層との結合効果に影響を及ぼすのを防止することができる。
可能な一実施形態では、単結晶炭化ケイ素インゴットの後面を第２の炭化ケイ素層の前面に結合するステップの前に、当該作成方法は、第２の炭化ケイ素層の前面に表面処理を行うステップをさらに含み、その結果、第２の炭化ケイ素層の前面の粗さは０．５ ｎｍ以下になる。これにより、第２の炭化ケイ素層の前面が過度に粗いことによって、結合力が過度に小さくなるのを回避し、単結晶炭化ケイ素インゴットと第２の炭化ケイ素層との結合効果に影響を及ぼすのを防止することができる。
可能な一実施形態では、第１のアニーリング処理のアニーリング温度は１０００℃以上であり、第２のアニーリング処理のアニーリング温度は１２００℃以上である。
可能な一実施形態では、第１のアニーリング処理のアニーリング環境は、Ｎ２、Ａｒ、またはＨ２のうちの少なくとも１つであり、第２のアニーリング処理のアニーリング環境は、真空、Ｎ２、Ａｒ、またはＣ含有ガスのうちの少なくとも１つである。
第３の態様によれば、第１の態様および第１の態様の実施形態のうちのいずれか１つによる複合基板と、スイッチ機能アセンブリとを含む、半導体デバイスが提供される。スイッチ機能アセンブリは、複合基板上に配置される。
第４の態様によれば、第３の態様による半導体デバイスと、プリント回路基板とを含む、電子デバイスが提供される。プリント回路基板は、半導体デバイスの複合基板に近接して配置され、半導体デバイスに電気的に接続される。
本出願の一実施形態による、無停電電源システムの適用シナリオの図である。 本出願の一実施形態による、金属酸化膜半導体電界効果トランジスタの構造の概略図である。 本出願の一実施形態による、複合基板作成プロセスの概略図である。 本出願の一実施形態による、別の複合基板作成プロセスの概略図である。 本出願の一実施形態による、複合基板作成の概略フローチャートである。 本出願の一実施形態による、複合基板作成プロセスの概略図である。 本出願の一実施形態による、複合基板の構造の図である。 本出願の一実施形態による、別の複合基板作成の概略フローチャートである。 本出願の一実施形態による、別の複合基板作成プロセスの概略図である。 本出願の一実施形態による、別の複合基板の構造の図である。 本出願の一実施形態による、さらに別の複合基板の構造の図である。
以下では、本出願の実施形態の添付の図面を参照して、本出願の実施形態の技術的解決策を説明する。記載されている実施形態が本出願の実施形態の一部にすぎず、全てではないことは、明らかである。
以下の「第１」および「第２」という用語は単に説明を簡単にしようとするものであり、相対的重要性の表示または含意、あるいは示された技術的特徴の数量の暗示的な表示として理解されるべきではない。したがって、「第１の」、「第２の」などによって限定される特徴は、１つまたは複数の特徴を明示的または暗示的に含むことができる。本出願の説明では、別段の指定がない限り、「複数」は、２つまたは２つより多くを意味する。
本出願の実施形態において、特に指定および限定しない限り、「電気的接続」という用語は、直接的な電気接続であってよく、あるいは中間誘電体を介した間接的な電気接続であってもよい。
本出願の実施形態では、「例」、「例えば」などの語は、例、例示、または説明を与えることを表すために使用される。本出願の実施形態で「例」または「例えば」として説明されるどの実施形態または設計方式も、別の実施形態または設計方式よりも好ましいものまたはより多くの利点を有するものとして説明されてはいない。正確には、「例」または「例えば」などの単語の使用は、特定の方法で相対的な概念を提示することを意図されている。
本出願の実施形態において、用語「および／または」は関連付けられた対象間の関連付け関係を記述し、３つの関係を示し得る。例えば、Ａおよび／またはＢは、Ａのみが存在する場合、ＡとＢの両方が存在する場合、およびＢのみが存在する場合を示し得、ＡとＢは単数であっても複数であってよい。文字「／」は通常、関連付けられた対象間の「または」関係を表す。
本出願の実施形態において、例えば、「上」、「下」、「左」、「右」、「前」、「後」は、本出願の異なる構成要素の構造および移動方向が相対的であることを説明するために使用される。このような表示は、構成要素が図面に示されている位置にあるときは適切である。しかしながら、構成要素の位置の説明に変更があれば、このような方向の表示はそれに従って変化する。
本出願の実施形態において、「直接結合」という用語は、２つの物体の表面が直接結合されてから、結合プロセスを使用して結合されることを意味し、２つの物体は、はんだとして中間材を使用せずに結合される。
本出願の実施形態において、単結晶炭化ケイ素インゴットの「後面」という用語は、単結晶炭化ケイ素インゴットの（
Figure 0007460694000001
 ）結晶面のことであり、単結晶炭化ケイ素インゴットの「前面」という用語は、単結晶炭化ケイ素インゴットの（０００１）結晶面のことである。
本出願の実施形態において、第２の炭化ケイ素層の「後面」という用語は、第２の炭化ケイ素層の（
Figure 0007460694000002
 ）結晶面のことであり、第２の炭化ケイ素層の「前面」という用語は、第２の炭化ケイ素層の（０００１）結晶面のことである。
本出願の実施形態において、「欠陥密度」という用語は、欠陥量を体積で割ることによって計算される。薄膜層の欠陥量は、例えば、光学顕微鏡で５０倍から４００倍の倍率で薄膜層を分析し、検出された欠陥の量を薄膜層の体積で割ることによって計算され得る。
本出願の一実施形態は、電子デバイスを提供する。電子デバイスは、例えば、充電パイル、無停電電源システム（ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ ｐｏｗｅｒ ｓｙｓｔｅｍ、ＵＰＳ）、光起電力インバータ、またはモータ駆動電源であってよい。電子デバイスの特定の形態については本出願の実施形態では特に限定されない。
金属酸化膜半導体電界効果トランジスタ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ）デバイスは半導体デバイスであり、電力消費が小さい、性能が安定している、対放射線能力が高い、制御モードが簡便、小型、軽量、長寿命、対干渉能力が高い、動作周波数が高い、およびバイアスが容易などの利点がある。したがって、金属酸化膜半導体電界効果トランジスタは、アナログ回路およびデジタル回路で広く使用されている。
例えば、電子デバイスはＵＰＳであり、ＵＰＳは、電気エネルギーを連続的に供給することが必要な、コンピュータなどの負荷に給電するように構成されたユニットである。図１は、ＵＰＳおよびＵＰＳの周辺構造の概略図である。ＵＰＳは、入力端と出力端とを備える。ＵＰＳの入力端は電源システムに接続され、ＵＰＳの出力端は負荷に接続されて、負荷に対する無停電給電を実施する。
電源システムは、例えば、発電所、変電所、または送電線などであってもよい。電源システムが正常な状態のときは、電源システムによって供給された電力の一部はＵＰＳを通じて負荷に送電され、かつ電源システムによって供給された電力の一部はＵＰＳに貯蔵される。電源システムが異常な状態のときは、電源システムは負荷に送電することができない。この場合は、ＵＰＳに貯蔵された電力が負荷に伝送される。
負荷は、電源システムによって供給された電力を消費する。例えば、負荷は、工場内の電気デバイスであってもよく、あるいはデータセンター内のサーバ、プロセッサ、またはメモリなどの通信デバイスであってもよい。
ＵＰＳは、電源システムで供給している電気エネルギーが中断されたり止まったりしたときに、中断することなく直ちに給電するように構成された自動的なシステムである。電源システムによって供給された電力の電圧または周波数が変化した場合、または電源システムからの給電が瞬時に中断または変更された場合は、ＵＰＳが安定的に給電する。これにより、負荷データの破損、ロス、または消去の可能性、および制御デバイスの遮断または故障の可能性を低減する。
ＵＰＳは、パワーデバイスおよび双方向スイッチなどのアセンブリを含み、前述したＵＰＳの機能を実施するように構成される。前述したＵＰＳでは、パワーデバイスとしてＭＯＳＦＥＴデバイスが使用されてもよい。ＭＯＳＦＥＴデバイスがパワーデバイスとして使用されるときは、本出願のこの実施形態で提供される電子デバイスは、図１に示すＵＰＳに限定されず、パワーデバイスを使用する必要がある任意の電子デバイスが、本出願の実施形態の適用シナリオに属することを理解されたい。
例えば、ＭＯＳＦＥＴデバイスの構造が図２に示されている。ＭＯＳＦＥＴデバイスは、基板１と、半導体層２と、ウェル領域３と、ソース領域４と、接触領域５と、絶縁膜６と、ゲート（ｇａｔｅ、Ｇ）と、ソース（ｓｏｕｒｃｅ、Ｓ）と、層間絶縁膜７と、ドレイン（ｄｒａｉｎ、Ｄ）とを含む。
半導体層２と、ウェル領域３と、ソース領域４と、接触領域５と、絶縁膜６と、ゲートＧと、ソースＳと、層間絶縁膜７と、ドレインＤとは、ＭＯＳＦＥＴデバイスのスイッチ機能アセンブリと呼ばれてもよい。その名前が意味するように、ＭＯＳＦＥＴデバイスのスイッチ機能アセンブリは、ＭＯＳＦＥＴデバイスのスイッチ機能を実施するように構成された構造の組み合わせであり、基板１は、ＭＯＳＦＥＴデバイスのスイッチ機能アセンブリを担持するように構成される。
ＭＯＳＦＥＴデバイスの動作原理は以下の通りであり、ウェル領域３内にあって、かつソース領域４と半導体層２との間に配置された領域が、ＭＯＳＦＥＴデバイスの導電チャネルとして使用される。ゲートＧの電圧がＭＯＳＦＥＴデバイスの閾値電圧より大きいと導電チャネルがオンにされ、ソースＳの電子が、ドレインＤの電圧の影響を受けながらチャネルを通って流れ、基板１へと下方向に流れてドレインＤに達し、ソース－ドレイン電流を形成する。ゲートＧの電圧がＭＯＳＦＥＴデバイスの閾値電圧より小さいと、導電チャネルがオフにされ、ソース－ドレイン電流がオフにされる。
炭化ケイ素（ＳｉＣ）材料は、広いバンドギャップ、高い臨界破壊電界強度、および高い熱伝導性を特徴とする。したがって、ＳｉＣ材料を基板として使用したＳｉＣパワーデバイスは、高電圧および高温に耐え、スイッチング速度が速くかつスイッチングロスが少なく、航空および宇宙航空、スマートグリッド、鉄道輸送、新エネルギー発電、電動車両、工業用電源などの分野で幅広く使用されている。
ＳｉＣ基板のコストが高いために炭化ケイ素（ＳｉＣ）パワーデバイスのコストが高く、また様々な分野でＳｉＣパワーデバイスを促進および適用するための制限が厳しいという問題を解決するために、ＳｉＣホモエピタキシャル層を剥離する方法が提供される。図３に示すように、単結晶ＳｉＣに対して透過性を有するレーザ光がＳｉＣインゴットに照射され、内層に焦点が合わされて改質層を形成する。ＳｉＣウェハは、応力下で単結晶ＳｉＣインゴットを改質層に沿って切断することによって、単結晶ＳｉＣインゴットで形成される。
ＳｉＣホモエピタキシャル層を剥離する方法により、ＳｉＣインゴットの切断ロスを効果的に削減し、ＳｉＣインゴットの切断効率を向上させ、ＳｉＣ基板のコストを削減することができる。
しかしながら、ＳｉＣホモエピタキシャル層を剥離する方法は、主にＳｉＣインゴットの切断ロスの削減、およびＳｉＣインゴットの切断効率の向上に注目しており、不適格なＳｉＣインゴットおよびＳｉＣウェハを有効利用することはできない。
シリコン系異種集積ＳｉＣ薄膜構造を作成する方法がさらに提供される。図４に示すように、単結晶ＳｉＣにイオン注入を行うことによって欠陥層が形成される。注入面がシリコン基板に結合されて複合構造を形成し、次に、アニーリングによってＳｉＣが剥離されて、欠陥層と、ＳｉＣ単結晶薄膜と、シリコン基板とを含む複合構造が形成される。次に、複合構造内の欠陥層が除去され、ＳｉＣ単結晶薄膜とシリコン基板とを含む複合基板が形成される。
シリコン系異種集積ＳｉＣ薄膜構造を作成する方法において、この技術は、ＳｉＣ異種結合によるＳｉＣ基板作成コストの削減に主に注目している。しかしながら、ＳｉＣ単結晶薄膜はシリコン（Ｓｉ）基板に異種結合され、ＳｉＣとＳｉとはヘテロ接合を形成する。電流がパワーデバイス内で縦方向に伝送されるとき、電流はヘテロ接合と交差する必要があり、Ｓｉは熱伝導性が低い。結果として、複合基板は電気伝導性および熱伝導性に関しては性能が低い。加えて、ＳｉＣエピタキシープロセスの温度に制限されて、ＳｉＣエピタキシャル成長を行うことができない。
前述の問題を解決するために、本出願の一実施形態は、複合基板作成方法をさらに提供する。この複合基板作成方法を使用して作成された複合基板は、不適格なＳｉＣインゴットおよびＳｉＣウェハが有効利用されない、複合基板の電気伝導および熱伝導の性能が低いといった前述の問題を解決でき、これによってＳｉＣ基板作成コストを削減し、ＳｉＣパワーデバイスのコストを削減し、様々な分野でのＳｉＣパワーデバイスの適用を促進する。
これ以降は、いくつかの例を使用して、本出願の本実施形態で提供される複合基板作成方法について説明する。
実施例１
図５Ａに示すように、本出願の本実施形態は、以下のステップを含む複合基板作成方法を提供する。
ステップＳ１０において、図５Ｂに示すように、単結晶炭化ケイ素インゴット１０の後面ａ１から、単結晶炭化ケイ素インゴット１０に水素イオン注入を行い、その結果、注入されたイオンが予め設定された深さＸに達して、予め設定された深さで欠陥層２０を形成し、単結晶炭化ケイ素インゴット１０の後面ａ１に面している欠陥層２０側に、第１の炭化ケイ素層１１が形成される。
具体的には、単結晶炭化ケイ素インゴット１０内にあって、単結晶炭化ケイ素インゴット１０の後面ａ１に面している欠陥層２０側に配置された部分が、第１の炭化ケイ素層１１として使用される。
いくつかの実施形態において、単結晶炭化ケイ素インゴット１０の格子方向は、＜０００１＞格子方向から０°以上かつ８°以下の範囲で偏向される。
例えば、単結晶炭化ケイ素インゴット１０の格子方向は、＜０００１＞格子方向であって偏向はなく（または０°偏向している）、単結晶炭化ケイ素インゴット１０の格子方向は＜０００１＞格子方向から１°偏向され、単結晶炭化ケイ素インゴット１０の格子方向は＜０００１＞格子方向から２°偏向され、単結晶炭化ケイ素インゴット１０の格子方向は＜０００１＞格子方向から３°偏向され、単結晶炭化ケイ素インゴット１０の格子方向は＜０００１＞格子方向から４°偏向され、単結晶炭化ケイ素インゴット１０の格子方向は＜０００１＞格子方向から５°偏向され、単結晶炭化ケイ素インゴット１０の格子方向は＜０００１＞格子方向から６°偏向され、あるいは単結晶炭化ケイ素インゴット１０の格子方向は＜０００１＞格子方向から７°偏向される。
このようにして、単結晶炭化ケイ素インゴット１０を使用して得られた第１の炭化ケイ素層１１の格子方向もまた、＜０００１＞格子方向から０°以上かつ８°以下の範囲で偏向され、第１の炭化ケイ素層１１と、エピタキシャル成長させた半導体層との間には小さい格子不整合が存在し、その結果、第１の炭化ケイ素層１１の表面における、後続のエピタキシャル成長の欠陥密度を低減することができる。
完全に平坦な欠陥層２０が確実に形成されるように、いくつかの実施形態では、水素イオン注入のエネルギーは１００ ｋｅＶ以上である。いくつかの実施形態では、水素イオン注入のドーズ量は１ｅ１６ ｃｍ－２以上である。いくつかの実施形態では、水素イオン注入の角度は、５°以上かつ４５°以下である。例えば、水素イオン注入の角度は、１０°、２０°、３０°、または４０°であってもよい。水素イオン注入のエネルギー、ドーズ量、および角度を調節することによって、欠陥層２０の構造が調節され得る。
言い換えれば、欠陥層２０は、水素イオン注入を行うことによって、単結晶炭化ケイ素インゴット１０の予め設定された深さＸで形成される。欠陥層２０は、単結晶炭化ケイ素インゴット１０を２つの部分に分割する。欠陥層２０に配置され、かつ単結晶炭化ケイ素インゴット１０の後面ａ１に近接した部分は、第１の炭化ケイ素層１１であり、欠陥層２０に配置され、かつ単結晶炭化ケイ素インゴット１０の後面ａ１から離れた（単結晶炭化ケイ素インゴット１０の前面ａ２に近接した）部分は、残りの単結晶炭化ケイ素インゴット１２である。
研磨された後は、残りの単結晶炭化ケイ素インゴット１２は、次回に複合基板を作成するための単結晶炭化ケイ素インゴット１０として使用することができる。当然ながら、残りの単結晶炭化ケイ素インゴット１２の厚さを第１の炭化ケイ素層１１として使用できるのであれば、残りの単結晶炭化ケイ素インゴット１２は、第１の炭化ケイ素層１１として直接使用することができる。
予め設定された深さＸを調節することによって、第１の炭化ケイ素層１１の厚さを調節することができる。しかしながら、水素イオン注入プロセスでは、水素イオン注入のエネルギーを調節することによって、注入されたイオンが予め設定された深さに達するように調節されてもよい。
いくつかの実施形態では、水素イオン注入のエネルギーが調節され、その結果、第１の炭化ケイ素層１１の厚さは３５０μｍ以下になる。
例えば、第１の炭化ケイ素層１１の厚さは、３００μｍ、２５０μｍ、２００μｍ、１５０μｍ、または１００μｍになり得る。
単結晶炭化ケイ素インゴット１０の後面ａ１と、単結晶炭化ケイ素インゴット１０の前面ａ２とは、対向して配置されることを理解されたい。いくつかの実施形態では、単結晶炭化ケイ素インゴット１０の後面ａ１の粗さは、単結晶炭化ケイ素インゴット１０の前面ａ２の粗さと等しい。
例えば、単結晶炭化ケイ素インゴット１０の後面ａ１の粗さは０．５ ｎｍ以下である。言い換えれば、第１の炭化ケイ素層１１の後面の粗さは０．５ ｎｍ以下である。
ステップＳ２０において、図５Ｂに示すように、単結晶炭化ケイ素インゴット１０の後面ａ１と、第２の炭化ケイ素層３０の前面ｂ２とを結合して、第１の複合構造Ｑ１を形成する。
同様に、第２の炭化ケイ素層３０の後面ｂ１は、第２の炭化ケイ素層３０の前面ｂ２に対向して配置される。いくつかの実施形態では、第２の炭化ケイ素層３０の後面ｂ１の粗さは、第２の炭化ケイ素層３０の前面ｂ２の粗さと等しい。
例えば、第２の炭化ケイ素層３０の前面ｂ２の粗さは０．５ ｎｍ以下である。
いくつかの実施形態では、第２の炭化ケイ素層３０の厚さは、３０００μｍ以下である。
例えば、第２の炭化ケイ素層３０の厚さは、２５００μｍ、２０００μｍ、１５００μｍ、１０００μｍ、または５００μｍになり得る。
第２の炭化ケイ素層３０は、単結晶炭化ケイ素インゴット１０を支持し担持できればよく、第２の炭化ケイ素層３０が過度に厚いと、資源の浪費および複合基板の厚さの増加につながる場合がある。
第２の炭化ケイ素層３０の欠陥密度は、単結晶炭化ケイ素インゴット１０の欠陥密度より高い。言い換えれば、第２の炭化ケイ素層３０の欠陥密度は、第１の炭化ケイ素層１１の欠陥密度より高い。
いくつかの実施形態では、第２の炭化ケイ素層３０の一部の欠陥密度は、単結晶炭化ケイ素インゴット１０の欠陥密度より高い。
言い換えれば、第２の炭化ケイ素層３０の一部の欠陥密度は、第１の炭化ケイ素層１１の欠陥密度より高い。
いくつかの実施形態では、完全な第２の炭化ケイ素層３０の欠陥密度は、単結晶炭化ケイ素インゴット１０の欠陥密度より高い。
言い換えれば、完全な第２の炭化ケイ素層３０の欠陥密度は、第１の炭化ケイ素層１１の欠陥密度より高い。
これを考慮して、第２の炭化ケイ素層３０と比較すると、単結晶炭化ケイ素インゴット１０は、高品質（Ｐレベル）な炭化ケイ素構造であり、単結晶炭化ケイ素インゴット１０と比較すると、第２の炭化ケイ素層３０は、低品質（Ｄレベル）な炭化ケイ素構造である。
いくつかの実施形態において、第２の炭化ケイ素層３０の格子方向もまた、＜０００１＞格子方向から０°以上かつ８°以下の範囲で偏向される。
例えば、第２の炭化ケイ素層３０の格子方向の偏向角は、単結晶炭化ケイ素インゴット１０の格子方向の偏向角と同じである。
いくつかの実施形態では、第２の炭化ケイ素層３０の材料は、単結晶炭化ケイ素または多結晶炭化ケイ素を含む。
単結晶炭化ケイ素インゴット１０の後面ａ１を第２の炭化ケイ素層３０の前面ｂ２に結合する方式では、いくつかの実施形態において、単結晶炭化ケイ素インゴット１０の後面ａ１は、第２の炭化ケイ素層３０の前面ｂ２に直接結合される。
具体的には、単結晶炭化ケイ素インゴット１０の後面ａ１は、第２の炭化ケイ素層３０の前面ｂ２に対向して配置され、単結晶炭化ケイ素インゴット１０は、第２の炭化ケイ素層３０に直接結合される。
第１の炭化ケイ素層１１は、単結晶炭化ケイ素インゴット１０から得られ、単結晶炭化ケイ素インゴット１０の後面ａ１は、第１の炭化ケイ素層１１の後面ｃ１であることが理解されよう。したがって、単結晶炭化ケイ素インゴット１０の後面ａ１は、第２の炭化ケイ素層３０の前面ｂ２に直接結合される、つまり、第１の炭化ケイ素層１１は、第２の炭化ケイ素層３０に直接結合される。
例えば、単結晶炭化ケイ素インゴット１０の後面ａ１および第２の炭化ケイ素層３０の前面ｂ２で表面クリーニングおよび表面処理が行われ、その後、単結晶炭化ケイ素インゴット１０の後面ａ１が、第２の炭化ケイ素層３０の前面ｂ２に直接結合される。
単結晶炭化ケイ素インゴット１０の後面ａ１および第２の炭化ケイ素層３０の前面ｂ２で表面処理を行う方法は、湿式クリーニング、活性化、化学的活性化、プラズマ活性化、および金属堆積などのうちの少なくとも１つを含み得る。
加えて、常温環境、高温環境、高電圧環境、通常電圧環境、または真空環境などの環境で、単結晶炭化ケイ素インゴット１０の後面ａ１と、第２の炭化ケイ素層３０の前面ｂ２との直接結合が行われてもよい。これは、本出願のこの実施形態では限定されない。
単結晶炭化ケイ素インゴット１０の後面ａ１が第２の炭化ケイ素層３０の前面ｂ２に直接結合されるプロセスにおいて、第１の結合層４１が自然に形成されることが理解されよう。単結晶炭化ケイ素インゴット１０の後面ａ１を第２の炭化ケイ素層３０の前面ｂ２に結合する持続時間を制御することによって、第１の結合層４１の厚さを制御することができる。
いくつかの実施形態では、第１の炭化ケイ素層１１を第２の炭化ケイ素層３０に直接結合して形成された第１の結合層４１の厚さは５ ｎｍ以下である。例えば、第１の結合層４１の厚さは、１ ｎｍ、２ ｎｍ、３ ｎｍ、または４ ｎｍであってもよい。
第１の結合層４１が過度に厚いと、複合基板の電気伝導性および熱伝導性に影響を及ぼす場合がある。したがって、第１の結合層４１の厚さは５ ｎｍ以下になるように制御され、かつ第１の結合層４１の厚さは、単結晶炭化ケイ素インゴット１０の後面ａ１が第２の炭化ケイ素層３０の前面ｂ２に確実に直接結合されるようにしながら、可能な限り低減される。
これを考慮して、第１の複合構造Ｑ１は、単結晶炭化ケイ素インゴット１０と、第１の結合層４１と、第２の炭化ケイ素層３０とを含むことが理解されよう。
いくつかの実施形態では、ステップＳ２０が行われる前に、複合基板作成方法は、単結晶炭化ケイ素インゴット１０の後面ａ１に表面処理を行うステップをさらに含み、その結果、単結晶炭化ケイ素インゴット１０の後面ａ１（第２の炭化ケイ素層３０に結合された表面）の粗さが０．５ ｎｍ以下になる。
いくつかの実施形態では、単結晶炭化ケイ素インゴット１０の後面ａ１で、湿式クリーニング、プラズマ活性化、高温アニーリング、ＣＭＰ、ＣＰ、機械研磨、反応性イオンエッチング、イオンビームエッチング、またはイオンビーム斜入射研磨プロセスのうちの１つ以上が行われる。
これにより、単結晶炭化ケイ素インゴット１０の後面ａ１が過度に粗いことによって、結合力が過度に小さくなるのを回避し、単結晶炭化ケイ素インゴット１０と第２の炭化ケイ素層３０との結合効果に影響を及ぼすのを防止することができる。
いくつかの実施形態では、ステップＳ２０が行われる前に、複合基板作成方法は、第２の炭化ケイ素層３０の前面ｂ２に表面処理を行うステップをさらに含み、その結果、第２の炭化ケイ素層３０の前面ｂ２（単結晶炭化ケイ素インゴット１０に結合された表面）の粗さが０．５ ｎｍ以下になる。
いくつかの実施形態では、第２の炭化ケイ素層３０の前面ｂ２で、湿式クリーニング、プラズマ活性化、高温アニーリング、化学的機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）、化学的研磨（ｃｈｅｍｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＰ）、機械研磨、反応性イオンエッチング、イオンビームエッチング、またはイオンビーム斜入射研磨プロセスのうちの１つ以上が行われる。
これにより、第２の炭化ケイ素層３０の前面ｂ２が過度に粗いことによって、結合力が過度に小さくなるのを回避し、単結晶炭化ケイ素インゴット１０と第２の炭化ケイ素層３０との結合効果に影響を及ぼすのを防止することができる。
ステップＳ３０において、図５Ｂに示すように、第１の複合構造Ｑ１で第１のアニーリング処理を行い、その結果、第１の炭化ケイ素層１１が欠陥層２０に沿って剥離されて、第２の複合構造Ｑ２を形成する。
第２の複合構造Ｑ２は、欠陥層２０から分離された損傷層２１と、結合された第１の炭化ケイ素層１１および第２の炭化ケイ素層３０とを含む。損傷層２１は、第２の炭化ケイ素層３０から離れた、第１の炭化ケイ素層１１の表面（第１の炭化ケイ素層１１の前面ｃ２）に配置される。
第１のアニーリング処理、例えば、熱アニーリングプロセスが、第１の複合構造Ｑ１で行われてもよい。
いくつかの実施形態では、第１の複合構造Ｑ１に第１のアニーリング処理が行われるアニーリング温度は、例えば、１０００℃以上であってもよい。例えば、第１のアニーリング処理のアニーリング温度は、１０５０℃、１１００℃、または１１５０℃であってもよい。
いくつかの実施形態では、第１の複合構造Ｑ１に第１のアニーリング処理が行われるアニーリング環境は、Ｎ２（窒素）、Ａｒ（アルゴン）、またはＨ２（水素）のうちの少なくとも１つである。
第１のアニーリング処理のアニーリング持続時間は、本出願のこの実施形態に限定されず、欠陥層２０の厚さなどの要因に基づいて適切に決定され、その結果、欠陥層２０は自然に亀裂が入って第２の複合構造Ｑ２が得られる。
ステップＳ４０において、図５Ｂに示すように、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）に処理を行って、損傷層２１を除去し、第３の複合構造Ｑ３を形成する。
いくつかの実施形態では、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）で、湿式クリーニング、プラズマ活性化、高温アニーリング、ＣＭＰ、ＣＰ、機械研磨、反応性イオンエッチング、イオンビームエッチング、またはイオンビーム斜入射研磨プロセスのうちの１つ以上が行われて、損傷層２１を除去する。
損傷層２１は、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）に処理を行って除去されてもよく、結合された第１の炭化ケイ素層１１と第２の炭化ケイ素層３０と（例えば、第１の炭化ケイ素層１１と、第１の結合層４１と、第２の炭化ケイ素層３０と）を含む、第３の複合構造Ｑ３が得られることが理解されよう。
いくつかの実施形態では、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）の処理は、ＣＭＰ、ＣＰ、または機械研磨プロセスのうちの少なくとも１つを含み、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）の粗さを低減する。
いくつかの実施形態では、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面処理が行われた後は、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面の粗さは０．５ ｎｍ以下になる。
具体的には、第１の炭化ケイ素層１１の前面ｃ２の粗さは、複合基板にエピタキシャル層が形成されると、第１の炭化ケイ素層１１の前面ｃ２の粗さの要件を満たす０．５ ｎｍ以下になる。
ステップＳ５０において、図５Ｂに示すように、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）に炭素保護膜５０を形成する。
炭素保護膜５０は、スパッタリングプロセスによって、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）に形成され得る。
炭素保護膜５０が過度に厚いと資源の浪費につながる場合があり、炭素保護膜５０が過度に薄いと保護層を形成しない場合がある。いくつかの実施形態では、炭素保護膜５０の厚さは、１０ ｎｍ～５０ ｎｍである。例えば、炭素保護膜５０の厚さは、２０ ｎｍ、２５ ｎｍ、３０ ｎｍ、３５ ｎｍ、または４０ ｎｍであってもよい。
第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）に炭素保護膜５０を形成することにより、その後の高温アニーリングプロセスにおける過度な高温による、第１の炭化ケイ素層１１の炭素の蒸発およびシリコンの析出を回避し、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）が粗面化されるのを防止することができる。
ステップＳ６０において、図５Ｂに示すように、第３の複合構造Ｑ３に第２のアニーリング処理を行って、第１の炭化ケイ素層１１への水素イオン注入によって生じた欠陥を修復する。
第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）に炭素保護膜５０が形成されるとき、つまり、複合基板作成方法がステップＳ５０を含むときに、第３の複合構造Ｑ３に第２のアニーリング処理が行われる、つまり、第３の複合構造Ｑ３の表面の、炭素保護膜５０で覆われた構造に処理が行われることが理解されよう。
第２のアニーリング処理、例えば、熱アニーリングプロセスが第３の複合構造Ｑ３で行われてもよい。第２のアニーリング処理のアニーリング温度は、第１のアニーリング処理のアニーリング温度より高い。
いくつかの実施形態では、第３の複合構造Ｑ３に第２のアニーリング処理が行われる際のアニーリング温度は、例えば、１２００℃以上であってもよい。例えば、第２のアニーリング処理のアニーリング温度は、１２５０℃、１３００℃、１３５０℃、または１４００℃であってもよい。
いくつかの実施形態では、第３の複合構造Ｑ３に第２のアニーリング処理が行われる際のアニーリング環境は、常圧、真空、Ｎ２、Ａｒ、またはＣ含有（ｃａｒｂｏｎ－ｃｏｎｔａｉｎｉｎｇ）ガスのうちの少なくとも１つである。
第２のアニーリング処理のアニーリング持続時間は、第１の炭化ケイ素層１１で水素イオン注入によって生じた欠陥を修正できるのであれば、本出願のこの実施形態に限定されない。加えて、本明細書における修復される欠陥は、完全に修復されるか、またはある程度まで修復されてもよく、処理は実際の要件に基づいて行われてよい。
ステップＳ７０において、図５Ｂに示すように、炭素保護膜５０を除去して、複合基板１００を得る。
例えば、炭素保護膜５０は、高温酸化またはプラズマ処理プロセスを使用して除去されてもよい。
いくつかの実施形態では、複合基板作成方法は、ステップＳ５０を含まないことに留意されたい。具体的には、第３の複合構造Ｑ３で第２のアニーリング処理が行われる前に炭素保護膜５０が形成されず、第２のアニーリング処理は、第３の複合構造Ｑ３に直接行われる。
この方法では、複合基板作成方法はステップＳ７０も含まない。したがって、ステップＳ６０において、第３の複合構造Ｑ３に第２のアニーリング処理が行われた後に、複合基板１００が直接得られる場合があることが理解されよう。
これ以降は、一例として特定の実施形態を使用して、この例で提供される複合基板作成方法について説明する。
複合基板作成方法は、以下のプロセスを含む。
水素イオン（Ｈ＋）注入は、Ｎ型単結晶炭化ケイ素インゴット１０の後面ａ１から、格子方向を＜０００１＞格子方向から＜
Figure 0007460694000003
 ＞格子方向へ４°偏向させて行われて、後面ａ１の下の予め設定された深さＸの位置で、欠陥層２０を形成する。
水素イオン注入の温度は室温であり、水素イオン注入のエネルギーは１００ ｋｅＶであり、水素イオン注入のドーズ量は１ｅ１７ ｃｍ－２であり、水素イオン注入の角度は７°である。
単結晶炭化ケイ素インゴット１０の後面、および第２の炭化ケイ素層３０の前面ｂ２で、化学薬品を用いたクリーニングおよび乾燥が同じ仕様で行われる。次に、単結晶炭化ケイ素インゴット１０の後面ａ１、および第２の炭化ケイ素層３０の前面ｂ２で、Ａｒ、Ｎ２、またはＯ２（酸素）プラズマ活性化が行われる。常温および１０－４ミリバールの真空環境で、
単結晶炭化ケイ素インゴット１０の後面ａ１が第２の炭化ケイ素層３０の前面ｂ２に直接結合されて、第１の複合構造Ｑ１が形成される。
結合圧力は５ ｋＮであり、結合持続時間は３０分である。
第１の複合構造Ｑ１は、高温アニーリング炉に入れられる。Ｎ２環境では、温度は２０℃／秒の速度で１０００℃まで上げられる。第１の複合構造Ｑ１は、６０分間アニーリングされてから、冷却後に炉から取り出される。単結晶炭化ケイ素インゴット１０は、欠陥層２０に沿って自動的に剥離されて、第２の複合構造Ｑ２を形成する。
第２の複合構造Ｑ２は、欠陥層２０から分離された損傷層２１と、結合された第１の炭化ケイ素層１１および第２の炭化ケイ素層３０とを含む。損傷層２１は、第２の炭化ケイ素層３０から離れた、第１の炭化ケイ素層１１の表面に配置される。剥離された表面が研磨された後で、残りの単結晶炭化ケイ素インゴット１２は、次回に複合基板を作成するための単結晶炭化ケイ素インゴット１０として使用することができる。
第２の複合構造Ｑ２において、損傷層２１を除去し、第１の炭化ケイ素層１１の表面の粗さを０．５ ｎｍ以下にするために、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面で表面処理が行われて、第３の複合構造Ｑ３が得られる。
例えば、８０００＃の砥石車を使用して、表面の粗さが１０ ｎｍになるまで、表面に乾式研磨がまず行われる。次に、研削するために表面にＣＭＰが行われて、第１の炭化ケイ素層１１の表面の粗さは０．５ ｎｍ以下になる。
第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面でスパッタリングが行われて、２０ ｎｍの炭素保護膜５０を形成する。真空環境および１６５０℃のアニーリング環境で、第３の複合構造Ｑ３は、３０分間アニーリングされてから炉から取り出される。次に、エピタキシャル成長の要件を満たす複合基板を形成するために、酸素含有プラズマを使用して、炭素保護膜５０が完全にエッチングされる。
これを考慮して、図６に示すように、本出願の一実施形態は、第１の炭化ケイ素層１１と、第２の炭化ケイ素層３０とを含む複合基板１００を提供する。
第１の炭化ケイ素層１１は、前述した単結晶炭化ケイ素インゴット１０を使用して作成される。第１の炭化ケイ素層１１の材料は単結晶炭化ケイ素を含み、あるいは第１の炭化ケイ素層１１は炭化ケイ素単結晶ウェハであることがわかる。
第２の炭化ケイ素層３０は第１の炭化ケイ素層１１の後面ｃ１側に配置され、第２の炭化ケイ素層３０の前面ｂ２は、第１の炭化ケイ素層１１の後面ｃ１に面し、第２の炭化ケイ素層３０は、第１の炭化ケイ素層１１に結合される。
第２の炭化ケイ素層３０の少なくとも一部の欠陥密度は、第１の炭化ケイ素層１１の欠陥密度より高く、つまり、第１の炭化ケイ素層１１と比較して、第２の炭化ケイ素層３０は低品質な炭化ケイ素構造である。
いくつかの実施形態では、第２の炭化ケイ素層３０の材料は、単結晶炭化ケイ素または多結晶炭化ケイ素を含む。
第２の炭化ケイ素層３０の材料が、単結晶炭化ケイ素を含む場合は、第２の炭化ケイ素層３０の欠陥密度は、第１の炭化ケイ素層１１の欠陥密度よりやはり高くなることが理解されよう。
いくつかの実施形態では、図６に示すように、第１の炭化ケイ素層１１は、第２の炭化ケイ素層３０に直接結合される。第１の炭化ケイ素層１１は、第２の炭化ケイ素層３０に直接結合されて、第１の結合層４１を形成する。
実施例２
実施例１と比較すると、実施例２の違いは、第１の炭化ケイ素層１１と第２の炭化ケイ素層３０とが、遷移層４２を使用して結合されることである。
本出願のこの実施形態は、図７Ａに示すように、以下のステップを含む複合基板作成方法をさらに提供する。
ステップＳ１００において、図７Ｂに示すように、単結晶炭化ケイ素インゴット１０の後面ａ１から、単結晶炭化ケイ素インゴット１０に水素イオン注入を行い、その結果、注入されたイオンが予め設定された深さＸに達して、予め設定された深さで欠陥層２０を形成し、単結晶炭化ケイ素インゴット１０の後面ａ１に面している欠陥層２０側に、第１の炭化ケイ素層１１が形成される。
具体的には、単結晶炭化ケイ素インゴット１０内にあって、単結晶炭化ケイ素インゴット１０の後面ａ１に面している欠陥層２０側に配置された部分が、第１の炭化ケイ素層１１として使用される。
ステップＳ１００は、例１のステップＳ１０と同じになり得る。前述の関連説明を参照されたい。ここでは詳細を繰り返さない。
ステップＳ２００において、図７Ｂに示すように、単結晶炭化ケイ素インゴット１０の後面ａ１に遷移層４２を形成する。
あるいは、ステップＳ２００は行われずに、次のステップＳ２００’が行われる。
あるいは、ステップＳ２００とステップＳ２００’とが同時に行われる。
ステップＳ２００’において、第２の炭化ケイ素層３０の前面ｂ２に遷移層４２を形成する。
例えば、遷移層４２は、スパッタリングプロセスを使用して形成されてもよい。
遷移層４２の材料は、例えば、ＳｉＯ２（ケイ素酸化物）、Ｓｉ３Ｎ４（窒化ケイ素）、またはＡｌ２Ｏ３（酸化アルミニウム）などの絶縁媒体、あるいはＳｉ（ケイ素）またはＳｉＣ（炭化ケイ素）、またはＡｌ（アルミニウム）、Ｃｕ（銅）、Ｐｔ（プラチナ）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）、およびＣｒ（クロム）などの金属、あるいは前述した複数の材料を含む、複合多層材料などの導電性媒体を含み得る。
ステップＳ３００において、図７Ｂに示すように、遷移層４２を使用して、単結晶炭化ケイ素インゴット１０の後面ａ１を第２の炭化ケイ素層３０の前面ｂ２に結合して、第１の複合構造Ｑ１を形成する。
単結晶炭化ケイ素インゴット１０の後面ａ１が遷移層４２に結合されると、第２の結合層４３が自然に形成される。第２の炭化ケイ素層３０の前面ｂ２が遷移層４２に結合されると、第３の結合層４４が自然に形成される。
これを考慮して、第１の複合構造Ｑ１は、単結晶炭化ケイ素インゴット１０と、第２の結合層４３と、遷移層４２と、第３の結合層４４と、第２の炭化ケイ素層３０とを含むことが理解されよう。
いくつかの実施形態では、遷移層４２と、第２の結合層４３と、第３の結合層４４との厚さの合計は、１００ ｎｍ以下になり得る。例えば、遷移層４２と、第２の結合層４３と、第３の結合層４４との厚さの合計は、９０ ｎｍ、８０ ｎｍ、７０ ｎｍ、または６０ ｎｍになり得る。
遷移層４２と、第２の結合層４３と、第３の結合層４４との厚さの合計が過度に大きいと、複合基板の電気伝導性および熱伝導性に影響を及ぼす場合がある。したがって、遷移層４２と、第２の結合層４３と、第３の結合層４４との厚さの合計は１００ ｎｍ以下になるように制御され、かつ遷移層４２と、第２の結合層４３と、第３の結合層４４との厚さの合計は、単結晶炭化ケイ素インゴット１０の後面ａ１が第２の炭化ケイ素層３０の前面ｂ２に安定的に結合されることを保証しながら、可能な限り低減される。
単結晶炭化ケイ素インゴット１０の後面ａ１を第２の炭化ケイ素層３０の前面ｂ２に結合する持続時間を制御することによって、遷移層４２と、第２の結合層４３と、第３の結合層４４との厚さの合計が制御され得ることが例１の説明からわかる。
ステップＳ４００において、図７Ｂに示すように、第１の複合構造Ｑ１に第１のアニーリング処理を行い、その結果、第１の炭化ケイ素層１１が欠陥層２０に沿って剥離されて、第２の複合構造Ｑ２を形成する。
第１の複合構造Ｑ１に第１のアニーリング処理を行うプロセスについては、例１のステップＳ３０の説明を参照されたい。得られた第２の複合構造Ｑ２が、欠陥層２０から分離された損傷層２１と、第１の炭化ケイ素層１１、遷移層４２、および結合された第２の炭化ケイ素層３０とを含んでいるところに違いがある。
ステップＳ５００において、図７Ｂに示すように、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）に処理を行って、損傷層２１を除去し、第３の複合構造Ｑ３を形成する。
第１の炭化ケイ素層１１の前面ｃ２に処理を行うプロセスについては、例１のステップＳ４０の説明を参照されたい。得られた第３の複合構造Ｑ３が、第１の炭化ケイ素層１１と、遷移層４２と、結合された第２の炭化ケイ素層３０とを含んでいるところに違いがある。
ステップＳ６００において、図７Ｂに示すように、第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面（前面ｃ２）に炭素保護膜５０を形成する。
ステップＳ６００は、例１のステップＳ５０と同じになり得る。関連説明を参照されたい。ここでは詳細を繰り返さない。
ステップＳ７００において、図７Ｂに示すように、第３の複合構造Ｑ３で第２のアニーリング処理を行って、第１の炭化ケイ素層１１での水素イオン注入によって生じた欠陥を修復する。
ステップＳ７００は、例１のステップＳ６０と同じになり得る。関連説明を参照されたい。ここでは詳細を繰り返さない。
ステップＳ８００において、図７Ｂに示すように、炭素保護膜５０を除去して、複合基板１００を得る。
ステップＳ８００は、例１のステップＳ７０と同じになり得る。関連説明を参照されたい。ここでは詳細を繰り返さない。得られた複合基板が遷移層４２をさらに含み、遷移層４２が、第１の炭化ケイ素層１１の後面ｃ１と、第２の炭化ケイ素層３０の前面ｂ２との間に配置されているところに違いがある。
これ以降は、一例として特定の実施形態を使用して、この例で提供される複合基板作成方法について説明する。
複合基板作成方法は、以下のプロセスを含む。
水素イオン注入は、Ｎ型単結晶炭化ケイ素インゴット１０の後面から、格子方向を＜０００１＞格子方向から＜
Figure 0007460694000004
 ＞格子方向へ４°偏向させて行われて、後面の下の予め設定された深さＸの位置で、欠陥層２０を形成する。
水素イオン注入の温度は室温であり、水素イオン注入のエネルギーは２００ ｋｅＶであり、水素イオン注入のドーズ量は１ｅ１７ ｃｍ－２であり、水素イオン注入の角度は７°である。
単結晶炭化ケイ素インゴット１０の後面、および第２の炭化ケイ素層３０の前面ｂ２で、化学薬品を用いたクリーニングおよび乾燥が同じ仕様で行われる。次に、単結晶炭化ケイ素インゴット１０の後面ａ１、および第２の炭化ケイ素層３０の前面ｂ２で、Ａｒ、Ｎ２、またはＯ２プラズマ活性化が行われる。スパッタリングプロセスによって、２ ｎｍのＰｔ層が、第２の炭化ケイ素層３０の前面ｂ２に堆積される。次に、５００℃の高温かつＮ２環境で、プラチナ層を使用して、単結晶炭化ケイ素インゴット１０の後面ａ１が第２の炭化ケイ素層３０の前面ｂ２に結合されて、第１の複合構造Ｑ１が形成される。
結合圧力は１０ ｋＮであり、結合持続時間は６０分である。
第１の複合構造Ｑ１は、レーザ加熱および高速熱アニーリング方式でアニーリングするために、高温アニーリング炉に入れられる。Ｎ２を含む保護環境において、第１の複合構造Ｑ１は、１１００℃のアニーリング温度で６０分間アニーリングされてから、冷却後に炉から取り出される。単結晶炭化ケイ素インゴット１０は、欠陥層２０に沿って自動的に剥離されて、第２の複合構造Ｑ２を形成する。
８０００＃の砥石車を使用して、表面の粗さが１０ ｎｍになるまで、表面に乾式研磨がまず行われる。次に、研削するために表面にＣＭＰが行われて、第１の炭化ケイ素層１１の表面の粗さは０．５ ｎｍ以下になる。
第２の炭化ケイ素層３０から離れた第１の炭化ケイ素層１１の表面でスパッタリングが行われて、２０ ｎｍの炭素保護膜５０を形成する。真空環境および１６５０℃のアニーリング環境で、第３の複合構造は、３０分間アニーリングされてから炉から取り出される。次に、エピタキシャル成長の要件を満たす複合基板を形成するために、酸素含有プラズマを使用して、炭素保護膜５０が完全にエッチングされる。
これを考慮して、図８Ａに示すように、本出願の一実施形態は、第１の炭化ケイ素層１１と、第２の炭化ケイ素層３０と、遷移層４２とを含む複合基板１００を提供する。
遷移層４２は、第１の炭化ケイ素層１１と、第２の炭化ケイ素層３０との間に配置される。第１の炭化ケイ素層１１と第２の炭化ケイ素層３０とは、遷移層４２を使用して結合される。
例えば、図８Ｂに示すように、第１の炭化ケイ素層１１は、遷移層４２に結合されて第２の結合層４３を形成し、第２の炭化ケイ素層３０は、遷移層４２に結合されて第３の結合層４４を形成する。
本出願の実施形態で提供される複合基板作成方法によれば、高品質な単結晶炭化ケイ素インゴット１０に水素イオン注入が行われて注入欠陥層２０を形成し、その後、注入欠陥層が低品質の第２の炭化ケイ素層３０に結合される。結合された複合構造に対する高温アニーリングの作用で、低品質な第２の炭化ケイ素層３０および高品質な第１の炭化ケイ素層１１と、高品質な残りの単結晶炭化ケイ素インゴット１２とを含む複合構造が形成される。研磨された後は、残りの単結晶炭化ケイ素インゴット１２は、単結晶炭化ケイ素インゴット１０として再使用されてもよい。複合構造は、表面研磨後および高温アニーリング後は、エピタキシャル用途用の複合基板として使用されてもよい。このようにして、本出願の実施形態で提供される複合基板作成方法によって得られた複合基板は、積み重ねて配置された第１の炭化ケイ素層１１と第２の炭化ケイ素層３０とを含み、第１の炭化ケイ素層１１と第２の炭化ケイ素層３０とは、同種の材料に属する。したがって、積み重ねて配置された異種材料を含む複合基板と比較して、本出願の実施形態における複合基板は、電気伝導性および熱伝導性が良好であり、単結晶炭化ケイ素基板と同様にエピタキシャル要件を満たすことができる。
加えて、高品質な単結晶炭化ケイ素インゴット１０が水素イオン注入方式で切り出され、これによって切断ロスを効果的に削減し、歩留まり率および切断効率を向上させることができる。したがって、本出願の実施形態で提供される複合基板作成方法によれば、高品質な炭化ケイ素インゴットの利用率を改善でき、コストが削減される。複合基板１００内の第２の炭化ケイ素層３０は、低品質な炭化ケイ素層である。言い換えると、本出願の実施形態における複合基板は低品質な炭化ケイ素を利用でき、かつ低品質な炭化ケイ素の利用率を向上させることができる。したがって、本出願の実施形態で提供される複合基板１００は、高品質な炭化ケイ素および低品質な炭化ケイ素の両方を利用でき、炭化ケイ素の全体的な利用率を大幅に向上させ、複合基板のコストを効果的に削減することができる。
前述の説明は、本出願の特定の実装形態にすぎず、本出願の保護範囲を限定するものではない。本出願で開示される技術的範囲内で当業者によって容易く考え出されるバリエーションや代替は、本出願の保護範囲に入るものとする。したがって、本出願の保護範囲は請求項の保護範囲に従うものとする。
１ 基板
２ 半導体層
３ ウェル領域
４ ソース領域
５ 接触領域
６ 絶縁膜
７ 層間絶縁膜
１０ 単結晶炭化ケイ素インゴット
１１ 第１の炭化ケイ素層
１２ 残りの単結晶炭化ケイ素インゴット
２０ 欠陥層
２１ 損傷層
３０ 第２の炭化ケイ素層
４１ 第１の結合層
４２ 遷移層
４３ 第２の結合層
４４ 第３の結合層
５０ 炭素保護膜
Ｑ１ 第１の複合構造
Ｑ２ 第２の複合構造
Ｑ３ 第３の複合構造

Claims (16)

  1. 複合基板であって、
    第１の炭化ケイ素層であって、前記第１の炭化ケイ素層の材料は単結晶炭化ケイ素を含む、第１の炭化ケイ素層と、
    前記第１の炭化ケイ素層に結合された第２の炭化ケイ素層であって、前記第２の炭化ケイ素層の少なくとも一部の欠陥密度が前記第１の炭化ケイ素層の欠陥密度より高い、第２の炭化ケイ素層と
    を含み、
    前記第１の炭化ケイ素層が、前記第２の炭化ケイ素層に直接結合され、
    前記第１の炭化ケイ素層を前記第２の炭化ケイ素層に直接結合して形成された第１の結合層の厚さが５ ｎｍ以下である、
    複合基板。
  2. 複合基板であって、
    第１の炭化ケイ素層であって、前記第１の炭化ケイ素層の材料は単結晶炭化ケイ素を含む、第１の炭化ケイ素層と、
    前記第１の炭化ケイ素層に結合された第２の炭化ケイ素層であって、前記第２の炭化ケイ素層の少なくとも一部の欠陥密度が前記第１の炭化ケイ素層の欠陥密度より高い、第２の炭化ケイ素層と、
    遷移層であって、前記遷移層は、前記第１の炭化ケイ素層と前記第２の炭化ケイ素層との間に配置され、前記第１の炭化ケイ素層と前記第２の炭化ケイ素層とは、前記遷移層を使用して結合される、遷移層と、
    を含む、複合基板。
  3. 前記第１の炭化ケイ素層を前記遷移層に結合することによって第２の結合層が形成され、前記第２の炭化ケイ素層を前記遷移層に結合することによって第３の結合層が形成され、
    前記遷移層、前記第２の結合層、および前記第３の結合層の厚さの合計は１００ ｎｍ以下である、請求項２に記載の複合基板。
  4. 前記第２の炭化ケイ素層から離れた前記第１の炭化ケイ素層の表面の粗さが０．５ ｎｍ以下である、請求項１または２に記載の複合基板。
  5. 前記第２の炭化ケイ素層の材料が、単結晶炭化ケイ素または多結晶炭化ケイ素を含む、請求項１または２に記載の複合基板。
  6. 前記第１の炭化ケイ素層の厚さは３５０μｍ以下であり、
    かつ／または
    前記第２の炭化ケイ素層の厚さは３０００μｍ以下である、
    請求項１または２に記載の複合基板。
  7. 複合基板作成方法であって、
    単結晶炭化ケイ素インゴットに、前記単結晶炭化ケイ素インゴットの後面から水素イオン注入を行うステップであって、その結果、注入されたイオンが予め設定された深さに達して、前記予め設定された深さで欠陥層を形成し、前記単結晶炭化ケイ素インゴットの前記後面に面している前記欠陥層側に、第１の炭化ケイ素層が形成される、ステップと、
    第１の複合構造を形成するために、前記単結晶炭化ケイ素インゴットの前記後面を第２の炭化ケイ素層の前面に結合するステップであって、前記第２の炭化ケイ素層の少なくとも一部の欠陥密度は、前記第１の炭化ケイ素層の欠陥密度より高い、ステップと、
    前記第１の複合構造で第１のアニーリング処理を行うステップであって、その結果、前記第１の炭化ケイ素層が前記欠陥層に沿って剥離されて第２の複合構造を形成し、前記第２の複合構造は、前記欠陥層から分離された損傷層と、結合された前記第１の炭化ケイ素層および前記第２の炭化ケイ素層とを含む、ステップと、
    前記損傷層を除去して第３の複合構造を形成するために、前記第２の炭化ケイ素層から離れた前記第１の炭化ケイ素層の表面に表面処理を行う、ステップと、
    前記第１の炭化ケイ素層への水素イオン注入によって生じた欠陥を修復するため、かつ前記複合基板を形成するために、前記第３の複合構造で第２のアニーリング処理を行うステップであって、前記第２のアニーリング処理のアニーリング温度は、前記第１のアニーリング処理のアニーリング温度より高い、ステップと
    を含み、
    前記単結晶炭化ケイ素インゴットの前記後面を第２の炭化ケイ素層の前面に結合する前記ステップが、
    前記単結晶炭化ケイ素インゴットの前記後面または前記第２の炭化ケイ素層の前記前面に遷移層を形成する、ステップと、
    前記遷移層を使用して、前記単結晶炭化ケイ素インゴットの前記後面を前記第２の炭化ケイ素層の前記前面に結合する、ステップと、をさらに含み、
    前記複合基板が、前記第１の炭化ケイ素層と前記第２の炭化ケイ素層との間に配置された前記遷移層をさらに含む、
    方法。
  8. 複合基板作成方法であって、
    単結晶炭化ケイ素インゴットに、前記単結晶炭化ケイ素インゴットの後面から水素イオン注入を行うステップであって、その結果、注入されたイオンが予め設定された深さに達して、前記予め設定された深さで欠陥層を形成し、前記単結晶炭化ケイ素インゴットの前記後面に面している前記欠陥層側に、第１の炭化ケイ素層が形成される、ステップと、
    第１の複合構造を形成するために、前記単結晶炭化ケイ素インゴットの前記後面を第２の炭化ケイ素層の前面に結合するステップであって、前記第２の炭化ケイ素層の少なくとも一部の欠陥密度は、前記第１の炭化ケイ素層の欠陥密度より高い、ステップと、
    前記第１の複合構造で第１のアニーリング処理を行うステップであって、その結果、前記第１の炭化ケイ素層が前記欠陥層に沿って剥離されて第２の複合構造を形成し、前記第２の複合構造は、前記欠陥層から分離された損傷層と、結合された前記第１の炭化ケイ素層および前記第２の炭化ケイ素層とを含む、ステップと、
    前記損傷層を除去して第３の複合構造を形成するために、前記第２の炭化ケイ素層から離れた前記第１の炭化ケイ素層の表面に表面処理を行う、ステップと、
    前記第１の炭化ケイ素層への水素イオン注入によって生じた欠陥を修復するため、かつ前記複合基板を形成するために、前記第３の複合構造で第２のアニーリング処理を行うステップであって、前記第２のアニーリング処理のアニーリング温度は、前記第１のアニーリング処理のアニーリング温度より高い、ステップと
    を含み、
    前記単結晶炭化ケイ素インゴットの前記後面を第２の炭化ケイ素層の前面に結合する前記ステップが、
    前記単結晶炭化ケイ素インゴットの前記後面を前記第２の炭化ケイ素層の前記前面に直接結合するステップ
    を含む、方法。
  9. 前記第３の複合構造に第２のアニーリング処理を行う前記ステップの前に、前記作成方法が、
    前記第２の炭化ケイ素層から離れた前記第１の炭化ケイ素層の前記表面に、炭素保護膜を形成するステップをさらに含み、
    前記第３の複合構造に前記第２のアニーリング処理を行う前記ステップの後で、前記作成方法が、
    前記炭素保護膜を除去するステップをさらに含む、
    請求項７または８に記載の複合基板作成方法。
  10. 前記単結晶炭化ケイ素インゴットの格子方向が、＜０００１＞格子方向から、０°以上かつ８°以下の範囲で偏向され、
    かつ／または
    水素イオン注入のエネルギーが１００ ｋｅＶ以上であり、水素イオン注入のドーズ量は１ｅ１６ ｃｍ－２以上であり、水素イオン注入の角度は５°以上かつ４５°以下の範囲内である、
    請求項７または８に記載の複合基板作成方法。
  11. 前記損傷層を除去するために、前記第２の炭化ケイ素層から離れた前記第１の炭化ケイ素層の表面に表面処理を行う前記ステップが、
    前記損傷層を除去するために、湿式クリーニング、プラズマ活性化、高温アニーリング、化学的機械研磨、機械研磨、反応性イオンエッチング、イオンビームエッチング、またはイオンビーム斜入射研磨のうちの少なくとも１つを使用して、前記第２の炭化ケイ素層から離れた前記第１の炭化ケイ素層の前記表面に処理を行うステップを含む、
    請求項７または８に記載の複合基板作成方法。
  12. 前記単結晶炭化ケイ素インゴットの前記後面を第２の炭化ケイ素層の前面に結合する前記ステップの前に、前記作成方法が、
    前記単結晶炭化ケイ素インゴットの前記後面に表面処理を行うステップであって、その結果、前記単結晶炭化ケイ素インゴットの前記後面の粗さが０．５ ｎｍ以下になる、ステップ、
    および／または
    前記第２の炭化ケイ素層の前記前面に表面処理を行うステップであって、その結果、前記第２の炭化ケイ素層の前記前面の粗さが０．５ ｎｍ以下になる、ステップと、を含む、
    請求項７または８に記載の複合基板作成方法。
  13. 前記第１のアニーリング処理の前記アニーリング温度が１０００℃以上であり、前記第２のアニーリング処理の前記アニーリング温度が１２００℃以上である、請求項７または８に記載の複合基板作成方法。
  14. 前記第１のアニーリング処理のアニーリング環境が、Ｎ２、Ａｒ、またはＨ２のうちの少なくとも１つであり、
    前記第２のアニーリング処理のアニーリング環境が、真空、Ｎ２、Ａｒ、またはＣ含有ガスのうちの少なくとも１つである、
    請求項７または８に記載の複合基板作成方法。
  15. 複合基板とスイッチ機能アセンブリとを備える半導体デバイスであって、前記複合基板は、
    第１の炭化ケイ素層であって、前記第１の炭化ケイ素層の材料は単結晶炭化ケイ素を含む、第１の炭化ケイ素層と、
    前記第１の炭化ケイ素層に結合された第２の炭化ケイ素層であって、前記第２の炭化ケイ素層の少なくとも一部の欠陥密度が前記第１の炭化ケイ素層の欠陥密度より高い、第２の炭化ケイ素層とを含み、
    前記第１の炭化ケイ素層が、前記第２の炭化ケイ素層に直接結合され、
    前記第１の炭化ケイ素層を前記第２の炭化ケイ素層に直接結合して形成された第１の結合層の厚さが５ ｎｍ以下であり、
    前記スイッチ機能アセンブリが前記複合基板に配置される、
    半導体デバイス。
  16. 複合基板とスイッチ機能アセンブリとを備える半導体デバイスであって、前記複合基板は、
    第１の炭化ケイ素層であって、前記第１の炭化ケイ素層の材料は単結晶炭化ケイ素を含む、第１の炭化ケイ素層と、
    前記第１の炭化ケイ素層に結合された第２の炭化ケイ素層であって、前記第２の炭化ケイ素層の少なくとも一部の欠陥密度が前記第１の炭化ケイ素層の欠陥密度より高い、第２の炭化ケイ素層と、
    遷移層であって、前記遷移層は、前記第１の炭化ケイ素層と前記第２の炭化ケイ素層との間に配置され、前記第１の炭化ケイ素層と前記第２の炭化ケイ素層とは、前記遷移層を使用して結合される、遷移層と、
    を含み、
    前記スイッチ機能アセンブリが前記複合基板に配置される、
    半導体デバイス。
JP2022108409A 2021-07-06 2022-07-05 複合基板、複合基板作成方法、半導体デバイス、および電子デバイス Active JP7460694B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110765400.1 2021-07-06
CN202110765400.1A CN113658850A (zh) 2021-07-06 2021-07-06 复合衬底及其制备方法、半导体器件、电子设备

Publications (2)

Publication Number Publication Date
JP2023009025A JP2023009025A (ja) 2023-01-19
JP7460694B2 true JP7460694B2 (ja) 2024-04-02

Family

ID=78489998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022108409A Active JP7460694B2 (ja) 2021-07-06 2022-07-05 複合基板、複合基板作成方法、半導体デバイス、および電子デバイス

Country Status (4)

Country Link
US (1) US20230009774A1 (ja)
EP (1) EP4117021B1 (ja)
JP (1) JP7460694B2 (ja)
CN (1) CN113658850A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114959899B (zh) * 2022-04-13 2024-08-06 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法
CN115058765B (zh) * 2022-05-18 2024-06-28 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板的制造方法
CN115261992A (zh) * 2022-09-28 2022-11-01 青禾晶元(天津)半导体材料有限公司 一种碳化硅复合籽晶及其制备方法与应用
FR3143836A1 (fr) * 2022-12-14 2024-06-21 Soitec Procédé de stabilisation d’une surface en un matériau semiconducteur
CN115662881B (zh) * 2022-12-21 2023-03-17 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法
CN116705605B (zh) * 2023-06-20 2024-06-18 中国科学院上海微系统与信息技术研究所 一种硅基氮化镓hemt器件及其制备方法
CN116646250A (zh) * 2023-06-20 2023-08-25 中国科学院上海微系统与信息技术研究所 一种碳化硅场效应管的制备方法
CN116598203A (zh) * 2023-06-20 2023-08-15 中国科学院上海微系统与信息技术研究所 一种氮化镓hemt器件及其制备方法
CN116623297B (zh) * 2023-07-25 2023-10-27 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合衬底及其制备方法和应用
CN117133637B (zh) * 2023-10-26 2024-04-02 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN102664151A (zh) 2012-04-11 2012-09-12 中国电子科技集团公司第五十五研究所 一种用于制造碳化硅器件的高温退火方法
US20190157395A1 (en) 2017-11-17 2019-05-23 Infineon Technologies Ag Method for Forming a Semiconductor Device and a Semiconductor Device
US20200058542A1 (en) 2018-08-17 2020-02-20 Bing Hu Method of forming engineered wafers
WO2021092862A1 (zh) 2019-11-14 2021-05-20 华为技术有限公司 半导体衬底及其制造方法、半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243770A (ja) * 2010-05-19 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
CN105755534B (zh) * 2011-08-05 2019-01-08 住友电气工业株式会社 衬底、半导体器件及其制造方法
JP2014216555A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法
JP6981469B2 (ja) * 2017-05-19 2021-12-15 住友電気工業株式会社 炭化珪素基板および炭化珪素エピタキシャル基板
CN111564533B (zh) * 2020-04-07 2021-06-22 中国科学院上海微系统与信息技术研究所 一种1550nm波段单光子源的制备方法及单光子源和光学器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN102664151A (zh) 2012-04-11 2012-09-12 中国电子科技集团公司第五十五研究所 一种用于制造碳化硅器件的高温退火方法
US20190157395A1 (en) 2017-11-17 2019-05-23 Infineon Technologies Ag Method for Forming a Semiconductor Device and a Semiconductor Device
US20200058542A1 (en) 2018-08-17 2020-02-20 Bing Hu Method of forming engineered wafers
WO2021092862A1 (zh) 2019-11-14 2021-05-20 华为技术有限公司 半导体衬底及其制造方法、半导体器件

Also Published As

Publication number Publication date
US20230009774A1 (en) 2023-01-12
EP4117021A1 (en) 2023-01-11
JP2023009025A (ja) 2023-01-19
CN113658850A (zh) 2021-11-16
EP4117021B1 (en) 2024-06-19

Similar Documents

Publication Publication Date Title
JP7460694B2 (ja) 複合基板、複合基板作成方法、半導体デバイス、および電子デバイス
EP3958330A1 (en) Method for passivating silicon-based semiconductor device, and silicon-based semiconductor device
US8129612B2 (en) Method for manufacturing single-crystal silicon solar cell and single-crystal silicon solar cell
US8257995B2 (en) Microwave anneal of a thin lamina for use in a photovoltaic cell
JPH1093122A (ja) 薄膜太陽電池の製造方法
JPWO2012049792A1 (ja) 炭化珪素半導体素子の製造方法
CN113571409A (zh) 一种高导热金刚石增强碳化硅衬底的制备方法
JP7433370B2 (ja) 複合基板及びその作製方法、半導体デバイス、並びに電子機器
JP2006080237A (ja) 半導体装置及びその製造方法
CN112260660A (zh) 一种复合基底、复合薄膜及其制备方法
JP2011061084A (ja) 貼り合わせ基板の製造方法
CN114975096A (zh) 键合材料和制备方法以及半导体器件
CN108807284B (zh) 一种外延接合基板及其制造方法
CN113711335B (zh) 半导体衬底及其制造方法、半导体器件
US8501522B2 (en) Intermetal stack for use in a photovoltaic cell
US20140319612A1 (en) Semiconductor-on-insulator structure and process for producing same
US8049104B2 (en) Intermetal stack for use in a photovoltaic cell
CN113690183B (zh) 晶圆的减薄方法
CN111584346B (zh) 具有热沉结构的GaN器件及其制备方法
CN112382559B (zh) 一种异质薄膜结构及其制备方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
JP2023034708A (ja) ウエーハ、半導体装置、ウエーハの製造方法、及び、半導体装置の製造方法
CN116959995A (zh) 一种高效热管理的金刚石基SiC MOSFET的制备方法
CN116682876A (zh) 复合薄膜及其制备方法
CN114499446A (zh) 一种薄膜衬底结构和声学滤波器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240321

R150 Certificate of patent or registration of utility model

Ref document number: 7460694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150