JP7458994B2 - オプトエレクトロニクス部品 - Google Patents

オプトエレクトロニクス部品 Download PDF

Info

Publication number
JP7458994B2
JP7458994B2 JP2020564081A JP2020564081A JP7458994B2 JP 7458994 B2 JP7458994 B2 JP 7458994B2 JP 2020564081 A JP2020564081 A JP 2020564081A JP 2020564081 A JP2020564081 A JP 2020564081A JP 7458994 B2 JP7458994 B2 JP 7458994B2
Authority
JP
Japan
Prior art keywords
contact layer
optoelectronic component
support
semiconductor chip
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020564081A
Other languages
English (en)
Other versions
JP2021523574A (ja
Inventor
ライト アンドレアス
アルティエリ－ヴァイマール パオラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram Oled GmbH
Original Assignee
Osram Oled GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled GmbH filed Critical Osram Oled GmbH
Publication of JP2021523574A publication Critical patent/JP2021523574A/ja
Application granted granted Critical
Publication of JP7458994B2 publication Critical patent/JP7458994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Description

本発明は、オプトエレクトロニクス部品に関する。
本発明の課題は、効率的に動作可能なオプトエレクトロニクス部品を提供することにある。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス部品は、支持体を含む。この支持体は、例えば、接続支持体、プリント基板、プリント回路基板、または金属コアボードであり得る。支持体は、立体であってもよく、例えば、円筒、円盤または直方体の形状を有する。支持体は、特に、主要延在面を有する。支持体の主要延在面は、例えば、支持体の表面、例えば上面に対して平行に延びる。支持体は、例えば誘電性材料などの電気絶縁材料を含むことができる。オプトエレクトロニクス部品も、支持体の主要延在面に対して平行な主要延在面を有することができる。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス部品は、オプトエレクトロニクス半導体チップを含む。この半導体チップは、動作中に電磁ビーム、特に光を放出または検出するように設計されてもよい。半導体チップは、例えば発光ダイオードチップまたはレーザーダイオードチップなどのルミネセンスダイオードチップである。代替的に、半導体チップは、電磁ビーム、特に光を検出するように構成されてもよい。例えば、この場合、半導体チップはフォトダイオードである。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス部品は、電気絶縁材料を含む絶縁層を含む。この絶縁層は、例えば、誘電性材料を含むことができる。例えば、絶縁層は、エポキシ樹脂で形成された材料を含むことができる。絶縁層は、例えば、材料ＦＲ４を含むか、またはこの材料からなる。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス部品は、導電性材料を含む第１の接触層を含む。この第１の接触層は、例えば銅などの金属を有するか、または金属であってもよい。この第１の接触層は、少なくとも部分的に支持体の主要延在面に対して平行に延在する。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、絶縁層は、支持体上に配置され、空洞を有する。この絶縁層は、例えばはんだ付けプロセスによって支持体に接合されてもよい。絶縁層と支持体との間には、接合材料が配置されてもよい。代替的に、絶縁層は、支持体と直接接触するように存在する。そのときには、支持体は、例えば、絶縁層の材料で被覆され、その場合、この材料は、支持体に被着された後で硬化される。絶縁層は、オプトエレクトロニクス部品の側縁部で支持体と面一に終端させることができ、そのため、絶縁層が支持体を超えて横方向に突出することはない。この場合、横方向は、支持体の主要延在面に対して平行に延びる。空洞は、自身が横方向で絶縁層および場合によっては接合材料によって完全に取り囲まれるように配置されてもよい。そのときには、空洞は、絶縁層に凹部を形成する。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、半導体チップは、空洞内に配置されている。半導体チップは、自身が横方向で絶縁層によって完全に取り囲まれるように空洞内に配置されてもよい。その他に、半導体チップは、支持体上に間接的にまたは直接配置されている。この半導体チップは、接合材料によって支持体に接合されてもよい。これは、接合材料が、半導体チップと支持体との間に配置されていることを意味する。さらに、部品のさらなるコンポーネント（例えば接触層など）が、支持体と半導体チップとの間に配置されてもよい。半導体チップが空洞内に導入された後に、空洞が充填される可能性もある。例えば、空洞は、半導体チップによって放出または検出される電磁ビームにとって透過的である透過材料で充填される。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、第１の接触層は、半導体チップと支持体との間、および絶縁層と支持体との間に配置されている。これは、第１の接触層が、半導体チップと支持体との間で少なくとも部分的に（所々）配置され、ならびに絶縁層と支持体との間で少なくとも部分的に配置されていることを意味し得る。この第１の接触層は、特に、半導体チップと支持体との間、および絶縁層と支持体との間で鉛直方向に配置されており、この場合、鉛直方向は、支持体の主要延在面に対して垂直に延びる。半導体チップと第１の接触層との間には、例えば、特に導電性接着剤またははんだ材料などの接合材料が配置されてもよい。第１の接触層は、支持体上に配置されてもよい。半導体チップは、第１の接触層と導電的に接続されている。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、第１の接触層は、少なくとも１つの間隙を有し、それによって、空洞の領域内の支持体は、少なくとも部分的に第１の接触層から開放されている。したがって、第１の接触層は、支持体を完全には覆っていない。第１の接触層は、少なくとも２つの部分領域を有することができ、この場合、これらの部分領域の間に間隙が配置されており、これらの部分領域は少なくとも部分的に直接接触していない。これらの部分領域は、相互に離間して配置されてもよい。支持体に面する空洞の底面は、第１の接触層によって完全に覆われていない。これは、空洞の領域内の支持体が、第１の接触層および半導体チップから開放されている緩和領域を有することを意味し得る。この緩和領域は、半導体チップを横方向でフレーム状に部分的または好適には完全に取り囲むことができる。間隙は、横方向で少なくとも５０μｍの大きさを有することができる。この間隙は、横方向に最大で２００μｍまたは５００μｍのサイズを有することができる。
第１の接触層は、例えば、支持体の横方向伸張面の９０％未満を覆うことができる。これは、第１の接触層が、半導体チップに面する支持体表面サイズの最大で９０％をなす面積にわたって延在することを意味する。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス部品は、支持体、オプトエレクトロニクス半導体チップ、電気絶縁材料を含む絶縁層、および導電性材料を含む第１の接触層を含み、この場合、絶縁層は、支持体上に配置され、空洞を有し、半導体チップは、空洞内に配置され、第１の接触層は、半導体チップと支持体との間、および絶縁層と支持体との間に配置され、第１の接触層は、少なくとも１つの間隙を有し、それによって、空洞の領域内の支持体は、少なくとも部分的に第１の接触層から開放されている。
本明細書で説明するオプトエレクトロニクス部品は、とりわけ、部品内で発生する熱機械的応力を低減または回避するという考察に基づいている。部品の様々なコンポーネントは、温度変化が生じた場合に、部品材料の様々な熱膨張係数に基づいて様々な程度で変形する。この温度変化は、例えば、はんだ付けプロセスの際にかつ／または部品の動作中に発生する可能性がある。このことは、部品の内部で熱機械的応力をもたらす可能性がある。その他に、部品は応力によって湾曲する可能性がある。それにより、例えば半導体チップと支持体との間、かつ／または絶縁層と支持体との間の接続の品質を低下させる可能性がある。さらに、部品の個々のコンポーネント間の接続が損なわれ、個々のコンポーネント相互で切り離される可能性がある。したがって、部品の温度変化に対する安定性がより低下する可能性があり、温度サイクルの安定性も低下しかねない。
ここでは、空洞の領域内の支持体が少なくとも部分的に第１の接触層から開放されている場合、空洞の領域における部品内の応力を減少または低減させることが可能なことが示されている。支持体は、例えば、熱機械的応力を少なくとも部分的に減少させることができる誘電体材料を含む。これらの応力は、例えば、オプトエレクトロニクス部品に使用される材料の異なる熱膨張係数に基づき、温度変化が生じた場合に発生する可能性がある。
ここでは、熱機械的応力が、第１の接触層の少なくとも１つの間隙領域において（つまり、特に緩和領域に基づいて）減少することが示されている。したがって、オプトエレクトロニクス部品の他の領域にはより少ない熱機械的応力しか伝達されない。その他に、間隙に基づいて、半導体チップの領域における部品の湾曲が低減または回避される。したがって、部品は、温度変化に対してより安定し、半導体チップと支持体間との間の接続の安定性が向上する。これにより、半導体チップと支持体間との間の接続不良の確率が低減される。それゆえ、総体的に、部品の寿命が延び、部品をより効率的に動作させることができる。
緩和領域が半導体チップを横方向で完全に取り囲んでいるならば、半導体チップは、オプトエレクトロニクス部品の他の領域から熱機械的に分離され、この緩和領域を介して機械的応力を減少させることができる。
さらに、支持体、絶縁層、および第１の接触層に対して、必ずしも適合した熱膨張係数または類似した熱膨張係数を有する材料を使用する必要はない。支持体を介して熱機械的応力を減少させることができるため、部品に対して多数の材料を使用することができる。その他にも、安価な材料を使用することができる。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、空洞は、支持体とは反対側の上面から絶縁層を完全に通って支持体まで延在する。絶縁層は、支持体とは反対側に上面を有している。空洞は、絶縁層の上面から成形されてもよい。支持体に面する空洞の底面は、少なくとも部分的に支持体の表面によって形成されてもよい。空洞は、支持体の主要延在面に対して横断方向または垂直に延びる側壁を有する。空洞の側壁は、絶縁層の上面から支持体まで延在することができる。空洞は、絶縁層を完全に通って延在しているため、オプトエレクトロニクス半導体チップが配置されている空間は最大化される。したがって、オプトエレクトロニクス半導体チップは、絶縁層の鉛直方向の厚さにほぼ対応する鉛直方向の高さを有することができる。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、半導体チップおよび絶縁層は、相互に接触することなく配置されている。これは、半導体チップと絶縁層とが相互に離間されて配置されていることを意味する。したがって、半導体チップと絶縁層とが相互に直接接触していない。半導体チップは、自身が空洞の側壁から離間されて配置されるように空洞内に配置されてもよい。半導体チップと絶縁層との間には、充填材料が配置されてもよい。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、導電性材料を含む第２の接触層は、少なくとも部分的に絶縁層とは反対側の支持体の下面に配置され、少なくとも１つの間隙を有する。それにより、空洞の領域内の支持体は、少なくとも部分的に第２の接触層から開放されている。第２の接触層は、部分的に支持体の下面を延在する層であり得る。これは、特に、第２の接触層が相互に離間されて配置された領域を有することを意味する。第２の接触層は、相互に直接接触していないさらなる領域を有することができる。第２の接触層のこれらの領域間には、少なくとも１つの間隙が配置されてもよい。
したがって、支持体は、完全には第２の接触層によって覆われていない。これは、空洞の領域内の支持体が、第１の接触層、第２の接触層、および半導体チップから開放されている緩和領域を有することを意味し得る。第２の接触層の間隙は、横方向に少なくとも５０μｍのサイズを有することができる。第２の接触層の間隙は、横方向に最大で５００μｍ、特に最大で２００μｍのサイズを有することができる。
第２の接触層には、支持体の下面に電気端子を有する。第２の接触層は、例えば、支持体の横方向伸張面の９０％未満を覆う。これは、第２の接触層が、半導体チップとは反対側の支持体表面サイズの最大９０％をなす面積にわたって延在することを意味する。第２の接触層は、例えば、銅を含む。第２の接触層の少なくとも１つの領域は、第１の接触層に接続されてもよい。例えば、第２の接触層の少なくとも１つの領域は、第１の接触層に熱的に接続されている。したがって、好適には、半導体チップからの熱が、第１の接触層と第２の接触層とを介して放散され得る。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、第１の接触層は、第２の接触層と導電的に接続されている。特に、第１の接触層は、導電性ビアホールを介して第２の接触層に接続されている。ビアホールは、第１の接触層から支持体を貫通して第２の接触層まで延在することができる。第１の接触層は、第２の接触層の領域と導電的に接続されてもよい。第１の接触層と第２の接触層との間のこの種の導電接続部は、電気端子に加えて、半導体チップから第２の接触層への熱の放散を可能にする。したがって、好適には、オプトエレクトロニクス部品の動作中に半導体チップから熱を放散させることができる。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、導電性材料を含む第３の接触層は、少なくとも部分的に支持体とは反対側の絶縁層の上面に配置されている。この第３の接触層は、例えば銅などの金属を含むか、またはこの金属で形成されてもよい。第３の接触層は、少なくとも部分的に支持体の主要延在面に対して平行に延在している。第３の接触層は、絶縁層に被着されてもよい。第３の接触層は、少なくとも１つの間隙を有する。したがって、絶縁層の上面は、少なくとも部分的に第３の接触層から開放されてもよい。第３の接触層は、相互に離間されて配置された少なくとも２つの領域を有することができる。第３の接触層の少なくとも２つの領域は、電気端子であり得る。例えば、半導体チップは、少なくとも２つの電気端子に電気的に接続されている。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、第３の接触層は、絶縁層の上面を完全に覆う。したがって、第３の接触層は、絶縁層の横方向全伸張面にわたって延在する。絶縁層の上面を完全に覆う第３の接触層の場合、温度変化が生じた場合に絶縁層領域におけるオプトエレクトロニクス部品の湾曲が減少することが示された。例えば横方向で完全にフレーム状に半導体チップ周りに配置されてもよい第３の接触層は、第１の接触層、第２の接触層、および支持体の熱膨張が異なることに起因する、絶縁層領域における部品の湾曲に対抗することができる。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、支持体とは反対側に電気接点を有する。オプトエレクトロニクス半導体チップは、例えば２つの電気接点を有する。半導体チップのこれらの電気接点は、相互に離間されて配置されている。したがって、例えば半導体チップのｐ型ドープ領域とｎ型ドープ領域とを電気的に接触させることができる。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップの電気接点は、絶縁層とは反対側の支持体の下面における電気端子と導電的に接続されている。半導体チップの電気接点は、第３の接触層の領域に電気的に接続されてもよい。例えば、半導体チップの電気接点は、ボンディングワイヤを用いて第３の接触層の領域に接続されている。ここでは、さらに、電気接点を第２の接触層の部分領域と導電的に接続することも可能であり、この場合、これらの部分領域は、オプトエレクトロニクス部品の電気端子として用いられている。
支持体の下面において電気端子として用いられる第２の接触層の部分領域は、第３の接触層または少なくとも第３の接触層の領域と導電的に接続されてもよい。この目的のために、ビアホールは、第３の接触層から絶縁層および支持体を通って第２の接触層まで延在することができる。このビアホールは、導電性材料を含むことができる。このビアホールを介して第３の接触層の領域は、オプトエレクトロニクス部品の電気端子として用いられる、支持体の下面における第２の接触層の部分領域に電気的に接続されてもよい。それゆえ、オプトエレクトロニクス部品は、好適には表面実装可能であってもよい。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス部品は表面実装可能である。これは、特に、半導体チップが支持体の下面の電気端子を介して電気的に接触できることを意味する。このことは、オプトエレクトロニクス部品の簡単な使用と実装とを可能にする。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス部品は、オプトエレクトロニクス部品の全伸張面にわたって横方向に延在する導電層から開放されており、ここで、横方向は、オプトエレクトロニクス部品の主要延在面に対して平行である。
これは、第１および第２の接触層が横方向でオプトエレクトロニクス部品の全伸張面にわたって延在していないことを意味する。なぜなら、第１および第２の接触層は、少なくとも１つの間隙を有しているからである。
第３の接触層も同様に、横方向でオプトエレクトロニクス部品の全伸張面にわたって延在していない。なぜなら、絶縁層の上面が、オプトエレクトロニクス部品の全伸張面にわたって延在していないからである。第３の接触層は、空洞の領域には配置されていない。
接触層における間隙は、例えば支持体を介した熱機械的応力の減少を可能にする。それにより、半導体チップの領域におけるオプトエレクトロニクス部品の湾曲を低減または回避することができる。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、絶縁層から鉛直方向に突出しているか、または絶縁層と面一に終端しており、この場合、鉛直方向は、オプトエレクトロニクス部品の主要延在面に対して垂直である。これは、絶縁層が、オプトエレクトロニクス半導体チップよりもさらに鉛直方向に延在していることを意味する。ここでは代替的に、絶縁層とオプトエレクトロニクス半導体チップとが同等にさらに鉛直方向に延在することも可能である。絶縁層は、半導体チップを機械的に保護するために、好適には、半導体チップを超えて鉛直方向に突出することができる。このことは、半導体チップが支持体とは反対側でボンディングワイヤと電気的に接触している場合に特に有利である。
オプトエレクトロニクス部品の少なくとも１つの実施形態によれば、導電性材料を含む第３の接触層は、少なくとも部分的に支持体とは反対側の絶縁層の上面に配置され、さらに第３の接触層は、絶縁層の上面を完全に覆い、この場合、オプトエレクトロニクス部品は、オプトエレクトロニクス部品の全伸張面にわたって横方向に延在する導電層から開放されており、この場合、横方向は、オプトエレクトロニクス部品の主要延在面に対して平行である。ここでは、絶縁層の上面を完全に覆う第３の接触層が、絶縁層の領域におけるオプトエレクトロニクス部品の湾曲に対抗することが示されている。その他に、空洞の領域におけるオプトエレクトロニクス部品の湾曲は、部品の導電層のいずれも部品の全伸張面にわたって延在しないことにより防止または低減される。熱機械的応力は、例えば、第１および第２の接触層における間隙を介して減少させることができる。
以下では、本明細書で説明するオプトエレクトロニクス部品を、実施例および関連する図面とあわせてより詳細に説明する。
オプトエレクトロニクス部品の概略的断面図である。 オプトエレクトロニクス部品の概略的断面図である。 オプトエレクトロニクス部品の概略的平面図である。 様々な実施例によるオプトエレクトロニクス部品の概略的断面図である。 様々な実施例によるオプトエレクトロニクス部品の概略的断面図である。 様々な実施例によるオプトエレクトロニクス部品の概略的断面図である。 様々な実施例によるオプトエレクトロニクス部品の概略的断面図である。 様々な実施例によるオプトエレクトロニクス部品の概略的断面図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。 異なる温度に対する様々な実施例によるオプトエレクトロニクス部品の表面に対して垂直な表面の相対変位を示した図である。
変位は、２５℃の温度に比べて評価され、図６Ａから図８Ｂでは有限要素コンピュータシミュレーションに基づき、図９Ａから図１０Ｂでは光学測定に基づいている。
これらの図面において、同一の要素、同種の要素、または機能の同じ要素には、同一の参照符号が付されている。これらの図面およびこれらの図面中に示されている要素相互間の比率は、縮尺どおりのものとして見なされるべきではない。むしろ、個々の要素は、より良好な説明および／またはより良好な理解のためには誇張的に大きく表示されてもよい。
図１Ａには、実施例ではないオプトエレクトロニクス部品２０の概略的断面図が示されている。このオプトエレクトロニクス部品２０は、支持体２１、絶縁層２２、オプトエレクトロニクス半導体チップ２５、第１の接触層２３、第２の接触層３１、および第３の接触層３２を備えている。第１の接触層２３は、半導体チップ２５と支持体２１との間、および絶縁層２２と支持体２１との間に配置されている。第１の接触層２３は、横方向ｘにオプトエレクトロニクス部品２０の全伸張面にわたって延在し、この場合、この横方向ｘは、オプトエレクトロニクス部品２０の主要延在面に対して平行である。第２の接触層３１は、部分的に支持体２１の下面を覆い、第３の接触層３２は、部分的に絶縁層２２の上面を覆う。絶縁層２２、第１、第２、および第３の接触層２３，３１，３２ならびに支持体２１の異なる熱膨張係数に基づいて、温度変化が生じた場合、図１Ｂに概略的に示されるように部品２０の湾曲をもたらす熱機械的応力がオプトエレクトロニクス部品２０内で発生する可能性がある。
図１Ｂには、図１Ａに示されるように、オプトエレクトロニクス部品２０の概略的断面図が示されている。ここでは、温度変化が生じた際に発生する可能性のある機械的応力が、オプトエレクトロニクス部品２０の湾曲につながりかねないことが示されている。オプトエレクトロニクス部品２０の湾曲は、半導体チップ２５の領域および絶縁層２２の領域において発生する可能性がある。
図２では、実施例ではないオプトエレクトロニクス部品２０の平面図が示されている。
オプトエレクトロニクス部品２０は、電気絶縁材料を含む絶縁層２２を有する。その他に、この絶縁層２２は、空洞２４を有する。この空洞２４内には、オプトエレクトロニクス半導体チップ２５が配置されている。絶縁層２２の上面２７には、導電性材料を含む第３の接触層３２が配置されている。この第３の接触層３２は、上面２７において絶縁層２２を部分的に覆う。したがって、第３の接触層３２は、相互に離間されて配置された複数の領域を有する。これらの領域は、電気端子２９であり得る。半導体チップ２５と絶縁層２２とが相互に接触することなく配置されている。絶縁層２２は、半導体チップ２５を横方向ｘで完全に取り囲み、この場合、この横方向ｘは、オプトエレクトロニクス部品２０の主要延在面に対して平行である。第１の接触層２３は、空洞２４全体にわたって延在し、その上さらにオプトエレクトロニクス部品２０の表面全体にわたって延在する。
図３Ａには、一実施例によるオプトエレクトロニクス部品２０の概略的断面図が示されている。このオプトエレクトロニクス部品２０は、支持体２１を有する。絶縁層２２は、支持体２１上に配置されている。この支持体２１は、電気絶縁材料３４を含む。支持体２１の電気絶縁材料３４は、支持体２１の横方向全伸張面にわたって延在する。
空洞２４は、支持体２１とは反対側の上面２７から支持体２１まで、絶縁層２２を完全に通って延在する。空洞２４内に配置された半導体チップ２５は、鉛直方向ｚで絶縁層２２と面一に終端し、この場合、鉛直方向ｚは、オプトエレクトロニクス部品２０の主要延在面に対して垂直である。
その他に、オプトエレクトロニクス部品２０は、導電性材料を含む第１の接触層２３を有する。この第１の接触層２３は、半導体チップ２５と支持体２１との間、および絶縁層２２と支持体２１との間に配置されている。
絶縁層２２とは反対側の支持体２１下面３０には、第２の接触層３１が配置されている。この第２の接触層３１は導電性材料を含む。第２の接触層３１は、支持体２１下面３０を部分的に覆う。
第１の接触層２３および第２の接触層３１は、少なくとも１つの間隙２６を有し、それによって、空洞２４の領域内の支持体２１は、少なくとも部分的に第１の接触層２３および第２の接触層３１から開放されている。したがって、第１の接触層２３および第２の接触層３１は、相互に離間されて配置された複数の領域を有する。空洞２４の領域において、第１の接触層２３は、半導体チップ２５と支持体２１との間に配置されている。半導体チップ２５は、接着剤を含む接着層３３によって第１の接触層２３に接続されている。第１の接触層２３は、必ずしも半導体チップ２５と面一で終端しているわけではない。
支持体２１とは反対側の絶縁層２２の上面２７には、部分的に第３の接触層３２が配置されている。この第３の接触層３２は、導電性材料を含む。第３の接触層３２は、相互に離間されて配置された複数の領域を有する。第３の接触層３２は、電気端子２９を有する。
したがって、オプトエレクトロニクス部品２０は、オプトエレクトロニクス部品２０の全伸張面にわたって横方向ｘに延在する導電層から開放される。それゆえ、温度変化が生じた場合に、第１の接触層２３および第２の接触層３１の間隙２６の領域において生じる熱機械的応力は、支持体２１によって少なくとも部分的に減少させることができる。それゆえ、半導体チップ２５の領域における支持体２１の湾曲が回避または低減される。このことは、半導体チップ２５と支持体２１との間の接続の安定性を高める。したがって、オプトエレクトロニクス部品２０の寿命を高めることができ、オプトエレクトロニクス部品２０を効率的に動作させることができる。
図３Ｂには、図３Ａによるオプトエレクトロニクス部品２０の実施例が示されている。この実施例では、温度変化が生じた場合にオプトエレクトロニクス部品２０の湾曲が発生し得ることが示されており、ここでは、第１の接触層２３および第２の接触層３１が間隙２６を有しているので、半導体チップ２５の領域における湾曲が低減または回避され得る。
図４Ａは、さらなる実施例による、オプトエレクトロニクス部品２０の概略的断面図を示している。図３Ａに示される実施例とは対照的に、第３の接触層３２は、絶縁層２２の上面２７を完全に覆う。ここでは、絶縁層２２の上面２７を完全に覆う第３の接触層３２のもとで温度変化が生じた際に、絶縁層２２の領域におけるオプトエレクトロニクス部品２０の湾曲が低減されていることが示されている。
例えばフレーム状に半導体チップ２５周りに配置された第３の接触層３２は、温度変化が生じた際の絶縁層２２の湾曲に対抗することができる。この湾曲は、絶縁層２２の横方向の熱膨張が第１の接触層２３および第２の接触層３１よりも少ないことに起因する。
部品２０が１つの用途でプリント基板上にはんだ付けプロセスによって表面実装される場合、温度変化が生じた際のオプトエレクトロニクス部品２０のより少ない湾曲は有利であり得る。
図４Ｂには、図４Ａに示されるオプトエレクトロニクス部品２０の実施例が示されている。ここでは、温度変化が生じた場合、オプトエレクトロニクス部品２０の湾曲は、空洞２４の領域においても、絶縁層２２の領域においても防止または低減されることが示されている。
図５には、さらなる実施例によるオプトエレクトロニクス部品２０の概略的断面図が示されている。支持体２１は、第１の接触層２３から支持体２１を貫通して第２の接触層３１まで延在する複数のビアホール３５を有する。このビアホール３５は、鉛直方向ｚに延在している。ビアホール３５は、導電性材料を含む。したがって、第１の接触層２３は、第２の接触層３１と導電的に接続されている。その他に、第１の接触層２３は、第２の接触層３１と熱的に接続されている。このことは、半導体チップ２５から第１の接触層２３を介して第２の接触層３１まで熱を放散させることを可能にする。
半導体チップ２５は、支持体２１とは反対側に２つの電気接点２８を有する。これらの電気接点２８の各々は、ボンディングワイヤ３７を介してそれぞれ第４の接触層３６に電気的に接続されている。第４の接触層３６は、部分的に絶縁層２２上に配置され、部分的に絶縁層２２の内部に配置されている。
第４の接触層３６は導電性材料を含み、支持体２１の主要延在面に対して平行に延在する。第４の接触層３６は、ビアホール３５を介して第２の接触層３１および第３の接触層３２と導電的に接続されている。これらのビアホール３５は、鉛直方向ｚで第４の接触層３６から、支持体２１の下面３０における第２の接触層３１まで、または絶縁層２２の上面２７における第３の接触層３２まで延在する。ここでは、これらのビアホール３５は、第１の接触層２３から離間されて配置されている。
これらのビアホール３５の各々は、第２の接触層３１の電気端子２９と導電的に接続されている。したがって、半導体チップ２５の電気接点２８は、支持体２１の下面３０における電気端子２９と導電的に接続されている。したがって、オプトエレクトロニクス部品２０は、表面実装可能である。
第１の接触層２３は、複数の間隙２６を有する。第１の接触層２３は、空洞２４の領域内に２つの間隙２６を有する。その他に、第１の接触層２３は、ビアホール３５の領域内に間隙２６を有する。第１の接触層２３は、支持体２１を横方向ｘで部分的に覆い、完全には覆っていない。第１の接触層２３は、例えば支持体２１の横方向伸張面の９０％未満を覆うことができる。
図６Ａには、実施例ではないオプトエレクトロニクス部品２０の一区分の平面図が示されている。図６Ａのこの区分は、半導体チップ２５なしで図１Ａに示す構造を有し、オプトエレクトロニクス部品２０の面積の１／４に相当する。示されている区分は、当該区分の縁部がオプトエレクトロニクス部品２０の２つの対称軸線に沿って延びるように選択されている。その他に、２５℃の温度に比べた２５０℃の温度の場合のオプトエレクトロニクス部品２０の表面の鉛直変位の有限要素コンピュータシミュレーションがμｍ単位で示されている。この鉛直方向は、オプトエレクトロニクス部品２０の主要延在面に対して垂直である。半導体チップ２５が存在するはずの領域は、破線で輪郭が描かれている。この領域において、鉛直変位は、８２μｍまでとなる。
図６Ｂには、図６Ａに示されるオプトエレクトロニクス部品２０の支持体２１の下面３０からの平面図が示されている。下面３０には、複数の電気端子２９が配置されている。下面３０では、２５０℃の場合の半導体チップ２５の領域における鉛直変位は、２５℃の場合の状態に比べて６．５μｍまでとなり、オプトエレクトロニクス部品２０の縁部では４８μｍまでとなる。
図７Ａには、一実施例によるオプトエレクトロニクス部品２０の一区分の平面図が示されている。このオプトエレクトロニクス部品２０は、半導体チップ２５なしで図３Ａに示す構造を有する。ここに示されている区分は、図３Ａからのオプトエレクトロニクス部品２０の面積の４／１に相当し、この区分の縁部がオプトエレクトロニクス部品２０の２つの対称軸線に沿って延びるように選択されている。２５０℃の場合のオプトエレクトロニクス部品２０の鉛直変位のコンピュータシミュレーションは、半導体チップ２５の領域におけるオプトエレクトロニクス部品２０の表面が、２５℃の場合の状態に比べて最大で２．８μｍ変位していることを明らかにしている。オプトエレクトロニクス部品２０の縁部では、鉛直変位は、８５μｍまでとなる。図６Ａに示されるオプトエレクトロニクス部品２０とは対照的に、図７Ａに示されるオプトエレクトロニクス部品２０の場合、第１の接触層２３および第２の接触層３１は、少なくとも１つの間隙２６を有する。このことは、温度変化が生じた場合に、半導体チップ２５の領域における部品２０の湾曲が大幅に低減することをもたらす。温度変化が生じた場合に発生する熱機械的応力は、支持体２１を介した第１の接触層２３および第２の接触層３１の間隙２６に基づき減少させることができる。
図７Ｂには、図７Ａに示されるオプトエレクトロニクス部品２０の支持体２１の下面３０からの平面図が示されている。下面３０には、複数の電気端子２９が配置されている。下面３０において、２５０℃の場合の部品２０の鉛直変位は、コンピュータシミュレーションから明らかなように、２５℃の場合の状態に比べて半導体チップ２５の領域においては最大で１μｍとなり、オプトエレクトロニクス部品２０の縁部では４８μｍまでとなる。ここでも、例えば図６Ｂに示される例と比較して、温度変化が生じた場合の半導体チップ２５の領域における部品２０の湾曲は著しく低減されている。
図８Ａには、さらなる実施例によるオプトエレクトロニクス部品２０の一区分の平面図が示されている。このオプトエレクトロニクス部品２０は、半導体チップ２５なしで図４Ａに示す構造を有する。ここに示されている区分は、図４Ａからのオプトエレクトロニクス部品２０の面積の４／１に相当し、この区分の縁部がオプトエレクトロニクス部品２０の２つの対称軸線に沿って延びるように選択されている。この実施例では、第３の接触層３２は、絶縁層２２の上面２７を完全に覆っている。２５０℃の場合のオプトエレクトロニクス部品２０の鉛直変位のコンピュータシミュレーションは、半導体チップ２５の領域におけるオプトエレクトロニクス部品２０の表面が、２５℃の場合の状態に比べて最大で１μｍ変位していることを明らかにしている。オプトエレクトロニクス部品２０の縁部では、鉛直変位は３３μｍまでとなる。
これは、温度変化が生じた場合のオプトエレクトロニクス部品２０の全伸張面にわたるオプトエレクトロニクス部品２０の表面の鉛直変位が、図６Ａに示されるオプトエレクトロニクス部品２０と比較して著しく低減されていることを意味する。オプトエレクトロニクス部品２０の縁部における変位も、図７Ａに示されるオプトエレクトロニクス部品２０に比べて著しく低減されている。絶縁層２２上に配置された第３の接触層３２は、第１の接触層２３および第２の接触層３１と比較して絶縁層２２の横方向の熱膨張がより少ないことに起因する絶縁層２２の湾曲に対抗する。
図８Ｂには、図８Ａに示されるオプトエレクトロニクス部品２０の支持体２１の下面３０からの平面図が示されている。下面３０には、複数の電気端子２９が配置されている。下面３０では、鉛直変位は、図７Ｂと比較して反対方向に、半導体チップ２５の領域においては２．７μｍまでとなり、オプトエレクトロニクス部品２０の縁部では２．４μｍとなる。ここでも、特に図６Ｂおよび図７Ｂの例と比較して、温度変化が生じた場合のオプトエレクトロニクス部品２０の縁部における鉛直変位は著しく低減されている。
図９Ａには、実施例ではないオプトエレクトロニクス部品２０の平面図が示されている。このオプトエレクトロニクス部品２０は、半導体チップ２５なしで図１Ａに示す構造を有する。オプトエレクトロニクス部品２０上を延在する２本の線Ｌ１，Ｌ２は、どの線Ｌ１，Ｌ２に沿って、オプトエレクトロニクス部品２０の表面の鉛直変位が２５℃に比べて様々な温度で測定されたかを示している。
図９Ｂには、図９Ａに示されるオプトエレクトロニクス部品２０の表面の鉛直変位の測定値がプロットされている。ｘ軸には、図９Ａに示される線Ｌ２に沿った位置がｍｍ単位でプロットされている。ｙ軸には、鉛直変位がμｍ単位でプロットされている。オプトエレクトロニクス部品２０の表面の鉛直変位は、様々な温度について測定された。破線でマーキングされた６ｍｍから１１ｍｍまでの間の領域は、半導体チップ２５が配置されるはずの領域である。２４９℃の場合のオプトエレクトロニクス部品２０の表面の鉛直変位は、この領域において９μｍまでとなり、オプトエレクトロニクス部品２０の縁部では７０μｍまでとなる。
図１０Ａには、一実施例によるオプトエレクトロニクス部品２０の平面図が示されている。このオプトエレクトロニクス部品２０は、半導体チップ２５なしで図４Ａに示す構造を有する。オプトエレクトロニクス部品２０上を延在する２本の線Ｌ１，Ｌ２は、どの線Ｌ１，Ｌ２に沿って、オプトエレクトロニクス部品２０の表面の鉛直変位が様々な温度で測定されたかを示している。
図１０Ｂには、図１０Ａに示されるオプトエレクトロニクス部品２０の表面の鉛直変位の測定値がプロットされている。ｘ軸には、図１０Ａに示される線Ｌ２に沿った位置がｍｍ単位でプロットされている。ｙ軸には、鉛直変位がμｍ単位でプロットされている。オプトエレクトロニクス部品２０の表面の鉛直変位は、様々な温度について測定された。破線でマーキングされた６ｍｍから１１ｍｍまでの間の領域は、半導体チップ２５が配置されるはずの領域である。２４９℃の場合のオプトエレクトロニクス部品２０の表面の鉛直変位は、この領域において２μｍまでとなり、オプトエレクトロニクス部品２０の縁部では３７μｍまでとなる。したがって、これらの測定も、図４Ａに示される実施例によるオプトエレクトロニクス部品２０の表面の鉛直変位が、図１Ａに示されるオプトエレクトロニクス部品２０よりも著しく低減されていることを示している。
本発明は、実施例に基づく説明によってこれらの実施例に限定されるものではない。むしろ、本発明は、当該の特徴または当該の組み合わせ自体が特許請求の範囲または実施例に明示的に提示されていない場合であっても、あらゆる新規の特徴ならびにこれらの特徴のあらゆる組み合わせを包含する。このことは、特に、特許請求の範囲における特徴のあらゆる組み合わせを含む。
本出願は、独国特許出願第１０２０１８１１１７９１．４号明細書の優先権を主張するものであって、これとともにその開示内容は、参照により、本明細書に援用される。
２０ オプトエレクトロニクス部品
２１ 支持体
２２ 絶縁層
２３ 第１の接触層
２４ 空洞
２５ オプトエレクトロニクス半導体チップ
２６ 間隙
２７ 上面
２８ 電気接点
２９ 電気端子
３０ 下面
３１ 第２の接触層
３２ 第３の接触層
３３ 接着層
３４ 電気絶縁材料
３５ ビアホール
３６ 第４の接触層
３７ ボンディングワイヤ
Ｌ１，Ｌ２ 線
ｘ 横方向
ｚ 鉛直方向

Claims (10)

  1. オプトエレクトロニクス部品（２０）であって、
    支持体（２１）と、
    オプトエレクトロニクス半導体チップ（２５）と、
    電気絶縁材料を含む絶縁層（２２）と、
    導電性材料を含む第１の接触層（２３）と、を備え、
    前記絶縁層（２２）は、前記支持体（２１）上に配置され、空洞（２４）を有し、
    前記半導体チップ（２５）は、前記空洞（２４）内に配置されており、
    前記第１の接触層（２３）は、前記半導体チップ（２５）と前記支持体（２１）との間、および前記絶縁層（２２）と前記支持体（２１）との間に配置され、
    前記第１の接触層（２３）は、少なくとも１つの間隙（２６）を有し、それによって、前記空洞（２４）領域内の前記支持体（２１）は、少なくとも部分的に前記第１の接触層（２３）を有しておらず、
    導電性材料を含む第３の接触層（３２）が、少なくとも部分的に前記支持体（２１）とは反対側の前記絶縁層（２２）の上面（２７）に配置されており、
    前記第３の接触層（３２）は、前記絶縁層（２２）の前記上面（２７）を完全に覆っており、
    導電性材料を含む第２の接触層（３１）が、少なくとも部分的に前記絶縁層（２２）とは反対側の前記支持体（２１）の下面（３０）に配置され、少なくとも１つの間隙を有し、それにより、前記空洞（２４）の領域内の前記支持体（２１）は、少なくとも部分的に前記第２の接触層（３１）を有しておらず、
    前記第１の接触層（２３）は、少なくとも２つの間隙（２６）を有し、
    前記第２の接触層（３１）は、少なくとも２つの間隙（２６）を有し、
    前記支持体（２１）は、前記第１の接触層（２３）と、前記第２の接触層（３１）と、前記半導体チップ（２５）とを有していない、前記空洞（２４）の領域内の少なくとも２つの領域を有している、
    オプトエレクトロニクス部品（２０）。
  2. 前記空洞（２４）は、前記支持体（２１）とは反対側の上面（２７）から前記絶縁層（２２）を完全に通って前記支持体（２１）まで延在する、請求項１記載のオプトエレクトロニクス部品（２０）。
  3. 前記半導体チップ（２５）および前記絶縁層（２２）は、相互に接触することなく配置されている、請求項１または２記載のオプトエレクトロニクス部品（２０）。
  4. 前記第１の接触層（２３）は、前記第２の接触層（３１）と導電的に接続されている、請求項１から３までのいずれか１項記載のオプトエレクトロニクス部品（２０）。
  5. 前記オプトエレクトロニクス半導体チップ（２５）は、前記支持体（２１）とは反対側に電気接点（２８）を有する、請求項１から４までのいずれか１項記載のオプトエレクトロニクス部品（２０）。
  6. 前記オプトエレクトロニクス半導体チップ（２５）の前記電気接点（２８）は、前記絶縁層（２２）とは反対側の前記支持体（２１）の下面（３０）における電気端子（２９）と導電的に接続されている、請求項５記載のオプトエレクトロニクス部品（２０）。
  7. 前記オプトエレクトロニクス部品（２０）は、表面実装可能である、請求項１から６までのいずれか１項記載のオプトエレクトロニクス部品（２０）。
  8. 前記オプトエレクトロニクス部品（２０）は、該オプトエレクトロニクス部品（２０）の全伸張面にわたって横方向（ｘ）に延在する導電層を有しておらず、前記横方向（ｘ）は、前記オプトエレクトロニクス部品（２０）の主要延在面に対して平行である、請求項１から７までのいずれか１項記載のオプトエレクトロニクス部品（２０）。
  9. 前記絶縁層（２２）は、前記オプトエレクトロニクス半導体チップ（２５）を超えて鉛直方向（ｚ）に突出しているか、または前記オプトエレクトロニクス半導体チップ（２５）は、前記絶縁層（２２）と面一に終端しており、前記鉛直方向（ｚ）は、前記オプトエレクトロニクス部品（２０）の主要延在面に対して垂直である、請求項１から８までのいずれか１項記載のオプトエレクトロニクス部品（２０）。
  10. 導電性材料を含む第３の接触層（３２）は、少なくとも部分的に前記支持体（２１）とは反対側の前記絶縁層（２２）の上面（２７）に配置され、さらに前記第３の接触層（３２）は、前記絶縁層（２２）の前記上面（２７）を完全に覆い、前記オプトエレクトロニクス部品（２０）は、該オプトエレクトロニクス部品（２０）の全伸張面にわたって横方向（ｘ）に延在する導電層を有しておらず、前記横方向（ｘ）は、前記オプトエレクトロニクス部品（２０）の主要延在面に対して平行である、請求項１から９までのいずれか１項記載のオプトエレクトロニクス部品（２０）。
JP2020564081A 2018-05-16 2019-04-02 オプトエレクトロニクス部品 Active JP7458994B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018111791.4A DE102018111791A1 (de) 2018-05-16 2018-05-16 Optoelektronisches Bauteil
DE102018111791.4 2018-05-16
PCT/EP2019/058289 WO2019219287A1 (de) 2018-05-16 2019-04-02 Optoelektronisches bauteil

Publications (2)

Publication Number Publication Date
JP2021523574A JP2021523574A (ja) 2021-09-02
JP7458994B2 true JP7458994B2 (ja) 2024-04-01

Family

ID=66165922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020564081A Active JP7458994B2 (ja) 2018-05-16 2019-04-02 オプトエレクトロニクス部品

Country Status (5)

Country Link
US (1) US20210217940A1 (ja)
JP (1) JP7458994B2 (ja)
CN (1) CN112262482A (ja)
DE (1) DE102018111791A1 (ja)
WO (1) WO2019219287A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013144A (ja) 2004-06-25 2006-01-12 Citizen Seimitsu Co Ltd 光半導体パッケージの製造方法およびその製造方法を用いて製造した光半導体パッケージ。
US20140011309A1 (en) 2010-12-22 2014-01-09 Francois Lechleiter Circuit for a Light Emitting Component and Method of Manufacturing the Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4536171B2 (ja) * 1998-05-22 2010-09-01 日亜化学工業株式会社 Ｌｅｄ表示装置
JP4659421B2 (ja) * 2004-09-30 2011-03-30 株式会社トクヤマ 発光素子収納用パッケージの製造方法
KR101154801B1 (ko) * 2004-12-03 2012-07-03 엔지케이 스파크 플러그 캄파니 리미티드 세라믹 기판 및 발광 소자 수납용 세라믹 패키지
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
EP1897146A2 (en) * 2005-06-27 2008-03-12 Lamina Lighting, Inc. Light emitting diode package and method for making same
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
KR101241650B1 (ko) * 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
US20090001404A1 (en) * 2007-06-29 2009-01-01 Ohata Takafumi Semiconductor light emitting device, process for producing the same, and led illuminating apparatus using the same
JP5185683B2 (ja) * 2008-04-24 2013-04-17 パナソニック株式会社 Ｌｅｄモジュールの製造方法および照明器具の製造方法
CN102044600A (zh) * 2009-10-15 2011-05-04 展晶科技(深圳)有限公司 发光二极管封装结构及其制备方法
JP5463205B2 (ja) * 2010-05-27 2014-04-09 日本メクトロン株式会社 フレキシブル回路基板
WO2012061183A2 (en) * 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device for thermal management and method of making
US8354684B2 (en) * 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
KR101284796B1 (ko) * 2011-10-05 2013-07-10 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
DE102012110774A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
CN107251245A (zh) * 2015-02-25 2017-10-13 京瓷株式会社 发光元件搭载用封装体、发光装置以及发光模块
CN107482099B (zh) * 2016-06-08 2019-09-10 光宝光电(常州)有限公司 发光二极管封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013144A (ja) 2004-06-25 2006-01-12 Citizen Seimitsu Co Ltd 光半導体パッケージの製造方法およびその製造方法を用いて製造した光半導体パッケージ。
US20140011309A1 (en) 2010-12-22 2014-01-09 Francois Lechleiter Circuit for a Light Emitting Component and Method of Manufacturing the Same

Also Published As

Publication number Publication date
DE102018111791A1 (de) 2019-11-21
US20210217940A1 (en) 2021-07-15
JP2021523574A (ja) 2021-09-02
WO2019219287A1 (de) 2019-11-21
CN112262482A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
KR102129647B1 (ko) 광전자 조명 모듈, 광전자 조명 장치 및 차량 헤드램프
JP5536814B2 (ja) パッケージキャリアの製造方法
KR101388792B1 (ko) 반도체 패키지 모듈
US20170148966A1 (en) Surface-Mountable Semiconductor Component and Method for Producing Same
US20090108470A1 (en) Semiconductor device
US9481565B2 (en) Encapsulated component comprising a MEMS component and method for the production thereof
US10278285B2 (en) Electric component assembly
JP5709739B2 (ja) パワー半導体装置
KR20130124856A (ko) 반도체 소자 리드프레임 및 이를 이용한 반도체 소자 패키지
JP4069070B2 (ja) 電力半導体モジュール
JP2015076511A (ja) 半導体装置およびその製造方法
JP7458994B2 (ja) オプトエレクトロニクス部品
KR20140063713A (ko) 몰딩된 하우징을 구비한 전기 제어 장치
JP6034175B2 (ja) Ｌｅｄモジュール
KR20130047756A (ko) 광전자 반도체 컴포넌트
US20180076370A1 (en) Light-emitting component and method of producing a light-emitting component
JP2018501655A (ja) チップ・ハウジングを製造するためのリード・フレームおよび方法
KR20130060613A (ko) 반도체 패키지
JP6680875B2 (ja) エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置
US9324627B2 (en) Electronic assembly for mounting on electronic board
US20080056315A1 (en) Semiconductor laser device
JP2011222626A (ja) 半導体発光装置および発光素子パッケージ
KR20110080548A (ko) 발광 장치
JP7449295B2 (ja) 光素子搭載用パッケージ、電子装置及び電子モジュール
KR101216936B1 (ko) 발광 다이오드

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240319

R150 Certificate of patent or registration of utility model

Ref document number: 7458994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150