JP6680875B2 - エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置 - Google Patents

エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置 Download PDF

Info

Publication number
JP6680875B2
JP6680875B2 JP2018519930A JP2018519930A JP6680875B2 JP 6680875 B2 JP6680875 B2 JP 6680875B2 JP 2018519930 A JP2018519930 A JP 2018519930A JP 2018519930 A JP2018519930 A JP 2018519930A JP 6680875 B2 JP6680875 B2 JP 6680875B2
Authority
JP
Japan
Prior art keywords
region
electronic
package
lead frame
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018519930A
Other languages
English (en)
Other versions
JP2018534776A (ja
Inventor
ソック ゲック べー
ソック ゲック べー
シュー リー ヨー
シュー リー ヨー
ウィン ユー ウォン
ウィン ユー ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018534776A publication Critical patent/JP2018534776A/ja
Application granted granted Critical
Publication of JP6680875B2 publication Critical patent/JP6680875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Description

本発明は、請求項１に記載のエレクトロニクス部品のためのパッケージ、請求項８に記載のエレクトロニクス部品、および請求項１１に記載のエレクトロニクス装置に関する。
従来からエレクトロニクス部品のための様々なパッケージが知られている。
本発明の目的の１つは、エレクトロニクス部品のためのパッケージを提供することである。この目的は、請求項１の特徴を備えるパッケージによって達成される。本発明のさらなる目的の１つは、エレクトロニクス部品を提供することである。この目的は、請求項８の特徴を備えるエレクトロニクス部品によって達成される。本発明のさらなる目的の１つは、エレクトロニクス装置を提供することである。この目的は、請求項１１の特徴を備えるエレクトロニクス装置によって達成される。さらなる発展形態が、従属請求項に開示されている。
エレクトロニクス部品のためのパッケージは、筐体と、筐体に埋め込まれたリードフレームとを備えている。リードフレームは、互いに電気絶縁された第１の領域と、第２の領域と、第３の領域とを含んでいる。第１の領域および前記第２の領域は、それぞれＬ形である。
パッケージのリードフレームのＬ形である第１の領域および第２の領域によって、これら第１の領域および第２の領域に、エレクトロニクス半導体チップを電気接続するボンドワイヤを接続するための複数のワイヤボンディング位置が提供され有利である。このため、パッケージにおいて異なる種類のエレクトロニクス半導体チップを、想定されうる種々の配向で配置することが可能となる。これによって、パッケージを様々な用途に種々の配置で使用することが可能となり有利である。
パッケージの一実施形態において、第１の領域と第２の領域とは、互いにミラー対称である。このため、省スペースかつ機械的に頑丈なパッケージ構造が可能となり有利である。
パッケージの一実施形態において、リードフレームはミラー対称である。このため、コンパクトかつ機械的に頑丈なパッケージ構造が可能となり有利である。
パッケージの一実施形態において、第３の領域は、第１の間隙と第２の間隙とを有している。第１の間隙および第２の間隙は、それぞれＬ形である。第１の領域は第１の間隙に配置されており、第２の領域は第２の間隙に配置されている。このパッケージの一実施形態においては、リードフレームの第１の領域、第２の領域、および第３の領域は、組み合わさって長方形を構成しうる。このため、パッケージのコンパクトな設計が可能となり、また、パッケージのリードフレームを、材料を節約して製造することが可能となり有利である。
パッケージの一実施形態において、リードフレームの第１の領域、第２の領域、および第３の領域の底面の少なくとも一部が、筐体の底面で露出している。このようなパッケージのリードフレームの第１の領域、第２の領域、および第３の領域の露出した底面によって、パッケージの表面実装が可能となり有利である。パッケージは、例えばリフローはんだ付けなどのＳＭＴ（ｓｕｒｆａｃｅ ｍｏｕｎｔ ｔｅｃｈｎｏｌｏｇｙ）法等によって表面実装しうる。パッケージのリードフレームの第１の領域および第２の領域の底面は、例えばパッケージを電気接続するように働きうる。リードフレームの第３の領域の底面は、パッケージを熱的に接続するように働きうる。
パッケージの一実施形態において、筐体は空洞を有する。リードフレームの第１の領域、第２の領域、および第３の領域の上面の少なくとも一部が、空洞に露出している。このようなパッケージの筐体の空洞は、１つ以上のエレクトロニクス半導体チップを収容するよう有利に働きうる。エレクトロニクス半導体チップは、空洞において、筐体のリードフレームの上記領域の露出した上面に電気的かつ熱的に接続されうる。空洞は、空洞に配置されたエレクトロニクス半導体チップを保護するために、埋め込み混合物を収容するようにも働きうる。
パッケージの一実施形態において、第１の領域の上面の第１の部分および第２の部分が、空洞に露出している。筐体の条片（ｆｉｌｌｅｔ）が、第１の部分と第２の部分との間の第１の領域の上面の領域を覆っている。第１の領域の上面の第１の部分および第２の部分はそれぞれ、ボンドワイヤを接続するための独立したボンドワイヤパッドとして有利に働きうる。このため、パッケージを複数の配置で使用することが可能である。
エレクトロニクス部品は、上記のようなパッケージと、第３の領域の上面上の空洞に配置されたエレクトロニクス半導体チップとを備えている。エレクトロニクス部品のパッケージのリードフレームの第３の領域は、エレクトロニクス部品の動作時にエレクトロニクス半導体チップで発生する熱を除去するためのサーマルパッドとして有利に働きうる。第３の領域は、エレクトロニクス半導体チップの電気コンタクトパッドから電気絶縁されうる。
エレクトロニクス部品の一実施形態において、エレクトロニクス部品は、第３の領域の上面に配置されたエレクトロニクス半導体チップを少なくとも２つ備えている。少なくとも２つのエレクトロニクス半導体チップは、第１の領域および第２の領域と直列配置で電気接続されている。直列配置によって、これら少なくとも２つのエレクトロニクス半導体チップは、同一の電流での動作が可能となり有利である。
エレクトロニクス部品の一実施形態において、エレクトロニクス部品は、第３の領域の上面に配置されたエレクトロニクス半導体チップを少なくとも２つ備えている。少なくとも２つのエレクトロニクス半導体チップは、第１の領域および第２の領域と並列配置で電気接続されている。このような配置によってこれら少なくとも２つのエレクトロニクス半導体チップを同一の駆動電圧で駆動することが可能であり有利である。
エレクトロニクス装置は、上記のようなエレクトロニクス部品を少なくとも２つ備えている。エレクトロニクス部品は、例えば発光部品である。したがって、エレクトロニクス部品を少なくとも２つ備えるエレクトロニクス装置は、大光量で光を出射するように設計しうる。
エレクトロニクス装置の一実施形態において、エレクトロニクス部品の少なくとも２つは、直列配置で電気接続されている。このため、これら少なくとも２つのエレクトロニクス部品を同一の駆動電流で駆動することが可能である。
エレクトロニクス装置の一実施形態において、エレクトロニクス部品の少なくとも２つは、並列配置で電気接続されている。このため、これら少なくとも２つのエレクトロニクス部品を同一の駆動電圧で駆動することが可能である。
本発明の上述した特性、特徴、および利点と、これらを達成する方法は、それぞれ概略的に示した図面を参照しながら以下にさらに詳しく説明する例示的な実施形態に関連して、さらに明確かつ包括的に理解されるであろう。
パッケージの上面の部分的な透視図 パッケージの上面のさらなる図 パッケージの底面図 第１の実施形態のエレクトロニクス部品を示す図 第２の実施形態のエレクトロニクス部品を示す図 第３の実施形態のエレクトロニクス部品を示す図 第４の実施形態のエレクトロニクス部品を示す図 第１の実施形態のエレクトロニクス装置を示す図 第２の実施形態のエレクトロニクス装置を示す図
図１は、エレクトロニクス部品のためのパッケージ１０の、概略的な透視上面図である。図２は、パッケージ１０の概略的な非透視上面図である。図３は、パッケージ１０の概略的な底面図である。
パッケージ１０は筐体１００を備えている。筐体１００は、上面１０１と、上面に対向する底面１０２とを有している。上面１０１において、筐体１００は空洞１１０を有している。
筐体１００は、例えばプラスチック材料のような電気絶縁性材料を含有している。筐体１００は、例えばトランスファー成形または射出成形などの成形によって製造されうる。
パッケージ１０は、さらにリードフレーム２００を備えている。リードフレーム２００は、上面２０１と、上面２０１に対向する底面２０２とを有する平坦な形状である。
リードフレーム２００は、例えば金属などの導電材料を含んでいる。リードフレーム２００は、例えば金属板からなる。
リードフレーム２００は、少なくとも部分的に筐体１００に埋め込まれている。リードフレーム２００の筐体１００への埋め込みは、筐体１００の製造時に、リードフレーム２００の周りに筐体１００の材料を成形することで行われうる。
リードフレーム２００は側方において、第１の領域２１０、第２の領域２２０、および第３の領域２３０に分割されている。第１の領域２１０、第２の領域２２０、および第３の領域２３０はそれぞれ、物理的に互いに分離されており、隙間２０３で互いに隔てられており、互いに電気絶縁されている。リードフレーム２００の第１の領域２１０、第２の領域２２０、および第３の領域２３０は、筐体１００によってその位置が保持されている。
第１の領域２１０は、上面２１１と、上面２１１に対向する底面２１２とを有している。第２の領域２２０は、上面２２１と、上面２２１に対向する底面２２２とを有している。第３の領域２３０は、上面２３１と、上面２３１に対向する底面２３２とを有している。第１の領域２１０の上面２１１、第２の領域２２０の上面２２１、および第３の領域２３０の上面２３１は共に、リードフレーム２００の上面２０１を形成している。第１の領域２１０の底面２１２、第２の領域２２０の底面２２２、および第３の領域２３０の底面２３２は共に、リードフレーム２００の底面２０２を形成している。
リードフレーム２００の第１の領域２１０および第２の領域２２０は、それぞれＬ字形をしている。第１の領域２１０および第２の領域２２０は、互いにミラー対称である。リードフレーム２００の第３の領域２３０は、第１の間隙２３３と第２の間隙２３４とを有している。第１の間隙２３３および第２の間隙２３４はそれぞれＬ字形をしている。リードフレーム２００の第１の領域２１０は、第３の領域２３０の第１の間隙２３３に配置されている。リードフレーム２００の第２の領域２２０は、第３の領域２３０の第２の間隙２３４に配置されている。リードフレーム２００のＬ形である第１の領域２１０、およびリードフレーム２００のＬ形である第２の領域２２０は、Ｌ形のそれぞれの辺がリードフレーム２００の外縁に沿うようにリードフレーム２００の角にそれぞれ配置されている。第１の領域２１０、第２の領域２２０、および第３の領域２３０は、組み合わさってほぼ長方形、特にほぼ正方形を構成しうる。リードフレーム２００全体は、鏡軸２０４においてミラー対称である。
リードフレーム２００の第１の領域２１０の底面２１２、第２の領域２２０の底面２２２、および第３の領域２３０の底面２３２は、少なくとも部分的にパッケージ１０の筐体１００の底面１０２で露出している。これら露出している底面２１２、２２２、および２３２の部分において、第１の領域２１０、第２の領域２２０、および第３の領域２３０の底面２１２、２２２、および２３２は、筐体１００の材料で覆われていない。第１の領域２１０、第２の領域２２０、および第３の領域２３０の底面２１２、２２２、および２３２の全体が筐体１００の底面１０２で露出していることが好都合である。
リードフレーム２００の上記領域２１０、２２０、および２３０の露出した底面２１２、２２２、および２３２は、パッケージ１０を電気的および／または熱的に接続するように働きうる。パッケージ１０は例えば、リフローはんだ付けなどのＳＭＴ法等によって表面実装されるＳＭＤパッケージとして設計されうる。
リードフレーム２００の第１の領域２１０の上面２１１、第２の領域２２０の上面２２１、および第３の領域２３０の上面２３１の一部は、パッケージ１０の筐体１００の上面１０１で空洞１１０に露出している。第１の領域２１０、第２の領域２２０、および第３の領域２３０の上面２１１、２２１、および２３１の露出部分は、筐体１００の材料で覆われていない。リードフレーム２００の上記領域２１０、２２０、および２３０の上面２１１、２２１、および２３１の他の部分は、筐体１００の材料で覆われている。
第１の領域２１０の上面２１１の第１の部分２１３および第２の部分２１４は、筐体１００の上面１０１で空洞１１０に露出している。筐体１００の材料から形成される条片１２０が、第１の領域２１０の上面２１１の第１の部分２１３と第２の部分２１４との間の、第１の領域２１０の上面２１１の領域を覆っており、第１の領域２１０の上面２１１の第１の部分２１３を第２の部分２１４から分離している。これに対応して、第２の領域２２０の上面２２１の第１の部分２２３および第２の部分２２４は、筐体１００の上面１０１で空洞１１０に露出している。条片１２０は、第１の部分２２３と第２の部分２２４との間の第２の領域２１０の上面２２１の領域を覆っており、第１の部分２２３を第２の部分２２４から分離している。
図１から３に示す例では、第３の領域２３０は、リードフレーム２００の第１の領域２１０および第２の領域２２０よりも面積が大きい。特に、第３の領域２３０の底面２３２は、第１の領域２００の底面２１２よりも大きく、かつ第２の領域２２０の底面２２２よりも大きい。第３の領域２３０の底面２３２は、第１の領域２１０の底面２１２および第２の領域２２０の底面２２２の面積の合計よりもさらに大きい。しかしながら、これとは面積が異なるリードフレーム２００の上記領域２１０、２２０、および２３０を設計することも可能である。
図４はエレクトロニクス部品２０の概略的な上面図である。エレクトロニクス部品２０は、オプトエレクトロニクス部品でありうる。エレクトロニクス部品２０は、例えば可視光などの電磁放射を発するように設計されうる。
エレクトロニクス部品２０は、図１から３に示すパッケージ１０を備えている。さらに、エレクトロニクス部品２０は、複数のエレクトロニクス半導体チップ３００、すなわち第１のエレクトロニクス半導体チップ３００、３０１、第２のエレクトロニクス半導体チップ３００、３０２、第３のエレクトロニクス半導体チップ３００、３０３、および第４のエレクトロニクス半導体チップ３００、３０４を備えている。エレクトロニクス半導体チップ３００は、例えば可視光などの電磁放射を発するように設計されたオプトエレクトロニクス半導体チップでありうる。エレクトロニクス半導体チップ３００は、例えば発光ダイオードチップ（ＬＥＤチップ）でありうる。
各エレクトロニクス半導体チップ３００は、第１のコンタクトパッド３１０および第２のコンタクトパッド３２０を含んでいる。図４に示す例では、コンタクトパッド３１０および３２０は、エレクトロニクス半導体チップ３００の長方形の上面の角近傍に配置されている。しかしながら、コンタクトパッド３１０および３２０は、エレクトロニクス半導体チップ３００の他の位置にも配置されうる。
エレクトロニクス半導体チップ３００は、パッケージ１０のリードフレーム２００の第３の領域２３０の上面２３１の露出部分で、パッケージ１０の筐体１００の空洞１１０に配置されている。エレクトロニクス半導体チップ３００は、エレクトロニクス半導体チップ３００の底面がリードフレーム２００の第３の領域２３０の上面２３１に対向し、第３の領域２３０の上面２３１に接合されるように配置されている。エレクトロニクス半導体チップ３００は例えば、はんだまたは接着剤を用いて接合されうる。
エレクトロニクス部品２０のエレクトロニクス半導体チップ３００は、パッケージ１０のリードフレーム２００の第１の領域２１０および第２の領域２２０と、ボンドワイヤ３３０を用いて直列配置で電気接続されている。第１のボンドワイヤ３３０は、リードフレーム２００の第１の領域２１０の上面２１１の第１の部分２１３から、第１のエレクトロニクス半導体チップ３００、３０１の第１のコンタクトパッド３１０まで延在しており、リードフレーム２００の第１の領域２１０を第１のエレクトロニクス半導体チップ３００、３０１の第１のコンタクトパッド３１０に電気接続している。第２のボンドワイヤ３３０は、第１のエレクトロニクス半導体チップ３００、３０１の第２のコンタクトパッド３２０を、第２のエレクトロニクス半導体チップ３００、３０２の第１のコンタクトパッド３１０に接続している。第３のボンドワイヤ３３０は、第２のエレクトロニクス半導体チップ３００、３０２の第２のコンタクトパッド３２０を、第３のエレクトロニクス半導体チップ３００、３０３の第１のコンタクトパッド３１０に接続している。第４のボンドワイヤ３３０は、第３のエレクトロニクス半導体チップ３００、３０３の第２のコンタクトパッド３２０を、第４のエレクトロニクス半導体チップ３００、３０４の第１のコンタクトパッド３１０に接続している。第５のボンドワイヤ３３０は、第４のエレクトロニクス半導体チップ３００、３０４の第２のコンタクトパッド３２０を、リードフレーム２００の第２の領域２２０の上面２２１の第１の部分２２３に接続している。
エレクトロニクス部品２０は、パッケージ１０のリードフレーム２００の第１の領域２１０の底面２１２、およびパッケージ１０のリードフレーム２００の第２の領域２２０の底面２２２を介して電気コンタクトされうる。さらに、エレクトロニクス部品２０は、パッケージ１０のリードフレーム２００の第３の領域２３０の底面２３２を介してサーマルコンタクトされうる。エレクトロニクス部品２０のエレクトロニクス半導体チップ３００によって発せられる熱は、リードフレーム２００の第３の領域２３０を経由して消散されうる。
図５は、第２の実施形態のエレクトロニクス部品２０の概略的な上面図である。エレクトロニクス部品２０の第２の実施形態は、図４に示すエレクトロニクス部品２０の第１の実施形態と類似している。以下、エレクトロニクス部品２０の第２の実施形態とエレクトロニクス部品２０の第１の実施形態との違いのみ説明する。
エレクトロニクス部品２０の第２の実施形態では、エレクトロニクス半導体チップ３００は２つのグループに分けられる。第１のエレクトロニクス半導体チップ３００、３０１と第４のエレクトロニクス半導体チップ３００、３０４とは、第１の直列配置で配置されている。第２のエレクトロニクス半導体チップ３００、３０２と第３のエレクトロニクス半導体チップ３００、３０３とは、第２の直列配置で配置されており、第１のエレクトロニクス半導体チップ３００、３０１と第４のエレクトロニクス半導体チップ３００、３０４との第１の直列配置と並列接続されている。
第１のエレクトロニクス半導体チップ３００、３０１の第１のコンタクトパッド３１０は、リードフレーム２００の第１の領域２１０の上面２１１の第１の部分２１３に接続されている。第１のエレクトロニクス半導体チップ３００、３０１の第２のコンタクトパッド３２０は、第４のエレクトロニクス半導体チップ３００、３０４の第１のコンタクトパッド３１０に接続されている。第４のエレクトロニクス半導体チップ３００、３０４の第２のコンタクトパッド３２０は、リードフレーム２００の第２領域２２０の上面２２１の第１の部分２２３に接続されている。第２のエレクトロニクス半導体チップ３００、３０２の第１のコンタクトパッド３１０は、リードフレーム２００の第１領域２１０の上面２１１の第２の部分２１４に電気接続されている。第２のエレクトロニクス半導体チップ３００、３０２の第２のコンタクトパッド３２０は、第３のエレクトロニクス半導体チップ３００、３０３の第１のコンタクトパッド３１０に接続されている。第３のエレクトロニクス半導体チップ３００、３０３の第２のコンタクトパッド３２０は、リードフレーム２００の第２領域２２０の上面２２１の第２の部分２２４に電気接続されている。
図６は、第３の実施形態のエレクトロニクス部品２０の概略的な上面図である。エレクトロニクス部品２０の第３の実施形態は、図４に示すエレクトロニクス部品２０の第１の実施形態と類似している。以下、エレクトロニクス部品２０の第３の実施形態とエレクトロニクス部品２０の第１の実施形態との違いのみ説明する。
エレクトロニクス部品２０の第３の実施形態は、パッケージ１０の筐体１００の空洞１１０において、リードフレーム２００の第３の領域２３０の上面２３１に配置された１６個のエレクトロニクス半導体チップ３００を備えている。これら１６個のエレクトロニクス半導体チップ３００は、リードフレーム２００の第１の領域２１０および第２の領域２２０と、直列配置で電気接続されている。
図７は、第４の実施形態のエレクトロニクス部品２０の概略的な上面図である。エレクトロニクス部品２０の第４の実施形態は、図５に示すエレクトロニクス部品２０の第２の実施形態と類似している。以下、エレクトロニクス部品２０の第４の実施形態とエレクトロニクス部品２０の第２の実施形態との違いのみ説明する。
第４の実施形態では、エレクトロニクス部品２０は、パッケージ１０の筐体１００の空洞１１０において、リードフレーム２００の第３の領域２３０の上面２３１に配置された１６個のエレクトロニクス半導体チップ３００を備えている。これら１６個のエレクトロニクス半導体チップ３００は、２つのグループに分けられる。各グループにおいて、エレクトロニクス半導体チップ３００は直列配置で配置されている。エレクトロニクス半導体チップ３００の２つのグループは、パッケージ１０のリードフレーム２００の第１の領域２１０および第２の領域２２０と並列接続されている。
第１のグループは、第１の領域２１０の上面２１１の第１の部分２１３、および第２の領域２２０の上面２２１の第１の部分２２３と電気接続されている。第２のグループは、第１の領域２１０の上面２１１の第２の部分２１４、および第２の領域２２０の上面２２１の第２の部分２２４と電気接続されている。
他の実施形態において、エレクトロニクス部品２０はエレクトロニクス半導体チップ３００を１つのみ、または他の個数のエレクトロニクス半導体チップ３００を備えうる。エレクトロニクス半導体チップ３００は、直列および並列配置のいずれかの組み合わせで配置されうる。
図８は、エレクトロニクス装置３０の概略的な上面図である。エレクトロニクス装置３０は、図４から７に関連して説明した実施形態の１つである、エレクトロニクス部品２０を９つ備えている。エレクトロニクス部品２０は、３つの列と３つの行からなる規則的な格子状に配置されている。エレクトロニクス部品２０は、導電接続部３４０を介して直列配置で電気接続されている。導電接続部３４０は、例えばエレクトロニクス部品２０が実装されるキャリア上に配置された導電路として設計されうる。エレクトロニクス部品２０の直列配置では、各エレクトロニクス部品２０の第２のコンタクトパッド３２０は、導電接続部３４０の１つを介して次のエレクトロニクス部品２０の第１のコンタクトパッド３１０に電気接続されている。直列配置の第１のエレクトロニクス部品２０の第１のコンタクトパッド３１０、および最後のエレクトロニクス部品２０の第２のコンタクトパッド３２０は、外部陽極および陰極接続部に電気接続されている。
図９は、第２の実施形態のエレクトロニクス装置３０の概略的な上面図である。エレクトロニクス装置３０の第２の実施形態は、図８に示すエレクトロニクス装置３０の第１の実施形態と類似している。以下、エレクトロニクス装置３０の第２の実施形態とエレクトロニクス装置３０の第１の実施形態との違いのみ説明する。
エレクトロニクス装置３０の第２の実施形態では、９つのエレクトロニクス部品２０が、それぞれ３つのエレクトロニクス部品２０からなる３つのグループに分けられている。各グループにおいて、３つのエレクトロニクス部品２０は、直列配置で電気接続されている。直列接続されたエレクトロニクス部品２０の３つのグループは、並列配置で電気接続されている。
上記とは異なる数のエレクトロニクス部品２０を備えるエレクトロニクス装置を構成することも可能である。エレクトロニクス装置３０は、例えばエレクトロニクス部品２０を１つのみ、エレクトロニクス部品２０を２つ、または他の個数のエレクトロニクス部品２０をも備えうる。エレクトロニクス装置３０のエレクトロニクス部品２０は、直列配置および並列配置のいずれかの組み合わせで電気接続されうる。
好ましい例示的な実施形態に基づき、本発明を図示し、より詳細に説明した。しかしながら、本発明は、開示した例に限定されない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。
１０ パッケージ
２０ エレクトロニクス部品
３０ エレクトロニクス装置
１００ 筐体
１０１ 上面
１０２ 底面
１１０ 空洞
１２０ 条片
２００ リードフレーム
２０１ 上面
２０２ 底面
２０３ 隙間
２０４ 鏡軸
２１０ 第１の領域
２１１ 上面
２１２ 底面
２１３ 第１の部分
２１４ 第２の部分
２２０ 第２の領域
２２１ 上面
２２２ 底面
２２３ 第１の部分
２２４ 第２の部分
２３０ 第３の領域
２３１ 上面
２３２ 底面
２３３ 第１の間隙
２３４ 第２の間隙
３００ エレクトロニクス半導体チップ
３０１ 第１のエレクトロニクス半導体チップ
３０２ 第２のエレクトロニクス半導体チップ
３０３ 第３のエレクトロニクス半導体チップ
３０４ 第４のエレクトロニクス半導体チップ
３１０ 第１のコンタクトパッド
３２０ 第２のコンタクトパッド
３３０ ボンドワイヤ
３４０ 導電接続部

Claims (10)

  1. 筐体（１００）と、前記筐体（１００）に埋め込まれたリードフレーム（２００）とを備え、
    前記リードフレーム（２００）は、互いに電気絶縁された第１の領域（２１０）と、第２の領域（２２０）と、第３の領域（２３０）とを含んでおり、
    前記第１の領域（２１０）および前記第２の領域（２２０）は、それぞれＬ形であり、
    前記第１の領域（２１０）、前記第２の領域（２２０）、および前記第３の領域（２３０）は、それぞれ、隙間（２０３）で互いに隔てられており、
    前記第１の領域（２１０）、前記第２の領域（２２０）、および前記第３の領域（２３０）は、前記第３の領域（２３０）が前記第１の領域（２１０）と前記第２の領域（２２０）とに挟まれて、ほぼ長方形を構成し、
    前記筐体（１００）は空洞（１１０）を有しており、
    前記リードフレーム（２００）の前記第１の領域（２１０）、前記第２の領域（２２０）、および前記第３の領域（２３０）の上面（２１１、２２１、２３１）の少なくとも一部が、前記空洞（１１０）に露出しており、
    前記第１の領域（２１０）の前記上面（２１１）の第１の部分（２１３）および第２の部分（２１４）が、前記空洞（１１０）に露出しており、
    前記筐体（１１０）の条片（１２０）が、前記第１の部分（２１３）と前記第２の部分（２１４）との間の前記第１の領域（２１０）の前記上面（２１１）の領域を覆っている、
    エレクトロニクス部品（２０）のためのパッケージ（１０）。
  2. 前記第１の領域（２１０）と前記第２の領域（２２０）とは、互いにミラー対称である、
    請求項１に記載のパッケージ（１０）。
  3. 前記リードフレーム（２００）は、ミラー対称である、
    請求項２に記載のパッケージ（１０）。
  4. 前記リードフレーム（２００）の前記第１の領域（２１０）、前記第２の領域（２２０）、および前記第３の領域（２３０）の底面（２１２、２２２、２３２）の少なくとも一部が、前記筐体（１００）の底面（１０２）で露出している、
    請求項１から３のいずれか一項に記載のパッケージ（１０）。
  5. 請求項１に記載のパッケージ（１０）と、
    前記第３の領域（２３０）の前記上面（２３１）上の前記空洞（１１０）に配置されたエレクトロニクス半導体チップ（３００）と、
    を備える、エレクトロニクス部品（２０）。
  6. 前記エレクトロニクス部品（２０）は、前記第３の領域（２３０）の前記上面（２３１）に配置されたエレクトロニクス半導体チップ（３００）を少なくとも２つ備えており、
    前記エレクトロニクス半導体チップ（３００）の少なくとも２つは、前記第１の領域（２１０）および前記第２の領域（２２０）と直列配置で電気接続されている、
    請求項５に記載のエレクトロニクス部品（２０）。
  7. 前記エレクトロニクス部品（２０）は、前記第３の領域（２３０）の前記上面（２３１）に配置されたエレクトロニクス半導体チップ（３００）を少なくとも２つ備えており、
    前記エレクトロニクス半導体チップ（３００）の少なくとも２つは、前記第１の領域（２１０）および前記第２の領域（２２０）と並列配置で電気接続されている、
    請求項５又は６に記載のエレクトロニクス部品（２０）。
  8. 請求項５から７のいずれか一項に記載のエレクトロニクス部品（２０）を少なくとも２つ備える、
    エレクトロニクス装置（３０）。
  9. 前記エレクトロニクス部品（２０）の少なくとも２つは、直列配置で電気接続されている、
    請求項８に記載のエレクトロニクス装置（３０）。
  10. 前記エレクトロニクス部品（２０）の少なくとも２つは、並列配置で電気接続されている、
    請求項８又は９に記載のエレクトロニクス装置（３０）。
JP2018519930A 2015-11-12 2015-11-12 エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置 Active JP6680875B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/076461 WO2017080605A1 (en) 2015-11-12 2015-11-12 Package for an electronic component, electronic component and electronic arrangement

Publications (2)

Publication Number Publication Date
JP2018534776A JP2018534776A (ja) 2018-11-22
JP6680875B2 true JP6680875B2 (ja) 2020-04-15

Family

ID=54540108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018519930A Active JP6680875B2 (ja) 2015-11-12 2015-11-12 エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置

Country Status (4)

Country Link
US (1) US10468337B2 (ja)
JP (1) JP6680875B2 (ja)
DE (1) DE112015007119T5 (ja)
WO (1) WO2017080605A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073411A (ja) * 2015-10-05 2017-04-13 ソニー株式会社 発光装置
JP6680274B2 (ja) * 2017-06-27 2020-04-15 日亜化学工業株式会社 発光装置及び樹脂付リードフレーム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369409B2 (ja) * 2005-09-27 2009-11-18 日本ライツ株式会社 光源装置
US20080179618A1 (en) * 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package
JP5233170B2 (ja) * 2007-05-31 2013-07-10 日亜化学工業株式会社 発光装置、発光装置を構成する樹脂成形体及びそれらの製造方法
US8049230B2 (en) * 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
JP5010716B2 (ja) * 2010-01-29 2012-08-29 株式会社東芝 Ｌｅｄパッケージ
TW201203627A (en) * 2010-07-15 2012-01-16 Lextar Electronics Corp Light emitting diode and method for forming supporting frame thereof and improved structure of the supporting frame
TWI533483B (zh) * 2010-08-09 2016-05-11 Ｌｇ伊諾特股份有限公司 發光裝置
TWI445103B (zh) * 2010-08-19 2014-07-11 Cyntec Co Ltd 電子封裝結構及其封裝方法
CN102298125B (zh) * 2011-03-03 2013-01-23 江苏多维科技有限公司 推挽桥式磁电阻传感器

Also Published As

Publication number Publication date
US20180374784A1 (en) 2018-12-27
WO2017080605A1 (en) 2017-05-18
JP2018534776A (ja) 2018-11-22
DE112015007119T5 (de) 2018-07-26
US10468337B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
JP6131048B2 (ja) Ｌｅｄモジュール
JP6892261B2 (ja) Ｌｅｄパッケージ
KR101488451B1 (ko) 멀티칩 ｌｅｄ 패키지
KR20060134969A (ko) 표면 장착 발광 칩 패키지
US9537019B2 (en) Semiconductor device
KR20120022410A (ko) 발광소자 패키지 및 그 제조 방법
KR101645009B1 (ko) 방열기판을 갖는 ｌｅｄ 패키지
US20140084312A1 (en) Light emitting diode package and method for manufacturing the same
US20200066943A1 (en) Light-emitting apparatus
US10879438B2 (en) Light emitting module and manufacturing method of light emitting module
JP6680875B2 (ja) エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
US9041022B2 (en) Light emitting diode package and method for manufacturing the same
US10971433B2 (en) Surface mounted type leadframe and photoelectric device with multi-chips
KR101628374B1 (ko) 발광장치
KR20110035190A (ko) 발광장치
TWI531096B (zh) 側面發光型發光二極體封裝結構及其製造方法
WO2011108051A1 (ja) 半導体装置
KR20140097030A (ko) 인쇄 회로 기판, 광전자 부품, 및 광전자 부품들의 어셈블리
US20230207757A1 (en) Led light source and packaging method thereof
CN212412079U (zh) 可侧发光的发光二极管封装结构
US11101419B2 (en) Package structure of light-emitting diode and method for packaging light-emitting diode
KR20140110257A (ko) 발광소자 패키지
KR101125382B1 (ko) 발광소자 패키지 및 발광장치
US8482019B2 (en) Electronic light emitting device and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200319

R150 Certificate of patent or registration of utility model

Ref document number: 6680875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250