JP7457508B2 - Solid-state image sensor and its manufacturing method - Google Patents

Solid-state image sensor and its manufacturing method Download PDF

Info

Publication number
JP7457508B2
JP7457508B2 JP2020006924A JP2020006924A JP7457508B2 JP 7457508 B2 JP7457508 B2 JP 7457508B2 JP 2020006924 A JP2020006924 A JP 2020006924A JP 2020006924 A JP2020006924 A JP 2020006924A JP 7457508 B2 JP7457508 B2 JP 7457508B2
Authority
JP
Japan
Prior art keywords
film
gallium oxide
tin
oxide film
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020006924A
Other languages
Japanese (ja)
Other versions
JP2021114554A (en
Inventor
圭忠 峰尾
成亨 為村
和典 宮川
浩 大竹
節 久保田
正和 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2020006924A priority Critical patent/JP7457508B2/en
Publication of JP2021114554A publication Critical patent/JP2021114554A/en
Application granted granted Critical
Publication of JP7457508B2 publication Critical patent/JP7457508B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像素子およびその製造方法に関し、特に、光電変換部が結晶セレンおよび酸化ガリウムのPN接合からなる接合型の固体撮像素子およびその製造方法に関する。 The present invention relates to a solid-state imaging device and a method for manufacturing the same, and more particularly to a junction-type solid-state imaging device in which a photoelectric conversion portion is a PN junction of crystalline selenium and gallium oxide, and a method for manufacturing the same.

近年、固体撮像素子の多画素化が進み、それに伴って画素面積が縮小したことにより、固体撮像素子の感度低下が課題となっている。そこで、図9に示すように、光電変換材料として、従来のシリコンに変えて可視光において吸収係数の高い結晶セレンなどを使用する積層型撮像素子が検討されている。積層型撮像素子において、高吸収係数材料を使用することで、薄膜でも十分な光吸収が可能となり、電圧印加によるキャリア増倍が可能となるため、高感度化が期待される(例えば、非特許文献1、非特許文献2参照)。一方で、積層型撮像素子において、走行キャリアが電子であること、入射した光が空乏層へ届く前にセレン膜中で吸収されてしまうことなどにより感度が不十分となることも懸念される。 In recent years, the number of pixels in solid-state imaging devices has increased, and the pixel area has decreased accordingly, resulting in a decrease in the sensitivity of solid-state imaging devices. Therefore, as shown in FIG. 9, a stacked image sensor is being considered that uses crystalline selenium, which has a high absorption coefficient in visible light, as a photoelectric conversion material instead of conventional silicon. By using a material with a high absorption coefficient in a stacked image sensor, it is possible to absorb sufficient light even in a thin film, and carrier multiplication by voltage application is possible, so higher sensitivity is expected (for example, non-patent (See literature 1, non-patent literature 2). On the other hand, in stacked image sensors, there is also concern that the sensitivity may be insufficient due to the fact that traveling carriers are electrons and that incident light is absorbed in the selenium film before reaching the depletion layer.

そこで、信号読み出し回路基板、画素電極、結晶セレン膜、酸化ガリウム膜、透明電極、透明基板を、この順に備える接合型撮像素子が提案されている(例えば、特許文献1参照)。上述の積層型撮像素子は、信号読み出し回路基板上に光電変換部が直接積層されるため、信号読み出し回路基板の耐熱温度(概ね350度)以上で光電変換部を加熱することができない。一方、図10に示すように、接合型撮像素子は、信号読み出し回路基板上に第1アモルファスセレン膜が形成され、透明基板上に酸化ガリウム膜および第2アモルファスセレン膜が形成された後に、各アモルファスセレン膜が接合されるため、信号読み出し回路基板の耐熱温度以上で透明基板側の光電変換部を加熱することができる。これにより、結晶化などによる光電変換部の特性向上が見込まれるため、接合型撮像素子のさらなる高感度化が期待される。 Therefore, a junction-type image sensor has been proposed that includes a signal readout circuit board, a pixel electrode, a crystalline selenium film, a gallium oxide film, a transparent electrode, and a transparent substrate in this order (see, for example, Patent Document 1). In the above-described stacked image sensor, since the photoelectric conversion section is directly stacked on the signal readout circuit board, the photoelectric conversion section cannot be heated above the heat resistance temperature (approximately 350 degrees) of the signal readout circuit board. On the other hand, as shown in FIG. 10, in a junction type image sensor, a first amorphous selenium film is formed on a signal readout circuit board, a gallium oxide film and a second amorphous selenium film are formed on a transparent substrate, and then each Since the amorphous selenium film is bonded, the photoelectric conversion section on the transparent substrate side can be heated above the heat resistance temperature of the signal readout circuit board. This is expected to improve the characteristics of the photoelectric conversion section due to crystallization, etc., and is expected to further increase the sensitivity of the junction type image sensor.

特開2017-208376号公報JP2017-208376A

S. Imura, K. Kikuchi, K. Miyakawa, H. Ohtake, M. Kubota, T. Okino, Y. Hi-rose, Y. Kato, N. Teranishi, IEEE Trans. Electron Devices 63, 86 (2016)S. Imura, K. Kikuchi, K. Miyakawa, H. Ohtake, M. Kubota, T. Okino, Y. Hi-rose, Y. Kato, N. Teranishi, IEEE Trans. Electron Devices 63, 86 (2016) S. Imura et al., "Low-voltage-operation avalanche photodiode based on n-gallium oxide/p-crystalline selenium heterojunction", Applied Physics Letters, Vol. 104, No. 24, pp. 242101-242101-4 (2014)S. Imura et al., "Low-voltage-operation avalanche photodiode based on n-gallium oxide/p-crystalline selenium heterojunction", Applied Physics Letters, Vol. 104, No. 24, pp. 242101-242101-4 (2014 )

しかしながら、キャリア増倍による高感度化を図るために、従来の接合型撮像素子に高電圧を印加すると、信号読み出し回路が破壊されてしまうことがあった。そこで、光電変換部に不純物を添加することで、低電圧でのキャリア増倍を実現することが検討されているが、不純物の添加による暗電流の増加が懸念される。 However, when a high voltage is applied to a conventional junction-type image sensor in order to increase sensitivity through carrier multiplication, the signal readout circuit can be destroyed. As a result, studies have been conducted to achieve carrier multiplication at low voltages by adding impurities to the photoelectric conversion section, but there are concerns that adding impurities will increase dark current.

かかる事情に鑑みてなされた本発明の目的は、低電圧でのキャリア増倍を可能としつつ、不純物の添加による暗電流の増加を抑制可能な固体撮像素子およびその製造方法を提供することにある。 It is an object of the present invention, made in view of the above circumstances, to provide a solid-state imaging device and a method for manufacturing the same that can suppress an increase in dark current due to the addition of impurities while enabling carrier multiplication at low voltage. .

上述課題を解決すべく、本発明者らは鋭意検討し、接合型撮像素子において、不純物が添加された酸化ガリウム膜を高温熱処理し、結晶化させることに着想した。そして、この接合型撮像素子は、低電圧でのキャリア増倍が可能でありながら、不純物の添加による暗電流の増加を抑制可能であることを本発明者らは実験的に確認した。本発明は、上述知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。 In order to solve the above-mentioned problems, the inventors of the present invention made extensive studies and came up with the idea of subjecting a gallium oxide film doped with impurities to high-temperature heat treatment to crystallize it in a junction-type imaging device. The present inventors have experimentally confirmed that this junction-type image sensor is capable of carrier multiplication at low voltage while suppressing an increase in dark current due to the addition of impurities. The present invention has been completed based on the above-mentioned findings, and its gist and structure are as follows.

一実施形態に係る固体撮像素子は、不純物を含み結晶化した酸化ガリウム膜と、結晶セレン膜と、を備えることを特徴とする。 A solid-state imaging device according to one embodiment includes a gallium oxide film containing impurities and crystallized, and a crystalline selenium film.

さらに、一実施形態に係る固体撮像素子において、信号読み出し回路基板と、第1電極と、接合膜と、前記結晶セレン膜と、前記酸化ガリウム膜と、第2電極と、透明基板と、をこの順に備える、ことを特徴とする。 Furthermore, in the solid-state imaging device according to one embodiment, the signal readout circuit board, the first electrode, the bonding film, the crystalline selenium film, the gallium oxide film, the second electrode, and the transparent substrate are provided. It is characterized by being prepared in sequence.

一実施形態に係る固体撮像素子の製造方法は、信号読み出し回路基板上に第1アモルファスセレン膜を形成する工程と、透明基板上に不純物が添加された酸化ガリウム膜を形成する工程と、前記酸化ガリウム膜に第1熱処理を施して、前記酸化ガリウム膜を結晶化させる工程と、結晶化した前記酸化ガリウム膜上に第2アモルファスセレン膜を形成する工程と、前記第1アモルファスセレン膜と前記第2アモルファスセレン膜とを接合する工程と、接合したアモルファスセレン膜に第2熱処理を施して、前記アモルファスセレン膜を結晶化させる工程と、を含むことを特徴とする。 A method for manufacturing a solid-state image sensor according to an embodiment includes a step of forming a first amorphous selenium film on a signal readout circuit board, a step of forming a gallium oxide film doped with impurities on a transparent substrate, and a step of forming a gallium oxide film doped with impurities on a transparent substrate. performing a first heat treatment on the gallium film to crystallize the gallium oxide film; forming a second amorphous selenium film on the crystallized gallium oxide film; The method is characterized in that it includes a step of bonding two amorphous selenium films, and a step of subjecting the bonded amorphous selenium film to a second heat treatment to crystallize the amorphous selenium film.

さらに、一実施形態に係る固体撮像素子の製造方法において、前記酸化ガリウム膜を結晶化させる工程は、前記酸化ガリウム膜に、酸素を含む雰囲気中で、700度以上1200度以下、10分以上3時間以下の前記第1熱処理を施す工程である、ことを特徴とする。 Furthermore, in the method for manufacturing a solid-state image sensor according to one embodiment, the step of crystallizing the gallium oxide film includes heating the gallium oxide film at a temperature of 700 degrees or more and 1200 degrees or less for 10 minutes or more. The method is characterized in that the step is a step of performing the first heat treatment for a period of time or less.

本発明によれば、低電圧でのキャリア増倍を可能としつつ、不純物の添加による暗電流の増加を抑制可能な固体撮像素子およびその製造方法を提供することができる。 According to the present invention, it is possible to provide a solid-state imaging device and a method for manufacturing the same that can suppress an increase in dark current due to addition of impurities while enabling carrier multiplication at low voltage.

本発明の一実施形態に係る固体撮像素子の構成の一例を示す模式断面図である。1 is a schematic cross-sectional view showing an example of the configuration of a solid-state image sensor according to an embodiment of the present invention. 本発明の一実施形態に係る逆バイアス電圧と暗電流密度との関係を示す図である。FIG. 3 is a diagram showing the relationship between reverse bias voltage and dark current density according to an embodiment of the present invention. 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。1 is a schematic cross-sectional view showing an example of a method for manufacturing a solid-state image sensor according to an embodiment of the present invention. 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。1 is a schematic cross-sectional view showing an example of a method for manufacturing a solid-state image sensor according to an embodiment of the present invention. 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。1 is a schematic cross-sectional view showing an example of a method for manufacturing a solid-state image sensor according to an embodiment of the present invention. 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。1 is a schematic cross-sectional view showing an example of a method for manufacturing a solid-state image sensor according to an embodiment of the present invention. 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。1 is a schematic cross-sectional view showing an example of a method for manufacturing a solid-state image sensor according to an embodiment of the present invention. 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。5A to 5C are schematic cross-sectional views showing an example of a method for manufacturing a solid-state imaging device according to an embodiment of the present invention. 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示すフローチャートである。1 is a flowchart illustrating an example of a method for manufacturing a solid-state image sensor according to an embodiment of the present invention. 実施例に係る試料1の模式断面図である。FIG. 2 is a schematic cross-sectional view of sample 1 according to an example. 実施例に係る試料2の模式断面図である。FIG. 2 is a schematic cross-sectional view of sample 2 according to the example. 実施例に係る試料3の模式断面図である。FIG. 3 is a schematic cross-sectional view of sample 3 according to an example. 実験例1に係る試料1、試料2、および試料3における電圧―電流特性の一例を示す図である。3 is a diagram showing an example of voltage-current characteristics in Sample 1, Sample 2, and Sample 3 according to Experimental Example 1. FIG. 実験例2に係るAFM測定により得られる試料1、試料2、および試料3における結晶セレン膜の表面の一例を示す図である。3 is a diagram showing an example of the surfaces of crystalline selenium films in Sample 1, Sample 2, and Sample 3 obtained by AFM measurement according to Experimental Example 2. FIG. 実験例3に係るXRD測定により得られる試料1、試料2、および試料3における回折角度と強度との関係の一例を示す図である。3 is a diagram showing an example of the relationship between diffraction angle and intensity in Sample 1, Sample 2, and Sample 3 obtained by XRD measurement according to Experimental Example 3. FIG. 実験例3に係るXRD測定により得られる試料1、試料2、および試料3における回折角度と強度との関係の一例を示す拡大図である。3 is an enlarged view showing an example of the relationship between diffraction angle and intensity in Sample 1, Sample 2, and Sample 3 obtained by XRD measurement according to Experimental Example 3. FIG. 従来に係る積層型撮像素子の構成の一例を示す模式断面図である。FIG. 1 is a schematic cross-sectional view showing an example of the configuration of a conventional stacked image sensor. 従来に係る接合型撮像素子の構成の一例を示す模式断面図である。1 is a schematic cross-sectional view showing an example of the configuration of a conventional junction type image sensor.

以下、本発明の一実施形態について、図面を参照して詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、各構成の縦横の比率を実際の比率から誇張して示している。 Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings. In addition, in principle, the same reference numerals are given to the same components, and redundant explanation will be omitted. In each figure, for convenience of explanation, the vertical and horizontal ratios of each structure are exaggerated from the actual ratios.

<固体撮像素子>
図1および図2を参照して、本実施形態に係る固体撮像素子100の構成の一例について説明する。
<Solid-state imaging device>
An example of the configuration of the solid-state image sensor 100 according to this embodiment will be described with reference to FIGS. 1 and 2.

固体撮像素子100は、信号読み出し回路基板60と、第1電極40と、接合膜30と、結晶セレン膜20と、不純物を含み結晶化した酸化ガリウム膜10と、第2電極50と、透明基板70と、をこの順に備える。不純物を含み結晶化した酸化ガリウム膜10、結晶セレン膜20、および接合膜30は、光電変換部200として機能する。第1電極40には電源の負極が、第2電極50には電源の正極が、接続されている。 The solid-state image sensor 100 includes a signal readout circuit board 60, a first electrode 40, a bonding film 30, a crystalline selenium film 20, a crystallized gallium oxide film 10 containing impurities, a second electrode 50, and a transparent substrate. 70 and are provided in this order. The gallium oxide film 10 containing impurities and crystallized, the crystalline selenium film 20, and the bonding film 30 function as a photoelectric conversion section 200. The first electrode 40 is connected to a negative electrode of a power source, and the second electrode 50 is connected to a positive electrode of a power source.

以下、本明細書では、酸化ガリウム膜に添加される不純物としてスズを用いる場合を一例に挙げて説明するが、酸化ガリウム膜に添加される不純物は、スズに限定されない。酸化ガリウム膜に添加される不純物として、例えば、シリコン、ゲルマニウムなどを用いてもよい。 Hereinafter, in this specification, a case where tin is used as an impurity added to a gallium oxide film will be described as an example, but the impurity added to a gallium oxide film is not limited to tin. For example, silicon, germanium, or the like may be used as the impurity added to the gallium oxide film.

〔酸化ガリウム膜〕
スズを含み結晶化した酸化ガリウム膜10は、固体撮像素子100における光電変換部200であって、n型半導体として機能する。スズを含み結晶化した酸化ガリウム膜10は、スズが添加された酸化ガリウム膜を高温熱処理し、結晶化させることで形成される。ここで、スズが添加された酸化ガリウム膜が結晶化したことは、例えば、XRDパターンにおいて、回折角度38.4°、59.2°、および82.4°に回折ピークが観察されることにより確かめられる(図8A参照)。
[Gallium oxide film]
The tin-containing crystallized gallium oxide film 10 is the photoelectric conversion section 200 in the solid-state imaging device 100, and functions as an n-type semiconductor. The tin-containing crystallized gallium oxide film 10 is formed by subjecting a tin-added gallium oxide film to high-temperature heat treatment and crystallizing it. Here, the crystallization of the tin-added gallium oxide film can be confirmed by, for example, observing diffraction peaks at diffraction angles of 38.4°, 59.2°, and 82.4° in the XRD pattern (see FIG. 8A).

酸化ガリウム膜に添加されるスズの原子百分率は、6.0atom%以上9.0atom%以下であることが好ましい。酸化ガリウム膜に添加されるスズの原子百分率は、例えば、ラザフォード後方散乱分析法(RBS)により測定され、後述の実施例では当該ラザフォード後方散乱分析法により測定した値を採用した。 The atomic percentage of tin added to the gallium oxide film is preferably 6.0 atom% or more and 9.0 atom% or less. The atomic percentage of tin added to the gallium oxide film is measured, for example, by Rutherford backscattering spectrometry (RBS), and the values measured by Rutherford backscattering spectrometry are used in the examples described below.

スズが添加された酸化ガリウム膜に施される熱処理の条件は、酸素を含む雰囲気中で、700度以上1200度以下、10分以上3時間以下であることが好ましい。また、スズが添加された酸化ガリウム膜に施される熱処理の条件は、酸素を含む雰囲気中で、700度以上1100度以下、45分以上2時間以下であることがより好ましい。また、スズが添加された酸化ガリウム膜に施される熱処理の条件は、酸素を含む雰囲気中で、800度以上1000度以下、1時間以上2時間以下であることがさらに好ましく、酸素を含む雰囲気中で、800度、1時間であることが最も好ましい。 The heat treatment conditions for the tin-doped gallium oxide film are preferably 700 degrees or more and 1200 degrees or less and 10 minutes or more and 3 hours or less in an oxygen-containing atmosphere. Further, the conditions for the heat treatment applied to the tin-doped gallium oxide film are more preferably 700 degrees or more and 1100 degrees or less and 45 minutes or more and 2 hours or less in an oxygen-containing atmosphere. Further, the heat treatment conditions for the tin-doped gallium oxide film are more preferably 800 degrees or more and 1000 degrees or less and 1 hour or more and 2 hours or less in an oxygen-containing atmosphere. Among them, 800 degrees and 1 hour are most preferable.

酸化ガリウム膜に添加されるスズの原子百分率を、上記範囲とすることが好ましい理由について説明する。 The reasons why it is preferable to set the atomic percentage of tin added to the gallium oxide film within the above range are explained below.

酸化ガリウム膜にスズを添加すると、価電子帯のエネルギーを維持したまま、伝導帯のエネルギーが低減して、バンドギャップが小さくなることを本発明者らは実験的に確認した。そのため、スズの添加量を適正化することにより、酸化ガリウムと結晶セレンとで伝導帯のバンドオフセットを小さくできる。そこで、酸化ガリウム膜に添加されるスズの原子百分率を6.0atom%以上とすると、固体撮像素子100の動作電圧を低減できる。また、酸化ガリウム膜に添加されるスズの原子百分率を9.0atom%以下とすると、スズの添加による過剰なキャリア生成を抑制して、固体撮像素子100の暗電流増加を抑制できる。したがって、酸化ガリウム膜に添加されるスズの原子百分率は、6.0atom%以上9.0atom%以下であることが好ましい。 The present inventors have experimentally confirmed that when tin is added to a gallium oxide film, the energy in the conduction band is reduced while the energy in the valence band is maintained, resulting in a narrowing of the band gap. Therefore, by optimizing the amount of tin added, the band offset of the conduction band between gallium oxide and crystalline selenium can be reduced. Therefore, if the atomic percentage of tin added to the gallium oxide film is set to 6.0 atom % or more, the operating voltage of the solid-state imaging device 100 can be reduced. Furthermore, when the atomic percentage of tin added to the gallium oxide film is 9.0 atom % or less, excessive carrier generation due to the addition of tin can be suppressed, and an increase in dark current of the solid-state imaging device 100 can be suppressed. Therefore, the atomic percentage of tin added to the gallium oxide film is preferably 6.0 atom % or more and 9.0 atom % or less.

スズが添加された酸化ガリウム膜に施される熱処理の条件を、上記条件とすることが好ましい理由について説明する。 The reason why it is preferable to set the conditions of the heat treatment applied to the tin-doped gallium oxide film to the above conditions will be explained.

酸化ガリウム膜にスズを添加することで、低電圧でのキャリア増倍が可能となる一方で、結晶セレン膜の表面が粗くなり光電変換部の結晶性が悪化すること、また、固体撮像素子の暗電流が増加することを本発明者らは実験的に確認した。一方で、スズが添加された酸化ガリウム膜を高温熱処理し、結晶化させることで、スズの添加により悪化した光電変換部の結晶性を改善できること、スズの添加により増加した固体撮像素子の暗電流を抑制できること、加えて、当該処理が低電圧でのキャリア増倍に悪影響を及ぼさないことも本発明者らは実験的に確認した。そのため、熱処理の条件を適正化することにより、低電圧でのキャリア増倍を可能としつつ、スズの添加による暗電流の増加を抑制可能な固体撮像素子を実現できると考えられる。 Adding tin to the gallium oxide film enables carrier multiplication at low voltages, but it also roughens the surface of the crystalline selenium film, deteriorating the crystallinity of the photoelectric conversion part, and also reduces the quality of solid-state imaging devices. The present inventors experimentally confirmed that dark current increases. On the other hand, by subjecting a tin-doped gallium oxide film to high-temperature heat treatment and crystallizing it, it is possible to improve the crystallinity of the photoelectric conversion section, which has deteriorated due to the addition of tin, and to improve the dark current of solid-state imaging devices, which has increased due to the addition of tin. The present inventors have experimentally confirmed that it is possible to suppress the effects of oxidation, and in addition, that the treatment does not have an adverse effect on carrier multiplication at low voltage. Therefore, by optimizing the heat treatment conditions, it is possible to realize a solid-state imaging device that can suppress the increase in dark current due to the addition of tin while enabling carrier multiplication at low voltage.

図2は、熱処理の条件を変化させた場合における固体撮像素子100の逆バイアス電圧と暗電流密度との関係の一例を示す図である。横軸は逆バイアス電圧[V]である。縦軸は暗電流密度[nA/cm2]である。 FIG. 2 is a diagram showing an example of the relationship between the reverse bias voltage and the dark current density of the solid-state imaging device 100 when the heat treatment conditions are changed. The horizontal axis is the reverse bias voltage [V]. The vertical axis is the dark current density [nA/cm 2 ].

グラフ201は、スズが添加された酸化ガリウム膜に、酸素を含む雰囲気中で、400度、1時間の熱処理を施した場合の電圧―電流特性である。グラフ202は、スズが添加された酸化ガリウム膜に、酸素を含む雰囲気中で、600度、1時間の熱処理を施した場合の電圧―電流特性である。グラフ203は、スズが添加された酸化ガリウム膜に、酸素を含む雰囲気中で、800度、10分の熱処理を施した場合の電圧―電流特性である。グラフ204は、スズが添加された酸化ガリウム膜に、酸素を含む雰囲気中で、800度、30分の熱処理を施した場合の電圧―電流特性である。グラフ205は、スズが添加された酸化ガリウム膜に、酸素を含む雰囲気中で、800度、1時間の熱処理を施した場合の電圧―電流特性である。 Graph 201 shows voltage-current characteristics when a tin-doped gallium oxide film is heat-treated at 400 degrees for one hour in an oxygen-containing atmosphere. Graph 202 shows voltage-current characteristics when a tin-doped gallium oxide film is heat-treated at 600 degrees for 1 hour in an oxygen-containing atmosphere. Graph 203 shows voltage-current characteristics when a tin-doped gallium oxide film is heat-treated at 800 degrees for 10 minutes in an oxygen-containing atmosphere. Graph 204 shows voltage-current characteristics when a tin-doped gallium oxide film is heat-treated at 800 degrees for 30 minutes in an oxygen-containing atmosphere. Graph 205 shows voltage-current characteristics when a tin-doped gallium oxide film is heat-treated at 800 degrees for one hour in an oxygen-containing atmosphere.

グラフ201、グラフ202、グラフ205を比較すると、グラフ205が、最も暗電流密度が小さいことがわかる。すなわち、熱処理の時間が一定である場合、熱処理の温度が800度であると、暗電流の低減効果が大きく、熱処理の温度が600度であると、暗電流の低減効果が小さいことがわかる。したがって、熱処理の温度は、700度以上が好ましく、800度以上がより好ましいことが示唆される。 Comparing graph 201, graph 202, and graph 205, it can be seen that graph 205 has the lowest dark current density. That is, when the heat treatment time is constant, it can be seen that the dark current reduction effect is large when the heat treatment temperature is 800 degrees, and the dark current reduction effect is small when the heat treatment temperature is 600 degrees. Therefore, it is suggested that the heat treatment temperature is preferably 700 degrees or higher, and more preferably 800 degrees or higher.

グラフ203、グラフ204、グラフ205を比較すると、グラフ205が、最も暗電流密度が小さいことがわかる。すなわち、熱処理の温度が一定である場合、熱処理の時間が1時間であると、暗電流の低減効果が大きく、熱処理の時間が30分であると、暗電流の低減効果が小さいことがわかる。したがって、熱処理の温度は、45分以上が好ましく、1時間以上がより好ましいことが示唆される。 Comparing graphs 203, 204, and 205, it can be seen that graph 205 has the smallest dark current density. In other words, when the heat treatment temperature is constant, a heat treatment time of 1 hour has a large effect of reducing the dark current, and a heat treatment time of 30 minutes has a small effect of reducing the dark current. This suggests that the heat treatment temperature is preferably 45 minutes or more, and more preferably 1 hour or more.

したがって、スズが添加された酸化ガリウム膜に施される熱処理の条件は、酸素を含む雰囲気中で、700度以上1200度以下、10分以上3時間以下であることが好ましい。また、スズが添加された酸化ガリウム膜に施される熱処理の条件は、酸素を含む雰囲気中で、700度以上1100度以下、45分以上2時間以下であることがより好ましい。また、スズが添加された酸化ガリウム膜に施される熱処理の条件は、酸素を含む雰囲気中で、800度以上1000度以下、1時間以上2時間以下であることがさらに好ましく、酸素を含む雰囲気中で、800度、1時間であることが最も好ましい。 Therefore, the heat treatment conditions for the tin-doped gallium oxide film are preferably 700 degrees or more and 1200 degrees or less and 10 minutes or more and 3 hours or less in an oxygen-containing atmosphere. Further, the conditions for the heat treatment applied to the tin-doped gallium oxide film are more preferably 700 degrees or more and 1100 degrees or less and 45 minutes or more and 2 hours or less in an oxygen-containing atmosphere. Further, the heat treatment conditions for the tin-doped gallium oxide film are more preferably 800 degrees or more and 1000 degrees or less and 1 hour or more and 2 hours or less in an oxygen-containing atmosphere. Among them, 800 degrees and 1 hour are most preferable.

スズを含み結晶化した酸化ガリウム膜10の膜厚は特に制限されないが、1nm以上100nm以下とすることが好ましい。スズを含み結晶化した酸化ガリウム膜10の膜厚が1nm以上であれば、電極からの正孔注入電荷を効率良く阻止することができる。また、スズを含み結晶化した酸化ガリウム膜10の膜厚が100nm以下、より好ましくは50nm以下であれば、外部印加電圧が効率良く結晶セレン膜20側に加わることとなる。 The thickness of the crystallized gallium oxide film 10 containing tin is not particularly limited, but is preferably 1 nm or more and 100 nm or less. If the thickness of the crystallized gallium oxide film 10 containing tin is 1 nm or more, it is possible to efficiently block charge injection of holes from the electrodes. Furthermore, if the thickness of the crystallized gallium oxide film 10 containing tin is 100 nm or less, more preferably 50 nm or less, the externally applied voltage will be efficiently applied to the crystalline selenium film 20 side.

〔結晶セレン膜〕
結晶セレン膜20は、固体撮像素子100における光電変換部200であって、p型半導体として機能する。結晶セレン膜20は、原子間力顕微鏡(AFM:Atomic Force Microscope)測定により得られる表面粗さが、結晶セレン膜20の膜厚を0.3μmとしたときに、10nm以上50nm以下であることが好ましく、10nm以上20nm以下であることがより好ましい。結晶セレン膜20の表面粗さは、光電変換部200の結晶性を判断するための1つの指標であり、酸化ガリウム膜に対するスズの添加量、および、スズが添加された酸化ガリウム膜に施される熱処理の条件に依存して変化する。これは、結晶セレン膜20の結晶が、下側に形成されるスズを含み結晶化した酸化ガリウム膜10の結晶の具合に依存して、成長していくためである(後述する図3D参照)。したがって、酸化ガリウム膜に対するスズの添加量、および、スズが添加された酸化ガリウム膜に施される熱処理の条件を上述のように適正化することで、結晶セレン膜20の表面粗さを当該範囲とすることができる。これにより、結晶セレン膜20の表面を滑らかにし、スズの添加による光電変換部200の結晶性の悪化を改善することができる。また、スズの添加による固体撮像素子100の暗電流の増加を抑制することができると考えられる。
[Crystalline selenium film]
The crystalline selenium film 20 is the photoelectric conversion section 200 in the solid-state imaging device 100, and functions as a p-type semiconductor. The surface roughness of the crystalline selenium film 20 obtained by Atomic Force Microscope (AFM) measurement is 10 nm or more and 50 nm or less when the thickness of the crystalline selenium film 20 is 0.3 μm. The thickness is preferably 10 nm or more and 20 nm or less. The surface roughness of the crystalline selenium film 20 is one index for determining the crystallinity of the photoelectric conversion unit 200, and the amount of tin added to the gallium oxide film and the amount of tin added to the gallium oxide film are determined. It varies depending on the heat treatment conditions used. This is because the crystals of the crystalline selenium film 20 grow depending on the condition of the crystals of the tin-containing crystallized gallium oxide film 10 formed below (see FIG. 3D described later). . Therefore, by optimizing the amount of tin added to the gallium oxide film and the conditions of the heat treatment applied to the gallium oxide film to which tin has been added, as described above, the surface roughness of the crystalline selenium film 20 can be controlled within the range. It can be done. This makes it possible to smooth the surface of the crystalline selenium film 20 and improve the deterioration in crystallinity of the photoelectric conversion section 200 caused by the addition of tin. Further, it is considered that an increase in dark current of the solid-state imaging device 100 due to the addition of tin can be suppressed.

結晶セレン膜20は、X線回折(XRD:X‐ray diffraction)測定により得られるXRDパターンにおけるSe(100)面の回折ピークのピーク強度が、結晶セレン膜20の膜厚を0.3μmとしたときに、5000count以上10000count以下であることが好ましく、8000count以上10000count以下であることがより好ましい。XRDパターンにおけるSe(100)面の回折ピークのピーク強度は、光電変換部200の結晶性を判断するための1つの指標であり、酸化ガリウム膜に対するスズの添加量、および、スズが添加された酸化ガリウム膜に施される熱処理の条件に依存して変化する。したがって、酸化ガリウム膜に対するスズの添加量、および、スズが添加された酸化ガリウム膜に施される熱処理の条件を上述のように適正化することで、XRDパターンにおけるSe(100)面の回折ピークのピーク強度を当該範囲とすることができる。これにより、XRDパターンにおけるSe(100)面の回折ピークのピーク強度を大きくし、スズの添加による光電変換部200の結晶性の悪化を改善することができる。また、スズの添加による固体撮像素子100の暗電流の増加を抑制することができると考えられる。 The crystalline selenium film 20 has a peak intensity of the diffraction peak of the Se (100) plane in an XRD pattern obtained by X-ray diffraction (XRD) measurement, and the film thickness of the crystalline selenium film 20 is 0.3 μm. Sometimes, it is preferably 5000 counts or more and 10000 counts or less, and more preferably 8000 counts or more and 10000 counts or less. The peak intensity of the diffraction peak of the Se (100) plane in the XRD pattern is one index for determining the crystallinity of the photoelectric conversion unit 200, and is an indicator of the amount of tin added to the gallium oxide film and the amount of tin added to the gallium oxide film. It changes depending on the conditions of the heat treatment applied to the gallium oxide film. Therefore, by optimizing the amount of tin added to the gallium oxide film and the conditions of the heat treatment applied to the gallium oxide film doped with tin as described above, the diffraction peak of the Se (100) plane in the XRD pattern can be The peak intensity of can be set within the range. Thereby, the peak intensity of the diffraction peak of the Se (100) plane in the XRD pattern can be increased, and the deterioration in crystallinity of the photoelectric conversion section 200 due to the addition of tin can be improved. Further, it is considered that an increase in dark current of the solid-state imaging device 100 due to the addition of tin can be suppressed.

結晶セレン膜20の膜厚は特に制限されないが、0.1μm以上であることが好ましい。結晶セレン膜20の膜厚が0.1μm以上、好ましくは0.5μm以上であれば、その膜厚は十分であるため、固体撮像素子100は可視光全域で十分な感度を得ることができる。また、結晶セレン膜20の膜厚の上限は特に制限されないが、5μm以下、好ましくは2μm以下であると結晶セレン膜20を効率良く形成することができ、生産性の観点で好ましい。 The thickness of the crystalline selenium film 20 is not particularly limited, but is preferably 0.1 μm or more. If the thickness of the crystalline selenium film 20 is 0.1 μm or more, preferably 0.5 μm or more, the film thickness is sufficient, so that the solid-state image sensor 100 can obtain sufficient sensitivity in the entire visible light range. The upper limit of the thickness of the crystalline selenium film 20 is not particularly limited, but it is preferably 5 μm or less, preferably 2 μm or less, since the crystalline selenium film 20 can be formed efficiently.

〔接合膜〕
接合膜30は、固体撮像素子100における光電変換部200であって、第1電極40が設けられた信号読み出し回路基板60と結晶セレン膜20とを接合する。接合膜30は、信号読み出し回路基板60と結晶セレン膜20とを接合できればその材料は特に制限されないが、テルル(Te)、ビスマス(Bi)、アンチモン(Sb)からなる群から選択される一種からなることが好ましく、信号読み出し回路基板60と結晶セレン膜20とを確実に接合するためには、テルルを用いることがより好ましい。
[Joining film]
The bonding film 30 is the photoelectric conversion section 200 in the solid-state imaging device 100, and bonds the signal readout circuit board 60 provided with the first electrode 40 and the crystal selenium film 20. The material of the bonding film 30 is not particularly limited as long as it can bond the signal readout circuit board 60 and the crystalline selenium film 20; In order to reliably bond the signal readout circuit board 60 and the crystalline selenium film 20, it is more preferable to use tellurium.

接合膜30の膜厚は特に制限されないが、0.1nm以上10nm以下とすることができる。接合膜30の膜厚が0.1nm以上であると、信号読み出し回路基板60と結晶セレン膜20との接着力を効果的に高くでき、好ましい。また、接合膜30の膜厚が10nm以下、より好ましくは3nm以下であると、接合膜30により結晶セレン膜20中への欠陥形成を防止できるため、暗電流増加を抑制することができ、好ましい(例えば、非特許文献1参照)。 The thickness of the bonding film 30 is not particularly limited, but can be 0.1 nm or more and 10 nm or less. If the thickness of the bonding film 30 is 0.1 nm or more, the adhesive strength between the signal readout circuit board 60 and the crystalline selenium film 20 can be effectively increased, which is preferable. In addition, if the thickness of the bonding film 30 is 10 nm or less, more preferably 3 nm or less, the bonding film 30 can prevent the formation of defects in the crystalline selenium film 20, which suppresses the increase in dark current, which is preferable (for example, see Non-Patent Document 1).

なお、接合膜30は、信号読み出し回路基板60と結晶セレン膜20と間の全域に連続して形成されていてもよい。あるいは、接合膜30は、面内方向の一部に孔が設けられ、信号読み出し回路基板60と結晶セレン膜20と間の一部領域に形成されていてもよい。いずれの場合であっても、信号読み出し回路基板60と結晶セレン膜20との接合が確保されていればよい。 The bonding film 30 may be formed continuously over the entire area between the signal readout circuit board 60 and the crystalline selenium film 20. Alternatively, the bonding film 30 may have holes in a portion of the in-plane direction and be formed in a portion of the area between the signal readout circuit board 60 and the crystalline selenium film 20. In either case, it is sufficient that the bonding between the signal readout circuit board 60 and the crystalline selenium film 20 is ensured.

〔第1電極〕
第1電極40は、信号読み出し回路基板60の表面に各画素と対応して設けられ、光電変換部200と信号読み出し回路基板60との間に設けられる。第1電極40には電源の負極が接続されている。第1電極40としては、例えば、金(Au)、銅(Cu)、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)などの金属膜を用いることができる。なお、図1では、信号読み出し回路基板60の一部が、第1電極40と同じ層に第1電極40とは異なるハッチで示されている。
[First electrode]
The first electrode 40 is provided on the surface of the signal readout circuit board 60 in correspondence with each pixel, and is provided between the photoelectric conversion section 200 and the signal readout circuit board 60. A negative electrode of a power source is connected to the first electrode 40 . As the first electrode 40, for example, a metal film such as gold (Au), copper (Cu), aluminum (Al), tungsten (W), or molybdenum (Mo) can be used. Note that in FIG. 1, a part of the signal readout circuit board 60 is shown in the same layer as the first electrode 40 with different hatching than the first electrode 40.

〔第2電極〕
第2電極50は、光の入射側であり、光電変換部200を介して第1電極40と反対側に設けられ、光電変換部200と透明基板70との間に設けられる。第2電極50には電源の正極が接続されている。第2電極50は、透光性を有する材料で形成されることが好ましい。第2電極50としては、例えば、ITO(酸化インジウムスズ)、IZO(酸化亜鉛スズ)、AZO(アルミニウム添加参加亜鉛)などの透明酸化物導電膜を用いることができる。第2電極50は、第1電極40と同じ材料で形成されてもよいし、第1電極40と異なる材料で形成されてもよい。第2電極50の膜厚は特に制限されないが、5nm以上30nm以下とすることが好ましい。
[Second electrode]
The second electrode 50 is on the light incident side, is provided on the opposite side to the first electrode 40 with the photoelectric conversion section 200 interposed therebetween, and is provided between the photoelectric conversion section 200 and the transparent substrate 70 . The second electrode 50 is connected to the positive electrode of a power source. It is preferable that the second electrode 50 is formed of a material having translucency. As the second electrode 50, a transparent conductive oxide film such as ITO (indium tin oxide), IZO (zinc tin oxide), or AZO (aluminum-doped zinc) can be used. The second electrode 50 may be formed of the same material as the first electrode 40 or may be formed of a different material from the first electrode 40. Although the film thickness of the second electrode 50 is not particularly limited, it is preferably 5 nm or more and 30 nm or less.

〔第1基板〕
信号読み出し回路基板60は、例えば、シリコン基板上にCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)構造が形成された基板である。信号読み出し回路基板60は、表面に第1電極40が設けられている。信号読み出し回路基板60は、接合膜30を介して、光電変換部200における結晶セレン膜20と接合されている。
[First board]
The signal readout circuit board 60 is, for example, a substrate in which a CMOS (Complementary Metal Oxide Semiconductor) structure is formed on a silicon substrate. The signal readout circuit board 60 has a first electrode 40 provided on its surface. The signal readout circuit board 60 is bonded to the crystal selenium film 20 in the photoelectric conversion section 200 via the bonding film 30.

〔第2基板〕
透明基板70は、光の入射側であり、光電変換部200を介して信号読み出し回路基板60と反対側に設けられる。透明基板70は、透光性を有する材料で形成されることが好ましい。透明基板70としては、例えば、ガラス基板、サファイア基板、シリコン基板などを用いることができる。透明基板70の材料は、第2電極50の材料に応じて適宜選択されることが好ましい。
[Second board]
The transparent substrate 70 is on the light incident side and is provided on the opposite side to the signal readout circuit board 60 with the photoelectric conversion unit 200 interposed therebetween. It is preferable that the transparent substrate 70 is formed of a material having translucency. As the transparent substrate 70, for example, a glass substrate, a sapphire substrate, a silicon substrate, etc. can be used. It is preferable that the material of the transparent substrate 70 is appropriately selected depending on the material of the second electrode 50.

本実施形態に係る固体撮像素子100は、光電変換部200が、不純物を含み結晶化した酸化ガリウム膜10と、結晶セレン膜20と、を少なくとも備える。すなわち、結晶性が良好であり、従来技術には無い物性を有する光電変換部200を備える。これにより、低電圧でのキャリア増倍を可能としつつ、不純物の添加による暗電流の増加を抑制可能な固体撮像素子100を実現できる。 In the solid-state imaging device 100 according to the present embodiment, the photoelectric conversion unit 200 includes at least a gallium oxide film 10 containing impurities and crystallized, and a crystalline selenium film 20. That is, the photoelectric conversion unit 200 has good crystallinity and has physical properties not found in the prior art. Thereby, it is possible to realize the solid-state imaging device 100 that can suppress an increase in dark current due to addition of impurities while enabling carrier multiplication at low voltage.

<固体撮像素子の製造方法>
図3A~図3Fおよび図4を参照して、本実施形態に係る固体撮像素子100の製造方法の一例について説明する。
<Method for manufacturing solid-state image sensor>
An example of a method for manufacturing the solid-state imaging device 100 according to this embodiment will be described with reference to FIGS. 3A to 3F and FIG. 4.

固体撮像素子100の製造方法は、信号読み出し回路基板60上に第1アモルファスセレン膜20Aを形成する工程(S101)と、透明基板70上にスズが添加された酸化ガリウム膜10Aを形成する工程(S102)と、スズが添加された酸化ガリウム膜10Aに第1熱処理を施して、スズが添加された酸化ガリウム膜10Aを結晶化させる工程(S103)と、スズを含み結晶化した酸化ガリウム膜10上に第2アモルファスセレン膜20Bを形成する工程(S104)と、第1アモルファスセレン膜20Aと第2アモルファスセレン膜20Bとを接合する工程(S105)と、接合したアモルファスセレン膜20A、20Bに第2熱処理を施して、接合したアモルファスセレン膜20A、20Bを結晶化させる工程(S106)と、を含む。 The method for manufacturing the solid-state image sensor 100 includes a step of forming a first amorphous selenium film 20A on the signal readout circuit board 60 (S101), and a step of forming a tin-doped gallium oxide film 10A on the transparent substrate 70 (S101). S102), a step of crystallizing the tin-doped gallium oxide film 10A by performing a first heat treatment on the tin-doped gallium oxide film 10A (S103), and a step of crystallizing the tin-containing gallium oxide film 10. A step of forming a second amorphous selenium film 20B thereon (S104), a step of bonding the first amorphous selenium film 20A and a second amorphous selenium film 20B (S105), and a step of forming a second amorphous selenium film 20A, 20B on the bonded amorphous selenium film 20A, 20B. The method includes a step (S106) of performing two heat treatments to crystallize the bonded amorphous selenium films 20A and 20B.

以下、各工程の詳細を順次説明する。なお、同一の構成要素に同一の参照番号を付しており、各構成要素の材料、膜厚などの説明は既述のとおりであり、重複する説明を省略する。また、ステップS101と、ステップS102~S104とは、平行して行われてもよいし、順番に行われてもよい。 The details of each step will be sequentially explained below. Note that the same reference numerals are given to the same constituent elements, and the description of the material, film thickness, etc. of each constituent element is the same as described above, and redundant explanation will be omitted. Furthermore, step S101 and steps S102 to S104 may be performed in parallel or in order.

〔第1アモルファスセレン膜20Aの形成工程:ステップS101〕
まず、図3Aに示すように、第1電極40が設けられた信号読み出し回路基板60上に、例えば、真空蒸着法、スパッタリング法などにより、接合膜30を形成する。信号読み出し回路基板60上に接合膜30を形成することで、後述する第2の熱処理工程において、信号読み出し回路基板60と結晶セレン膜20との接着力を向上させることができる。これにより、結晶セレン膜20の膜剥れを防止することができる。
[Formation process of first amorphous selenium film 20A: Step S101]
First, as shown in FIG. 3A, the bonding film 30 is formed on the signal readout circuit board 60 on which the first electrode 40 is provided by, for example, a vacuum evaporation method, a sputtering method, or the like. By forming the bonding film 30 on the signal readout circuit board 60, it is possible to improve the adhesive strength between the signal readout circuit board 60 and the crystalline selenium film 20 in a second heat treatment step described below. Thereby, peeling of the crystalline selenium film 20 can be prevented.

次に、接合膜30上に、例えば、真空蒸着法、スパッタリング法などにより、膜厚が10nm以上500nm以下の第1アモルファスセレン膜20Aを形成する。第1アモルファスセレン膜20Aの膜厚は、結晶セレン膜20の膜厚の半分、又は、結晶セレン膜20の膜厚の半分以下であることが好ましい。 Next, the first amorphous selenium film 20A having a thickness of 10 nm or more and 500 nm or less is formed on the bonding film 30 by, for example, a vacuum evaporation method, a sputtering method, or the like. The thickness of the first amorphous selenium film 20A is preferably half the thickness of the crystalline selenium film 20 or less than half the thickness of the crystalline selenium film 20.

〔スズが添加された酸化ガリウム膜10Aの形成工程:ステップS102〕
次に、図3Bに示すように、透明基板70上に、例えば、真空蒸着法、スパッタリング法などにより、第2電極50を形成する。
[Step of forming tin-added gallium oxide film 10A: step S102]
Next, as shown in FIG. 3B, the second electrode 50 is formed on the transparent substrate 70 by, for example, a vacuum deposition method or a sputtering method.

次に、第2電極50上に、例えば、スパッタリング法、パルスレーザー蒸着法、真空蒸着法などにより、スズが添加された酸化ガリウム膜10Aを形成する。例えば、酸化ガリウム膜に添加されるスズの原子百分率が、6.0atom%以上9.0atom%以下となるように、スパッタ装置により、金属スズ又は酸化スズ含有の酸化ガリウムからなる単一のターゲットを用いてスパッタリングし、第2電極50上に、スズが添加された酸化ガリウム膜10Aを成膜する。例えば、酸化ガリウム膜に添加されるスズの原子百分率が、6.0atom%以上9.0atom%以下となるように、スパッタ装置により、スズの金属ターゲット又は酸化スズ焼結体のターゲット、および酸化ガリウムからなるターゲットを用いて共スパッタリングし、第2電極50上に、スズが添加された酸化ガリウム膜10Aを成膜する。 Next, the gallium oxide film 10A doped with tin is formed on the second electrode 50 by, for example, sputtering, pulsed laser deposition, vacuum deposition, or the like. For example, a single target made of metallic tin or gallium oxide containing tin oxide is sputtered using a sputtering device so that the atomic percentage of tin added to the gallium oxide film is 6.0 atom% or more and 9.0 atom% or less. A gallium oxide film 10A to which tin is added is formed on the second electrode 50 by sputtering using the same method. For example, a metal target of tin or a sintered target of tin oxide and a target of sintered tin oxide are sputtered so that the atomic percentage of tin added to the gallium oxide film is 6.0 atom % or more and 9.0 atom % or less. A tin-doped gallium oxide film 10A is formed on the second electrode 50 by co-sputtering using a target consisting of the following.

なお、スズが添加された酸化ガリウム膜10Aにおけるスズ含有量は、ターゲット中のスズ含有量に概ね比例するものの線形ではない。そのため、出力条件(RFパワーなど)および雰囲気ガス条件(酸素分圧など)並びにターゲットのスズ含有量などに応じて、成膜後のスズが添加された酸化ガリウム膜10Aにおけるスズ含有量は定まる。 Note that the tin content in the tin-doped gallium oxide film 10A is approximately proportional to the tin content in the target, but is not linear. Therefore, the tin content in the tin-doped gallium oxide film 10A after film formation is determined depending on the output conditions (such as RF power), the atmospheric gas conditions (such as oxygen partial pressure), and the tin content of the target.

〔第1熱処理工程:ステップS103〕
次に、図3Cに示すように、スズが添加された酸化ガリウム膜10Aに、第1の熱処理を施して、スズが添加された酸化ガリウム膜10Aを結晶化させる。
[First heat treatment step: Step S103]
Next, as shown in FIG. 3C, the tin-doped gallium oxide film 10A is subjected to a first heat treatment to crystallize the tin-doped gallium oxide film 10A.

第1の熱処理の条件は、酸素を含む雰囲気中で、700度以上1200度以下、10分以上3時間以下であることが好ましい。また、第1の熱処理の条件は、酸素を含む雰囲気中で、700度以上1100度以下、45分以上2時間以下であることがより好ましい。また、第1の熱処理の条件は、酸素を含む雰囲気中で、800度以上1000度以下、1時間以上2時間以下であることがさらに好ましい。第1の熱処理の条件を適正化することにより、後に形成される光電変換部200の結晶性を向上させることができる。また、第1の熱処理の条件を適正化することにより、後に形成される固体撮像素子100の暗電流の増加を抑制することができる。なお、上述の第1の熱処理の条件は、一例であり、この条件に特に限定されるものではない。 The conditions of the first heat treatment are preferably 700 degrees or more and 1200 degrees or less, 10 minutes or more and 3 hours or less, in an oxygen-containing atmosphere. The conditions of the first heat treatment are more preferably 700 degrees or more and 1100 degrees or less, 45 minutes or more and 2 hours or less, in an oxygen-containing atmosphere. The conditions of the first heat treatment are more preferably 800 degrees or more and 1000 degrees or less, 1 hour or more and 2 hours or less, in an oxygen-containing atmosphere. By optimizing the conditions of the first heat treatment, the crystallinity of the photoelectric conversion section 200 to be formed later can be improved. In addition, by optimizing the conditions of the first heat treatment, an increase in the dark current of the solid-state imaging element 100 to be formed later can be suppressed. Note that the above-mentioned conditions of the first heat treatment are only an example, and are not particularly limited to these conditions.

〔第2アモルファスセレン膜20Bの形成工程:ステップS104〕
次に、図3Dに示すように、スズを含み結晶化した酸化ガリウム膜10上に、例えば、真空蒸着法、スパッタリング法などにより、膜厚が10nm以上500nm以下の第2アモルファスセレン膜20Bを形成する。第2アモルファスセレン膜20Bの膜厚は、結晶セレン膜20の膜厚の半分、又は、結晶セレン膜20の膜厚の半分以上であることが好ましい。
[Step of forming the second amorphous selenium film 20B: Step S104]
3D, a second amorphous selenium film 20B having a thickness of 10 nm to 500 nm is formed on the tin-containing crystallized gallium oxide film 10 by, for example, vacuum deposition, sputtering, etc. The thickness of the second amorphous selenium film 20B is preferably half the thickness of the crystalline selenium film 20 or more than half the thickness of the crystalline selenium film 20.

〔接合工程:ステップS105〕
次に、図3Eに示すように、信号読み出し回路基板60上に形成された第1アモルファスセレン膜20Aと透明基板70上に形成された第2アモルファスセレン膜20Bとを向かい合わせて接合する。
[Joining process: step S105]
Next, as shown in FIG. 3E, the first amorphous selenium film 20A formed on the signal readout circuit substrate 60 and the second amorphous selenium film 20B formed on the transparent substrate 70 are bonded together so as to face each other.

例えば、第1アモルファスセレン膜20Aと第2アモルファスセレン膜20Bとを接触させ、0.01MPa~100MPaの圧力で加圧することにより、第1アモルファスセレン膜20Aと第2アモルファスセレン膜20Bとを接合する。この際、第1アモルファスセレン膜20Aおよび第2アモルファスセレン膜20Bを軟化させるために、あらかじめ、第1アモルファスセレン膜20Aおよび第2アモルファスセレン膜20Bを加熱処理してもよい。ただし、加熱処理における温度は50度以下とすることが好ましい。 For example, the first amorphous selenium film 20A and the second amorphous selenium film 20B are bonded by bringing the first amorphous selenium film 20A and the second amorphous selenium film 20B into contact and applying a pressure of 0.01 MPa to 100 MPa. . At this time, the first amorphous selenium film 20A and the second amorphous selenium film 20B may be heat-treated in advance in order to soften the first amorphous selenium film 20A and the second amorphous selenium film 20B. However, the temperature in the heat treatment is preferably 50 degrees or less.

〔第2熱処理工程:ステップS106〕
次に、図3Fに示すように、接合した第1アモルファスセレン膜20Aおよび第2アモルファスセレン膜20Bに、第2の熱処理を施して、接合した第1アモルファスセレン膜20Aおよび第2アモルファスセレン膜20Bを結晶化させる。これにより、光電変換部200が形成される。
[Second heat treatment step: Step S106]
Next, as shown in FIG. 3F, the bonded first amorphous selenium film 20A and second amorphous selenium film 20B are subjected to a second heat treatment to form the bonded first amorphous selenium film 20A and second amorphous selenium film 20B. crystallize. As a result, a photoelectric conversion section 200 is formed.

第2の熱処理の条件は、100度以上220度以下、30秒以上1時間以下であることが好ましい。なお、第2の熱処理の条件は、一例であり、この条件に特に限定されるものではない。 The conditions for the second heat treatment are preferably 100 degrees or more and 220 degrees or less and 30 seconds or more and 1 hour or less. Note that the conditions for the second heat treatment are merely an example, and are not particularly limited to these conditions.

以上の任意工程を含む各工程を経ることにより、本実施形態に係る固体撮像素子100を製造することができる。本実施形態に係る固体撮像素子100は、光電変換部200が、不純物を含み結晶化した酸化ガリウム膜10と、結晶セレン膜20と、を少なくとも備える。すなわち、結晶性が良好であり、従来技術には無い物性を有する光電変換部200を備える。これにより、低電圧でのキャリア増倍を可能としつつ、不純物の添加による暗電流の増加を抑制可能な固体撮像素子100を実現できる。 The solid-state imaging device 100 according to this embodiment can be manufactured by going through each process including the above-mentioned optional steps. In the solid-state imaging device 100 according to the present embodiment, the photoelectric conversion unit 200 includes at least a gallium oxide film 10 containing impurities and crystallized, and a crystalline selenium film 20. That is, the photoelectric conversion unit 200 has good crystallinity and has physical properties not found in the prior art. Thereby, it is possible to realize the solid-state imaging device 100 that can suppress an increase in dark current due to addition of impurities while enabling carrier multiplication at low voltage.

<実施例>
以下、図5A乃至図8Bを参照して、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。なお、説明の便宜状、図5A~図5Cの符号は、図1および図3A~図3Fで用いた構成要素を参照する。
<Example>
Hereinafter, the present invention will be described in further detail using Examples with reference to FIGS. 5A to 8B, but the present invention is not limited to the following Examples. For convenience of explanation, the reference numerals in FIGS. 5A to 5C refer to the components used in FIGS. 1 and 3A to 3F.

〔試料の作製〕
以下に示す方法により、評価試料として、比較例に係る試料1、比較例に係る試料2、実施例に係る試料3を作製した。試料1、試料2、および試料3は、接合型撮像素子において、接合前の透明基板側に形成される素子(図3D参照)を模したものである。したがって、試料1、試料2、および試料3を用いて得られた評価結果は、実際の固体撮像素子(接合型撮像素子)を用いて得られる評価結果と略一致すると考えてよい。
[Preparation of sample]
Sample 1 according to the comparative example, Sample 2 according to the comparative example, and Sample 3 according to the example were prepared as evaluation samples by the method shown below. Sample 1, Sample 2, and Sample 3 imitate elements formed on the transparent substrate side before bonding (see FIG. 3D) in a bonded image sensor. Therefore, it may be considered that the evaluation results obtained using Sample 1, Sample 2, and Sample 3 substantially match the evaluation results obtained using an actual solid-state image sensor (junction type image sensor).

《試料1》
図5Aに示すように、サファイア基板201上に、スパッタリング法により膜厚10nmのITO膜からなる第1透明電極202を形成した。次に、第1透明電極202上に、スパッタリング法により膜厚20nmの酸化ガリウム膜10Bを形成した。ターゲットとして、スズが添加されていない酸化ガリウムからなるターゲットを使用した。次に、酸化ガリウム膜10B上に、真空蒸着法により膜厚1nmのテルル膜からなる接合膜30を形成した。次に、接合膜30上に、真空蒸着法により膜厚0.5μmのアモルファスセレン膜を形成した。次に、第1透明電極202、酸化ガリウム膜10B、接合膜30、およびアモルファスセレン膜が形成されたサファイア基板201に対して、200度で1分間の熱処理を施すことにより膜厚0.5μmの結晶セレン膜20を形成した。最後に、結晶セレン膜20上に、スパッタリング法により膜厚30nmのITO膜からなる第2透明電極203を形成し、試料1を得た。
《Sample 1》
As shown in FIG. 5A, a first transparent electrode 202 made of an ITO film with a thickness of 10 nm was formed on a sapphire substrate 201 by a sputtering method. Next, a 20 nm thick gallium oxide film 10B was formed on the first transparent electrode 202 by sputtering. As a target, a target made of gallium oxide to which tin was not added was used. Next, a bonding film 30 made of a tellurium film having a thickness of 1 nm was formed on the gallium oxide film 10B by vacuum evaporation. Next, an amorphous selenium film having a thickness of 0.5 μm was formed on the bonding film 30 by vacuum evaporation. Next, the sapphire substrate 201 on which the first transparent electrode 202, the gallium oxide film 10B, the bonding film 30, and the amorphous selenium film are formed is subjected to heat treatment at 200 degrees for 1 minute to reduce the film thickness to 0.5 μm. A crystalline selenium film 20 was formed. Finally, a second transparent electrode 203 made of an ITO film with a thickness of 30 nm was formed on the crystalline selenium film 20 by sputtering to obtain a sample 1.

《試料2》
図5Bに示すように、サファイア基板201上に、スパッタリング法により膜厚10nmのITO膜からなる第1透明電極202を形成した。次に、第1透明電極202上に、スパッタリング法により膜厚20nmのスズが添加された酸化ガリウム膜10Aを形成した。ターゲットとして、スズが6.0atom%添加されたスズ添加酸化ガリウムからなるターゲットを使用した。次に、スズが添加された酸化ガリウム膜10A上に、真空蒸着法により膜厚1nmのテルル膜からなる接合膜30を形成した。次に、接合膜30上に、真空蒸着法により膜厚0.5μmのアモルファスセレン膜を形成した。次に、第1透明電極202、スズが添加された酸化ガリウム膜10A、接合膜30、およびアモルファスセレン膜が形成されたサファイア基板201に対して、200度で1分間の熱処理を施すことにより膜厚0.5μmの結晶セレン膜20を形成した。最後に、結晶セレン膜20上に、スパッタリング法により膜厚30nmのITO膜からなる第2透明電極203を形成し、試料2を得た。
《Sample 2》
As shown in FIG. 5B, a first transparent electrode 202 made of an ITO film with a thickness of 10 nm was formed on a sapphire substrate 201 by a sputtering method. Next, a tin-doped gallium oxide film 10A having a thickness of 20 nm was formed on the first transparent electrode 202 by sputtering. As a target, a target made of tin-doped gallium oxide to which 6.0 atom % of tin was added was used. Next, a bonding film 30 made of a tellurium film having a thickness of 1 nm was formed on the tin-doped gallium oxide film 10A by vacuum evaporation. Next, an amorphous selenium film having a thickness of 0.5 μm was formed on the bonding film 30 by vacuum evaporation. Next, the first transparent electrode 202, the tin-doped gallium oxide film 10A, the bonding film 30, and the sapphire substrate 201 on which the amorphous selenium film is formed are heat-treated at 200 degrees for 1 minute to form a film. A crystalline selenium film 20 with a thickness of 0.5 μm was formed. Finally, a second transparent electrode 203 made of an ITO film with a thickness of 30 nm was formed on the crystalline selenium film 20 by sputtering to obtain a sample 2.

《試料3》
図5Cに示すように、サファイア基板201上に、スパッタリング法により膜厚10nmのITO膜からなる第1透明電極202を形成した。次に、第1透明電極202上に、スパッタリング法により膜厚20nmのスズが添加された酸化ガリウム膜10Aを形成した。ターゲットとして、スズが6.0atom%添加されたスズ添加酸化ガリウムからなるターゲットを使用した。次に、第1透明電極202およびスズが添加された酸化ガリウム膜10Aが形成されたサファイア基板201に対して、酸素を含む雰囲気中で、800度で1時間の熱処理を施すことにより膜厚20nmのスズを含み結晶化した酸化ガリウム膜10を形成した。次に、スズを含み結晶化した酸化ガリウム膜10上に、真空蒸着法により膜厚1nmのテルル膜からなる接合膜30を形成した。次に、接合膜30上に、真空蒸着法により膜厚0.5μmのアモルファスセレン膜を形成した。次に、第1透明電極202、スズを含み結晶化した酸化ガリウム膜10、接合膜30、およびアモルファスセレン膜が形成されたサファイア基板201に対して、200度で1分間の熱処理を施すことにより膜厚0.5μmの結晶セレン膜20を形成した。最後に、結晶セレン膜20上に、スパッタリング法により膜厚30nmのITO膜からなる第2透明電極203を形成し、試料3を得た。なお、最初の熱処理が施された時点で、スズが添加された酸化ガリウム膜は、完全には結晶化していない。
《Sample 3》
As shown in FIG. 5C, a first transparent electrode 202 made of an ITO film with a thickness of 10 nm was formed on a sapphire substrate 201 by a sputtering method. Next, a tin-doped gallium oxide film 10A having a thickness of 20 nm was formed on the first transparent electrode 202 by sputtering. As a target, a target made of tin-doped gallium oxide to which 6.0 atom % of tin was added was used. Next, the sapphire substrate 201 on which the first transparent electrode 202 and the tin-doped gallium oxide film 10A are formed is heat-treated at 800 degrees for one hour in an oxygen-containing atmosphere to reduce the film thickness to 20 nm. A crystallized gallium oxide film 10 containing tin was formed. Next, on the crystallized gallium oxide film 10 containing tin, a bonding film 30 made of a tellurium film having a thickness of 1 nm was formed by vacuum evaporation. Next, an amorphous selenium film having a thickness of 0.5 μm was formed on the bonding film 30 by vacuum evaporation. Next, the sapphire substrate 201 on which the first transparent electrode 202, the tin-containing crystallized gallium oxide film 10, the bonding film 30, and the amorphous selenium film are formed is subjected to heat treatment at 200 degrees for 1 minute. A crystalline selenium film 20 having a thickness of 0.5 μm was formed. Finally, a second transparent electrode 203 made of an ITO film with a thickness of 30 nm was formed on the crystalline selenium film 20 by sputtering to obtain a sample 3. Note that the tin-doped gallium oxide film is not completely crystallized at the time of the first heat treatment.

上述の試料2および試料3において、酸化ガリウム膜に添加されるスズの原子百分率は、ラザフォード後方散乱分析法により測定された値であり、6.0atom%であった。 In the above-mentioned samples 2 and 3, the atomic percentage of tin added to the gallium oxide film was 6.0 atom %, as measured by Rutherford backscattering spectrometry.

〔実験例1〕
図5A~図5Cに示す試料1、試料2、および試料3を用いて、第1透明電極202が正極、第2透明電極203が負極となるように電圧を印加した際の光照射時における電圧-光電流特性を測定した。また、図5A~図5Cに示す試料1、試料2、および試料3を用いて、第1透明電極202が正極、第2透明電極203が負極となるように電圧を印加した際の暗時における電圧-暗電流特性を測定した。電圧-光電流特性の測定にあたり、光強度2.5μW/cm2、波長550nmの光源を用いた。
[Experiment example 1]
Voltage at the time of light irradiation when a voltage is applied using Sample 1, Sample 2, and Sample 3 shown in FIGS. 5A to 5C so that the first transparent electrode 202 becomes a positive electrode and the second transparent electrode 203 becomes a negative electrode. - Measured photocurrent characteristics. Furthermore, using Sample 1, Sample 2, and Sample 3 shown in FIGS. 5A to 5C, when a voltage was applied such that the first transparent electrode 202 became the positive electrode and the second transparent electrode 203 became the negative electrode, the Voltage-dark current characteristics were measured. In measuring the voltage-photocurrent characteristics, a light source with a light intensity of 2.5 μW/cm 2 and a wavelength of 550 nm was used.

〔実験例1における評価〕
図6は、光照射時における電圧-光電流特性、および、暗時における電圧-暗電流特性の一例を示す図である。実線は、光照射時における電圧-光電流特性を示している。点線は、暗時における電圧-暗電流特性を示している。横軸は電圧[V]を示している。縦軸は電流密度[pA/cm2]を示している。
[Evaluation in Experimental Example 1]
FIG. 6 is a diagram showing an example of voltage-photocurrent characteristics during light irradiation and voltage-dark current characteristics during darkness. The solid line shows the voltage-photocurrent characteristics during light irradiation. The dotted line indicates voltage-dark current characteristics in the dark. The horizontal axis indicates voltage [V]. The vertical axis indicates current density [pA/cm 2 ].

図6の実線グラフから、試料2および試料3は、電圧15V付近で光電流が立ち上がっているのに対して、試料1は、電圧15V付近で光電流が立ち上がっていないことがわかる。すなわち、試料1は、光電流の立ち上がりが遅く、キャリア増倍に非常に高い電圧を必要とするのに対して、試料2および試料3は、光電流の立ち上がりが早く、キャリア増倍のための電圧を低電圧化できていることがわかる。 From the solid line graph in FIG. 6, it can be seen that in Samples 2 and 3, the photocurrent rises around a voltage of 15V, whereas in Sample 1, the photocurrent does not rise around a voltage of 15V. In other words, in Sample 1, the photocurrent rises slowly and requires a very high voltage for carrier multiplication, whereas in Samples 2 and 3, the photocurrent rises quickly and requires a very high voltage for carrier multiplication. It can be seen that the voltage can be reduced.

これは、結晶セレンに対してノンドープ酸化ガリウムのキャリア濃度が低く、結晶セレン側に空乏層が効率良く拡がらないのに対して、スズを添加することで酸化ガリウムのキャリア濃度が高まり、効率良く結晶セレン側に空乏層が拡がるためと考えられる。したがって、酸化ガリウム膜にスズを添加することで、低電圧でのキャリア増倍が可能であることが示唆される。 This is because the carrier concentration of non-doped gallium oxide is lower than that of crystalline selenium, and the depletion layer does not spread efficiently to the crystalline selenium side. However, by adding tin, the carrier concentration of gallium oxide increases and the depletion layer does not expand efficiently. This is thought to be due to the depletion layer expanding toward the crystalline selenium side. Therefore, it is suggested that carrier multiplication at low voltage is possible by adding tin to the gallium oxide film.

また、図6の実線グラフから、試料2および試料3は、光電流が略変わらないことがわかる。したがって、スズが添加された酸化ガリウム膜に、熱処理を施しても、光電流にはあまり影響を及ぼさず、低電圧でのキャリア増倍の効果は失われていないことが示唆される。 Moreover, from the solid line graph in FIG. 6, it can be seen that sample 2 and sample 3 have substantially the same photocurrent. Therefore, even if a gallium oxide film doped with tin is subjected to heat treatment, the photocurrent is not significantly affected, suggesting that the effect of carrier multiplication at low voltage is not lost.

図6の点線グラフから、試料1、試料2、および試料3の中で、試料1は、暗電流が全体的に最も小さいことがわかる。また、試料1、試料2、および試料3の中で、試料2は、暗電流が全体的に最も大きいことがわかる。したがって、酸化ガリウム膜にスズを添加することで、暗電流は増加するが、スズが添加された酸化ガリウム膜に、さらに、熱処理を施すことで、スズの添加による暗電流の増加を抑制可能であることが示唆される。 From the dotted line graph in FIG. 6, it can be seen that among Sample 1, Sample 2, and Sample 3, Sample 1 has the smallest overall dark current. Furthermore, it can be seen that among Sample 1, Sample 2, and Sample 3, Sample 2 has the largest overall dark current. Therefore, by adding tin to a gallium oxide film, the dark current increases, but by further heat-treating the gallium oxide film to which tin has been added, it is possible to suppress the increase in dark current due to the addition of tin. This suggests something.

実験例1から、酸化ガリウム膜に対するスズの添加量、および、スズが添加された酸化ガリウム膜に施される熱処理の条件を適正化することで、低電圧でのキャリア増倍を可能としつつ、スズの添加による暗電流の増加を抑制可能な固体撮像素子100を実現できることが示唆される。 From Experimental Example 1, by optimizing the amount of tin added to the gallium oxide film and the conditions of heat treatment applied to the gallium oxide film to which tin has been added, carrier multiplication at low voltage was made possible. This suggests that it is possible to realize a solid-state imaging device 100 that can suppress an increase in dark current due to the addition of tin.

〔実験例2〕
図5A~図5Cに示す試料1、試料2、および試料3を用いて、原子間力顕微鏡により結晶セレン膜20の表面粗さRaを測定した。
[Experimental Example 2]
Using Sample 1, Sample 2, and Sample 3 shown in FIGS. 5A to 5C, the surface roughness Ra of the crystalline selenium film 20 was measured by an atomic force microscope.

〔実験例2における評価〕
図7は、AFM測定により得られる試料1、試料2、および試料3における結晶セレン膜の表面の一例を示す図である。
[Evaluation in Experimental Example 2]
FIG. 7 is a diagram showing an example of the surfaces of crystalline selenium films in Sample 1, Sample 2, and Sample 3 obtained by AFM measurement.

試料1における結晶セレン膜20の表面粗さは、20.8[nm]であった。試料2における結晶セレン膜20の表面粗さは、41.1[nm]であった。試料3における結晶セレン膜20の表面粗さは、17.7[nm]であった。 The surface roughness of the crystalline selenium film 20 in Sample 1 was 20.8 [nm]. The surface roughness of the crystalline selenium film 20 in Sample 2 was 41.1 [nm]. The surface roughness of the crystalline selenium film 20 in Sample 3 was 17.7 [nm].

図7から、試料1および試料3における結晶セレン膜20の表面は、凹凸が少なく、ある程度、滑らかであることがわかる。一方、試料2における結晶セレン膜20の表面は、凹凸が多く、粗いことがわかる。 It can be seen from FIG. 7 that the surface of the crystalline selenium film 20 in Samples 1 and 3 has few irregularities and is smooth to some extent. On the other hand, it can be seen that the surface of the crystalline selenium film 20 in Sample 2 has many irregularities and is rough.

このように、結晶セレン膜20の表面に違いが現れるのは、結晶セレン膜20の結晶が、下側に形成される酸化ガリウム膜の結晶の具合に依存して、成長していくためである。結晶セレン膜20の表面が粗い程、光電変換部全体の結晶性が悪いと評価することができ、評価試料における暗電流は大きくなると考えられる。一方で、結晶セレン膜20の表面が滑らかである程、光電変換部全体の結晶性が良いと評価することができ、評価試料における暗電流は小さくなると考えられる。 The reason why differences appear on the surface of the crystalline selenium film 20 is that the crystals of the crystalline selenium film 20 grow depending on the condition of the crystals of the gallium oxide film formed below. . The rougher the surface of the crystalline selenium film 20, the worse the crystallinity of the entire photoelectric conversion section can be evaluated, and it is thought that the dark current in the evaluation sample becomes larger. On the other hand, it is considered that the smoother the surface of the crystalline selenium film 20, the better the crystallinity of the entire photoelectric conversion section, and the smaller the dark current in the evaluation sample.

つまり、試料1における結晶セレン膜20の表面は滑らかであるため、スズが添加されていない酸化ガリウム膜10Bの上に成膜された結晶セレン膜20の結晶性は良好であり、光電変換部の結晶性が良いと評価できる。また、試料2における結晶セレン膜20の表面は粗いため、スズが添加された酸化ガリウム膜10Aの上に成膜された結晶セレン膜20の結晶性は良好ではなく、光電変換部の結晶性が悪いと評価できる。また、試料3における結晶セレン膜20の表面は滑らかであるため、スズを含み結晶化した酸化ガリウム膜10の上に成膜された結晶セレン膜20の結晶性は良好であり、光電変換部の結晶性が良いと評価できる。 In other words, since the surface of the crystalline selenium film 20 in sample 1 is smooth, the crystallinity of the crystalline selenium film 20 formed on the gallium oxide film 10B to which no tin is added is good, and the photoelectric conversion section It can be evaluated as having good crystallinity. In addition, since the surface of the crystalline selenium film 20 in sample 2 is rough, the crystallinity of the crystalline selenium film 20 formed on the tin-doped gallium oxide film 10A is not good, and the crystallinity of the photoelectric conversion section is poor. It can be evaluated as bad. In addition, since the surface of the crystalline selenium film 20 in sample 3 is smooth, the crystallinity of the crystalline selenium film 20 formed on the crystallized gallium oxide film 10 containing tin is good, and the photoelectric conversion section is It can be evaluated as having good crystallinity.

したがって、酸化ガリウム膜にスズを添加することで、結晶セレン膜の表面が粗くなり、光電変換部の結晶性は悪化するが、スズが添加された酸化ガリウム膜に、さらに、熱処理を施すことで、結晶セレン膜の表面は滑らかになり、スズの添加による光電変換部の結晶性の悪化を改善可能であることが示唆される。 Therefore, by adding tin to the gallium oxide film, the surface of the crystalline selenium film becomes rough and the crystallinity of the photoelectric conversion part deteriorates, but if the gallium oxide film to which tin is added is further heat-treated, , the surface of the crystalline selenium film becomes smooth, suggesting that it is possible to improve the deterioration of crystallinity of the photoelectric conversion section due to the addition of tin.

実験例2から、酸化ガリウム膜に対するスズの添加量、および、スズが添加された酸化ガリウム膜に施される熱処理の条件を適正化することで、光電変換部の結晶性を向上させ、光電変換部の特性を向上させられることが示唆される。これにより、スズの添加による暗電流の増加を抑制可能な固体撮像素子100を実現できることが示唆される。 From Experimental Example 2, by optimizing the amount of tin added to the gallium oxide film and the conditions of the heat treatment applied to the gallium oxide film to which tin has been added, the crystallinity of the photoelectric conversion part can be improved and the photoelectric conversion can be improved. It is suggested that the properties of the parts can be improved. This suggests that it is possible to realize the solid-state imaging device 100 that can suppress the increase in dark current due to the addition of tin.

〔実験例3〕
図5A~図5Cに示す試料1、試料2、および試料3を用いて、X線回折測定を行った。試料1、試料2、および試料3の表面に対して平行な格子面を評価するOut-of-Plane測定を適用した。
[Experiment example 3]
X-ray diffraction measurements were performed using Sample 1, Sample 2, and Sample 3 shown in FIGS. 5A to 5C. Out-of-plane measurements were applied to evaluate the lattice planes parallel to the surfaces of Sample 1, Sample 2, and Sample 3.

測定条件を、以下に示す。
X線源:Cu-Kα線
出力設定:45kV、200mA
測角範囲:2θ=10°~90°
スキャン速度:2°(2θ/min)、連続スキャン
発散スリット:5°
散乱スリット:5°
受光スリット:1mm
The measurement conditions are shown below.
X-ray source: Cu-Kα line Output setting: 45kV, 200mA
Angle measurement range: 2θ=10°~90°
Scan speed: 2° (2θ/min), continuous scan Divergence slit: 5°
Scattering slit: 5°
Light receiving slit: 1mm

〔実験例3における評価〕
図8Aおよび図8Bは、XRD測定により得られる試料1、試料2、および試料3における回折角度と強度との関係の一例を示す図である。図8Bは、図8Aの拡大図である。横軸は回折角度2θ[deg.]を示している。縦軸は強度[a.u.]を示している。
[Evaluation in Experimental Example 3]
8A and 8B are diagrams showing an example of the relationship between diffraction angle and intensity in Sample 1, Sample 2, and Sample 3 obtained by XRD measurement. FIG. 8B is an enlarged view of FIG. 8A. The horizontal axis is the diffraction angle 2θ [deg. ] is shown. The vertical axis is the strength [a. u. ] is shown.

試料1におけるXRDパターンにおけるSe(100)面の回折ピークのピーク強度は、7975countsであった。また、回折ピークの半値幅は、0.2433deg.であった。試料2におけるXRDパターンにおけるSe(100)面の回折ピークのピーク強度は、4971countsであった。また、回折ピークの半値幅は、0.2499deg.であった。試料3におけるXRDパターンにおけるSe(100)面の回折ピークのピーク強度は、6060countsであった。また、回折ピークの半値幅は、0.2546deg.であった。 The peak intensity of the diffraction peak of the Se (100) plane in the XRD pattern of Sample 1 was 7975 counts. Further, the half width of the diffraction peak was 0.2433 degrees. The peak intensity of the diffraction peak of the Se (100) plane in the XRD pattern of sample 2 was 4971 counts. Further, the half width of the diffraction peak was 0.2499 degrees. The peak intensity of the diffraction peak of the Se (100) plane in the XRD pattern of sample 3 was 6060 counts. Further, the half width of the diffraction peak was 0.2546 degrees.

図8Aから、試料3は、XRDパターンに複数の目立ったピークが存在していることがわかる。また、図8Bから、試料1におけるピーク強度が最も大きく、試料2におけるピーク強度が最も小さく、試料3におけるピーク強度が試料1におけるピーク強度と試料2におけるピーク強度との間であることがわかる。 Figure 8A shows that sample 3 has multiple prominent peaks in the XRD pattern. Figure 8B also shows that sample 1 has the largest peak intensity, sample 2 has the smallest peak intensity, and sample 3 has a peak intensity between the peak intensities of sample 1 and sample 2.

したがって、酸化ガリウム膜にスズを添加することで、光電変換部の結晶性は悪化するが、スズが添加された酸化ガリウム膜に、さらに、熱処理を施すことで、スズの添加による光電変換部の結晶性の悪化を改善可能であることが示唆される。 Therefore, by adding tin to the gallium oxide film, the crystallinity of the photoelectric conversion part deteriorates, but by further heat-treating the gallium oxide film to which tin has been added, the photoelectric conversion part due to the addition of tin can be improved. It is suggested that deterioration of crystallinity can be improved.

実験例3から、酸化ガリウム膜に対するスズの添加量、および、スズが添加された酸化ガリウム膜に施される熱処理の条件を適正化することで、光電変換部の結晶性を向上させ、光電変換部の特性を向上させられることが示唆される。これにより、スズの添加による暗電流の増加を抑制可能な固体撮像素子100を実現できることが示唆される。 From Experimental Example 3, by optimizing the amount of tin added to the gallium oxide film and the conditions of the heat treatment applied to the gallium oxide film to which tin has been added, the crystallinity of the photoelectric conversion part can be improved and the photoelectric conversion can be improved. It is suggested that the properties of the parts can be improved. This suggests that it is possible to realize the solid-state imaging device 100 that can suppress the increase in dark current due to the addition of tin.

上述の実施例から、スズが添加された酸化ガリウム膜を高温熱処理し、結晶化させることで、スズの添加による光電変換部の結晶性の悪化を改善できることが示唆される。これにより、低電圧でのキャリア増倍を可能としつつ、スズの添加による暗電流の増加を抑制可能な固体撮像素子100を実現できることが示唆される。 The above examples suggest that by subjecting the gallium oxide film to which tin has been added to high-temperature heat treatment to crystallize it, it is possible to improve the deterioration in crystallinity of the photoelectric conversion section caused by the addition of tin. This suggests that it is possible to realize the solid-state imaging device 100 that can suppress the increase in dark current due to the addition of tin while enabling carrier multiplication at low voltage.

なお、上述の実施例では、酸化ガリウム膜に添加される不純物として、スズを用いた場合を一例に挙げて説明したが、酸化ガリウム膜に添加される不純物として、例えば、シリコン、ゲルマニウムなどが選択された場合であっても同様の効果が得られることは勿論である。 Note that in the above embodiment, tin is used as an impurity to be added to the gallium oxide film, but silicon, germanium, etc. may be selected as the impurity to be added to the gallium oxide film. Of course, the same effect can be obtained even if

上述の実施形態は代表的な例として説明したが、本発明の趣旨および範囲内で、多くの変更および置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態のフローチャートに記載の各工程の順序は、上記に限定されず適宜変更可能である。また、複数の工程を1つに組み合わせたり、あるいは1つの工程を分割したりすることが可能である。 Although the embodiments described above have been described as representative examples, it will be apparent to those skilled in the art that many modifications and substitutions can be made within the spirit and scope of the invention. Therefore, the present invention should not be construed as being limited to the above-described embodiments, and various modifications and changes can be made without departing from the scope of the claims. For example, the order of each process described in the flowchart of the embodiment is not limited to the above and can be changed as appropriate. Furthermore, it is possible to combine a plurality of steps into one, or to divide one step.

1 試料
2 試料
3 試料
10 スズを含み結晶化した酸化ガリウム膜
10A スズが添加された酸化ガリウム膜
10B 酸化ガリウム膜
20 結晶セレン膜
20A 第1アモルファスセレン膜
20B 第2アモルファスセレン膜
30 接合膜
40 第1電極
50 第2電極
60 信号読み出し回路基板
70 透明基板
100 固体撮像素子
200 光電変換部
201 サファイア基板
202 第1透明電極
203 第2透明電極
1 Sample 2 Sample 3 Sample 10 Crystallized gallium oxide film containing tin 10A Gallium oxide film added with tin 10B Gallium oxide film 20 Crystalline selenium film 20A First amorphous selenium film 20B Second amorphous selenium film 30 Bonding film 40 1 electrode 50 2nd electrode 60 signal readout circuit board 70 transparent substrate 100 solid-state image sensor 200 photoelectric conversion section 201 sapphire substrate 202 first transparent electrode 203 second transparent electrode

Claims (2)

信号読み出し回路基板上に第1アモルファスセレン膜を形成する工程と、
透明基板上に不純物が添加された酸化ガリウム膜を形成する工程と、
前記酸化ガリウム膜に第1熱処理を施して、前記酸化ガリウム膜を結晶化させる工程と

結晶化した前記酸化ガリウム膜上に第2アモルファスセレン膜を形成する工程と、
前記第1アモルファスセレン膜と前記第2アモルファスセレン膜とを接合する工程と、
接合したアモルファスセレン膜に第2熱処理を施して、前記アモルファスセレン膜を結
晶化させる工程と、
を含むことを特徴とする固体撮像素子の製造方法。
forming a first amorphous selenium film on the signal readout circuit board;
forming a gallium oxide film doped with impurities on a transparent substrate;
performing a first heat treatment on the gallium oxide film to crystallize the gallium oxide film;
forming a second amorphous selenium film on the crystallized gallium oxide film;
a step of joining the first amorphous selenium film and the second amorphous selenium film;
performing a second heat treatment on the bonded amorphous selenium film to crystallize the amorphous selenium film;
A method for manufacturing a solid-state image sensor, comprising:
前記酸化ガリウム膜を結晶化させる工程は、
前記酸化ガリウム膜に、酸素を含む雰囲気中で、700度以上1200度以下、10分
以上3時間以下の前記第1熱処理を施す工程である、
ことを特徴とする請求項に記載の固体撮像素子の製造方法。
The step of crystallizing the gallium oxide film includes:
a step of subjecting the gallium oxide film to the first heat treatment at 700 degrees or more and 1200 degrees or less for 10 minutes or more and 3 hours or less in an atmosphere containing oxygen;
2. The method of manufacturing a solid-state image sensor according to claim 1 .
JP2020006924A 2020-01-20 2020-01-20 Solid-state image sensor and its manufacturing method Active JP7457508B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020006924A JP7457508B2 (en) 2020-01-20 2020-01-20 Solid-state image sensor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020006924A JP7457508B2 (en) 2020-01-20 2020-01-20 Solid-state image sensor and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2021114554A JP2021114554A (en) 2021-08-05
JP7457508B2 true JP7457508B2 (en) 2024-03-28

Family

ID=77077662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020006924A Active JP7457508B2 (en) 2020-01-20 2020-01-20 Solid-state image sensor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP7457508B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5828568B1 (en) 2014-08-29 2015-12-09 株式会社タムラ製作所 Semiconductor device and manufacturing method thereof
JP2017034039A (en) 2015-07-30 2017-02-09 日本放送協会 Photoelectric conversion element, manufacturing method for photoelectric conversion element, solid state imaging device
JP2017208376A (en) 2016-05-16 2017-11-24 日本放送協会 Solid-state imaging device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5828568B1 (en) 2014-08-29 2015-12-09 株式会社タムラ製作所 Semiconductor device and manufacturing method thereof
JP2017034039A (en) 2015-07-30 2017-02-09 日本放送協会 Photoelectric conversion element, manufacturing method for photoelectric conversion element, solid state imaging device
JP2017208376A (en) 2016-05-16 2017-11-24 日本放送協会 Solid-state imaging device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2021114554A (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US9691917B2 (en) Back contact having selenium blocking layer for photovoltaic devices such as copper-indium-diselenide solar cells
US10236401B2 (en) Solar cell module and method of producing the same
JP2014017440A (en) Photoelectric conversion element and image sensor
KR101081294B1 (en) Solar cell and method of fabricating the same
JPWO2008093834A1 (en) Solid-state imaging device and manufacturing method thereof
JP2004207221A (en) Oxide transparent electrode film, its manufacturing method, transparent conductive substrate, solar battery, and photo detecting element
JP6575997B2 (en) Photoelectric conversion element, method for manufacturing photoelectric conversion element, solid-state imaging element
JP6463937B2 (en) Photoelectric conversion element and method for manufacturing photoelectric conversion element
JP6362257B2 (en) PHOTOELECTRIC CONVERSION ELEMENT, METHOD FOR PRODUCING PHOTOELECTRIC CONVERSION ELEMENT, LAMINATED SOLID IMAGE PICKUP ELEMENT, AND SOLAR CELL
JP7457508B2 (en) Solid-state image sensor and its manufacturing method
JP2014209538A (en) Photoelectric conversion element and method for manufacturing the same
JP6799386B2 (en) Solid-state image sensor and its manufacturing method
JP7164996B2 (en) Photoelectric conversion film, imaging device, photoelectric conversion device, method for manufacturing imaging device, and method for manufacturing photoelectric conversion device
JP2015225886A (en) Photoelectric conversion device, method for manufacturing photoelectric conversion device, laminate type solid-state imaging device, and solar battery
JP6570173B2 (en) Photoelectric conversion element, method for manufacturing photoelectric conversion element, solid-state imaging element
JP7344086B2 (en) Photoelectric conversion element, its manufacturing method, and stacked image sensor
KR101072101B1 (en) Solar cell and method of fabricating the same
JP2017084946A (en) Photoelectric conversion element and method of manufacturing the same
TW201709541A (en) Photovoltaic power generation element and method for manufacturing same
JPH11224953A (en) Photovolatic device and manufacture thereof
KR101091319B1 (en) Solar cell and method of fabricating the same
JP6820163B2 (en) Photoelectric conversion element, manufacturing method of photoelectric conversion element and solid-state image sensor
JP2023069531A (en) Manufacturing method for solid state imaging element, and solid state imaging element
KR20190053687A (en) Thin film solar cell and method for manufacturing thin film solar cell
JP7479231B2 (en) Photoelectric conversion film, method for producing photoelectric conversion film, and photoelectric conversion element

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240315

R150 Certificate of patent or registration of utility model

Ref document number: 7457508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150