JP7451222B2 - 撮像装置、撮像装置の制御方法及びプログラム - Google Patents

撮像装置、撮像装置の制御方法及びプログラム Download PDF

Info

Publication number
JP7451222B2
JP7451222B2 JP2020026108A JP2020026108A JP7451222B2 JP 7451222 B2 JP7451222 B2 JP 7451222B2 JP 2020026108 A JP2020026108 A JP 2020026108A JP 2020026108 A JP2020026108 A JP 2020026108A JP 7451222 B2 JP7451222 B2 JP 7451222B2
Authority
JP
Japan
Prior art keywords
integrated circuit
recording medium
imaging
power supply
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020026108A
Other languages
English (en)
Other versions
JP2021132277A5 (ja
JP2021132277A (ja
Inventor
純 大槻
公男 塩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2020026108A priority Critical patent/JP7451222B2/ja
Publication of JP2021132277A publication Critical patent/JP2021132277A/ja
Publication of JP2021132277A5 publication Critical patent/JP2021132277A5/ja
Application granted granted Critical
Publication of JP7451222B2 publication Critical patent/JP7451222B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Studio Devices (AREA)

Description

本発明は、撮像装置、撮像装置の制御方法及びプログラムに関する。
撮影画像の高解像度化や高フレームレート化を実現するために、複数の半導体集積回路を搭載する構成のカメラシステムが知られている。例えば、異なる仕様の半導体集積回路を複数用いることで、高ピクセルレートの撮像センサーから入力される画像信号を取り扱うことが可能なカメラシステムが提案されている(特許文献1)。また、複数の半導体集積回路を搭載し、動作モードに応じて動作不要な機能ブロックへの電力供給を遮断することで、消費電力の削減を実現する撮像装置が提案されている(特許文献2)。
特開2013-197608号公報 特開2018-23093号公報
しかしながら、特許文献1に記載のものは、複数の半導体集積回路に対して常に電力を供給する構成となっているため、消費電力の増大が懸念される。また、特許文献2では、撮像装置に係る電源制御において、装置に接続される記録媒体などの外部要因について考慮していない。本発明は、接続される記録媒体に応じた適切な電源制御を行い、消費電力を低減することができる撮像装置を提供することを目的とする。
本発明に係る撮像装置は、撮像手段と、前記撮像手段接続され、前記撮像手段からの画像データを受ける第1の集積回路と、記録媒体と接続し、前記第1の集積回路からの前記画像データを前記記録媒体に記録する第2の集積回路と、前記第2の集積回路に電力供給を開始してから前記第2の集積回路と前記記録媒体との間のデータ転送が可能になるまでの時間に関する時間情報を保持する保持手段とを有し、前記第1の集積回路は、撮影待機状態において前記第2の集積回路への電力供給を遮断し、撮影状態において前記第2の集積回路に電力を供給するように制御を行い、前記撮影待機状態から前記撮影状態に移行する場合に、前記保持手段に保持されている前記時間情報に基づいて前記第2の集積回路に電力供給を開始するタイミングを制御することを特徴とする。
本発明によれば、接続される記録媒体に応じた適切な電源制御を行い、消費電力を低減することができる。
本実施形態における撮像装置の構成例を示す図である。 第1の実施形態における撮像装置の動作例を示すフローチャートである。 第1の実施形態における撮像装置の動作例を示すフローチャートである。 第1の実施形態における撮像装置の動作例を示すフローチャートである。 記録媒体制御部と記録媒体との通信を説明する図である。 撮像装置での処理時間を説明する図である。 第2の実施形態における撮像装置の動作例を示すフローチャートである。 第2の実施形態における撮像装置の動作例を示すフローチャートである。
以下、本発明の実施形態を図面に基づいて説明する。
(第1の実施形態)
本発明の第1の実施形態について説明する。図1は、本実施形態における撮像装置の構成例を示すブロック図である。フロントエンジン101は、撮像センサー103との接続部を有し、主に画像処理に関わる機能を有する半導体集積回路である。バックエンジン102は、記録媒体122との接続部を有し、主に記録処理に関わる機能を有する半導体集積回路である。撮像センサー103は、図示しないレンズより入力される光信号を電気信号に変換する機能を有する。
フロントエンジン101について説明する。フロントエンジン101は、CPU104、CPUバス105、センサーIF106、撮像処理部107、簡易現像処理部108、表示制御部109、評価値生成部110、現像処理部111、チップ間IF112、及びメモリバス113を有する。
CPU(Central Processing Unit)104は、CPUバス105を介して、フロントエンジン101が有する各機能部を制御する。CPU104は、メモリ(DRAM:Dynamic Random Access Memory)114に対してアクセス可能であり、メモリ114へのデータの書き込みやメモリ114からのデータの読み出しを行う。また、CPU104は、電源ボタンやシャッターボタンなど、図示しない各種制御スイッチから信号を受信して、電源制御部123と通信する機能を有する。
CPUバス105は、CPU104から各機能部を制御するための制御信号等が伝送されるバスである。センサーIF(インターフェース)106は、撮像センサー103から入力される電気信号を受信し、その信号を撮像処理部107へ出力する。撮像処理部107は、入力される画像信号に対して撮像処理を実施し、撮像処理後の画像データを簡易現像処理部108やメモリ114へ出力する。ここで、簡易現像処理部108へ出力する画像データは、画像サイズが縮小された縮小画像データとする。
簡易現像処理部108は、撮像処理部107から出力される縮小画像データを現像し、現像後の画像データを表示制御部109及び評価値生成部110へ出力する。表示制御部109は、簡易現像処理部108より出力される画像データに基づく画像を、図示しない液晶ディスプレイパネルなどの表示部に表示する。評価値生成部110は、画像データを用いて、ヒストグラム評価値を生成したり、人物や顔を検出したりする。また、評価値生成部110は、画像データから動きベクトルを検出することもできる。
現像処理部111は、撮像処理部107がメモリ114へ出力した画像データを、メモリ114から読み出して現像する。現像後の画像データは、再度メモリ114へ出力される。チップ間IF112は、フロントエンジン101とバックエンジン102との間のデータ通信を行う。メモリバス113は、フロントエンジン101のCPU104及び各機能部がメモリ114へアクセスするためのバスである。
メモリ114は、フロントエンジン101の各機能部の処理データを一時的に蓄積する揮発性メモリである。また、メモリ114は、電力供給を開始してからバックエンジン102と撮像装置に接続される記録媒体122との間でデータ転送が可能になるまでの処理時間を示す時間情報等の各種情報(データ)を記憶する。なお、本実施形態では、メモリ114は、一例としてDRAMとしているが、これに限定されるものではなく、他のメモリを用いてもよい。
次に、バックエンジン102について説明する。バックエンジン102は、CPU115、CPUバス116、チップ間IF117、符号化処理部118、記録媒体制御部119、及びメモリバス120を有する。
CPU115は、CPUバス116を介して、バックエンジン102が有する各機能部を制御する。チップ間IF117は、前述したチップ間IF112と同様に、フロントエンジン101とバックエンジン102とのチップ間のデータ通信を行う。符号化処理部118は、動画像を処理する場合にのみ起動し、動画像データを所定の符号化方式により圧縮する動画コーデックである。
記録媒体制御部119は、撮像装置に接続された記録媒体122を制御するコントローラである。記録媒体制御部119は、記録媒体122との初期化処理から、記録媒体122に対するデータの書き込みや読み出しを制御する機能を有する。例えば、本実施形態において、記録媒体制御部119は、PCI Express(以下、PCIeと称す)規格に準拠した制御コントローラであり、PCIe規格準拠のインターフェースを有する記録媒体122を制御する機能を有している。メモリバス120は、バックエンジン102のCPU115及び各機能部がメモリ121へアクセスするためのバスである。
メモリ121は、バックエンジン102の各機能部の処理データを一時的に蓄積する揮発性メモリである。なお、本実施形態では、メモリ121は、一例としてDRAMとしているが、これに限定されるものではなく、他のメモリを用いてもよい。
記録媒体122は、PCIe規格準拠のインターフェースを有する記録媒体である。例えば、記録媒体122は、PCIe規格準拠のCFExpress規格に準拠した記録媒体である。本実施形態では、記録媒体122は、撮像装置から挿抜可能な記録媒体とする。ここで、本実施形態における撮像装置は、記録媒体122が撮像装置に挿された、つまり装着された状態であるか、又は抜かれた状態であるかを、記録媒体制御部119及びフロントエンジン101のCPU104で認識することが可能となっている。
電源制御部123は、撮像装置の電源制御を司る機能を有しており、フロントエンジン101とバックエンジン102とを、個別に電源のON(オン)、OFF(オフ)制御することが可能である。つまり、本実施形態における電源制御部123は、フロントエンジン101とバックエンジン102とについて、個別に電力の供給及び遮断を制御可能である。
図2A、図2B、及び図2Cは、第1の実施形態における撮像装置の動作例を示すフローチャートである。図2A~図2Cには、撮像装置の起動から静止画撮影までの動作例を示している。本実施形態において、撮像装置は、シャッターボタンが押される前までの撮影待機状態であるライブビューモードと、シャッターボタンが押された後の撮影状態である撮影モードとの、2つの動作モードを有する。ライブビューモードは、図1に示した撮像センサー103から入力される画像データに基づく画像を、表示制御部109を介して液晶ディスプレイパネルなどの表示部に表示する動作モードであり、記録媒体122への画像データ等の記録処理は行わない。撮影モードは、図1に示した撮像センサー103から入力された画像データを、記録媒体122に対して記録する動作モードである。
図2Aに示すように、ステップS201にて、ユーザーによる電源ボタンの操作に応じて、撮像装置への電源投入が指示されると、電源制御部123は、フロントエンジン101への電力供給を開始して、フロントエンジン101を起動する。撮像装置は、撮像センサー103から入力される画像データに基づく画像を、表示制御部109を介して図示しない液晶ディスプレイパネルなどの表示部に表示するライブビューモードで駆動する。なお、バックエンジン102に対しては電力供給が行われず、バックエンジン102はOFF(オフ)状態を維持する。
次に、ステップS202では、フロントエンジン101内のCPU104が、電源制御部123を制御することで、電源制御部123によるバックエンジン102への電力供給を開始させ、バックエンジン102を起動する。
次に、ステップS203では、バックエンジン102の記録媒体制御部119は、接続される記録媒体122との通信を開始し、記録媒体122とのデータ転送が可能となるまでの処理時間を抽出し、内部のレジスタに時間情報として保持する。
ここで、図3を用いて、時間情報について説明する。図3は、図1に示した記録媒体制御部119と記録媒体122との通信における初期化からデータ転送が可能となるまでの処理を説明する図である。PCIe規格においては、LTSSM(Link Training and Status State Machine)と呼ばれるステートマシンで通信状態が制御される。図3に示す、Detect、Polling、Configuration、L0は、それぞれLTSSMの各ステートを示す。
まず、時刻T30にて、記録媒体制御部119が、記録媒体122に対してリセットを解除する。リセットを解除することで、記録媒体制御部119と記録媒体122との双方のLTSSMが起動する。リセット解除後、Detectステートにて、12ms待機した後に、記録媒体制御部119及び記録媒体122の双方ともに対向機器の有無を検出する。
時刻T31にて、記録媒体制御部119及び記録媒体122が、対向機器が接続されていることを検出すると、双方ともにPollingステートに遷移する。Pollingステートでは、記録媒体制御部119及び記録媒体122が、TS(Training Sequence)と呼ばれる所定のパケット信号を送り合うことで、双方の信号の同期を取り、さらにはレーンの極性を検出してデータレートを確定する。
そして、時刻T32でデータレートが確定すると、次に、記録媒体制御部119及び記録媒体122がConfigurationステートに遷移する。Configurationステートでも、記録媒体制御部119及び記録媒体122が双方でTSを送り合い、レーン構成の確立やレーン間の遅延調整を行う。
時刻T33にて遅延調整が完了すると、記録媒体制御部119及び記録媒体122がL0ステートへ遷移する。L0ステートは、記録媒体制御部119と記録媒体122とがデータ転送を行う通常動作を示すステートであり、ここまでの処理で初期化処理は完了となる。その後、L0ステートにて、記録媒体制御部119は、容量などの記録媒体の情報を読み出すために、Config通信と呼ばれる通信を行うが、時刻T33での初期化完了から100ms後の時刻T34まで待機する必要がある。
その後、時刻T34にて、記録媒体制御部119が、Config通信のリクエストを発行し、時刻T35にて、記録媒体122からレスポンスが送信されることで、記録媒体制御部119と記録媒体122との間で通常のデータ転送が可能な状態となる。本実施形態では、記録媒体制御部119は、図3に示す時刻T30から時刻T35までの時間を抽出し内部レジスタに時間情報として保持する。
図2Aに戻り、次のステップS204では、ステップS203において記録媒体制御119が抽出した記録媒体の時間情報が、フロントエンジン101に接続されるメモリ114へ書き込まれ保持される。このステップS204では、バックエンジン102のCPU115が、記録媒体制御部119の内部レジスタに保持される時間情報を読み出す。そして、CPU115は、読み出した時間情報を、チップ間IF112、117を介して、フロントエンジン101に接続されるメモリ114のあらかじめ決められた所定の領域へ書き込むように制御する。
次に、ステップS205では、フロントエンジン101のCPU104が、電源制御部123を制御して、バックエンジン102への電力供給を遮断する。また、本実施形態では、フロントエンジン101のCPU104が、電源制御部123を制御して、バックエンジン102に接続されているメモリ121及び記録媒体122への電力供給を遮断する。また、フロントエンジン101内の現像処理部111及びチップ間IF112への電力供給も遮断することが好ましい。その後、処理は、図2Bに示すステップS206へ進む。
図2Bに示すステップS206では、撮像装置は、ライブビューモードでの動作に必須ではないバックエンジン102などへの電力供給が遮断されたことにより、ライブビューモードを低電力な省電モードで駆動する。
次に、ステップS207では、フロントエンジン101のCPU104が、ユーザーによる電源ボタンの操作に応じた撮像装置の電源OFFの指示により撮影を終了するか否かを判定する。撮影を終了するとフロントエンジン101のCPU104が判定した場合(Yes)、撮像装置が電源OFFとなり、処理を終了する。電源OFFの指示がなく撮影を終了しないとフロントエンジン101のCPU104が判定した場合(No)、処理をステップS208へ移行する。
ステップS208では、フロントエンジン101のCPU104が、撮像装置から記録媒体122が抜かれたか否かを判定する。フロントエンジン101のCPU104は、CPUバス105を介して記録媒体122と接続されており、撮像装置から記録媒体122が抜かれた否かを検出することが可能である。フロントエンジン101のCPU104が、撮像装置から記録媒体が抜かれたと判定した場合(Yes)にはステップS209へ移行し、撮像装置から記録媒体が抜かれていないと判定した場合(No)にはステップS210へ移行する。
ステップS209では、フロントエンジン101のCPU104が、メモリ114に保持されている記録媒体の時間情報を削除する。その後、再度記録媒体が撮像装置に接続されるのを待ち、撮像装置に記録媒体が接続されると、処理を図2Aに示したステップS202へ移行する。ステップS202では、再度バックエンジン102を起動して前述した処理を繰り返す。
ステップS210では、フロントエンジン101のCPU104が、ユーザーによりシャッターボタンが半押しされたか否かを判定する。シャッターボタンが半押しされていないとフロントエンジン101のCPU104が判定した場合(No)、ステップS206まで処理を戻り、ステップS207、S208、及びS210での各検出処理を繰り返す。一方、シャッターボタンが半押しされたとフロントエンジン101のCPU104が判定した場合(Yes)、処理はステップS211へ移行する。
ステップS211では、フロントエンジン101のCPU104が、メモリ114の所定の領域に書き込まれている記録媒体の時間情報をメモリ114から読み出す。そして、フロントエンジン101のCPU104が、閾値S1及び閾値S2を算出する。
ここで、閾値S1と閾値S2は、以下のようにして算出される。図4に示すように、撮像センサー103からの入力信号が、センサーIF106、及び撮像処理部107を経由して、フロントエンジン101に接続されるメモリ114書き込まれるまでの時間をT1とする。現像処理部111が、フロントエンジン101に接続されるメモリ114に書き込まれたデータを読み出し、現像処理後の画像データをメモリ114へ書き戻すまでの時間をT2とする。バックエンジン102の起動にかかる時間と、チップ間IF112、117により、フロントエンジン101に接続されるメモリ114に書き込まれた現像処理後の画像データをバックエンジン102に接続されるメモリ121へ書き込むまでの時間をT3とする。バックエンジン102に接続されるメモリ121に書き込まれた画像データを、記録媒体制御部119が読み出すまでの時間をT4とする。また、シャッターボタンが押されてから撮影が開始されるまでのレリーズタイムラグについて、本実施形態における撮像装置の許容するレリーズタイムラグの時間をT5とする。また、シャッターボタンを半押ししてからフォーカス制御により合焦するまでの時間をT6とする。
これらの時間に係る情報を用いて、撮像装置では、閾値S1は以下の式で算出する。
S1=T5+T6+T1-T2-T3-T4
また、閾値S2は以下の式で算出する。
S2=T5+T1+T2-T3-T4
すなわち、閾値S1は、(T5+T6+T1)が(T2+T3+T4)より大きいか否かを判定するための閾値であり、閾値S2は、(T5+T1+T2)が(T3+T4)より大きいか否かを判定するための閾値である。なお、本実施形態では、前述した式により閾値を算出するが、他の算出方法でも良いものとする。ステップS211において閾値S1及び閾値S2が算出された後、処理は、図2Cに示すステップS212へ進む。
以下に説明する図2Cに示す処理では、メモリ114から読み出した記録媒体の時間情報が所定の閾値以上であるか否かに応じて、バックエンジン102等に係る電力供給の制御を行う。図2Cに示すステップS212では、フロントエンジン101のCPU104が、ステップS211においてメモリ114から読み出した記録媒体の時間情報が閾値S1以上であるか否かを判定する。記録媒体の時間情報が閾値S1以上であるとフロントエンジン101のCPU104が判定した場合(Yes)、ステップS213へ処理を移行する。記録媒体の時間情報が閾値S1以上ではない、すなわち閾値S1未満であるとフロントエンジン101のCPU104が判定した場合(No)、ステップS218へ処理を移行する。
ステップS213では、フロントエンジン101のCPU104が、電源制御部123を制御することでバックエンジン102への電力供給を開始させ、バックエンジン102を起動する。また、本実施形態では、フロントエンジン101のCPU104が、電源制御部123を制御して、バックエンジン102に接続されているメモリ121及び記録媒体122への電力供給を開始させ起動する。また、ステップS205においてフロントエンジン101内の現像処理部111及びチップ間IF112への電力供給を遮断している場合には、フロントエンジン101内の現像処理部111及びチップ間IF112への電力供給も開始させて起動する。
次に、ステップS214では、フロントエンジン101のCPU104が、シャッターボタンが全押し、半押し、解除のいずれの状態であるかを判定する。フロントエンジン101のCPU104は、シャッターボタンが半押しであると判定した場合には、全押し又は解除のいずれかの状態になるまでステップS214に待機する。また、フロントエンジン101のCPU104は、シャッターボタンが全押しであると判定した場合には処理をステップS215へ移行し、シャッターボタンの半押しが解除されたと判定した場合には処理をステップS217へ移行する。
ステップS215では、撮像装置は、撮影を行い、処理をステップS216へ移行する。
ステップS216では、フロントエンジン101のCPU104が、シャッターボタンの全押しが継続されているか否かを判定する。シャッターボタンの全押しが継続されているとフロントエンジン101のCPU104が判定した場合(Yes)、再度ステップS215へ移行して撮影を行う。つまり、シャッターボタンの全押しが継続している間は撮像装置が撮影を繰り返すことで、いわゆる連写撮影を行う。ステップS216において、シャッターボタンの全押しが解除されたとフロントエンジン101のCPU104が判定した場合(No)、処理をステップS217へ移行する。
ステップS217では、フロントエンジン101のCPU104が、電源制御部123を制御して、バックエンジン102への電力供給を遮断する。また、本実施形態では、フロントエンジン101のCPU104が、電源制御部123を制御して、バックエンジン102に接続されているメモリ121及び記録媒体122への電力供給を遮断する。また、フロントエンジン101内の現像処理部111及びチップ間IF112への電力供給も遮断することが好ましい。その後、図2Bに示したステップS206へ移行する。
ステップS212において記録媒体の時間情報が閾値S1未満であると判定された場合に移行するステップS218では、フロントエンジン101のCPU104が、記録媒体の時間情報が閾値S2以上であるか否かを判定する。記録媒体の時間情報が閾値S2以上であるとフロントエンジン101のCPU104が判定した場合(Yes)、ステップS219へ処理を移行する。記録媒体の時間情報が閾値S2以上ではない、すなわち閾値S2未満であるとフロントエンジン101のCPU104が判定した場合(No)、ステップS223へ処理を移行する。
ステップS219では、フロントエンジン101のCPU104が、電源制御部123を制御することでバックエンジン102への電力供給を所定時間後に開始させ、バックエンジン102を所定時間後に起動する。また、本実施形態では、バックエンジン102と同様に、所定時間後に、バックエンジン102に接続されているメモリ121及び記録媒体122への電力供給を開始させて起動する。また、ステップS205においてフロントエンジン101の現像処理部111及びチップ間IF112への電力供給を遮断している場合、所定時間後に、フロントエンジン101内の現像処理部111及びチップ間IF112への電力供給も開始させて起動する。ここで、所定時間とは、ステップS210においてシャッターボタンが半押しされることを検出してから、撮像センサー103からの入力信号が、センサーIF106及び撮像処理部107を経由して、メモリ114に書き込まれるまでの時間を指すものとする。
次に、ステップS220では、フロントエンジン101のCPU104が、シャッターボタンが全押し、半押し、解除のいずれの状態であるかを判定する。フロントエンジン101のCPU104は、シャッターボタンが半押しであると判定した場合には、全押し又は解除のいずれかの状態になるまでステップS220に待機する。また、フロントエンジン101のCPU104は、シャッターボタンが全押しであると判定した場合には処理をステップS221へ移行し、シャッターボタンの半押しが解除されたと判定した場合には処理をステップS217へ移行する。
ステップS221では、撮像装置は、撮影を行い、処理をステップS222へ移行する。
ステップS222では、フロントエンジン101のCPU104が、シャッターボタンの全押しが継続されているか否かを判定する。シャッターボタンの全押しが継続されているとフロントエンジン101のCPU104が判定した場合(Yes)、再度ステップS222へ移行して撮影を行う。つまり、シャッターボタンの全押しが継続している間は撮像装置が撮影を繰り返すことで、いわゆる連写撮影を行う。ステップS222において、シャッターボタンの全押しが解除されたとフロントエンジン101のCPU104が判定した場合(No)、処理をステップS217へ移行する。
ステップS218において記録媒体の時間情報が閾値S2未満であると判定された場合に移行するステップS223では、フロントエンジン101のCPU104が、シャッターボタンが全押し、半押し、解除のいずれの状態であるかを判定する。フロントエンジン101のCPU104は、シャッターボタンが半押しであると判定した場合には、全押し又は解除のいずれかの状態になるまでステップS223に待機する。また、フロントエンジン101のCPU104は、シャッターボタンが全押しであると判定した場合には処理をステップS224へ移行し、シャッターボタンの半押しが解除されたと判定した場合には処理をステップS217へ移行する。
ステップS224では、フロントエンジン101のCPU104が、電源制御部123を制御することでバックエンジン102への電力供給を所定時間後に開始させ、バックエンジン102を所定時間後に起動する。また、本実施形態では、バックエンジン102と同様に、所定時間後に、バックエンジン102に接続されているメモリ121及び記録媒体122への電力供給を開始させて起動する。また、ステップS205においてフロントエンジン101の現像処理部111及びチップ間IF112への電力供給を遮断している場合、所定時間後に、フロントエンジン101内の現像処理部111及びチップ間IF112への電力供給も開始させて起動する。
ここで、ステップS224での処理における所定時間は以下のように決定する。図4を参照して前述したように、撮像センサー103からの入力信号が、センサーIF106及び撮像処理部107を経由して、フロントエンジン101に接続されるメモリ114書き込まれるまでの時間をT1とする。現像処理部111が、フロントエンジン101に接続されるメモリ114に書き込まれたデータを読み出し、現像処理後の画像データをメモリ114へ書き戻すまでの時間をT2とする。バックエンジン102の起動にかかる時間と、チップ間IF112、117により、フロントエンジン101に接続されるメモリ114に書き込まれた現像処理後の画像データをバックエンジン102に接続されるメモリ121へ書き込むまでの時間をT3とする。また、バックエンジン102に接続されるメモリ121に書き込まれた画像データを、記録媒体122へ転送開始するまでの時間をT7とする。また、シャッターボタンが押されてから撮影が開始されるまでのレリーズタイムラグについて、装置の許容するレリーズタイムラグの時間をT5とする。このとき、ステップS224での処理における所定時間は、T1+T2+T5-T3-T7で算出する時間とする。
次に、ステップS225では、撮像装置は、撮影を行い、処理をステップS226へ移行する。
ステップS226では、フロントエンジン101のCPU104が、シャッターボタンの全押しが継続されているか否かを判定する。シャッターボタンの全押しが継続されているとフロントエンジン101のCPU104が判定した場合(Yes)、再度ステップS225へ移行して撮影を行う。つまり、シャッターボタンの全押しが継続している間は撮像装置が撮影を繰り返すことで、いわゆる連写撮影を行う。ステップS226において、シャッターボタンの全押しが解除されたとフロントエンジン101のCPU104が判定した場合(No)、処理をステップS217へ移行する。
第1の実施形態によれば、電力供給を開始し、バックエンジン102と撮像装置に接続される記録媒体122との間でデータ転送が可能になるまでの処理時間を取得して、記録媒体の時間情報としてフロントエンジン101に接続されるメモリ114に保持する。そして、メモリ114に保持された記録媒体の時間情報に基づいてバックエンジン102等の起動タイミングを制御することで、撮像装置に接続される記録媒体122に応じた適切な電源制御を行うことができ、撮像装置の消費電力を低減することが可能となる。撮像装置において、撮影枚数を増やすための撮影待機時の低電力化と、撮影時の起動時間の高速化の両立が求められる中で適切な電源制御を実現することができる。
なお、前述した実施形態では、フロントエンジン101に接続されるメモリ114に蓄積する撮像処理後の画像データの容量については特に言及していないが、動作モードや記録媒体の時間情報により任意の容量に変更しても良いものとする。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。本実施形態における撮像装置の構成は、第1の実施形態において説明した図1に示した撮像装置と同様であるので、その説明は省略する。前述した第1の実施形態では、撮像装置の起動時、又は、撮像装置に対する記録媒体の接続の検出時にバックエンジン102等を起動して記録媒体の時間情報を取得している。以下に説明する第2の実施形態では、撮像装置の起動後、又は、記録媒体が撮像装置に接続されてから1回目の撮影において、シャッターボタンが半押し状態になったときにバックエンジン102等を起動して記録媒体の時間情報を取得する。
図5A及び図5Bを参照して、第2の実施形態における撮像装置の起動から静止画撮影までの動作について説明する。本実施形態においても、撮像装置は、シャッターボタンが押される前までの撮影待機状態であるライブビューモードと、シャッターボタンが押された後の撮影状態である撮影モードとの、2つの動作モードを有する。
図5Aに示すように、ステップS501にて、ユーザーによる電源ボタンの操作に応じて、撮像装置への電源投入が指示されると、電源制御部123は、フロントエンジン101への電力供給を開始して、フロントエンジン101を起動する。撮像装置は、撮像センサー103から入力される画像データに基づく画像を、表示制御部109を介して図示しない液晶ディスプレイパネルなどの表示部に表示するライブビューモードで駆動する。なお、バックエンジン102に対しては電力供給が行われず、バックエンジン102はOFF(オフ)状態を維持する。
次に、ステップS502では、撮像装置のライブビューモードを低電力な省電モードで駆動する。
ステップS503では、フロントエンジン101のCPU104が、ユーザーによる電源ボタンの操作に応じた撮像装置の電源OFFの指示により撮影を終了するか否かを判定する。撮影を終了するとフロントエンジン101のCPU104が判定した場合(Yes)、撮像装置が電源OFFとなり、処理を終了する。電源OFFの指示がなく撮影を終了しないとフロントエンジン101のCPU104が判定した場合(No)、処理をステップS504へ移行する。
ステップS504では、フロントエンジン101のCPU104が、撮像装置から記録媒体122が抜かれたか否かを判定する。フロントエンジン101のCPU104は、CPUバス105を介して記録媒体122と接続されており、撮像装置から記録媒体122が抜かれた否かを検出することが可能である。フロントエンジン101のCPU104が、撮像装置から記録媒体が抜かれたと判定した場合(Yes)にはステップS505へ移行し、撮像装置から記録媒体が抜かれていないと判定した場合(No)にはステップS506へ移行する。
ステップS505では、フロントエンジン101に接続されるメモリ114に記録媒体の時間情報が保持されている場合、フロントエンジン101のCPU104が、メモリ114に保持されている記録媒体の時間情報を削除する。その後、再度記録媒体が撮像装置に接続されるのを待ち、撮像装置に記録媒体が接続されると、処理をステップS502へ移行する。
ステップS506では、フロントエンジン101のCPU104が、ユーザーによりシャッターボタンが半押しされたか否かを判定する。シャッターボタンが半押しされていないとフロントエンジン101のCPU104が判定した場合(No)、ステップS502まで処理を戻す。一方、シャッターボタンが半押しされたとフロントエンジン101のCPU104が判定した場合(Yes)、処理はステップS507へ移行する。
次に、ステップS507では、フロントエンジン101のCPU104が、撮像装置の起動後、又は、記録媒体が撮像装置に接続されてから1回目の撮影であるか否かを判定する。1回目の撮影ではないとフロントエンジン101のCPU104が判定した場合(No)、処理はステップS508へ移行する。1回目の撮影であるとフロントエンジン101のCPU104が判定した場合(No)、処理は図5Bに示すステップS509へ移行する。
ステップS508では、フロントエンジン101のCPU104が、メモリ114の所定の領域に書き込まれている記録媒体の時間情報をメモリ114から読み出す。そして、フロントエンジン101のCPU104が、閾値S1及び閾値S2を算出する。閾値S1及び閾値S2を算出した後、処理は、図2Cに示したステップS212へ進み、第1の実施形態と同様に、図2CにおいてステップS212~S226に示す処理を行う。ただし、第2の実施形態においては、図2Cに示したステップS217の処理を行った後、図5Aに示すステップS502に戻る。
ステップS507において1回目の撮影ではないと判定された場合に移行する図5Bに示すステップS509では、フロントエンジン101のCPU104が、電源制御部123を制御することでバックエンジン102への電力供給を開始させ起動する。また、本実施形態では、フロントエンジン101のCPU104が、電源制御部123を制御して、バックエンジン102に接続されているメモリ121及び記録媒体122への電力供給を開始させ起動する。また、フロントエンジン101内の現像処理部111及びチップ間IF112への電力供給を遮断している場合には、フロントエンジン101内の現像処理部111及びチップ間IF112への電力供給も開始させて起動する。
次に、ステップS510では、フロントエンジン101のCPU104が、シャッターボタンが全押し、半押し、解除のいずれの状態であるかを判定する。フロントエンジン101のCPU104は、シャッターボタンが半押しであると判定した場合には、全押し又は解除のいずれかの状態になるまでステップS510に待機する。また、フロントエンジン101のCPU104は、シャッターボタンが全押しであると判定した場合には処理をステップS511へ移行し、シャッターボタンの半押しが解除されたと判定した場合には処理をステップS515へ移行する。
ステップS511では、撮像装置は、撮影を行い、処理をステップS512へ移行する。
ステップS512では、フロントエンジン101のCPU104が、シャッターボタンの全押しが継続されているか否かを判定する。シャッターボタンの全押しが継続されているとフロントエンジン101のCPU104が判定した場合(Yes)、再度ステップS511へ移行して撮影を行う。つまり、シャッターボタンの全押しが継続している間は撮像装置が撮影を繰り返すことで、いわゆる連写撮影を行う。ステップS512において、シャッターボタンの全押しが解除されたとフロントエンジン101のCPU104が判定した場合(No)、処理をステップS513へ移行する。
次に、ステップS513では、バックエンジン102の記録媒体制御部119は、接続される記録媒体122との通信を開始し、記録媒体122とのデータ転送が可能となるまでの処理時間を抽出し、内部のレジスタに時間情報として保持する。この時間情報は、第1の実施形態において図3を参照して説明した時間情報と同様であるので、詳細な説明は省略する。
次に、ステップS514では、ステップS513において記録媒体制御119が抽出した記録媒体の時間情報が、フロントエンジン101に接続されるメモリ114へ書き込まれ保持される。このステップS514では、バックエンジン102のCPU115が、記録媒体制御部119の内部レジスタに保持される時間情報を読み出す。そして、CPU115が、読み出した時間情報を、チップ間IF112、117を介して、フロントエンジン101に接続されるメモリ114のあらかじめ決められた所定の領域へ書き込むように制御する。記録媒体に時間情報をフロントエンジン101に接続されるメモリ114に書き込んだ後、ステップS517へ処理を移行する。
ステップS515では、フロントエンジン101のCPU104が、電源制御部123を制御して、バックエンジン102への電力供給を遮断する。また、本実施形態では、フロントエンジン101のCPU104が、電源制御部123を制御して、バックエンジン102に接続されているメモリ121及び記録媒体122への電力供給を遮断する。また、フロントエンジン101内の現像処理部111及びチップ間IF112への電力供給も遮断することが好ましい。その後、処理は、図5Aに示すステップS502へ戻る。
第2の実施形態によれば、第1の実施形態と同様に、フロントエンジン101に接続されるメモリ114に記録媒体の時間情報を保持し、保持された記録媒体の時間情報に基づいて電力供給を制御してバックエンジン102等の起動タイミングを制御する。これにより、撮像装置に接続される記録媒体122に応じた適切な電源制御を行うことができ、撮像装置の消費電力を低減することが可能となる。撮像装置において、撮影枚数を増やすための撮影待機時の低電力化と、撮影時の起動時間の高速化の両立が求められる中で適切な電源制御を実現することができる。
なお、前述した第1及び第2の実施形態では、記録媒体の時間情報をフロントエンジン101に接続されるメモリ114に保持するようにしている。しかし、これに限定されるものではなく、バックエンジン102等への電源供給を遮断している状態でも、フロントエンジン101から参照可能なように記録媒体の時間情報が保持されていればよい。例えば、フロントエンジン101の内部に記録媒体の時間情報を保持可能なメモリやレジスタ等を設けて保持するようにしてもよい。
(本発明の他の実施形態)
本発明は、前述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
101:フロントエンジン 102:バックエンジン 104、115:CPU 111:現像処理部 114、121:メモリ 119:記録媒体制御部 122:記録媒体 123:電源制御部

Claims (11)

  1. 撮像手段と、
    前記撮像手段接続され、前記撮像手段からの画像データを受ける第1の集積回路と、
    記録媒体と接続し、前記第1の集積回路からの前記画像データを前記記録媒体に記録する第2の集積回路と、
    前記第2の集積回路に電力供給を開始してから前記第2の集積回路と前記記録媒体との間のデータ転送が可能になるまでの時間に関する時間情報を保持する保持手段とを有し、
    前記第1の集積回路は、撮影待機状態において前記第2の集積回路への電力供給を遮断し、撮影状態において前記第2の集積回路に電力を供給するように制御を行い、前記撮影待機状態から前記撮影状態に移行する場合に、前記保持手段に保持されている前記時間情報に基づいて前記第2の集積回路に電力供給を開始するタイミングを制御することを特徴とする撮像装置。
  2. 前記第1の集積回路は、前記保持手段に保持されている前記時間情報が所定の閾値以上であるか否かに応じて、前記第2の集積回路に電力供給を開始するタイミングを制御することを特徴とする請求項に記載の撮像装置。
  3. 前記第1の集積回路は、前記保持手段に保持されている前記時間情報が第1の閾値以上であればシャッターボタンの半押しを検出したことに応じて前記第2の集積回路への電力供給を開始し、前記第1の閾値以上でなければ前記シャッターボタンの全押しを検出したことに応じて前記第2の集積回路への電力供給を開始することを特徴とする請求項に記載の撮像装置。
  4. 前記第1の集積回路は、前記撮像手段からの画像データに対して記録のための現像処理を行う現像処理手段を有し、
    前記第1の集積回路は、前記撮影待機状態において前記現像処理手段への電力供給を遮断し、前記撮影状態に移行する場合に、前記保持手段に保持されている前記時間情報に基づいて前記現像処理手段に電力供給を開始するタイミングを制御することを特徴とする請求項1から3の何れか1項に記載の撮像装置。
  5. 前記第1の集積回路は、前記撮像装置から前記記録媒体が抜かれたことを検出した場合、前記保持手段から前記時間情報を削除することを特徴とする請求項1から4の何れか1項に記載の撮像装置。
  6. 撮像手段と、前記撮像手段接続され、前記撮像手段からの画像データを受ける第1の集積回路と、記録媒体と接続し、前記第1の集積回路からの前記画像データを前記記録媒体に記録する第2の集積回路とを有する撮像装置の制御方法であって、
    前記第2の集積回路に電力供給を開始してから前記第2の集積回路と前記記録媒体との間のデータ転送が可能になるまでの時間に関する時間情報を保持手段に保持する保持工程と、
    前記第1の集積回路が、撮影待機状態において前記第2の集積回路への電力供給を遮断し、撮影状態において前記第2の集積回路に電力を供給するように制御を行い、前記撮影待機状態から前記撮影状態に移行する場合に、前記保持手段に保持されている前記時間情報に基づいて前記第2の集積回路に電力供給を開始するタイミングを制御する制御工程とを有することを特徴とする撮像装置の制御方法。
  7. 前記制御工程では、前記保持手段に保持されている前記時間情報が所定の閾値以上であるか否かに応じて、前記第2の集積回路に電力供給を開始するタイミングを制御することを特徴とする請求項に記載の撮像装置の制御方法。
  8. 前記制御工程では、前記保持手段に保持されている前記時間情報が第1の閾値以上であればシャッターボタンの半押しを検出したことに応じて前記第2の集積回路への電力供給を開始し、前記第1の閾値以上でなければ前記シャッターボタンの全押しを検出したことに応じて前記第2の集積回路への電力供給を開始することを特徴とする請求項に記載の撮像装置の制御方法。
  9. 前記第1の集積回路は、前記撮像手段からの画像データに対して記録のための現像処理を行う現像処理手段を有し、
    前記制御工程では、前記撮影待機状態において前記現像処理手段への電力供給を遮断し、前記撮影状態に移行する場合に、前記保持手段に保持されている前記時間情報に基づいて、前記現像処理手段に電力供給を開始するタイミングを制御することを特徴とする請求項6から8の何れか1項に記載の撮像装置の制御方法。
  10. 前記第1の集積回路が、前記撮像装置から前記記録媒体が抜かれたことを検出した場合、前記保持手段から前記時間情報を削除する工程を有することを特徴とする請求項6から9の何れか1項に記載の撮像装置の制御方法。
  11. 撮像手段と、前記撮像手段接続され、前記撮像手段からの画像データを受ける第1の集積回路と、記録媒体と接続し、前記第1の集積回路からの前記画像データを前記記録媒体に記録する第2の集積回路とを有する撮像装置にて、前記第1の集積回路のコンピュータに、
    前記第2の集積回路に電力供給を開始してから前記第2の集積回路と前記記録媒体との間のデータ転送が可能になるまでの時間に関する時間情報を保持手段に保持させる保持ステップと、
    撮影待機状態において前記第2の集積回路への電力供給を遮断し、撮影状態において前記第2の集積回路に電力を供給するように制御を行い、前記撮影待機状態から前記撮影状態に移行する場合に、前記保持手段に保持されている前記時間情報に基づいて前記第2の集積回路に電力供給を開始するタイミングを制御する制御ステップとを実行させるためのプログラム。
JP2020026108A 2020-02-19 2020-02-19 撮像装置、撮像装置の制御方法及びプログラム Active JP7451222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020026108A JP7451222B2 (ja) 2020-02-19 2020-02-19 撮像装置、撮像装置の制御方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020026108A JP7451222B2 (ja) 2020-02-19 2020-02-19 撮像装置、撮像装置の制御方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2021132277A JP2021132277A (ja) 2021-09-09
JP2021132277A5 JP2021132277A5 (ja) 2023-02-24
JP7451222B2 true JP7451222B2 (ja) 2024-03-18

Family

ID=77551284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020026108A Active JP7451222B2 (ja) 2020-02-19 2020-02-19 撮像装置、撮像装置の制御方法及びプログラム

Country Status (1)

Country Link
JP (1) JP7451222B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023026861A (ja) 2021-08-16 2023-03-01 トヨタ自動車株式会社 放電アセンブリ、給電システム、及び給電方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147909A (ja) 2006-12-08 2008-06-26 Sony Corp 撮像装置、画像記録再生装置、および撮像装置の電源制御方法
JP2008204546A (ja) 2007-02-20 2008-09-04 Canon Inc 撮像装置、撮像装置の制御方法およびプログラム
JP2016046756A (ja) 2014-08-26 2016-04-04 カシオ計算機株式会社 撮像装置、撮像システム、撮像方法及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147909A (ja) 2006-12-08 2008-06-26 Sony Corp 撮像装置、画像記録再生装置、および撮像装置の電源制御方法
JP2008204546A (ja) 2007-02-20 2008-09-04 Canon Inc 撮像装置、撮像装置の制御方法およびプログラム
JP2016046756A (ja) 2014-08-26 2016-04-04 カシオ計算機株式会社 撮像装置、撮像システム、撮像方法及びプログラム

Also Published As

Publication number Publication date
JP2021132277A (ja) 2021-09-09

Similar Documents

Publication Publication Date Title
JP7451222B2 (ja) 撮像装置、撮像装置の制御方法及びプログラム
US7050096B2 (en) Real-time image transfer by selective frame dropping between a camera and host computer
US11729515B2 (en) Imaging apparatus, information processing method, and recording medium for determining whether an image analysis of a predetermined image is complete
JP6006083B2 (ja) 撮像装置および撮像方法
US10771681B2 (en) Imaging pickup apparatus of which display start timing and display quality are selectable, method of controlling the same
EP2012535B1 (en) Direct interface of camera module to general purpose i/o port of digital baseband processor
JP5274205B2 (ja) 画像処理装置、画像処理装置の制御方法
US11405551B2 (en) Imaging apparatus
JP2004312433A (ja) 画像処理システム
EP4027218B1 (en) Detachable electrical device and control method thereof
US11477368B1 (en) Imaging device, imaging method, and electronic apparatus
JP2005167350A (ja) 画像表示装置、画像データ転送方法、プログラム
JP2016111565A (ja) 撮像装置、撮像方法及びプログラム
JP2021040269A (ja) 撮像装置及びその制御方法及びプログラム
KR102048915B1 (ko) 저전력 lvds 영상 전송 방법
CN111787184B (zh) 相机系统
JP5455295B2 (ja) 撮像装置およびその制御方法およびプログラムおよび記録媒体
KR101939990B1 (ko) 저전력 lvds 영상 전송 장치, 시스템 및 방법
JP2009296541A (ja) 映像記録装置及び記録メディア
JP2021111803A (ja) 通信装置および通信装置の処理方法
JP2021125748A (ja) 情報処理装置、撮像装置、情報処理方法、及びプログラム
JP4354291B2 (ja) 電子撮像装置及び電子撮像装置の動画像データ記録方法
JP2001078097A (ja) 撮像装置
JP2020091696A (ja) 記録再生装置
JP2005184339A (ja) 撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240306

R151 Written notification of patent or utility model registration

Ref document number: 7451222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151