JP7432072B2 - パワー半導体デバイス - Google Patents

パワー半導体デバイス Download PDF

Info

Publication number
JP7432072B2
JP7432072B2 JP2022506212A JP2022506212A JP7432072B2 JP 7432072 B2 JP7432072 B2 JP 7432072B2 JP 2022506212 A JP2022506212 A JP 2022506212A JP 2022506212 A JP2022506212 A JP 2022506212A JP 7432072 B2 JP7432072 B2 JP 7432072B2
Authority
JP
Japan
Prior art keywords
ring
electrode
semiconductor device
power semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022506212A
Other languages
English (en)
Other versions
JP2022542985A (ja
Inventor
プタコバ，ズザナ
ティルザー，ミハル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Ltd filed Critical Hitachi Energy Ltd
Publication of JP2022542985A publication Critical patent/JP2022542985A/ja
Application granted granted Critical
Publication of JP7432072B2 publication Critical patent/JP7432072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8348—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

発明の分野
本発明は、パワー半導体デバイスに関し、特に、同様に設計された他のプレスパックパワー半導体デバイスと積層され得るプレスパックパワー半導体デバイスに関する。
発明の背景
プレスパックパワー半導体デバイスは、大電流整流器または中電圧ドライブなどの大電力変換器用途で使用され得る。これらのシステムでは、デバイスが阻止能力を失って逆方向の過大な故障電流を受け得る故障状況が発生することがある。この故障電流によって起こる局所的な加熱は、デバイス内部の電気アーク放電を引き起こすことがある。電気アークの高温（約２０，０００℃）およびそれに伴う圧力上昇により、気密封止されたプレスパックハウジングが損傷することがある。
電気アーク放電で放出されるエネルギーが十分に高い場合、アークプラズマによってハウジングの金属フランジが溶け落ちたり、デバイスウェハを取り囲むハウジングのセラミック絶縁リングにひび割れが生じることがある。パワー半導体デバイスを保護するために、十分に速いヒューズが使用される場合がある。また、予想される短絡電流間隔では破裂しないようなハウジング設計によって、さらなる保護が提供される場合がある。
アークプラズマがフランジおよびセラミックリングに影響を及ぼすのを防止し、それによってプレスパックパワー半導体デバイスの非破裂能力を高めるために、セラミックリングとデバイスウェハとの間の容積に、ポリマー材料で作られた保護リング状部品が配置される場合がある。
ＤＥ １０３ ０６ ７６７ Ａ１は、２つの電極間に介在する、ハウジング絶縁体を有するプレスパック半導体デバイスに関する。ハウジング絶縁体の内部では、さらに他の絶縁体が半導体素子を取り囲んでいる。
ＤＥ ８９ ０９ ２４４ Ｕ１は、ハウジングの一部としてセラミックリングを有するプレスパックパワー半導体デバイスを開示している。セラミックリングの内部にはテフロンバンド（「テフロン」は登録商標）が配置され得る。
ＤＥ ３０ ３２ １３３ Ｃ２は、セラミック製の筒状素子がシリコーン製の防爆素子を取り囲み、内部に半導体ウェハが配置されたプレスパックパワー半導体デバイスを開示している。
ＥＰ １ ９０６ ４４３ Ａ２は、一対の電極を有する半導体基板を挟持する熱緩衝板とフランジを有する主電極ブロックとを含み、フランジを接合して絶縁容器を形成することによって半導体基板が気密空間内に封止される圧接型半導体デバイスを開示している。この半導体デバイスは、半導体基板の最外周が、気密空間内の主電極ブロックの外周と嵌合する中空円筒状の絶縁体に取り囲まれ、Ｏリングが各主電極ブロックと円筒状の絶縁体との間にそれぞれ嵌合して、Ｏリングの反力で気密空間を封止するように構成されている。
ＵＳ ４ ２７４ １０６ Ａより、フラットパッケージ半導体デバイスが知られている。２つの対向電極が、半導体素子を挟むように中空の電気絶縁円筒の両端に配置され、薄い金属環状体を介してそれらの両端にそれぞれ接続されている。半導体素子は、各電極の周方向の突出部と中空円筒との間に介在する環状部材によって、または突出部を円筒と直接接触させることによって、金属環状体の各々から物理的に分離されている。各電極と中空の電気絶縁円筒の端面との間のＯリングをそれぞれ弾性変形させながら、電極を介して圧力を加えて半導体素子をそれらの電極と圧縮接触させ続ける。
公知のプレスパックパワー半導体デバイスは、いずれもハウジングが特定のウェハ径に対して、かつ特定のウェハの厚みに対して使用されるように構成されている。異なるウェハの厚みおよび／または異なるウェハ径を有する異なるウェハに対しては、その幾何学的寸法が互いに異なる、異なるハウジングを使用しなければならない。
さらに、公知のプレスパックパワー半導体デバイスにおいて電極ブロックから横方向に突出して外側絶縁リングに接続されるフランジは、デバイス故障の場合にアークプラズマに対する耐性を確保し、それによって防爆ハウジングを確保するために、比較的厚いものでなければならない。
発明の概要
先行技術の上記問題に鑑みて、本発明の目的は、さまざまな異なるウェハの厚みに対して使用されるハウジングを含む、改良されたパワー半導体デバイスを提供することである。本発明のこの目的は、請求項１に記載のパワー半導体デバイスによって達成される。本発明のさらなる展開は従属請求項に規定されている。
本発明のパワー半導体デバイスは、第１の接触面を有する円盤状の第１の電極、および第１の接触面と反対側の第２の接触面を有する円盤状の第２の電極と、第１の電極と第２の電極との間に挟まれているウェハと、第１の電極および第２の電極に取り付けられ、ウェハを取り囲む外側絶縁リングと、外側絶縁リングの内側の、ウェハを取り囲む内側絶縁リングと、第１の電極を径方向に取り囲むリング状の第１のフランジ部と、第１の電極を取り囲み、内側絶縁リングと第１のフランジ部との間に挟まれているＯリングとを含む。Ｏリングは、弛緩状態では、径方向に垂直な鉛直方向に細長い断面を有し、弛緩状態では、鉛直方向におけるＯリングの高さは径方向におけるＯリングの幅よりも大きい。たとえば、Ｏリングは断面が楕円形であり、この楕円形の断面は、第１の接触面に垂直な方向に細長い。ここで、断面は、Ｏリングの主軸に直交する平面に沿った断面、すなわち、第１の接触面に直交して径方向に平行な平面に沿った断面であり、第１の接触面に平行である。Ｏリングの断面は、Ｏリングの異なる圧縮状態に対してＯリングが比較的高い反力を提供することができるように形成、成形および／または設計される。Ｏリングは弾性および／または弾力材料で作られている。Ｏリングは弾性的である。Ｏリングは弾力的である。Ｏリングは可逆的に変形可能である。Ｏリングは断面を有し、Ｏリングに外力が加えられたときにＯリングが特に鉛直方向に沿って変形するような材料で作られている。その力を取り除くとＯリングは元のサイズおよび形状に戻る。
本発明のパワー半導体デバイスでは、Ｏリングの楕円形によって、ウェハの厚みが異なる半導体ウェハに対して同じハウジングを使用する場合に、さまざまな異なる組み立て高さに対して比較的高い反力を提供することができる。つまり、楕円形のＯリングは、Ｏリングの異なる圧縮状態に対して比較的高い反力を提供することができる。
例示的な実施形態において、内側絶縁リングはポリマー材料で作られている。ポリマー材料は、電気アーク放電の場合に外側絶縁リングを保護してハウジングの爆発を防止するための内側絶縁リングに特に適した特性を有する。
例示的な実施形態において、外側絶縁リングはセラミック材料で作られている。セラミック材料は理想的な電気絶縁性を有する。
例示的な実施形態において、第１の電極および／または第２の電極は銅製である。銅は導電率が非常に高いので、第１および第２の電極の材料として最適である。
例示的な実施形態において、第１のフランジ部は鋼鉄製である。鋼鉄は高温に耐えることができるので、アーク放電の場合にアークプラズマに対して特に耐性がある。
例示的な実施形態において、第１の電極は、第１のフランジ部のＯリングと反対側で第１の電極の主要部から径方向に延在する第２のフランジ部を有する。第２のフランジ部は、第１の電極の一体部分であってもよく、気密ハウジングの形成を容易にする。
例示的な実施形態において、第２のフランジ部は銅製である。このような例示的な実施形態では、鋼鉄製の第１のフランジ部は、電気アーク放電の場合に第２のフランジ部をアークプラズマから最も効率的に保護し得る。
例示的な実施形態において、第１の接触面に平行な平面上への直交射影において、第１のフランジ部は、Ｏリングと第１の電極の主要部との間を径方向に延在する領域において第２のフランジ部と重なる。このような構成では、電気アーク放電の場合に第１のフランジ部によって第２のフランジ部をアークプラズマから最も効率的に保護することができる。
例示的な実施形態において、第１のフランジ部は第１の平坦面部を有し、第２のフランジ部は、第１の平坦面部に平行な、第１の平坦面部に押圧される第２の平坦面部を有し、第１の接触面に平行な平面上への直交射影において、第１の平坦面部および第２の平坦面部はＯリングと第１の電極との間の領域において延在する。第１の平坦面部が第２の平坦面部に押圧されることにより、第１のフランジ部と第２のフランジ部との間の隙間を最小にすることができるので、電気アーク放電の場合に第１のフランジ部は第２のフランジ部をアークプラズマから最も効率的に保護することができる。
例示的な実施形態において、第１の平坦面部と第２の平坦面部との間にポリマー箔が挟まれている。この例示的な実施形態におけるポリマー箔は、第１のフランジ部と第２のフランジ部との間の隙間にアークプラズマが入り込まないように効率的な封止を提供する。
例示的な実施形態において、径方向に沿って見ると、第１のフランジ部の第１の部分は内側絶縁リングの第２の部分と完全に重なっており、Ｏリングは第１の部分および第２の部分の径方向外側に配置されている。重なり合う第１の部分および第２の部分は、電気アーク放電の場合にＯリングをいずれのアークプラズマからも効果的に遮蔽することができる。
例示的な実施形態において、パワー半導体デバイスは、第１の電極とウェハとの間に交換可能な銅インサートを含む。この交換可能な銅インサートにより、異なるウェハ径に対して同じハウジング部品を使用することができる。このような場合、交換可能な銅インサートを対応するウェハ径に適合させるだけでよく、残りのハウジング部品はさまざまな異なるウェハ径に対して使用することができる。本明細書全体を通して、交換可能な要素とは、この要素が別個の部品であること、すなわちパワー半導体デバイスの他の部品と一体化していない（ただし、他の部品に着脱可能に接続され得る）ことを意味する。
例示的な実施形態において、内側絶縁リングは、径方向に垂直な方向に第１の端および第２の端を有し、Ｏリングは第１の端に配置され、第２の端は、第２の電極に向かって径方向内向きに延在する径方向突出底部を有する。このような例示的な実施形態では、内側絶縁リングの底部は、電気アーク放電の場合に、底部の下に設けられたハウジングの任意の部分をアークプラズマから効率的に遮蔽することができる。この例示的な実施形態では、ゴム保護リングが内側絶縁リングの径方向内側でウェハに取り付けられてウェハを取り囲んでもよく、底部はゴム保護リングと接触してもよい。底部とゴム保護リングとの直接接触により、底部の上方の空間を効率的に封止することができる。
例示的な実施形態において、内側絶縁リングと、第１の電極と、ゴム保護リングと、第１のフランジ部とによって空間が画定される。このような空間は、デバイス故障の場合にアークプラズマのための空間を提供し、この空間が電気アーク放電の場合に圧力上昇を緩和することができるので、それにより爆発のリスクを低減させる。
本発明の詳細な実施形態を添付の図面を参照して以下に説明する。
一実施形態に係るパワー半導体デバイスの部分断面図である。 図１のパワー半導体デバイスの縦断面図である。 図１のパワー半導体デバイスに含まれる第１の電極の縦断面図である。 図１のパワー半導体デバイスに含まれるＯリングの縦断面図である。 図１のパワー半導体デバイスに含まれる第２の電極の断面図である。 ある組み立て高さに対する図２の縦断面の一部を示す図である。 ある組み立て高さに対する図２の縦断面の一部を示す図である。 ある組み立て高さに対する図２の縦断面の一部を示す図である。 図１のパワー半導体の第１の変形実施形態の縦断面図である。 パワー半導体デバイスの第２の変形実施形態の部分断面図である。
例示的な実施形態の詳細な説明
図面に使用されている参照符号およびその意味は、参照符号のリストにまとめている。一般に、本明細書全体を通して同様の要素は同じ参照符号を有する。記載されている実施形態は、例として意図されており、本発明の範囲を限定するものではない。
図１は本発明の一実施形態に係るパワー半導体デバイス１０の部分断面図であり、図２は図１に示されるパワー半導体デバイス１０の縦断面図である。パワー半導体デバイス１０は、円盤状の第１の電極１２ａと、円盤状の第２の電極１２ｂと、第１の電極１２ａと第２の電極１２ｂとの間に挟まれているウェハ１６と、外側絶縁リング２４と、内側絶縁リング４２と、リング状の第１のフランジ部５０と、Ｏリング２０とを含む。
さらに、ウェハ１６と第２の電極１２ｂとの間に、熱緩衝層としてモリブデン層７０が配置されてもよい。ウェハ１６は、たとえば低温接合プロセス（ＬＴＢ：low temperature bonding process）によってモリブデン層７０に接合されてもよい。これに代えて、第１のモリブデン７０は、ウェハ１６に接合されずに浮遊していてもよい。
ウェハ１６は、たとえばシリコンウェハであってもよい。サイリスタ、トランジスタ、またはパワーダイオードなどのスイッチがウェハ１６に実装されてもよい。
第１の電極１２ａは第１の接触面１４ａを有し、第２の電極１２ｂは第１の接触面１４ａと反対側の第２の接触面１４ｂを有する。ここで、第１の接触面１４ａおよび第２の接触面１４ｂはいずれも平坦であり、互いに平行である。一例として、第１の接触面１４ａおよび第２の接触面１４ｂは、図１に示されるように円形であってもよい。パワー半導体デバイス１０を、同様に設計された他のプレスパックパワー半導体デバイス１０とスタック状に積層する場合、第１の電極１２ａおよび第２の電極１２ｂはコンタクトポール片として機能してもよい。
外側絶縁リング２４は、中空円筒の形態であり、第１の電極１２ａと第２の電極１２ｂとの間の必要な間隙および／または沿面距離を確保するために図１および図２に示されるようなフィン構造をさらに含んでもよい。図２に示されるように、外側絶縁リング２４は上側の第１の端および下側の第２の端を有する。本明細書全体を通して、パワー半導体デバイス１０の上側とは、パワー半導体デバイス１０の第１の接触面１４ａが配置される側であり、パワー半導体デバイス１０の下側とは、パワー半導体デバイス１０の第２の接触面１４ｂが配置される側である。外側絶縁リング２４は、第１の端が第１の電極１２ａに取り付けられ、第２の端が第２の電極１２ｂに取り付けられている。内側絶縁リング４２は外側絶縁リング２４の内側に横方向に配置され、すなわち外側絶縁リング２４は内側絶縁リング４２を径方向に取り囲み、径方向Ｒは、第１の接触面１４ａに平行な、第１の接触面１４ａの横方向中心から離れるように延びる方向である。外側絶縁リング２４および内側絶縁リング４２はいずれも、ウェハ１６を径方向に取り囲むように配置されている。外側絶縁リング２４は、パワー半導体デバイス１０の気密封止されたハウジングの側壁を形成している。
図３は、第１の電極１２ａの縦断面図である。図３に示されるように、第１の電極１２ａは、主要部１２１ａと、主要部１２１ａの上端から径方向に延在する第２のフランジ部５２とを有する。第１の電極１２ａの上端とは、鉛直方向Ｚにおいて第１の接触面１４ａが配置される側にある第１の電極１２ａの端である。第１の電極１２ａは、その下側１８に、後述するばね要素８０を受けるための凹部１５を有する。図１～図３から分かるように、第１のフランジ部５０は第１の電極１２ａの主要部１２１ａを径方向に取り囲んでいる。
図１および図２に示されるようなパワー半導体デバイス１０では、第１の電極１２ａの主要部１２１ａを径方向に取り囲むＯリング２０は、内側絶縁リング４２の上端と第１のフランジ部５０の下側との間に挟まれている。図４は、弛緩状態における、すなわち、内側絶縁リング４２および第１のフランジ部５０がＯリング２０に圧力を加えていないときの、Ｏリング２０の縦断面図である。この弛緩状態では、Ｏリング２０は、径方向Ｒと第１の接触面１４ａに垂直な鉛直方向Ｚとに平行な平面に沿った断面を有し、この平面は図４の紙面である。図４に示される断面はＯリング２０の主軸に直交している。ここで、この断面は、径方向Ｒに垂直な鉛直方向Ｚに細長い。鉛直方向Ｚに沿ってＯリング２０は第１の幅ｄ１を有し、径方向Ｒに沿ってＯリング２０は第１の幅ｄ１よりも小さい第２の幅ｄ２を有する。一例として、第１の幅ｄ１は縦断面におけるＯリング２０の最大幅であり、第２の幅ｄ２は縦断面におけるＯリング２０の最小幅である。一例として、Ｏリング２０は、図に示されるように楕円形の断面形状を有する。一例として、Ｏリング２０はシリコーン材料で作られている。シリコーン材料は良好な弾性特性を有し、パワー半導体デバイスの動作時の熱負荷に耐える十分な耐熱性を有する。一例として、Ｏリング２０は弾力的におよび／または可逆的に変形可能な別の材料で作られている。
内側絶縁リング４２は、良好な電気絶縁性を有するポリマー材料で作られてもよい。外側絶縁リング２４はセラミック材料で作られてもよい。内側絶縁リング４２は、電気アーク放電の場合に外側絶縁リング２４をアークプラズマから効率的に遮蔽し、デバイス故障および電気アーク放電の場合にパワー半導体デバイス１０のハウジングの爆発を防止することができる。
図１および図２に示されるパワー半導体デバイス１０では、第２のフランジ部５２は、第１のフランジ部５０のＯリング２０と反対側に配置され、この側で径方向に延在している。第１の電極１２ａおよび第２の電極１２ｂは、銅などの導電率が高い材料で作られている。特に、第２のフランジ部５２は、デバイス故障に起因する電気アーク放電の場合にアークプラズマと接触すると容易に損傷を受ける可能性がある比較的軟質の材料である銅で作られてもよい。
第１のフランジ部５０は、電気アーク放電の場合にアークプラズマの高温に耐えることができる材料で作られている。一例として、第１のフランジ部５０は鋼鉄製であってもよい。第１の接触面１４ａに平行な平面上への直交射影において、第１のフランジ部５０は、Ｏリング２０と第１の電極１２ａの主要部１２１ａとの間を径方向に延在する領域において第２のフランジ部５２と重なる。第１のフランジ部５０は第１の平坦面部５０ａを有し、第２のフランジ部５２は、第１の平坦面部５０ａに平行な、第１の平坦面部５０ａに押圧される第２の平坦面部５２ａを有し、第１の接触面１４ａに平行な平面上への直交射影において、第１の平坦面部５０ａおよび第２の平坦面部５２ａはＯリング２０と第１の電極１２ａとの間の領域において延在する。図１に示される例示的な実施形態では、第１の平坦面部５０ａは第２の平坦面部５２ａと直接接触しているとして示されている。図７に示されるような第１の変形実施形態では、さらなる封止効果を提供するために、第１の平坦面部５０ａと第２の平坦面部５２ａとの間にポリマー箔５６が挟まれてもよい。ポリマー箔５６はポリテトラフルオロエチレン（ＰＴＦＥ）箔であってもよい。ポリマー箔５６は、一例として５０μｍ～５００μｍの範囲の厚みであってもよい。ポリマー箔５６の追加特徴以外は、第１の変形実施形態は図１および図２に示される実施形態と同一であってよい。
図１および図２から分かるように、径方向Ｒに沿って見ると、第１のフランジ部５０の第１の部分５０ｂは内側絶縁リング４２の第２の部分４２ｂと完全に重なっている。Ｏリング２０は、第１の部分５０ｂおよび第２の部分の径方向外側に配置されている。第１の部分５０ｂと第２の部分４２ｂとが径方向に重なっているので、Ｏリング２０は、デバイス故障に起因する電気アーク放電の場合にパワー半導体デバイス１０内に発生するアークプラズマから遮蔽される。
内側絶縁リング４２は、径方向Ｒに垂直な鉛直方向Ｚに第１の端および第２の端部を有し、Ｏリング２０は第１の端に配置されている。第２の端は、第２の電極１２ｂに向かって径方向内向きに延在する径方向突出底部４２ａを有する。ゴム保護リング３８が、内側絶縁リング４２の径方向内側でウェハ１６に取り付けられてウェハ１６を取り囲んでいる。底部４２ａは、内側絶縁リング４２と、第１の電極１２ａと、ゴム保護リング３８と、第１のフランジ部５０とによって空間６０が画定されるように、ゴム保護リング３８と接触する。この空間は、一例として窒素またはヘリウムなどの保護ガスで充填されてもよい。デバイス故障に起因する電気アーク放電の場合、空間６０を設けることによって、パワー半導体デバイス１０のハウジング内の圧力上昇を比較的低く抑えることができ、それによってハウジングの爆発を防止することができる。
パワー半導体デバイス１０は、第１の電極１２ａとウェハ１６との間に交換可能な銅インサート８５を含む。このような交換可能な銅インサート８５により、第１の電極１２ａとウェハ１６上の主コンタクトとの間の電気接触面積を、異なるウェハ径に対して調整することができる。したがって、異なるサイズの銅インサートをそれぞれ使用することによって、同じハウジング（第１の電極１２ａ、第２の電極１２ｂ、外側絶縁リング２４、第１のフランジ部５０、および内側絶縁リング４２を含む）をさまざまなチップ径に対しても使用することができる。
図１に示される例示的な実施形態では、ゲートリード９０が、内側絶縁リング４２の第１の径方向開口部９２を通って、かつ外側絶縁リング２４の第２の径方向開口部９４を通って案内される。ゲートリード９０はさらに、銅インサート８５のチャネルもしくは第１の電極１２ａのチャネル、または銅インサート８５と第１の電極１２ａとの間のチャネルを通って、ウェハ１６の横方向中央における制御端子に案内される。銅インサート８５は、ゲートリード９０またはゲートリード９０に接続されたゲートコンタクトをウェハ１６の制御端子に押圧するために使用されるばね要素８０を受けるための、第１のゲート電極１２ａの上記凹部１５と位置合わせされた開口部を有する。
図５は、図１のパワー半導体デバイスに含まれる第２の電極１２ｂの縦断面図である。第２の電極１２ｂは、主要部１２１ｂと、主要部１２１ｂの下側から径方向に延在する第３のフランジ部５４とを含む。主要部１２１ｂの下側は第２の接触面１４ｂを形成し、主要部１２１ｂの上側１７はモリブデン層７０に電気的に接続されている。第２の電極１２ｂは、第３のフランジ部５４が外側絶縁リング２４に取り付けられている。
図６ａ～図６ｃは、異なるウェハの厚みに起因する異なる組み立て高さに対する図２の縦断面の一部をそれぞれ示す。組み立て高さが異なると、Ｏリング２０の圧縮状態が異なる。図６ａではＯリング２０は鉛直方向の幅ｈ１まで鉛直方向に圧縮されており（比較的低い圧縮状態）、図６ｂではＯリング２０は鉛直方向の幅ｈ２＜ｈ１まで圧縮されており（中間の圧縮状態）、図６ｃではＯリングは鉛直方向の幅ｈ３＜ｈ２まで圧縮されている（強い圧縮状態）。Ｏリング２０の断面は、図に一例として示されているＯリング２０の縦断面の楕円形のように鉛直方向に細長いので、Ｏリング２０の反力は３つの異なる圧縮状態のいずれについても比較的高く、異なるウェハの厚みに起因する異なる組み立て高さに対して、第１のフランジ部５０と内側絶縁リング４２との間の良好な封止効果を達成することができる。
本発明は添付の請求項によって定義されている本発明の範囲から逸脱することなく他の特定の形態で実施できることを、当業者は理解するであろう。
たとえば、図８は、パワー半導体デバイス１０の第２の変形実施形態であるパワー半導体デバイス１０′の部分断面図である。パワー半導体デバイス１０′は、第２の電極１２ｂに向かって径方向内向きに延在する内側絶縁リング４２′の底部４２ａ′が内側絶縁リング４２の底部とは異なる形状を有するという点においてのみ、図１のパワー半導体デバイス１０と異なる。具体的には、底部４２′は縦断面において段差形状を有する。
図１に示されるような実施形態では、ゴム保護リング３８はウェハ１６の側面と上面の一部のみとを覆っている。しかしながら、ゴム保護リング３８は、ウェハ表面の他の部分、たとえばウェハ１６の下側、または側面の一部のみを覆っていてもよい。
上記実施形態では、ウェハ１６は、ゲートリード９０を介して外部に接続される制御端子を有するものとして説明した。しかしながら、ウェハ１６は制御端子を有していなくてもよく、ゲートリード９０は設けられなくてもよい。したがって、外側絶縁リング２４は第１の径方向開口部９２を有していなくてもよく、内側絶縁リング４２は第２の径方向開口部９４を有していなくてもよい。
ウェハ１６と第１の電極１２ａとの間に、熱緩衝層として第２のモリブデン層が配置されてもよい。
パワー半導体デバイス１０は、ウェハ１６と第１の電極１２ａとの間に交換可能な銅インサート８５が配置されているとして説明した。しかしながら、別の例示的な実施形態では、第１の電極１２ａとウェハ１６との間に銅インサート８５を介在させなくてもよい。
「備える」という用語は他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数形を排除するものではないことに留意されたい。また、異なる実施形態に関連して説明した要素は組み合わされてもよい。
参照符号のリスト
１０，１０′ パワー半導体デバイス
１２ａ 第１の電極
１２ｂ 第２の電極
１４ａ 第１の接触面
１４ｂ 第２の接触面
１６ ウェハ
１７ 上側
１８ 下側
２０ Ｏリング
２４ 外側絶縁リング
３８ ゴム保護リング
４２ 内側絶縁リング
４２ａ，４２ａ′ 底部
４２ｂ 第２の部分
５０ 第１のフランジ部
５０ａ 第１の平坦面部
５０ｂ 第１の部分
５２ 第２のフランジ部
５２ａ 第２の平坦面部
５４ 第３のフランジ部
５６ ポリマー箔
６０ 空間
７０ モリブデン層
８０ ばね要素
８５ 銅インサート
９０ ゲートリード
９２ 第１の径方向開口部
９４ 第２の径方向開口部
１２１ａ，１２１ｂ 主要部
ｄ１ 第１の幅
ｄ２ 第２の幅
ｈ１，ｈ２，ｈ３ 鉛直方向の幅
Ｒ 径方向
Ｚ 鉛直方向

Claims (14)

  1. パワー半導体デバイス（１０）であって、
    第１の接触面（１４ａ）を有する円盤状の第１の電極（１２ａ）、および前記第１の接触面（１４ａ）と反対側の第２の接触面（１４ｂ）を有する円盤状の第２の電極（１２ｂ）と、
    前記第１の電極（１２ａ）と前記第２の電極（１２ｂ）との間に挟まれているウェハ（１６）と、
    前記第１の電極（１２ａ）および前記第２の電極（１２ｂ）に取り付けられ、前記ウェハ（１６）を取り囲む外側絶縁リング（２４）と、
    前記外側絶縁リング（２４）の内側の、前記ウェハ（１６）を取り囲む内側絶縁リング（４２；４２′）と、
    前記第１の電極（１２ａ）の主要部（１２１ａ）を横方向に取り囲むリング状の第１のフランジ部（５０）とを備え、第１の径方向（Ｒ）は前記第１の接触面（１４ａ）に平行であり、前記パワー半導体デバイス（１０）はさらに、
    前記第１の電極（１２ａ）の前記主要部（１２１ａ）を径方向に取り囲み、前記第１の接触面（１４ａ）に垂直な第２の方向（Ｚ）において前記内側絶縁リング（４２；４２′）と前記第１のフランジ部（５０）との間に挟まれているＯリング（２０）を備え、
    前記Ｏリング（２０）は、弛緩状態では、前記径方向（Ｒ）に垂直な鉛直方向（Ｚ）に細長い断面を有し、弛緩状態では、前記鉛直方向における前記Ｏリングの高さは前記径方向における前記Ｏリングの幅よりも大きく、前記Ｏリング（２０）は弾力的に可逆的に変形可能であり、
    前記第１の電極（１２ａ）は、前記第１のフランジ部（５０）の前記Ｏリング（２０）と反対側で前記第１の電極（１２ａ）の前記主要部（１２１ａ）から径方向に延在する第２のフランジ部（５２）を有し、
    前記第１の接触面（１４ａ）に平行な平面上への直交射影において、前記第１のフランジ部（５０）は、前記Ｏリング（２０）と前記第１の電極（１２ａ）の前記主要部（１２１ａ）との間を径方向に延在する領域において前記第２のフランジ部（５２）と重なる、
    パワー半導体デバイス（１０）。
  2. 前記内側絶縁リング（４２；４２′）はポリマー材料を含む、請求項１に記載のパワー半導体デバイス（１０）。
  3. 前記外側絶縁リング（２４）はセラミック材料を含む、請求項１または請求項２に記載のパワー半導体デバイス（１０）。
  4. 前記第１の電極（１２ａ）および／または前記第２の電極（１２ｂ）は銅製である、請求項１から３のいずれか１項に記載のパワー半導体デバイス（１０）。
  5. 前記第１のフランジ部（５０）は鋼鉄を含む、請求項１から４のいずれか１項に記載のパワー半導体デバイス（１０）。
  6. 前記第２のフランジ部（５２）は銅を含む、請求項１から５のいずれか１項に記載のパワー半導体デバイス（１０）。
  7. 前記第１のフランジ部（５０）は第１の平坦面部（５０ａ）を有し、前記第２のフランジ部（５２）は、前記第１の平坦面部（５０ａ）に平行な、前記第１の平坦面部（５０ａ）に押圧される第２の平坦面部（５２ａ）を有し、前記第１の接触面（１４ａ）に平行な平面上への直交射影において、前記第１の平坦面部（５０ａ）および前記第２の平坦面部（５２ａ）は前記Ｏリング（２０）と前記第１の電極（１２ａ）の前記主要部（１２１ａ）との間の領域において延在する、請求項１から６のいずれか１項に記載のパワー半導体デバイス（１０）。
  8. 前記第１の平坦面部（５０ａ）と前記第２の平坦面部（５２ａ）との間にポリマー箔（５６）が挟まれている、請求項７に記載のパワー半導体デバイス（１０）。
  9. 前記径方向（Ｒ）に沿って見ると、前記第１のフランジ部（５０）の第１の部分（５０ｂ）は前記内側絶縁リング（４２；４２′）の第２の部分（４２ｂ）と完全に重なっており、前記Ｏリング（２０）は前記第１の部分（５０ｂ）および前記第２の部分の径方向外側に配置されている、請求項１から８のいずれか１項に記載のパワー半導体デバイス（１０）。
  10. 前記第１の電極（１２ａ）と前記ウェハ（１６）との間に配置される交換可能な銅インサート（８５）を備える、請求項１から９のいずれか１項に記載のパワー半導体デバイス（１０）。
  11. 前記内側絶縁リング（４２；４２′）は前記第２の方向（Ｚ）に第１の端および第２の端を有し、前記Ｏリング（２０）は前記第１の端に配置され、前記第２の端は、前記第２の電極（１２ｂ）に向かって径方向内向きに延在する径方向突出底部（４２ａ；４２ａ′）を有する、請求項１から１０のいずれか１項に記載のパワー半導体デバイス（１０）。
  12. ゴム保護リング（３８）が前記内側絶縁リング（４２；４２′）の径方向内側で前記ウェハ（１６）に取り付けられて前記ウェハ（１６）を取り囲み、前記径方向突出底部（４２ａ；４２ａ′）は前記ゴム保護リング（３８）と接触する、請求項１１に記載のパワー半導体デバイス（１０）。
  13. 前記内側絶縁リング（４２；４２′）と、前記第１の電極（１２ａ）と、前記ゴム保護リング（３８）と、前記第１のフランジ部（５０）とによって空間（６０）が画定される、請求項１２に記載のパワー半導体デバイス（１０）。
  14. 前記Ｏリング（２０）の断面は楕円形である、請求項１から１３のいずれか１項に記載のパワー半導体デバイス（１０）。
JP2022506212A 2019-07-31 2020-07-29 パワー半導体デバイス Active JP7432072B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19189286.8 2019-07-31
EP19189286 2019-07-31
PCT/EP2020/071387 WO2021018957A1 (en) 2019-07-31 2020-07-29 Power semiconductor device

Publications (2)

Publication Number Publication Date
JP2022542985A JP2022542985A (ja) 2022-10-07
JP7432072B2 true JP7432072B2 (ja) 2024-02-16

Family

ID=67514362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022506212A Active JP7432072B2 (ja) 2019-07-31 2020-07-29 パワー半導体デバイス

Country Status (5)

Country Link
US (1) US12002722B2 (ja)
EP (1) EP3824497B1 (ja)
JP (1) JP7432072B2 (ja)
CN (1) CN114207817B (ja)
WO (1) WO2021018957A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084926A (ja) 2006-09-26 2008-04-10 Mitsubishi Electric Corp 圧接型半導体装置
JP2016062983A (ja) 2014-09-16 2016-04-25 株式会社東芝 半導体装置
JP2018518051A (ja) 2015-05-19 2018-07-05 アーベーベー・シュバイツ・アーゲー 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5354971A (en) * 1976-10-28 1978-05-18 Mitsubishi Electric Corp Semiconductor device
JPS54161272A (en) * 1978-06-09 1979-12-20 Mitsubishi Electric Corp Flat semiconductor device
US4274106A (en) * 1977-11-07 1981-06-16 Mitsubishi Denki Kabushiki Kaisha Explosion proof vibration resistant flat package semiconductor device
JPS5635443A (en) 1979-08-31 1981-04-08 Toshiba Corp Semiconductor device
JPH065686B2 (ja) * 1985-09-04 1994-01-19 株式会社日立製作所 圧接型半導体装置
DE3941041A1 (de) * 1989-07-31 1991-02-07 Siemens Ag Anordnung mit einem halbleiterbauelement
DE8909244U1 (de) 1989-07-31 1989-09-21 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement
JPH112326A (ja) * 1997-06-11 1999-01-06 Seiko Epson Corp Ｏリング及びこれを具備する装置
DE10306767A1 (de) * 2003-02-18 2004-08-26 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleitermodul
EP3007220A1 (en) * 2014-10-10 2016-04-13 ABB Technology AG Power semiconductor device having protection against explosion or rupture
EP3073530B1 (en) 2015-03-23 2017-05-03 ABB Schweiz AG Reverse conducting power semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084926A (ja) 2006-09-26 2008-04-10 Mitsubishi Electric Corp 圧接型半導体装置
JP2016062983A (ja) 2014-09-16 2016-04-25 株式会社東芝 半導体装置
JP2018518051A (ja) 2015-05-19 2018-07-05 アーベーベー・シュバイツ・アーゲー 半導体装置

Also Published As

Publication number Publication date
CN114207817A (zh) 2022-03-18
EP3824497A1 (en) 2021-05-26
WO2021018957A1 (en) 2021-02-04
CN114207817B (zh) 2023-03-24
EP3824497B1 (en) 2022-05-04
JP2022542985A (ja) 2022-10-07
US12002722B2 (en) 2024-06-04
US20220336300A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US10192800B2 (en) Semiconductor device
EP1906443B1 (en) Pressure-contact semiconductor device
US4099201A (en) Semiconductor rectifier assembly having an insulating material therein that evolves gases when exposed to an arc
JP6301857B2 (ja) 半導体モジュール
JP6585569B2 (ja) 半導体装置
US3581160A (en) Semiconductor rectifier assembly having high explosion rating
US10010004B2 (en) Electrical module containing an electrical component and a converter containing the electrical module
US4956696A (en) Compression loaded semiconductor device
US4150394A (en) Flat package semiconductor device having high explosion preventing capacity
EP0194946B1 (en) Pressurized contact type double gate static induction thyristor
JP7432072B2 (ja) パワー半導体デバイス
US10032760B2 (en) Semiconductor device
US4329701A (en) Semiconductor package
WO2015172956A1 (en) Power semiconductor device
JP2017510998A (ja) 圧接された複数の半導体構成素子のための改良されたディスクセル
US20150206811A1 (en) Semiconductor device
JP2024055514A (ja) 半導体素子の積層構造体
EP3933907A1 (en) Power semiconductor device
JP4824318B2 (ja) 半導体装置
JPS6043016B2 (ja) 半導体装置
WO2023001356A1 (en) Power semiconductor device with current bypass mechanism
JPS6043017B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231011

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20231110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231110

R150 Certificate of patent or registration of utility model

Ref document number: 7432072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150