JP7431227B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP7431227B2 JP7431227B2 JP2021519501A JP2021519501A JP7431227B2 JP 7431227 B2 JP7431227 B2 JP 7431227B2 JP 2021519501 A JP2021519501 A JP 2021519501A JP 2021519501 A JP2021519501 A JP 2021519501A JP 7431227 B2 JP7431227 B2 JP 7431227B2
- Authority
- JP
- Japan
- Prior art keywords
- copper plating
- copper
- layer
- copper foil
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 342
- 229910052802 copper Inorganic materials 0.000 claims description 244
- 239000010949 copper Substances 0.000 claims description 244
- 238000007747 plating Methods 0.000 claims description 176
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 99
- 239000011889 copper foil Substances 0.000 claims description 98
- 239000013078 crystal Substances 0.000 claims description 77
- 229910052763 palladium Inorganic materials 0.000 claims description 50
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 31
- 229910052718 tin Inorganic materials 0.000 claims description 28
- 238000003475 lamination Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims 1
- 239000011135 tin Substances 0.000 claims 1
- 239000003054 catalyst Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 26
- 238000007689 inspection Methods 0.000 description 23
- 230000000694 effects Effects 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 17
- 238000001514 detection method Methods 0.000 description 16
- 239000000243 solution Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 238000010030 laminating Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000005554 pickling Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 238000011179 visual inspection Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000002203 pretreatment Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000001887 electron backscatter diffraction Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004962 Polyamide-imide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- -1 palladium ions Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
- C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
- C23C18/1837—Multistep pretreatment
- C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/38—Coating with copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Electrochemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本開示は、プリント配線板に関する。
本出願は、２０１９年５月１５日出願の日本出願第２０１９－０９２３８８号に基づく優先権を主張し、上記日本出願に記載された全ての記載内容を援用するものである。
本出願は、２０１９年５月１５日出願の日本出願第２０１９－０９２３８８号に基づく優先権を主張し、上記日本出願に記載された全ての記載内容を援用するものである。
近年、電子機器の小型化が進み、電子機器に用いられるプリント配線板の高密度配線化が求められている。このような求めに応じて、複数のパターニングされた導電層を有する多層プリント配線板が多く利用されている。多層プリント配線板では、異なる導電層のパターン間を接続するために、例えば表面側及び裏面側に導電層として金属箔が積層された基材層を貫通するビアホールが備えられる。このビアホールは、上記基材層を貫通する穴の内周面に無電解銅めっき層及び電解銅めっき層が形成されている。（特開２００４－２１４４１０号公報参照）。
本開示のプリント配線板は、絶縁性を有する基材層と、上記基材層の表面に直接的又は間接的に積層され、銅箔を含む第１導電層と、上記基材層の裏面に直接的又は間接的に積層され、銅箔を含む第２導電層と、上記第１導電層及び上記基材層を厚さ方向に貫通する接続穴の内周及び底に積層され、上記第１導電層及び上記第２導電層間を電気的に接続するビアホール用積層体とを備え、上記ビアホール用積層体が、上記接続穴の内周及び底に積層される無電解銅めっき層と、上記無電解銅めっき層表面に積層される電解銅めっき層とを有し、上記銅箔が（１００）面方位に配向する銅の結晶粒を含有し、上記銅箔の銅の平均結晶粒径が１０μｍ以上であり、上記無電解銅めっき層がパラジウム及びスズを含み、上記銅箔表面の単位面積当たりの上記パラジウムの積層量が０．１８μｇ／ｃｍ２以上０．４０μｇ／ｃｍ２以下である。
［本開示が解決しようとする課題］
上記ビアホールの配線層としては一般に銅箔が広く採用されており、この銅箔については屈曲性等の機械的特性のさらなる向上が求められている。例えば銅箔においては、機械的特性を向上させるために銅の結晶の配向性や結晶粒径等の検討が行われている。しかしながら、特定の範囲の結晶の配向性や結晶粒径を有する銅箔の表面に無電解銅めっきを行った後に電気銅めっきを行った場合、電解銅めっき層の銅の結晶が部分的に異常成長する場合がある。このように銅の結晶が部分的に異常成長すると、電解銅めっき層表面に凹凸が生じることにより、自動光学検査装置（ＡＯＩ：Ａｕｔｏｍａｔｅｄ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｉｏｎ ｓｙｓｔｅｍ）による外観検査で不良であると誤検出されてしまう場合がある。また、電解銅めっき層表面に生じた凸部に多くの銅が析出されてしまっていることから、ビアホールの底部に銅が十分析出されない結果、ビアホールの底部が導電層から剥離してしまうおそれがある。
上記ビアホールの配線層としては一般に銅箔が広く採用されており、この銅箔については屈曲性等の機械的特性のさらなる向上が求められている。例えば銅箔においては、機械的特性を向上させるために銅の結晶の配向性や結晶粒径等の検討が行われている。しかしながら、特定の範囲の結晶の配向性や結晶粒径を有する銅箔の表面に無電解銅めっきを行った後に電気銅めっきを行った場合、電解銅めっき層の銅の結晶が部分的に異常成長する場合がある。このように銅の結晶が部分的に異常成長すると、電解銅めっき層表面に凹凸が生じることにより、自動光学検査装置（ＡＯＩ：Ａｕｔｏｍａｔｅｄ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｉｏｎ ｓｙｓｔｅｍ）による外観検査で不良であると誤検出されてしまう場合がある。また、電解銅めっき層表面に生じた凸部に多くの銅が析出されてしまっていることから、ビアホールの底部に銅が十分析出されない結果、ビアホールの底部が導電層から剥離してしまうおそれがある。
本開示は、上述のような事情に基づいてなされたものであり、自動光学検査装置による外観検査での誤検出及びビアホールの底部の剥離を抑制できるプリント配線板を提供することを目的とする。
［本開示の効果］
本開示によれば、外観検査での誤検出及びビアホールの底部の剥離を抑制できるプリント配線板を提供することができる。
本開示によれば、外観検査での誤検出及びビアホールの底部の剥離を抑制できるプリント配線板を提供することができる。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。
最初に本開示の実施態様を列記して説明する。
本開示のプリント配線板は、絶縁性を有する基材層と、上記基材層の表面に直接的又は間接的に積層され、銅箔を含む第１導電層と、上記基材層の裏面に直接的又は間接的に積層され、銅箔を含む第２導電層と、上記第１導電層及び上記基材層を厚さ方向に貫通する接続穴の内周及び底に積層され、上記第１導電層及び上記第２導電層間を電気的に接続するビアホール用積層体とを備え、上記ビアホール用積層体が、上記接続穴の内周及び底に積層される無電解銅めっき層と、上記無電解銅めっき層表面に積層される電解銅めっき層とを有し、上記銅箔が（１００）面方位に配向する銅の結晶粒を含有し、上記銅箔の銅の平均結晶粒径が１０μｍ以上であり、上記無電解銅めっき層がパラジウム及びスズを含み、上記銅箔表面の単位面積当たりの上記パラジウムの積層量が０．１８μｇ／ｃｍ２以上０．４０μｇ／ｃｍ２以下である。
プリント配線板の基材層の表面に積層される銅箔が（１００）面方位に配向する銅の結晶粒を含有し、上記銅の平均結晶粒径が１０μｍ以上である。この場合、上記銅箔の銅の結晶粒の配向が無電解銅めっきにより析出される銅の結晶粒及び電解銅めっきにより析出される銅の結晶粒に引き継がれやすくなる。結果として、上記銅箔の銅の結晶粒と同じ配向性を有する無電解銅めっき層及び電解銅めっき層が形成されてしまう。そして、電解銅めっき層の銅の結晶が部分的に異常成長して電解銅めっき層表面に凹凸が生じてしまうおそれがある。当該プリント配線板は、無電解銅めっき層が触媒であるパラジウムを含むことで、上記銅箔の銅の結晶粒の配向が無電解銅めっきにより析出される銅の結晶粒に引き継がれることが抑制される。その結果、電解銅めっき層の銅の結晶の異常成長による電解銅めっき層表面の凹凸の形成が抑制される。従って、当該プリント配線板は、自動光学検査装置による外観検査での誤検出及びビアホールの底部の剥離を抑制できる。また、当該プリント配線板において、上記銅箔表面の単位面積当たりの上記パラジウムの積層量が０．１８μｇ／ｃｍ２以上０．４０μｇ／ｃｍ２以下であることで、無電解銅めっきによる触媒核の生成量が増加し、銅箔の銅の結晶粒と異なる配向性のめっきの成長が促進される。その結果、上記銅箔の銅の結晶粒と同じ配向性を有する無電解銅めっき層の形成に対する抑制効果を高めることができる。従って、自動光学検査装置による外観検査での誤検出及びビアホールの底部の剥離に対する抑制効果を向上できる。また、上記無電解銅めっき層が触媒としてパラジウムに加えてスズを含むことで、触媒の形態がスズ－パラジウムコロイド溶液になる。そのため、銅箔上のパラジウムの積層量を増加することが容易となるので、上記銅箔の銅の結晶粒と同じ配向性を有する無電解銅めっき層の形成に対する抑制効果をより高めることができる。従って、自動光学検査装置による外観検査での誤検出及びビアホールの底部の剥離に対する抑制効果を向上できる。
ここで、「結晶粒径」とは、例えばサンプルとなる銅箔の表面をＥＢＳＤ（電子後方散乱回折：Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ）法で結晶方位解析して、結晶粒界を検出し、この結晶粒界に囲まれた領域を結晶粒と定義し、当該領域の面積と同じ面積の円の径を各結晶粒の結晶粒径とする。そして、「平均結晶粒径」とは、所定の測定視野内に存在する各結晶粒の結晶粒径の平均値をいう。また、銅箔の銅の結晶粒の面方位は、ＥＢＳＤ法を用いてランダムに抽出した銅箔表面の場所を複数回測定することにより算出する。「平均厚さ」とは、任意の１０点で計測した厚さの平均値をいう。
上記銅箔表面の単位面積当たりの上記スズの積層量が０．０５μｇ／ｃｍ２以上１．２０μｇ／ｃｍ２以下であることが好ましい。上記スズの積層量が上記範囲であることで、銅箔上のパラジウムの積層量を良好な範囲に調整でき、上記銅箔の銅の結晶粒と同じ配向性を有する無電解銅めっき層の形成に対する抑制効果をより向上することができる。
当該プリント配線板において、上記銅箔表面の面積に対する上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合が５０％以上であることが好ましい。上記銅箔表面の面積に対する上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合が５０％以上であることで、電解銅めっき層の銅の結晶の部分的な異常成長に対する抑制効果が向上する。
ここで、「（１００）面方位に配向する銅の結晶粒の面積の割合」とは、銅箔表面全体の面積に対する（１００）面方位に配向する銅の結晶粒の領域の面積の割合をいう。
上記銅箔表面の単位面積当たりの上記パラジウムの積層量が０．１８μｇ／ｃｍ２以上０．３５μｇ／ｃｍ２以下であることが好ましい。上記パラジウムの積層量が上記範囲であることで、無電解銅めっきによる触媒核の生成量が適度な範囲となる。結果として、上記銅箔の銅の結晶粒と同じ配向性を有する無電解銅めっき層及び電解銅めっき層がより形成されにくくなると考えられる。
上記銅箔表面の面積に対する上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合が６０％以上であることが好ましい。上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合が上記範囲であることで、電解銅めっき層の銅の結晶の部分的な異常成長に対する抑制効果が向上する。
上記無電解銅めっき層の平均厚さが０．０１μｍ以上１．０μｍ以下であることが好ましい。上記無電解銅めっき層の平均厚さが上記範囲であることで、電解銅めっき層を均一に形成できるとともに、上記銅箔の銅の結晶粒の配向が無電解銅めっきにより析出される銅の結晶粒に引き継がれることを抑制できる。
［本開示の実施形態の詳細］
以下、本開示に係るプリント配線板の各実施形態について図面を参照しつつ詳説する。
以下、本開示に係るプリント配線板の各実施形態について図面を参照しつつ詳説する。
＜プリント配線板＞
図１に、本開示の一実施形態に係るプリント配線板を示す。当該プリント配線板２０は、絶縁性を有する基材層１と、基材層１の表面に直接的又は間接的に積層され、銅箔を含む第１導電層２と、基材層１の裏面に直接的又は間接的に積層され、銅箔を含む第２導電層３と、第１導電層２及び基材層１を厚さ方向に貫通する接続穴５の内周及び底に積層され、第１導電層２及び第２導電層３間を電気的に接続するビアホール用積層体１０とを備える。異なる導電層のパターン間を接続するためのビアホール４は、接続穴５に、ビアホール用積層体１０が積層されることにより形成される。
図１に、本開示の一実施形態に係るプリント配線板を示す。当該プリント配線板２０は、絶縁性を有する基材層１と、基材層１の表面に直接的又は間接的に積層され、銅箔を含む第１導電層２と、基材層１の裏面に直接的又は間接的に積層され、銅箔を含む第２導電層３と、第１導電層２及び基材層１を厚さ方向に貫通する接続穴５の内周及び底に積層され、第１導電層２及び第２導電層３間を電気的に接続するビアホール用積層体１０とを備える。異なる導電層のパターン間を接続するためのビアホール４は、接続穴５に、ビアホール用積層体１０が積層されることにより形成される。
以下、当該プリント配線板の各構成要素について詳述する。
［基材層］
基材層１の材質としては、例えばポリアミド、ポリイミド、ポリアミドイミド、ポリエステル等を挙げることができる。中でも、例えば耐熱性等の機械的強度の点で、ポリアミド、ポリイミド及びポリアミドイミドが好適に用いられる。当該プリント配線板は、必ずしも可撓性を有しなくてもよい。
基材層１の材質としては、例えばポリアミド、ポリイミド、ポリアミドイミド、ポリエステル等を挙げることができる。中でも、例えば耐熱性等の機械的強度の点で、ポリアミド、ポリイミド及びポリアミドイミドが好適に用いられる。当該プリント配線板は、必ずしも可撓性を有しなくてもよい。
基材層１の平均厚さの下限としては、５μｍが好ましく、１０μｍがより好ましい。一方、基材層１の平均厚さの上限としては、１００μｍが好ましく、５０μｍがより好ましい。基材層１の平均厚さが上記下限に満たない場合、基材層１の強度が不十分となるおそれがある。逆に、基材層１の平均厚さが上記上限を超える場合、可撓性が不十分となるおそれがある。
［導電層］
第１導電層２及び第２導電層３は、基材層１に積層される銅箔をパターニングして形成される。上記銅箔が（１００）面方位に配向する銅の結晶粒を含有し、銅箔の銅の平均結晶粒径が１０μｍ以上である。上記銅箔の銅の結晶粒の面方位及び平均結晶粒径が上記範囲であることで、屈曲性等の機械的特性に優れる。
第１導電層２及び第２導電層３は、基材層１に積層される銅箔をパターニングして形成される。上記銅箔が（１００）面方位に配向する銅の結晶粒を含有し、銅箔の銅の平均結晶粒径が１０μｍ以上である。上記銅箔の銅の結晶粒の面方位及び平均結晶粒径が上記範囲であることで、屈曲性等の機械的特性に優れる。
通常、第１導電層２及び第２導電層３を形成する導体のパターニングは、ビアホール４の形成後に行われる。第１導電層２及び第２導電層３は、配線密度を向上するために、ビアホール４が接続されるランドと、このランドよりも幅が小さく、線状に延びる配線パターンとを有する構成としてもよい。
上記銅箔は、（１００）面方位に配向する銅の結晶粒を含有する。上記銅箔の銅の平均結晶粒径の下限としては、１０μｍであり、１２μｍが好ましい。上記銅箔の銅の平均結晶粒径の上限としては、特に限定されないが、例えば１００μｍ、好ましくは８０μｍ、さらに好ましくは５５μｍとすることができる。なお、銅箔の銅の平均結晶粒径が１０μｍ未満である場合は、そもそも電解銅めっき層表面の外観不良が発生し難いため当該プリント配線板の効果を十分に発揮できない。
当該プリント配線板において、上記銅箔表面の面積に対する上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合の下限としては、４０％が好ましく、６０％がより好ましく、８０％がさらに好ましい。上記銅箔表面の面積に対する上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合が上記範囲であることで、電解銅めっき層の銅の結晶の部分的な異常成長に対する抑制効果が向上する。なお、上記面積の割合が４０％未満である場合は、そもそも電解銅めっき層表面の外観不良が発生し難いため当該プリント配線板の効果を十分に発揮できない。
上記銅箔表面の面積に対する上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合を所定の範囲に収めるためには、特に制限されるものではないが、例えば元素含有率の制御、圧延条件の制御、熱処理等を行うことにより達成できる。
第１導電層２及び第２導電層３の平均厚さの下限としては、十分な導電性を確保する観点から、２μｍが好ましく、５μｍがより好ましい。一方、第１導電層２及び第２導電層３の平均厚さの上限としては、回路形成性の観点から、１００μｍが好ましく、５０μｍがより好ましい。
［ビアホール用積層体］
ビアホール用積層体１０は、接続穴５の内周及び底に積層される無電解銅めっき層８と、上記無電解銅めっき層８の表面に積層される電解銅めっき層７とを有する。ビアホール用積層体１０は、第１導電層２及び基材層１を厚さ方向に貫通する接続穴５の内周及び底に積層される。ビアホール用積層体１０は、第１導電層２及び第２導電層３間を電気的に接続する。より詳細には、ビアホール用積層体１０は、接続穴５の内周、第１導電層２の基材層１と反対側の面、及び第２導電層３の接続穴５の内側に露出する面（つまり、底部）に積層される無電解銅めっき層８と、この無電解銅めっき層８にさらに積層される電解銅めっき層７とを有する構成とすることができる。
ビアホール用積層体１０は、接続穴５の内周及び底に積層される無電解銅めっき層８と、上記無電解銅めっき層８の表面に積層される電解銅めっき層７とを有する。ビアホール用積層体１０は、第１導電層２及び基材層１を厚さ方向に貫通する接続穴５の内周及び底に積層される。ビアホール用積層体１０は、第１導電層２及び第２導電層３間を電気的に接続する。より詳細には、ビアホール用積層体１０は、接続穴５の内周、第１導電層２の基材層１と反対側の面、及び第２導電層３の接続穴５の内側に露出する面（つまり、底部）に積層される無電解銅めっき層８と、この無電解銅めっき層８にさらに積層される電解銅めっき層７とを有する構成とすることができる。
図２は、接続穴５の形状を示すために、ビアホール４の形成並びに第１導電層２及び第２導電層３のパターニングを行う前の状態を示す。接続穴５は、基材層１及び第１導電層２を厚さ方向に貫通し、接続穴５を形成する円筒面によって画定される。そして、接続穴５に、ビアホール用積層体１０が積層されることにより、第１導電層２及び第２導電層のパターン間を接続するためのビアホール４が形成される。
（無電解銅めっき層）
無電解銅めっき層８は、導電性を有する薄層であり、電解銅めっき層７を電解銅めっきによって形成する際の被着体として利用される。この無電解銅めっき層８は、無電解銅めっきにより積層された銅によって形成することができる。銅めっきは、柔軟性、厚付け可能性、電気銅めっきとの密着性が良好で、導電性が高いことから、プリント配線板に好適である。この無電解銅めっきは、触媒の還元作用により触媒活性を有する金属を析出させる処理であり、市販の各種無電解銅めっき液を塗布することによって行うことができる。このように無電解銅めっきを用いることで、無電解銅めっき層８の積層を簡便に行うことができ、さらなる電解銅めっき層７の積層を確実なものとすることができる。
無電解銅めっき層８は、導電性を有する薄層であり、電解銅めっき層７を電解銅めっきによって形成する際の被着体として利用される。この無電解銅めっき層８は、無電解銅めっきにより積層された銅によって形成することができる。銅めっきは、柔軟性、厚付け可能性、電気銅めっきとの密着性が良好で、導電性が高いことから、プリント配線板に好適である。この無電解銅めっきは、触媒の還元作用により触媒活性を有する金属を析出させる処理であり、市販の各種無電解銅めっき液を塗布することによって行うことができる。このように無電解銅めっきを用いることで、無電解銅めっき層８の積層を簡便に行うことができ、さらなる電解銅めっき層７の積層を確実なものとすることができる。
上記無電解銅めっき層８の平均厚さの下限としては、０．０５μｍが好ましく、０．１０μｍがより好ましい。一方、無電解銅めっき層８の平均厚さの上限としては、１．０μｍが好ましく、０．５μｍがより好ましい。無電解銅めっき層８の平均厚さが上記下限に満たない場合、無電解銅めっき層８の連続性が確保できず、電解銅めっき層８を均一に形成できなくなるおそれがある。また、上記平均厚さが上記下限に満たない場合、上記銅箔の銅の結晶粒の配向が無電解銅めっきにより析出される銅の結晶粒に引き継がれやすくなるおそれがある。一方、無電解銅めっき層８の平均厚さが上記上限を超える場合、不必要にコストが高くなるおそれがある。上記無電解銅めっき層の平均厚さが上記範囲であることで、電解銅めっき層を均一に形成できるとともに、上記銅箔の銅の結晶粒の配向が無電解銅めっきにより析出される銅の結晶粒に引き継がれることを抑制できる。
無電解銅めっき層８は触媒としてパラジウム及びスズを含む。パラジウム及びスズは触媒として後述する無電解銅めっき層積層工程の前に付与し、その上に無電解銅めっき層が積層される。そのため、パラジウム及びスズは、無電解銅めっき層において導電層との界面付近に高い含有量で存在することになる。当該プリント配線板２０は、無電解銅めっき層８がパラジウムを含むことで、上記銅箔の銅の結晶粒の配向が無電解銅めっきにより析出される銅の結晶粒に引き継がれることが抑制される。その結果、電解銅めっき層７の銅の結晶の異常成長による電解銅めっき層７表面の凹凸の形成が抑制される。従って、当該プリント配線板２０は、自動光学検査装置による外観検査での誤検出及びビアホール４の底部の第２導電層３からの剥離を抑制できる。また、上記無電解銅めっき層がパラジウムに加えてスズを含むことで、触媒の形態がスズ－パラジウムコロイド溶液になる。そのため、銅箔上のパラジウムの積層量を増加することが容易となるので、上記銅箔の銅の結晶粒と同じ配向性を有する無電解銅めっき層の形成に対する抑制効果をより高めることができる。従って、自動光学検査装置による外観検査での誤検出及びビアホールの底部の剥離に対する抑制効果を向上できる。
銅箔表面の単位面積当たりのパラジウムの積層量の下限としては、０．１８μｇ／ｃｍ２であり、０．２０μｇ／ｃｍ２がより好ましい。上記パラジウムの積層量の上限としては、０．４０μｇ／ｃｍ２であり、０．３５μｇ／ｃｍ２が好ましい。パラジウムの積層量が上記範囲であることで、無電解銅めっきによる触媒核の生成量が適度な範囲となる。結果として、上記銅箔の銅の結晶粒と同じ配向性を有する無電解銅めっき層８及び電解銅めっき層７がより形成されにくくなると考えられる。上記パラジウムの積層量が上記上限を超えると、第２導電層３に含まれる銅箔とビアホール４の底部の無電解銅めっき層８及び電解銅めっき層７との接続強度が弱まりビアホール４の底部が剥離するおそれがある。
銅箔表面の単位面積当たりのスズの積層量の下限としては、０．０５μｇ／ｃｍ２が好ましく、０．０８μｇ／ｃｍ２がより好ましく、０．１５μｇ／ｃｍ２がさらに好ましい。上記スズの積層量の上限としては、１．２０μｇ／ｃｍ２が好ましく、０．５０ｇ／ｃｍ２がより好ましい。上記スズの積層量が上記上限を超えると、触媒として機能できるパラジウムの量が少なくなるので、無電解銅めっきが進行しなくなるおそれがある。上記スズの積層量が上記範囲であることで、銅箔上のパラジウムの積層量を良好な範囲に調整でき、上記銅箔の銅の結晶粒と同じ配向性を有する無電解銅めっき層の形成に対する抑制効果をより向上することができる。
（電解銅めっき層）
電解銅めっき層７は、無電解銅めっき層８の表面に電解銅めっきによって積層される。このように無電解銅めっき層８を形成してからその内周及び底に電解銅めっき層７を設けることにより、導電性に優れるビアホール４を容易かつ確実に形成できる。上述のように、銅は安価で導電性が高いため、電解銅めっき層を形成する金属としては、銅が好適に用いられる。
電解銅めっき層７は、無電解銅めっき層８の表面に電解銅めっきによって積層される。このように無電解銅めっき層８を形成してからその内周及び底に電解銅めっき層７を設けることにより、導電性に優れるビアホール４を容易かつ確実に形成できる。上述のように、銅は安価で導電性が高いため、電解銅めっき層を形成する金属としては、銅が好適に用いられる。
電解銅めっき層７の平均厚さの下限としては、１μｍが好ましく、５μｍがより好ましい。一方、電解銅めっき層７の平均厚さの上限としては、５０μｍが好ましく、３０μｍがより好ましい。電解銅めっき層７の平均厚さが上記下限に満たない場合、当該プリント配線板２０の曲げ等によりビアホール４が破断し、第１導電層２と第２導電層３との間の電気的接続が絶たれるおそれがある。また、上記平均厚さが上記下限に満たない場合、上記銅箔の銅の結晶粒の配向が電解銅めっきにより析出される銅の結晶粒に引き継がれやすくなるおそれがある。一方、電解銅めっき層７の平均厚さが上記上限を超える場合、当該プリント配線板２０が過度に厚くなるおそれや、製造コストが不必要に上昇するおそれがある。
［プリント配線板の製造方法］
当該プリント配線板の製造方法は、例えば基材層の表面に銅箔を含む第１導電層を積層し、上記基材層の裏面に銅箔を含む第２導電層を積層する導電層積層工程と、上記第１導電層及び上記基材層を厚さ方向に貫通する接続穴を形成する接続穴形成工程と、上記接続穴の内周及び底に無電解銅めっきを行う前に前処理を行う無電解銅めっき前処理工程と、上記無電解銅めっき前処理が行われた接続穴の内周及び底に無電解銅めっき層を積層する無電解銅めっき層積層工程と、上記無電解銅めっき層の表面に電解銅めっき層を積層する電解銅めっき層積層工程とを備える。
当該プリント配線板の製造方法は、例えば基材層の表面に銅箔を含む第１導電層を積層し、上記基材層の裏面に銅箔を含む第２導電層を積層する導電層積層工程と、上記第１導電層及び上記基材層を厚さ方向に貫通する接続穴を形成する接続穴形成工程と、上記接続穴の内周及び底に無電解銅めっきを行う前に前処理を行う無電解銅めっき前処理工程と、上記無電解銅めっき前処理が行われた接続穴の内周及び底に無電解銅めっき層を積層する無電解銅めっき層積層工程と、上記無電解銅めっき層の表面に電解銅めっき層を積層する電解銅めっき層積層工程とを備える。
（導電層積層工程）
導電層積層工程では基材層の表面に上述の銅箔を積層することにより、第１導電層を形成する。また、基材層の裏面に上述の銅箔を積層することにより、第２導電層を形成する。導電層積層工程では公知の方法によって、基材層の表面に導電パターンが形成される。
導電層積層工程では基材層の表面に上述の銅箔を積層することにより、第１導電層を形成する。また、基材層の裏面に上述の銅箔を積層することにより、第２導電層を形成する。導電層積層工程では公知の方法によって、基材層の表面に導電パターンが形成される。
第１導電層及び第２導電層を構成する銅箔を基材層に積層する方法としては、特に限定されず、例えば銅箔を接着剤で貼り合わせる接着法、銅箔上に基材層の材料である樹脂組成物を塗布するキャスト法、スパッタリングや蒸着法で基材層上に形成した厚さ数ｎｍの薄い導電層（シード層）の上にめっきにより銅箔を形成するスパッタ／めっき法、銅箔を熱プレスで基材層に貼り付けるラミネート法等を用いることができる。
（接続穴形成工程）
第１導電層及び第２導電層を電気的に接続させるための穴を形成する方法としては、特に限定されず、例えばマイクロドリルやレーザーで第１導電層及び基材層に穴を開けて第２導電層の銅箔を露出させる方法を用いることができる。
第１導電層及び第２導電層を電気的に接続させるための穴を形成する方法としては、特に限定されず、例えばマイクロドリルやレーザーで第１導電層及び基材層に穴を開けて第２導電層の銅箔を露出させる方法を用いることができる。
（無電解銅めっき前処理工程）
無電解銅めっき前処理工程では、上記接続穴の内周及び底に無電解銅めっきを行う前に前処理を行う工程である。本工程では、例えばクリーナー工程、酸処理工程、プレディップ工程、触媒処理工程、還元工程等が行われる。
無電解銅めっき前処理工程では、上記接続穴の内周及び底に無電解銅めっきを行う前に前処理を行う工程である。本工程では、例えばクリーナー工程、酸処理工程、プレディップ工程、触媒処理工程、還元工程等が行われる。
プレディップ工程では、触媒液に浸漬する前に触媒液から触媒を抜いた液等に浸漬する工程である。上記プレディップ工程により、導電パターンの表面に付着する水を置換して基材層の表面に触媒が着き易い状態にすることで、次工程の触媒処理工程で触媒の分散状態にバラツキが生じることを抑制できる。
触媒処理工程では、パラジウム及びスズのコロイドを含む溶液に基材層及び導電層を備える積層体を浸漬する。上記触媒処理工程の後は水洗工程が行われる。上述したように、パラジウム及びスズを用いた触媒処理工程は、上記導電層積層工程後かつ無電解銅めっき層積層工程前に行われる。そのため、パラジウム及びスズは、無電解銅めっき層において導電層との界面付近に高い含有量で存在することになる。
還元工程では、触媒を還元する。具体的には、還元工程ではパラジウムイオン（Ｐｄ２＋）が還元されパラジウム（Ｐｄ０）となって表面に形成されることで触媒核となり、導電パターンの表面にパラジウム触媒が担持される。上記還元工程の後は水洗工程が行われる。
（無電解銅めっき層積層工程）
無電解銅めっき層積層工程では、接続穴の内周及び底に無電解銅めっきを施すことにより無電解銅めっき層を形成する。無電解銅めっき工程では、加熱によりめっき反応が活性化した無電解銅めっき液に基材層及び導電層を備える積層体を浸漬して、導電パターンの表面に銅を積層する。無電解銅めっき液はアルカリ浴が好ましい。
無電解銅めっき層積層工程では、接続穴の内周及び底に無電解銅めっきを施すことにより無電解銅めっき層を形成する。無電解銅めっき工程では、加熱によりめっき反応が活性化した無電解銅めっき液に基材層及び導電層を備える積層体を浸漬して、導電パターンの表面に銅を積層する。無電解銅めっき液はアルカリ浴が好ましい。
無電解銅めっき液の加熱温度の下限としては、２０℃が好ましい。一方、無電解銅めっき液の加熱温度の上限としては、４０℃が好ましい。無電解銅めっき液の加熱温度が上記下限に満たない場合、めっき反応が不十分となるおそれがある。一方、無電解銅めっき液の加熱温度が上記上限を超える場合、形成される無電解銅めっき層の厚さを調節することが容易でなくなるおそれがある。
無電解銅めっき液への浸漬時間の下限としては、１分が好ましく、２分がより好ましい。一方、無電解銅めっき液への浸漬時間の上限としては、３０分が好ましく、２０分がより好ましい。無電解銅めっき液への浸漬時間が上記下限に満たない場合、十分な厚さの無電解銅めっき層を形成できないおそれがある。一方、無電解銅めっき液への浸漬時間が上記上限を超える場合、局部電池作用による導電パターンの浸食を十分に防止することができないおそれがある。
（電解銅めっき層積層工程）
電解銅めっき層積層工程では、無電解銅めっき層の表面に、電解銅めっきにより電解銅めっき層を積層する。この電解銅めっき工程において、ビアホール用積層体の厚さを所望の厚さまで増大させる。
電解銅めっき層積層工程では、無電解銅めっき層の表面に、電解銅めっきにより電解銅めっき層を積層する。この電解銅めっき工程において、ビアホール用積層体の厚さを所望の厚さまで増大させる。
電解銅めっき層を形成する電解銅めっき層積層工程では、無電解銅めっき層を被着体として電解銅めっきにより金属を積層することで無電解銅めっき層の内周及び底に接する電解銅めっき層を形成し、十分な厚さを有するビアホールを形成することができる。
当該プリント配線板によれば、銅の結晶粒が（１００）面方位に配向し、平均結晶粒径が１０μｍ以上である銅箔を導電層に用いた場合において、ビアホール用積層体の電解銅めっき層表面の凹凸の形成が抑制される。従って、当該プリント配線板は、自動光学検査装置による外観検査での誤検出及びビアホールの底部の剥離を抑制できる。従って、当該プリント配線板は、小型の携帯用電子機器等に用いられるフレキシブルプリント配線板として特に好適に利用することができる。
［その他の実施形態］
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記実施形態の構成に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記実施形態の構成に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
当該プリント配線板において、第１導電層及び第２導電層は相対的なものであって、１つのビアホールにおける第１導電層となる導電層が、他のビアホールにおける第２導電層とされてもよい。
当該プリント配線板は、さらなる基材層及び導電層が積層された多層配線板であってもよい。また、当該プリント配線板は、例えばカバーレイ、ソルダレジスト、シールドフィルム等の他の層を備えていてもよい。また、当該プリント配線板が多層配線板である場合におけるビアホールは、多層を貫通するビアホールであってもよい。
以下、実施例に基づき本開示を詳述するが、この実施例の記載に基づいて本開示が限定的に解釈されるものではない。
［Ｎｏ．１～Ｎｏ．８］
基材として新日鉄住金化学社製のエスパネックス（銅１２μｍ／ポリイミド１２μｍ／銅１２μｍ）を用いた。この基材の表面及び裏面に、主に（１００）面方位に配向し、平均結晶粒径が５０μｍである銅箔を積層して基材の表面及び裏面に導電層を形成した（導電層積層工程）。得られたサンプルを、ＵＶレーザーにて表層の銅、ポリイミドを除去してビアホールを作製した（接続穴形成工程）。次に、上記導電層の表面の略全面に無電解銅めっき前処理を行った（無電解銅めっき前処理工程）。この無電解銅めっき前処理工程では触媒処理として、パラジウム及びスズのコロイド溶液（キャタリスト）にサンプルを浸漬した。Ｎｏ．１～Ｎｏ．８の無電解銅めっき前処理工程の条件は下記の通りとした。
基材として新日鉄住金化学社製のエスパネックス（銅１２μｍ／ポリイミド１２μｍ／銅１２μｍ）を用いた。この基材の表面及び裏面に、主に（１００）面方位に配向し、平均結晶粒径が５０μｍである銅箔を積層して基材の表面及び裏面に導電層を形成した（導電層積層工程）。得られたサンプルを、ＵＶレーザーにて表層の銅、ポリイミドを除去してビアホールを作製した（接続穴形成工程）。次に、上記導電層の表面の略全面に無電解銅めっき前処理を行った（無電解銅めっき前処理工程）。この無電解銅めっき前処理工程では触媒処理として、パラジウム及びスズのコロイド溶液（キャタリスト）にサンプルを浸漬した。Ｎｏ．１～Ｎｏ．８の無電解銅めっき前処理工程の条件は下記の通りとした。
（無電解銅めっき前処理工程の条件）
（１）Ｎｏ．１
クリーナー→ソフトエッチング（３０秒）→酸洗→プレディップ→キャタリスト（通常パラジウム濃度０．１３ｇ／Ｌ、スズ濃度６ｇ／Ｌ）→無電解銅めっきを実施した。
（２）Ｎｏ．２
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（液中パラジウム濃度１．５倍０．２ｇ／Ｌ、スズ濃度９ｇ／Ｌ）→無電解銅めっきを実施した。
（３）Ｎｏ．３
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（通常パラジウム濃度：０．１３ｇ／Ｌ、スズ濃度６ｇ／Ｌ）→無電解銅めっきを実施した。
（４）Ｎｏ．４
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（液中パラジウム濃度３倍：０．４ｇ／Ｌ、スズ濃度１８ｇ／Ｌ）→無電解銅めっきを実施した。
（５）Ｎｏ．５
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（通常パラジウム濃度：０．１３ｇ／Ｌ、スズ濃度６ｇ／Ｌ）→無電解銅めっきを実施した。
（６）Ｎｏ．６
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（液中パラジウム濃度１．５倍：０．２ｇ／Ｌ、スズ濃度９ｇ／Ｌ）→無電解銅めっきを実施した。
（７）Ｎｏ．７
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（通常パラジウム濃度：０．１３ｇ／Ｌ、スズ濃度６ｇ／Ｌ）→無電解銅めっきを実施した。
（８）Ｎｏ．８
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（液中パラジウム濃度１．５倍：０．２ｇ／Ｌ、スズ濃度９ｇ／Ｌ）→無電解銅めっきを実施した。
（１）Ｎｏ．１
クリーナー→ソフトエッチング（３０秒）→酸洗→プレディップ→キャタリスト（通常パラジウム濃度０．１３ｇ／Ｌ、スズ濃度６ｇ／Ｌ）→無電解銅めっきを実施した。
（２）Ｎｏ．２
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（液中パラジウム濃度１．５倍０．２ｇ／Ｌ、スズ濃度９ｇ／Ｌ）→無電解銅めっきを実施した。
（３）Ｎｏ．３
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（通常パラジウム濃度：０．１３ｇ／Ｌ、スズ濃度６ｇ／Ｌ）→無電解銅めっきを実施した。
（４）Ｎｏ．４
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（液中パラジウム濃度３倍：０．４ｇ／Ｌ、スズ濃度１８ｇ／Ｌ）→無電解銅めっきを実施した。
（５）Ｎｏ．５
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（通常パラジウム濃度：０．１３ｇ／Ｌ、スズ濃度６ｇ／Ｌ）→無電解銅めっきを実施した。
（６）Ｎｏ．６
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（液中パラジウム濃度１．５倍：０．２ｇ／Ｌ、スズ濃度９ｇ／Ｌ）→無電解銅めっきを実施した。
（７）Ｎｏ．７
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（通常パラジウム濃度：０．１３ｇ／Ｌ、スズ濃度６ｇ／Ｌ）→無電解銅めっきを実施した。
（８）Ｎｏ．８
クリーナー→ソフトエッチング（６０秒）→酸洗→プレディップ→キャタリスト（液中パラジウム濃度１．５倍：０．２ｇ／Ｌ、スズ濃度９ｇ／Ｌ）→無電解銅めっきを実施した。
無電解銅めっきは２３℃、１５分の条件下で施し、平均厚さ０．１０μｍの無電解銅めっき層を積層した（無電解銅めっき層積層工程）。続いて、電流密度を導電層の露出面積に対して２Ａ／ｄｍ２に調整し、２５℃、２８分の条件下で電解銅めっきを行った。そして、平均厚さ１２μｍの電解銅めっき層を積層した（電解銅めっき層積層工程）。
［評価］
（パラジウム及びスズの積層量の測定）
銅箔上のパラジウム及びスズの積層量は、Ｎｏ．１～Ｎｏ．８のプリント配線板を２０ｍｍ×２０ｍｍに切り出し、硝酸と塩酸の混合溶液に溶解させた後に、この溶解液を誘導結合プラズマ質量分析（ＩＣＰ－ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ－ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した。
（パラジウム及びスズの積層量の測定）
銅箔上のパラジウム及びスズの積層量は、Ｎｏ．１～Ｎｏ．８のプリント配線板を２０ｍｍ×２０ｍｍに切り出し、硝酸と塩酸の混合溶液に溶解させた後に、この溶解液を誘導結合プラズマ質量分析（ＩＣＰ－ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ－ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した。
（自動光学検査装置による外観検査での誤検出度）
Ｎｏ．１～Ｎｏ．８のプリント配線板をそれぞれ１００個用意し、これら複数のプリント配線板について自動光学検査装置を用いて外観検査を行った。次に、自動光学検査装置で外観不良が検出されたＮｏ．１～Ｎｏ．８のそれぞれのプリント配線板について、正確な外観不良の有無を光学顕微鏡により目視にて検査した。Ｎｏ．１～Ｎｏ．８のプリント配線板のそれぞれの自動光学検査装置による外観検査での誤検出の割合を算出し、下記の３段階で評価し、Ａ及びＢ評価のものを合格と判定した。
Ａ：誤検出率０％以上６％未満
Ｂ：誤検出率６％以上１６％未満
Ｃ：誤検出率１６％以上
Ｎｏ．１～Ｎｏ．８のプリント配線板をそれぞれ１００個用意し、これら複数のプリント配線板について自動光学検査装置を用いて外観検査を行った。次に、自動光学検査装置で外観不良が検出されたＮｏ．１～Ｎｏ．８のそれぞれのプリント配線板について、正確な外観不良の有無を光学顕微鏡により目視にて検査した。Ｎｏ．１～Ｎｏ．８のプリント配線板のそれぞれの自動光学検査装置による外観検査での誤検出の割合を算出し、下記の３段階で評価し、Ａ及びＢ評価のものを合格と判定した。
Ａ：誤検出率０％以上６％未満
Ｂ：誤検出率６％以上１６％未満
Ｃ：誤検出率１６％以上
（ビアホールの底部の剥離の出現率）
ビアホールの底部の剥離については、光学顕微鏡により目視にて検査した。Ｎｏ．１～Ｎｏ．８のプリント配線板のそれぞれのビアホールの底部の剥離の出現率については、各試験Ｎｏ．のプリント配線板１００個中においてビアホールの底部の剥離が観察されたプリント配線板の割合を算出し、下記の２段階で評価した。評価結果から、Ａ評価のものを合格と判定した。
Ａ：剥離率０％以上３％未満
Ｂ：剥離率３％以上
ビアホールの底部の剥離については、光学顕微鏡により目視にて検査した。Ｎｏ．１～Ｎｏ．８のプリント配線板のそれぞれのビアホールの底部の剥離の出現率については、各試験Ｎｏ．のプリント配線板１００個中においてビアホールの底部の剥離が観察されたプリント配線板の割合を算出し、下記の２段階で評価した。評価結果から、Ａ評価のものを合格と判定した。
Ａ：剥離率０％以上３％未満
Ｂ：剥離率３％以上
表１に、評価結果を示す。
表１に示すように、銅箔の銅の平均結晶粒径が１０μｍ以上であり、銅箔表面の単位面積当たりの上記パラジウムの積層量が０．１８μｇ／ｃｍ２以上０．４０μｇ／ｃｍ２以下である試験Ｎｏ．１～試験Ｎｏ．２、試験Ｎｏ．６及び試験Ｎｏ．８は、自動光学検査装置による外観検査での誤検出及びビアホールの底部の剥離に対する抑制効果が良好であった。特に、これらの中でも銅箔表面の面積に対する銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合が５０％以上である試験Ｎｏ．１～試験Ｎｏ．２及び試験Ｎｏ．６は、自動光学検査装置による外観検査での誤検出及びビアホールの底部の剥離に対する抑制効果が優れていた。
一方、銅箔表面の単位面積当たりの上記パラジウムの積層量が０．１８μｇ／ｃｍ２未満である試験Ｎｏ．３、試験Ｎｏ．５及び試験Ｎｏ．７は、自動光学検査装置による外観検査での誤検出に対する抑制効果が劣っていた。また、銅箔表面の単位面積当たりの上記パラジウムの積層量が０．４０μｇ／ｃｍ２超である試験Ｎｏ．４は、ビアホールの底部の剥離に対する抑制効果が劣っていた。
１ 基材層
２ 第１導電層
３ 第２導電層
４ ビアホール
５ 接続穴
７ 電解銅めっき層
８ 無電解銅めっき層
１０ ビアホール用積層体
２０ プリント配線板
２ 第１導電層
３ 第２導電層
４ ビアホール
５ 接続穴
７ 電解銅めっき層
８ 無電解銅めっき層
１０ ビアホール用積層体
２０ プリント配線板
Claims (5)
- 絶縁性を有する基材層と、
上記基材層の表面に直接的又は間接的に積層され、銅箔を含む第１導電層と、
上記基材層の裏面に直接的又は間接的に積層され、銅箔を含む第２導電層と、
上記第１導電層及び上記基材層を厚さ方向に貫通する接続穴の内周及び底に積層され、上記第１導電層及び上記第２導電層間を電気的に接続するビアホール用積層体と
を備え、
上記ビアホール用積層体が、上記接続穴の内周及び底に積層される無電解銅めっき層と、上記無電解銅めっき層表面に積層される電解銅めっき層とを有し、
上記銅箔が（１００）面方位に配向する銅の結晶粒を含有し、上記銅箔の銅の平均結晶粒径が１０μｍ以上であり、
上記無電解銅めっき層がパラジウム及びスズを含み、
上記無電解銅めっき層が銅、パラジウム及びスズを含み、
上記無電解銅めっき層において、パラジウム及びスズの上に銅が積層され、
上記銅箔表面の単位面積当たりの上記パラジウムの積層量が０．１８μｇ／ｃｍ２以上０．４０μｇ／ｃｍ２以下であるプリント配線板。 - 上記銅箔表面の単位面積当たりの上記パラジウムの積層量が０．１８μｇ／ｃｍ ２ 以上０．３５μｇ／ｃｍ ２ 以下であり、
上記銅箔表面の単位面積当たりの上記スズの積層量が０．０８μｇ／ｃｍ２以上０．５０μｇ／ｃｍ２以下である請求項１に記載のプリント配線板。 - 上記銅箔表面の面積に対する上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合が５０％以上である請求項１又は請求項２に記載のプリント配線板。
- 上記銅箔表面の面積に対する上記銅箔表面に存在する（１００）面方位に配向する銅の結晶粒の面積の割合が６０％以上である請求項１から請求項３のいずれか１項に記載のプリント配線板。
- 上記無電解銅めっき層８の平均厚さが０．０１μｍ以上１．０μｍ以下である請求項１から請求項４のいずれか１項に記載のプリント配線板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019092388 | 2019-05-15 | ||
| JP2019092388 | 2019-05-15 | ||
| PCT/JP2020/019432 WO2020230888A1 (ja) | 2019-05-15 | 2020-05-15 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020230888A1 JPWO2020230888A1 (ja) | 2020-11-19 |
| JP7431227B2 true JP7431227B2 (ja) | 2024-02-14 |
Family
ID=73288941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021519501A Active JP7431227B2 (ja) | 2019-05-15 | 2020-05-15 | プリント配線板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11877397B2 (ja) |
| JP (1) | JP7431227B2 (ja) |
| CN (1) | CN113811641B (ja) |
| WO (1) | WO2020230888A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI806532B (zh) * | 2022-03-31 | 2023-06-21 | 景碩科技股份有限公司 | 電路板結構 |
| TWI815596B (zh) * | 2022-08-09 | 2023-09-11 | 陳旭東 | 加成法細線路電路板製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209330A (ja) | 2002-01-15 | 2003-07-25 | Ube Ind Ltd | 両面回路基板及びその製造方法 |
| WO2008050584A1 (fr) | 2006-10-24 | 2008-05-02 | Nippon Mining & Metals Co., Ltd. | Feuille de cuivre enroulee presentant une excellente resistance a la flexion |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3152633B2 (ja) | 1996-12-19 | 2001-04-03 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
| JP4282134B2 (ja) | 1999-02-25 | 2009-06-17 | イビデン株式会社 | プリント配線板の製造方法 |
| JP2004214410A (ja) | 2002-12-27 | 2004-07-29 | Ykc:Kk | 多層配線基板の製造方法及び多層配線基板 |
| JP5051443B2 (ja) * | 2007-09-14 | 2012-10-17 | 日立化成工業株式会社 | 多層配線基板の製造方法 |
| JP2009283528A (ja) * | 2008-05-20 | 2009-12-03 | Toyobo Co Ltd | ポリイミド基材プリント配線板及びその製造方法 |
| JPWO2010013611A1 (ja) * | 2008-07-30 | 2012-01-12 | 住友ベークライト株式会社 | 無電解銅メッキ方法、プリント配線板、プリント配線板製造方法、半導体装置 |
| CN102802364B (zh) * | 2012-09-11 | 2014-11-05 | 深圳市和美精艺科技有限公司 | 一种在印刷电路板的导电层中设置金属钯层的方法及其层状结构 |
| US20150382445A1 (en) * | 2014-06-26 | 2015-12-31 | Hicel Co., Ltd. | Double-sided flexible printed circuit board including plating layer and method of manufacturing the same |
| JP6945523B2 (ja) * | 2016-04-14 | 2021-10-06 | 三井金属鉱業株式会社 | 表面処理銅箔、キャリア付銅箔、並びにそれらを用いた銅張積層板及びプリント配線板の製造方法 |
-
2020
- 2020-05-15 JP JP2021519501A patent/JP7431227B2/ja active Active
- 2020-05-15 US US17/605,939 patent/US11877397B2/en active Active
- 2020-05-15 CN CN202080034794.7A patent/CN113811641B/zh active Active
- 2020-05-15 WO PCT/JP2020/019432 patent/WO2020230888A1/ja active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209330A (ja) | 2002-01-15 | 2003-07-25 | Ube Ind Ltd | 両面回路基板及びその製造方法 |
| WO2008050584A1 (fr) | 2006-10-24 | 2008-05-02 | Nippon Mining & Metals Co., Ltd. | Feuille de cuivre enroulee presentant une excellente resistance a la flexion |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113811641B (zh) | 2023-12-05 |
| CN113811641A (zh) | 2021-12-17 |
| WO2020230888A1 (ja) | 2020-11-19 |
| US11877397B2 (en) | 2024-01-16 |
| JPWO2020230888A1 (ja) | 2020-11-19 |
| US20220225500A1 (en) | 2022-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7523548B2 (en) | Method for producing a printed circuit board | |
| CN101500375B (zh) | 导电层及使用其的层叠体、以及它们的制造方法 | |
| JP4283882B2 (ja) | 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板の製造方法 | |
| TWI566647B (zh) | Surface treatment of copper foil and the use of its laminate, printed wiring board, electronic equipment, and printing wiring board manufacturing methods | |
| TWI479036B (zh) | Surface treatment of copper foil and the use of its laminate, copper foil, printed wiring board, electronic equipment, and printed wiring board manufacturing methods | |
| JP7431227B2 (ja) | プリント配線板 | |
| KR101713505B1 (ko) | 캐리어박이 구비된 구리박, 구리 클래드 적층판 및 프린트 배선판 | |
| KR101803390B1 (ko) | 캐리어 부착 극박 동박, 그리고 이것을 이용하여 제작된 구리 클래드 적층판, 프린트 배선 기판 및 코어리스 기판 | |
| JP5156873B1 (ja) | キャリア付銅箔 | |
| JP2001089892A (ja) | キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板 | |
| JP4865381B2 (ja) | フィルム金属積層体、その製造方法、前記フィルム金属積層体を用いた回路基板、および前記回路基板の製造方法 | |
| JP2008162245A (ja) | メッキ法２層銅ポリイミド積層フィルムおよびその製造方法 | |
| JP7427776B2 (ja) | プリント配線板 | |
| TW201942422A (zh) | 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法 | |
| CN101720567B (zh) | 印刷布线基板的制造方法及由该制造方法所得的印刷布线基板 | |
| JP6379055B2 (ja) | 表面処理銅箔及び積層板 | |
| JP6280947B2 (ja) | 可撓性メタルクラッド積層体の製造 | |
| WO2012173178A1 (ja) | 太陽電池用集電シートの配線パターン形成用の導電性基材、及び太陽電池用集電シートの製造方法 | |
| JP2004319918A (ja) | フレキシブルプリント配線板の製造方法及びその製造方法で得られたフレキシブルプリント配線板 | |
| JP2008050638A (ja) | 金属化プラスチックフィルム基材の製造方法および真空成膜装置 | |
| KR20140072409A (ko) | 세미 애디티브 연성 구리 박막 적층 필름 및 그 제조 방법 | |
| JP5628106B2 (ja) | 複合金属箔及びその製造方法並びにプリント配線板 | |
| JPH10195668A (ja) | ２層フレキシブル基板の製造方法 | |
| JP2004281500A (ja) | 多層プリント配線基板の製造方法 | |
| JP2010274587A (ja) | 積層板および積層板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7431227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |