JP7421541B2

JP7421541B2 - フィルタおよびマルチフィルタ

Info

Publication number: JP7421541B2
Application number: JP2021502021A
Authority: JP
Inventors: 知徳浦田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2019-02-26
Filing date: 2020-02-18
Publication date: 2024-01-24
Anticipated expiration: 2040-02-18
Also published as: WO2020175240A1; CN113474996A; JPWO2020175240A1; US20220140816A1

Description

本開示は、弾性波を利用するフィルタ、当該フィルタを含むマルチフィルタに関する。

圧電体上のＩＤＴ（interdigital transducer）電極に電圧を印加して、圧電体を伝搬する弾性波を生じさせる弾性波装置が知られている。このようなＩＤＴ電極を用いたフィルタとして、例えば、ラダー型フィルタと多重モード型フィルタとが知られている。

特許文献１には受信フィルタとしてラダー型フィルタ部と多重モード型フィルタ部とを組み合わせた例が開示されている。これらラダー型フィルタ部と多重モード型フィルタ部とは同一基板内に形成されている。

特許第５７６５５０２号

本開示の一態様に係るフィルタは、第１圧電基板上に形成されたラダー型フィルタ部と、これに接続され、前記第１圧電基板とは異なる第２圧電基板上に形成された多重モード型フィルタ部と、を備え、前記ラダー型フィルタ部と前記多重モード型フィルタ部とで１つの通過帯域を構成するものである。

本開示の一態様に係るマルチフィルタは、上述のフィルタが用いられる第１フィルタと，第２フィルタと、第３フィルタとを備え、前記第１フィルタの通過帯域の中心周波数は前記第２フィルタおよび前記第３フィルタの中心周波数の間の値をとり、前記第１基板または前記第２基板が前記第２フィルタまたは前記第３フィルタで共用されるものである。

実施形態に係るフィルタの概略構成を示す図である。図２（ａ）～図２（ｄ）は電極厚みと電気特性との相関を示す線図である。実施形態に係るマルチフィルタの概略構成を示すブロック図である。図３に示すマルチフィルタの上面図である。図１に示すフィルタの変形例を示す要部断面図である。

以下、図面を参照しつつ本開示に係る技術の具体的な実施形態を説明することにより、本開示に係る技術を明らかにする。

［フィルタ１］
図１にフィルタ１の模式図を示す。フィルタ１は、端子１１と端子１２との間にラダー型フィルタ部３と多重モード型フィルタ部５とを含んでいる。この例では、ラダー型フィルタ部３と多重モード型フィルタ部５とが直列に接続されており、１つの通過帯域を形成している。

ラダー型フィルタ部３は、直列接続された直列共振子Ｓ１～Ｓ３と、これら直列共振子Ｓ１～Ｓ３と基準電位との間に並列に接続される並列共振子Ｐ１～Ｐ２とを備える。なお、ラダー型フィルタ部３は、直列共振子Ｓと並列共振子Ｐとがラダー型に接続されていればよく、各共振子の数、大きさ等は所望の特性に応じて適宜自由に選択することができる。

多重モード型フィルタ部５は、この例ではＤＭＳ（Double Mode SAW）型フィルタ５１を備える。この例ではＤＭＳ型フィルタ５１は不平衡型のフィルタとしたが、平衡－不平衡変換機能を有するフィルタとしてもよい。また、ＤＭＳ型フィルタ５１を複数備えるものとしてもいいし、ＤＭＳ型フィルタ５１の前段、または後段に共振子５３を接続したり、インダクタンス等を接続したりしてもよい。

いずれのフィルタ部も圧電基板上のＩＤＴ（interdigital transducer）電極に電圧を印加して、圧電体を伝搬する弾性波を生じさせることでフィルタ特性を形成している。ＩＤＴ電極は、導体層（金属層）をパターニングして形成されており、例えばＡｌやＡｌ合金で構成される。また、ＩＤＴ電極は、複数の異なる導体層を積層した積層体で構成されてもよい。

このようなＩＤＴ電極は、１対の櫛歯電極を有している。１対の櫛歯電極は、それぞれ複数の電極指（櫛の歯に相当する）を有しており、互いに噛み合うように配置される。この電極指のピッチｐの２倍を波長λとする弾性波の定在波が形成され、この定在波の周波数が共振周波数となる。ラダー型フィルタ部３は共振周波数と反共振周波数とにより通過帯域が形成され、多重モード型フィルタ部５は共振周波数により通過帯域が形成される。

このように、フィルタ１がラダー型フィルタ部３と多重モード型フィルタ部５とを備えることで、両フィルタのもつ長所を併せ持つフィルタとすることができる。すなわち、フィルタ１を広帯域でかつ減衰特性の優れたものとすることができる。

このようなフィルタ１の特性をさらに向上させるために、本開示のフィルタ１は、ラダー型フィルタ部３と多重モード型フィルタ部５とを別々の圧電基板に形成している。具体的には、ラダー型フィルタ部３は第１圧電基板３５に形成されており、多重モード型フィルタ部５は第２圧電基板５５に形成されている。図１中において、同一の圧電基板上に形成される部分を破線で囲っている。なお、第１圧電基板３５と第２圧電基板５５とは、別体であればよいが、それに加え、材料、カット角、膜厚のいずれかが異なっていてもよい。

図２に、タンタル酸リチウム基板（以下、ＬＴ基板という）を用いたときの、共振子の電極厚みとロスとの関係を示す。図２（ａ），図２（ｂ）は、圧電基板としてカット角４２°のＬＴ基板を用い、図２（ｃ），図２（ｄ）は、圧電基板としてカット角４６°のＬＴ基板を用いた場合のシミュレーション結果である。図２（ａ），図２（ｃ）は、共振周波数および反共振周波数におけるロスと電極厚みとの相関を示すものである。図２（ｂ），図２（ｄ）は、共振周波数と反共振周波数とのロスの平均値と電極厚みとの相関を示す図である。いずれの図も横軸は電極厚み（単位：λ）、縦軸はロス（単位：ｄＢ）である。

図２からも明らかなように、ロスが最小になる電極厚みは共振周波数と反共振周波数とでも異なり、かつ、カット角が異なる場合にも変化する。ここで、ラダー型フィルタ部３は、通過帯域を構成する共振周波数および反共振周波数の双方においてロスが低くなるように、共振周波数と反共振周波数のロスの平均値が最小となる電極厚みを選択する。一方、多重モード型フィルタ部５は、通過帯域を構成する共振周波数においてロスが低くなるように電極厚みを選択する。このため、両フィルタ部のそれぞれの特性を高めるためには、両フィルタ部間で電極の最適厚みが異なるが、これを１つの基板内で実現するには複数の電極膜厚を同一基板内に形成する必要が生じることにより生産性が低下する虞があった。これに対して、本開示によれば、各フィルタ部３，５を別の基板に構成することで、製造工程を煩雑にすることなく両フィルタ部３，５間で電極厚みを異ならせることができるので生産性の高いフィルタ１を提供することができる。

また、電極厚みが厚い程、配線の抵抗値は下がるため、最適厚みによる共振特性のロス低減を下回らない範囲で電極厚みを厚くすることで、挿入損失を改善することができる。この傾向は、圧電基板のカット角が異なる場合においても同様である。このため、ラダー型フィルタ部３は、電極厚みを厚くするために、ラダー型フィルタ部３を配置する圧電基板（第１圧電基板３５）のカット角を大きくしてもよい。その場合には、第１圧電基板３５のカット角を第２圧電基板５５のカット角に比べて大きくしてもよい。例えば、第１圧電基板３５として４６°～５０°Ｙ－ＸカットのＬＴ基板を用い、第２圧電基板５５として４１°～４３°Ｙ－ＸカットのＬＴ基板を用いてもよい。

なお、ラダー型フィルタにおいては、反共振周波数よりも高周波側に位置するストップバンドが通過帯域内もしくは通過帯域近傍に位置すると、挿入損失や急峻性が低下する。ここで、電極膜厚を厚くし、ＩＤＴ電極の電極指ピッチを変更すると、ストップバンドを高周波側に移動させることができる。この点からもラダー型フィルタ部３で用いる第１圧電基板３５のカット角を第２圧電基板５５に比べて大きくして、電極膜厚を厚くしてもよい。この手法を用いて、ラダー型フィルタの挿入損失や急峻性の低下を低減することができる。なお、このような傾向は、圧電基板のカット角が異なる場合においても同様の傾向が確認できる。

このように、ラダー型フィルタ部３は、電極厚みを厚くして電気特性を調整可能なようにしてもよい。このため、電極厚みを厚くするために、ラダー型フィルタ部３を配置する圧電基板（第１圧電基板３５）のカット角を大きくしてもよい。その場合には、第１圧電基板３５のカット角を第２圧電基板５５のカット角に比べて大きくしてもよい。例えば、第１圧電基板３５として４６°～５０°Ｙ－ＸカットのＬＴ基板を用い、第２圧電基板５５として４１°～４３°Ｙ－ＸカットのＬＴ基板を用いてもよい。

このように、ラダー型フィルタ部３と多重モード型フィルタ部５とを別々の圧電基板に形成することで、個々のフィルタ部３，５の特性を高めることができ、その結果、電気特性に優れたフィルタ１を提供することができる。

なお、ラダー型フィルタ部３と多重モード型フィルタ部５とは、これらが形成された第１圧電基板３５と第２圧電基板５５とが実装される実装基板に設けられた配線により電気的に接続してもよい。

［マルチフィルタ１００］
図３は、本開示のマルチフィルタ１００の一例を示す回路図であり、図４は、図３に示すマルチフィルタ１の概略的上面図である。

マルチフィルタ１００は、アンテナ端子１２０と入出力端子１３０Ａ～１３０Ｄと、互いに通過帯域の異なる第１フィルタＦ１～第４フィルタＦ４とを備える。アンテナ端子１２０と各入出力端子１３０との４つの経路のそれぞれにおいて、経路の間に第１フィルタＦ１～第４フィルタＦ４のいずれかが接続されている。言い換えると、マルチフィルタ１００は、第１フィルタＦ１～第４フィルタＦ４がアンテナ端子１２０に共通に並列接続された、いわゆるマルチプレクサである。

第１フィルタＦ１～第４フィルタＦ４の通過帯域の中心周波数をそれぞれｆ１，ｆ２，ｆ３，ｆ４とすると、ｆ１はこれらの中の最大値および最小値以外の値をとる。この例では、ｆ２＜ｆ１＜ｆ４＜ｆ３の関係を満たしている。

第１フィルタＦ１～第４フィルタＦ４のフィルタの種類は特に限定されないが、弾性波を用いた帯域フィルタでもよい。この例では、第１フィルタＦ１と第２フィルタＦ２とで１つのバンド帯の受信フィルタと送信フィルタとを構成し、第３フィルタＦ３と第４フィルタＦ４とで他のバンド帯の受信フィルタと送信フィルタとを構成している。

そして、第１フィルタＦ１として、図１に示すフィルタ１を用いている。具体的には、フィルタ１の第１端子１１をアンテナ端子１２０に電気的に接続し、第２端子１２を入出力端子１３０Ａに電気的に接続している。

第２フィルタＦ２，第４フィルタＦ４は、ラダー型フィルタで構成される送信フィルタである。第３フィルタＦ３は、ラダー型フィルタと縦結合型フィルタ（ＤＭＳ）とを合わせて構成される受信フィルタである。なお、この例では、第３フィルタＦ３は第１フィルタＦ１と同様の構成としたが、ラダー型フィルタのみで構成してもよいし、ＤＭＳフィルタのみまたはＤＭＳフィルタと共振子とのみで構成されラダー型フィルタを備えない構成としてもよい。

このような第１フィルタＦ１～第４フィルタＦ４において、第１フィルタＦ１は２つの基板に分割して構成されており、かつ、これら分割された基板を他のフィルタＦ２～Ｆ４のいずれかと共用している。具体的には、図４に示すように、第１フィルタＦ１のラダー型フィルタ部３は、第２フィルタＦ２と同一基板に一体的に構成されている。すなわち、第１圧電基板３５上には、ラダー型フィルタ部３と第２フィルタＦ２を構成する共振子群が形成されている。第１圧電基板３５は４６°Ｙ－ＸカットのＬＴ基板であり、ラダー型フィルタ部３と第２フィルタＦ２を構成する共振子群との導体層の厚みは、１９６０Åである。

同様に、第１フィルタＦ１の多重モード型フィルタ部５は、第３フィルタＦ３と同一基板に一体的に構成されている。すなわち、第２圧電基板５５上には、多重モード型フィルタ部５と第３フィルタＦ３を構成する共振子群が形成されている。第２圧電基板５５は４２°Ｙ－ＸカットのＬＴ基板であり、多重モード型フィルタ部５と第３フィルタＦ３を構成する共振子群との導体層の厚みは、１４００Åである。

なお、第４フィルタＦ４は、第１圧電基板３５，第２圧電基板５５とは別の圧電基板１４０に形成されている。圧電基板１４０は、第２圧電基板５５と同様に４６°Ｙ－ＸカットのＬＴ基板を用いている。そして、第４フィルタＦ４を構成する共振子群の導体層の厚みは１５００Åとした。

これら第１圧電基板３５，第２圧電基板５５，圧電基板１４０を、実装基板１５０に実装し、実装基板１５０上もしくは、その内部に形成された配線により互いのフィルタを電気的に接続し、マルチフィルタ１００を提供することができる。なお、第１圧電基板３５，第２圧電基板５５，圧電基板１４０は、そのフィルタ用電極が形成された面が実装基板１５０と向かい合うように形成されている。なお、図中の点線で囲まれた領域は、各圧電基板において各フィルタに対応する電極が形成された領域を示すものである。

このような構成により、４つのフィルタを３つのチップ（３つの圧電基板）で実現できるので、マルチフィルタ１００を小型化することができる。また、１つのフィルタを２つの基板に分割すると、個々の基板の大きさが小さくなり取扱いが困難となるが、上述の通り、他のフィルタと基板を共用することで個々のチップサイズを確保することができ、取扱いが容易で生産性の高いマルチフィルタ１００を提供することができる。

さらに、この例では、第１～第４フィルタＦ１～Ｆ４において、ラダー型フィルタを同一の基板にまとめ、ＤＭＳ型フィルタを同一の基板にまとめている。このことから、各フィルタに最適の電極層厚み、圧電基板を選択することができる。これにより、個々のフィルタの電気特性を高めることができる。

なお、この例では、ラダー型フィルタ部３の第１圧電基板３５上に第２フィルタＦ２の共振子群を形成したが、第４フィルタＦ４の共振子群を形成してもよい。さらに、第１圧電基板３５上に第２フィルタＦ２の共振子群および第４フィルタＦ４の共振子群を形成してもよい。

また、この例では、第１圧電基板３５にラダー型フィルタ同士、第２圧電基板５５にＤＭＳフィルタ同士を纏めて配置している。これにより、それぞれのフィルタ種類に最適な電極厚み，基板を選択できる。この例では、第３フィルタＦ３もラダー型フィルタとＤＭＳ型フィルタとを組み合わせて１つの通過帯域を構成しているフィルタであるため、第３フィルタＦ３のＤＭＳ型フィルタ部分のみを第２圧電基板５５に位置させ、ラダー型フィルタ部分は第１圧電基板３５，圧電基板１４０に位置させるようにしてもよい。

［変形例］
上述の例では、第１圧電基板３５，第２圧電基板５５は共に、単体の基板を用いた場合について説明したが、第１圧電基板３５，第２圧電基板５５の厚みを薄くして、別途支持基板を貼り合せた構成としてもよい。図５に、フィルタ１Ａの要部拡大断面図を示す。

図５において、第１圧電基板３５は、その厚みが薄く、ラダー型フィルタ部３が配置された側と反対側の面に、直接または間接的に支持基板３７が配置されている。支持基板３７は、第１圧電基板３５を支持できる強度を備えれば特に限定されないが、例えば、第１圧電基板３５に比べ線膨張係数の小さい材料を用いるときには、温度変化による第１圧電基板３５の変形を抑制し、温度補償効果を高めることができる。この場合には、第１圧電基板３５の厚みは、前述のλを基準として２０λ以下としてもよい。

また、第１圧電基板３５の厚みが１λ未満の場合には、基板厚み方向における弾性波の漏洩を抑制し、第１圧電基板３５内に弾性波を閉じ込めることができるので、結果として、低損失のフィルタを提供することができる。この場合には、第１圧電基板３５と支持基板３７との間に、低音速膜と高音速膜とを交互に積層させてなる音響多層膜を介在させてもよいし、例えば酸化ケイ素等の絶縁性材料からなる接合層等を介在させてもよい。さらに、ラダー型フィルタ部３において、バルク波スプリアスの影響を抑制するために、支持基板３７として、第１圧電基板３５に比べ音速の速い材料を用いてもよい。このような支持基板３７の材料として、例えば、ＡｌＮ，窒化ケイ素，サファイア基板，Ｓｉ基板がある。

一方で、第２圧電基板５５は、通常のＬＴ基板であり、その下面に支持基板等を介在させていない。

このように、フィルタ１Ａによれば、第１圧電基板３５と第２圧電基板５５とで厚みを異ならせている。そして、第１圧電基板３５と第２圧電基板５５とが、ＩＤＴ電極が形成された側の面を下にして実装用の基板７０に実装されている。そして、基板７０の内部に位置する配線パターン７１によりラダー型フィルタ部３と多重モード型フィルタ部５とが電気的に接続されている。これにより、フィルタ部３，５がフィルタ１Ａとして機能することができる。なお、配線パターン７１は、平面透視でみたときに、ラダー型フィルタ部３と多重モード型フィルタ部５とを基板７０内で直線で結ぶ線分よりも長い経路を確保することでインダクタとしても機能させることもできる。この場合にはフィルタ１Ａの通過帯域を拡張することもできる。さらに、配線パターン７１は基板７０の上面（実装面）に位置してもよい。また、この例では、第１圧電基板３５と第２圧電基板５５とは、実装用の基板７０に実装用のバンプ７２を介して実装されているが、この限りではない。

フィルタ１Ａによれば、アンテナ端子１２０が接続される側のフィルタ部（すなわち、ラダー型フィルタ部３）において、ロスを抑制した電気特性を得ることができる。ここで、図３に示すようにアンテナ端子１２０に複数のフィルタが共通に接続されている場合に、アンテナ端子１２０に最も近い位置にある共振子の特性が、他のフィルタの挿入損失に関係する。このため、アンテナ端子１２０に近い共振子を含むラダー型フィルタ部３を、厚みの薄い第１圧電基板３５およびそれを支持する支持基板３７を含む複合基板に形成することで、温度特性に優れたり、挿入損失を低減したりすることのできるマルチフィルタを提供できる。

以上より、図３に示すマルチフィルタ１００において、薄層化した第１圧電基板３５を含む複合基板には、隣接する通過帯域との間隔が小さいフィルタの共振子群を形成してもよい。その場合には、当該フィルタの周波数変動を抑制することができ、信頼性の高いマルチフィルタとすることができる。

なお、上述の例では、第１圧電基板３５のみ薄層化した場合を例に説明したが、第２圧電基板５５も薄層化してもよい。

［変形例］
第１圧電基板３５と第２圧電基板５５とは、材料が違っていてもよい。例えば、一方をＬＴ基板とし他方をニオブ酸リチウム（ＬＮ）基板としてもよい。

また、ラダー型フィルタ部３がアンテナ端子１２０直下に位置する場合には、第１圧電基板３５を構成する圧電結晶のカット角を第２圧電基板５５に比べて大きくしてもよい。この場合には、ラダー型フィルタ部３の電極厚みを厚くすることができるので、耐電力性を高めることができる。

さらに、上述の例では、第１圧電基板３５のみ薄層化した場合を例に説明したが、第２圧電基板５５や圧電基板１４０も薄層化してもよい。

１…フィルタ，３…ラダー型フィルタ部，５…多重モード型フィルタ部，３５…第１圧電基板，５５…第２圧電基板

Claims

第１圧電基板上に形成されたラダー型フィルタ部と、これに接続され、前記第１圧電基板とは異なる第２圧電基板上に形成された多重モード型フィルタ部と、を備え、前記ラダー型フィルタ部と前記多重モード型フィルタ部とで１つの通過帯域を構成し、
前記第１圧電基板は、４６°～５０°ＹカットＸ伝搬のタンタル酸リチウム基板であり、
前記第２圧電基板は、４１°～４３°ＹカットＸ伝搬のタンタル酸リチウム基板であり、
前記第１圧電基板上及び前記第２圧電基板上のそれぞれに設けられるＩＤＴ電極の厚みを前記ＩＤＴ電極が有する複数の電極指のピッチの２倍で割った値を規格化厚みと称するとき、
前記第１圧電基板は、前記規格化厚みが０．０５～０．０９の範囲にあり、支持基板の有無および構造、前記ＩＤＴ電極の構造、および保護膜の有無および構造が同一である場合において、前記ＩＤＴ電極の共振周波数における前記ＩＤＴ電極によるロスが、前記規格化厚みが大きくなるにつれ小さくなり、前記ＩＤＴ電極の反共振周波数における前記ＩＤＴ電極によるロスが、前記規格化厚みが大きくなるにつれ、小さくなり、その後、大きくなる特性を有しており、
前記第２圧電基板は、前記規格化厚みが０．０５～０．０９の範囲にあり、支持基板の有無および構造、前記ＩＤＴ電極の構造、および保護膜の有無および構造が同一である場合において、前記ＩＤＴ電極の共振周波数における前記ＩＤＴ電極によるロスが、前記規格化厚みが大きくなるにつれ、小さくなり、その後、大きくなり、前記ＩＤＴ電極の反共振周波数における前記ＩＤＴ電極によるロスが、前記規格化厚みが大きくなるにつれ大きくなる特性を有しており、
前記ラダー型フィルタ部を構成している第１のＩＤＴ電極の前記規格化厚み及び前記多重モード型フィルタ部を構成している第２のＩＤＴ電極の前記規格化厚みが、０．０５～０．０９の範囲にあり、
前記第１のＩＤＴ電極の厚みが前記第２のＩＤＴ電極の厚みよりも厚い、フィルタ。
前記第１圧電基板の厚みは前記第２圧電基板の厚みと異なる、請求項１に記載のフィルタ。
前記第１圧電基板の厚みは、前記第１のＩＤＴ電極が有する複数の電極指のピッチの２倍以下である、請求項２に記載のフィルタ。
前記ラダー型フィルタ部は、
その一端がアンテナ端子に接続されており、
前記第１圧電基板は前記第１のＩＤＴ電極が有する複数の電極指のピッチの２倍以下の厚みであり、
前記第１圧電基板に直接または間接的に接続された支持基板をさらに含む、請求項１乃至３のいずれかに記載のフィルタ。
請求項１乃至４のいずれかに記載のフィルタが用いられる第１フィルタと，第２フィルタと、第３フィルタとを備え、
前記第１フィルタの通過帯域の中心周波数は前記第２フィルタおよび前記第３フィルタの通過帯域の中心周波数の間の値をとり、
前記第１圧電基板または前記第２圧電基板が前記第２フィルタまたは前記第３フィルタで共用される、マルチフィルタ。
前記第２フィルタはラダー型フィルタであり、前記第１圧電基板を共有している、請求項５に記載のマルチフィルタ。
前記第３フィルタは多重モード型フィルタを含み、前記第２圧電基板を共用している、請求項５または６に記載のフィルタ。