JP7418590B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7418590B2
JP7418590B2 JP2022543352A JP2022543352A JP7418590B2 JP 7418590 B2 JP7418590 B2 JP 7418590B2 JP 2022543352 A JP2022543352 A JP 2022543352A JP 2022543352 A JP2022543352 A JP 2022543352A JP 7418590 B2 JP7418590 B2 JP 7418590B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
pixel
terminal
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022543352A
Other languages
English (en)
Other versions
JPWO2022039009A1 (ja
Inventor
昌哉 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2022039009A1 publication Critical patent/JPWO2022039009A1/ja
Application granted granted Critical
Publication of JP7418590B2 publication Critical patent/JP7418590B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F21/00—Mobile visual advertising
    • G09F21/04—Mobile visual advertising by land vehicles
    • G09F21/049—Mobile visual advertising by land vehicles giving information to passengers inside the vehicles
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F23/00—Advertising on or in specific articles, e.g. ashtrays, letter-boxes
    • G09F23/0093—Advertising on or in specific articles, e.g. ashtrays, letter-boxes on phone-carried indicia
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/20—Illuminated signs; Luminous advertising with luminescent surfaces or parts
    • G09F13/22—Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent
    • G09F2013/222—Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Marketing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示は、発光ダイオード等の自発光型の発光素子を備えた表示装置に関する。
従来、例えば特許文献１，２に記載された表示装置が知られている。
特開２００９－１５１２２０号公報 特表２０１６－５１２３４７号公報
本開示の表示装置（第１の開示の表示装置）は、表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
前記第１発光素子および前記第２発光素子は、前記画素部に応じて駆動される方が異なり、
前記複数の画素部は、行列の配列パターンとされており、
前記行列の隣接する二行のうち、一方の行に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の一方が発光し、他方の行に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の他方が発光する。
また、本開示の表示装置は、表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
前記第１発光素子および前記第２発光素子は、前記画素部に応じて駆動される方が異なり、
前記複数の画素部は、行列の配列パターンとされており、
前記行列の隣接する二列のうち、一方の列に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の一方が発光し、他方の列に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の他方が発光する。
また、本開示の表示装置は、表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
前記第１発光素子および前記第２発光素子は、前記画素部に応じて駆動される方が異なり、
前記複数の画素部は、行列の配列パターンとされており、
前記複数の画素部のうちの１つの画素部において、前記第１発光素子および前記第２発光素子の一方が発光し、前記１つの画素部に前記行列の行方向において隣接する２つの画素部と、前記１つの画素部に前記行列の列方向において隣接する２つの画素部と、において、前記第１発光素子および前記第２発光素子の他方が発光する。
また、本開示の表示装置（第２の開示の表示装置）は、表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
前記第１発光素子および前記第２発光素子のそれぞれは、平面視で離隔した第１端子および第２端子を有するとともに、前記第１端子の側または前記第２端子の側に発光部が偏在しており、
前記複数のキャビティのそれぞれは、その底面部に、前記第１端子に接続される第１電極および前記第２端子に接続される第２電極を有するとともに、前記発光部が偏在する側の前記第１端子または前記第２端子に対応する、前記第１電極または前記第２電極が、前記底面部の中央部に位置しており、
前記複数の画素部の各々に対して、前記第１発光素子を駆動する第１駆動または前記第２発光素子を駆動する第２駆動を実行する駆動制御部を含み、
前記駆動制御部は、前記複数の画素部のうち、前記第１駆動を実行する前記画素部と前記第２駆動を実行する前記画素部を、少なくとも１フレーム毎に変更する。
また、本開示の表示装置は、表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
前記第１発光素子および前記第２発光素子のそれぞれは、平面視で離隔した第１端子および第２端子を有するとともに、前記第１端子の側または前記第２端子の側に発光部が偏在しており、
前記複数のキャビティのそれぞれは、その底面部に、前記第１端子に接続される第１電極および前記第２端子に接続される第２電極を有するとともに、前記発光部が偏在する側の前記第１端子または前記第２端子に対応する、前記第１電極または前記第２電極が、前記底面部の中央部に位置しており、
前記複数の画素部は、行列の配列パターンとされており、
前記行列の隣接する二行のうち、一方の行に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の一方が発光し、他方の行に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の他方が発光する。
また、本開示の表示装置は、表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
前記第１発光素子および前記第２発光素子のそれぞれは、平面視で離隔した第１端子および第２端子を有するとともに、前記第１端子の側または前記第２端子の側に発光部が偏在しており、
前記複数のキャビティのそれぞれは、その底面部に、前記第１端子に接続される第１電極および前記第２端子に接続される第２電極を有するとともに、前記発光部が偏在する側の前記第１端子または前記第２端子に対応する、前記第１電極または前記第２電極が、前記底面部の中央部に位置しており、
前記複数の画素部は、行列の配列パターンとされており、
前記行列の隣接する二列のうち、一方の列に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の一方が発光し、他方の列に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の他方が発光する。
また、本開示の表示装置は、表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
前記第１発光素子および前記第２発光素子のそれぞれは、平面視で離隔した第１端子および第２端子を有するとともに、前記第１端子の側または前記第２端子の側に発光部が偏在しており、
前記複数のキャビティのそれぞれは、その底面部に、前記第１端子に接続される第１電極および前記第２端子に接続される第２電極を有するとともに、前記発光部が偏在する側の前記第１端子または前記第２端子に対応する、前記第１電極または前記第２電極が、前記底面部の中央部に位置しており、
前記複数の画素部は、行列の配列パターンとされており、
前記複数の画素部のうちの１つの画素部において、前記第１発光素子および前記第２発光素子の一方が発光し、前記１つの画素に前記行列の行方向において隣接する２つの画素部と、前記１つの画素に前記行列の列方向において隣接する２つの画素部と、において、前記第１発光素子および前記第２発光素子の他方が発光する。
本開示の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本開示の一実施形態に係る表示装置を模式的に示す部分平面図である。 図１の切断面線Ａ１－Ａ２で切断した断面図である。 本開示の一実施形態に係る表示装置を模式的に示す断面図である。 本開示の一実施形態に係る表示装置における複数の画素部の駆動制御を説明する図であり、複数の画素部の平面図である。 本開示の一実施形態に係る表示装置における複数の画素部の駆動制御を説明する図であり、複数の画素部の平面図である。 本開示の一実施形態に係る表示装置における複数の画素部の駆動制御を説明する図であり、複数の画素部の平面図である。 本開示の一実施形態に係る表示装置の変形例を模式的に示す部分平面図である。 本開示の他の実施形態に係る表示装置を模式的に示す部分平面図である。 図８の切断面線Ａ３－Ａ４で切断した断面図である。 本開示の実施形態に係る表示装置のブロック図である。
本開示の表示装置が基礎とする構成について説明する。特許文献１に記載された表示装置は、発光ダイオード等の自発光型の発光素子を含む画素部を基板上に複数配列することによって構成されている。そのような表示装置では、例えば発光素子の実装工程において、基板上の電極に対する接続不良等に起因して１つまたは複数の発光素子が欠陥化し、欠陥化した発光素子を有する画素部が非発光状態になると、製造の歩留りが低下してしまう。
特許文献２に記載された表示装置は、発光素子の欠陥化による製造の歩留りの低下を抑制するために、各画素部に、正規の発光素子に加えて、冗長配置の発光素子（以下、冗長発光素子ともいう）を設け、正規の発光素子が欠陥化した場合に、冗長発光素子を駆動し、画素部が非発光状態とならないように構成されている。
特許文献２に記載された表示装置では、正規の発光素子を駆動する場合と冗長発光素子を駆動する場合とで、各画素部から出射される光の出射強度分布が異なることがあった。その結果、表示画像に表示むらが発生し、表示品位が低下することがあった。
以下、添付図面を参照して、本開示の実施形態に係る表示装置について説明する。以下で参照する各図は、実施形態に係る表示装置の主要な構成部材等を示している。実施形態に係る表示装置は、図示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成を備えていてもよい。
図１は、本開示の一実施形態に係る表示装置を模式的に示す部分平面図である。図２は、図１の切断面線Ａ１－Ａ２で切断した断面図である。図３は、本開示の一実施形態に係る表示装置を模式的に示す断面図である。図４～図６は、本開示の一実施形態に係る表示装置における複数の画素部の駆動制御を説明するための図であり、複数の画素部の平面図である。図７は、本開示の一実施形態に係る表示装置の変形例を模式的に示す部分平面図である。図３に示す断面図は、図２に示す断面図に対応する。図４～図６に示す平面図および図７に示す平面図は、図１に示す平面図に対応する。図１，図７では、透明体、光反射膜および光吸収膜を省略して図示している。図４～図６では、駆動されている（すなわち、発光状態とされている）、第１発光素子および第２発光素子のいずれか一方に、ハッチングを付している。
第１の開示の表示装置１は、表示面（第２基板３の第３面３ｂ）と、表示面に存在する複数のキャビティ３０（図２に示す）と、を備えたキャビティ構造体３ｋ（図２に示す）と、複数のキャビティ３０のそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子４１および第２発光素子４２、を含む複数の画素部４と、を備え、第１発光素子４１および第２発光素子４２は、画素部４に応じて駆動される方が異なる構成である。
上記の構成により、以下の効果を奏する。画素部４は冗長構成とされた第１発光素子４１および第２発光素子４２を含むことから、いずれか一方の発光素子を冗長の発光素子とすることができ、その結果、製造の歩留りを向上させることができる。そして、第１発光素子４１および第２発光素子４２は、画素部４に応じて駆動される方が異なることから、表示画像の表示むらを低減できる。
キャビティ３０は、画素部４の個数に対応して、１つあってもよく複数あってもよい。またキャビティ３０は、複数ある場合、個々に分離されて独立した部材であってもよく、基板等に一括的に形成されていてもよい。以下に示す表示装置１においては、複数のキャビティ３０が第１基板２および第２基板３に一括的に形成されている例を示す。
キャビティ３０を有する部材が複数一体的とされている構成である場合、隣接する部材を腕状、板状の接続部材で繋ぐ構成であってもよく、隣接する部材を接着剤等を介して接合した構成であってもよい。また、複数のキャビティ３０が一括的に形成されている構成である場合、全体として板状、ブロック状の部材（例えば、第２基板３）において、エッチング法、ドリル等による穿孔法等によって、複数のキャビティ３０に対応する複数の貫通孔３１を形成した構成であってもよい。また、複数のキャビティ３０が一括的に形成されている構成である場合、それぞれ複数のキャビティ３０に対応する複数の貫通孔を有する複数の層状体を積層し接合した構成であってもよい。
本実施形態に係る表示装置１は、第１基板２と、第２基板３と、複数の画素部４と、駆動制御部５とを含んでいる。表示装置１は、キャビティ構造体３ｋは、複数のキャビティ３０のそれぞれの底面部２ａａを含む第１面２ａを有する第１基板２と、第１面２ａ上に位置し、第１面２ａに対向する第２面３ａおよび第２面３ａと反対側の表示面としての第３面３ｂを有し、第２面３ａの底面部２ａａに対応する部位から第３面３ｂにかけて貫通し、複数のキャビティ３０のそれぞれの内周面（内面３１ａ）部を構成する複数の貫通孔３１を有する第２基板３と、を備え、第１発光素子４１および第２発光素子４２は、貫通孔３１によって露出する底面部２ａａ上に位置する構成であってもよい。この構成により、以下の効果を奏する。エッチング工程を含むフォトリソグラフィ法等によって、形状、深さが均一な複数のキャビティ３０を、第２基板３に一括的に形成することができる。また、キャビティ３０の深さは第２基板３の厚みを調整することによって調整することができる。また、第２基板３を厚くすると、指向性の高い光を外部に放射することができる深いキャビティ３０を容易に形成することができる。
第１発光素子４１および第２発光素子４２が、貫通孔３１によって露出する底面部２ａａ上に位置する場合、第１発光素子４１および第２発光素子４２は、平面視で底面部２ａａの中心に関して対称な位置にあってもよい。この場合、表示画像の表示むらをより低減できる。対称な位置は、線対称の位置、回転対称の位置であってもよい。
また、底面部２ａａの平面視における形状が、長方形、楕円形等の長軸および短軸を有する形状である場合、第１発光素子４１および第２発光素子４２は、平面視で底面部２ａａの長軸上において中心に関して対称な位置にあってもよい。この場合、表示画像の表示むらをより低減できる。
さらに、第１発光素子４１の発光部および第２発光素子４２の発光部が、平面視で底面部２ａａの中心に関して対称な位置にあってもよい。この場合、表示画像の表示むらをより低減できる。すなわち、第１発光素子４１の発光部が、平面視で第１発光素子４１の中心部になく偏在している場合があるからである。第２発光素子４２の発光部についても同様である。第１発光素子４１の発光部および第２発光素子４２の発光部が、それぞれ偏在している場合、それらの発光部が平面視で底面部２ａａの中心に近い側に位置していてもよい。この場合、表示画像の表示むらをより低減できる。
第１発光素子４１および第２発光素子４２の発光効率が異なる場合、発光効率が低い方が平面視で底面部２ａａの中心に位置し、発光効率が高い方が平面視で底面部２ａａの中心からずれた位置にあってもよい。この場合、表示画像の表示むらが生じることを抑えることができる。例えば、赤色光（波長６４０ｎｍ～７７０ｎｍ）を発光する発光ダイオード素子は、発光波長が長い方が発光効率が低くなりやすいことから、波長６４０ｎｍ～７７０ｎｍのうち長波長側に中心波長がある発光ダイオード素子を、底面部２ａａの中心に位置させてもよい。
第１基板２は、一方主面である第１面２ａを有している。第１基板２は、平面視したときの（すなわち、第１面２ａに垂直な方向から見たときの）形状が、例えば、三角形、正方形、矩形、六角形等の形状であってもよく、その他の形状であってもよい。
第１基板２は、例えば、ガラス材料、セラミック材料、樹脂材料、金属材料、半導体材料等から成る。第１基板２に用いられるガラス材料としては、例えば、ホウケイ酸ガラス、結晶化ガラス、石英、ソーダガラス等が挙げられる。第１基板２に用いられるセラミック材料としては、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、ジルコニア（ＺｒＯ２）、炭化珪素（ＳｉＣ）等が挙げられる。第１基板２に用いられる樹脂材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等が挙げられる。第１基板２に用いられる金属材料としては、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）（特に、純度９９．９５％以上の高純度マグネシウム）、亜鉛（Ｚｎ）、錫（Ｓｎ）、銅（Ｃｕ）、鉄（Ｆｅ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、銀（Ａｇ）等が挙げられる。第１基板２に用いられる金属材料は、合金材料であってもよい。第１基板２に用いられる合金材料としては、例えば、鉄を主成分とする鉄合金（Ｆｅ－Ｎｉ合金、Ｆｅ－Ｎｉ－Ｃｏ（コバルト）合金、Ｆｅ－Ｃｒ合金、Ｆｅ－Ｃｒ－Ｎｉ合金）、アルミニウムを主成分とするアルミニウム合金であるジュラルミン（Ａｌ－Ｃｕ合金、Ａｌ－Ｃｕ－Ｍｇ合金、Ａｌ－Ｚｎ－Ｍｇ－Ｃｕ合金）、マグネシウムを主成分とするマグネシウム合金（Ｍｇ－Ａｌ合金、Ｍｇ－Ｚｎ合金、Ｍｇ－Ａｌ－Ｚｎ合金）、ボロン化チタン、Ｃｕ－Ｚｎ合金等が挙げられる。第１基板２に用いられる半導体材料としては、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）等が挙げられる。
第１基板２は、上記のガラス材料、セラミック材料、樹脂材料、金属材料、半導体材料等から成る単層構造であってもよく、複数層の積層構造であってもよい。第１基板２が複数層の積層構造である場合、該複数層は同一の材料から成っていてもよく、異なる材料から成っていてもよい。
第２基板３は、例えば図２に示すように、第１基板２の第１面２ａ上に配置されている。第２基板３は、板状、ブロック状等の形状を有している。第２基板３は、第１基板２の第１面２ａに対向する第２面３ａ、および第２面３ａとは反対側の第３面３ｂを有している。第３面３ｂは、表示装置１が画像光を出射する表示面である。第２基板３は、平面視したときの形状が、例えば、三角形、正方形、矩形、六角形等の形状であってもよく、その他の形状であってもよい。第１基板２と第２基板３とは、平面視形状が互いに一致していてもよい。
第２基板３には、例えば図１，２に示すように、第２面３ａから第３面３ｂにかけて貫通する複数の貫通孔３１が形成されている。複数の貫通孔３１は、第１面２ａの複数の部位（以下、実装部位ともいう）２ａａをそれぞれ露出させている。実装部位２ａａはキャビティ３０の底面部でもある。
各貫通孔３１は、第３面３ｂに平行な断面の断面形状が、例えば、正方形状、矩形状、円形状等であってもよく、その他の形状であってもよい。各貫通孔３１は、例えば図１に示すように、平面視において、第３面３ｂ側の開口の外縁が実装部位２ａａの外縁を取り囲んでいる形状であってもよい。各貫通孔３１は、例えば図２に示すように、第２面３ａに平行な断面の断面形状が、第２面３ａから第３面３ｂに向かう方向において、徐々に拡大する形状であってもよい。この場合、複数の画素部４から出射される光を表示装置１の外部に取り出すことが容易になる。
第２基板３は、ガラス材料、セラミック材料、樹脂材料、金属材料、半導体材料等から成る。第２基板３に用いられるガラス材料としては、例えば、ホウケイ酸ガラス、結晶化ガラス、石英、ソーダガラス等が挙げられる。第２基板３に用いられるセラミック材料としては、例えば、アルミナ、窒化アルミニウム、窒化珪素、ジルコニア、炭化珪素等が挙げられる。第２基板３に用いられる樹脂材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等が挙げられる。第２基板３に用いられる金属材料としては、例えば、アルミニウム、チタン、ベリリウム、マグネシウム（特に、純度９９．９５％以上の高純度マグネシウム）、亜鉛、錫、銅、鉄、クロム、ニッケル、銀等が挙げられる。第２基板３に用いられる金属材料は、合金材料であってもよい。第２基板３に用いられる合金材料としては、例えば、鉄を主成分とする鉄合金（Ｆｅ－Ｎｉ合金、Ｆｅ－Ｎｉ－Ｃｏ合金、Ｆｅ－Ｃｒ合金、Ｆｅ－Ｃｒ－Ｎｉ合金）、アルミニウムを主成分とするアルミニウム合金であるジュラルミン（Ａｌ－Ｃｕ合金、Ａｌ－Ｃｕ－Ｍｇ合金、Ａｌ－Ｚｎ－Ｍｇ－Ｃｕ合金）、マグネシウムを主成分とするマグネシウム合金（Ｍｇ－Ａｌ合金、Ｍｇ－Ｚｎ合金、Ｍｇ－Ａｌ－Ｚｎ合金）、ボロン化チタン、Ｃｕ－Ｚｎ合金等が挙げられる。第２基板３に用いられる半導体材料としては、例えば、シリコン、ゲルマニウム、ガリウムヒ素等が挙げられる。
第２基板３は、上記の金属材料から成る単層構造を有していてもよく、複数層の積層構造であってもよい。第２基板３が複数層の積層構造である場合、該複数層は同一の材料から成っていてもよく、異なる材料から成っていてもよい。複数の貫通孔３１は、例えばパンチング加工法、電気鋳造法（メッキ法）、切削加工法、レーザ加工法等を用いて形成されていてもよい。第２基板３が金属材料、合金材料から成る場合、複数の貫通孔３１は、例えばパンチング加工法、電気鋳造法を用いて形成することができる。第２基板３が半導体材料から成る場合、複数の貫通孔３１は、ドライエッチング工程を含むフォトリソグラフィ法等によって形成することができる。
第２基板３が金属材料、合金材料または半導体材料から成る場合、第１基板２の第１面２ａと第２基板３の第２面３ａとの間には、例えば図３に示すように、電気絶縁材料から成る絶縁体６が配置されていてもよい。これにより、第１面２ａ上に設けられる電極、配線導体等が、第２基板３を介して、互いに短絡することを抑制できる。絶縁体６に用いられる電気絶縁材料としては、例えば、酸化珪素、窒化珪素等が挙げられる。絶縁体６は、第２基板３の第２面３ａの一部のみに配置されていてもよく、第２面３ａの全体に配置されていてもよい。
複数の画素部４は、複数の実装部位２ａａにそれぞれ配置されている。各画素部４は、第１発光素子４１および第２発光素子４２（総称する場合、「発光素子４１，４２」と記載する）を有している。第１発光素子４１と第２発光素子４２とは、冗長構成とされている。冗長構成とは、第１発光素子４１と第２発光素子４２が、同系統の発光色を有する発光素子である、という意味であってもよい。例えば、赤色系統の発光色であれば、第１発光素子４１と第２発光素子４２の各発光波長が６４０ｎｍ～７７０ｎｍ程度の範囲内にあってよい。緑色系統の発光色であれば、第１発光素子４１と第２発光素子４２の各発光波長が４９０ｎｍ～５５５ｎｍ程度の範囲内にあってよい。青色系統の発光色であれば、第１発光素子４１と第２発光素子４２の各発光波長が４３０ｎｍ～４９０ｎｍ程度の範囲内にあってよい。発光波長は、中心波長であってもよく、波長帯域であってもよい。波長帯域は、分光スペクトルにおける最大ピークの半値以上の波長帯域であってもよい。
また、冗長構成とは、製品として同じ発光特性を有する発光素子である、という意味であってもよい。すなわち、第１発光素子４１と第２発光素子４２は、製品としての誤差の範囲内において同じ発光特性を有する発光素子であってよい。例えば、第１発光素子４１と第２発光素子４２は、それらの発光波長が製品としての誤差（中心波長±１０ｎｍ程度）の範囲内にあること、および入力電流が同じであれば発光強度が製品としての誤差（基準輝度±３０％程度）の範囲内であること、を含むことを意味する。第１発光素子４１と第２発光素子４２とは、製品としての誤差が殆どない同一といえる発光素子であってもよい。表示装置１は、第１発光素子４１が正規の発光素子であり、第２発光素子４２が冗長発光素子であってもよく、あるいは、第１発光素子４１が冗長発光素子であり、第２発光素子４２が正規発光素子であってもよい。
また、第１発光素子４１と第２発光素子４２は、製品として同じ発光特性の範囲内になくてもよい。例えば、第１発光素子４１と第２発光素子４２のそれぞれの発光波長が製品誤差の範囲を超えて異なっている場合、駆動電流、温度等を制御することによって発光波長、輝度を補正する補正回路等によって、一方の発光素子の発光波長、輝度を補正し、他方の発光素子の発光波長、輝度に製品誤差の範囲内で近似させ整合させる制御、または同じ発光波長、輝度となるように整合させる制御を行ってもよい。
発光素子４１，４２は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）素子、有機発光ダイオード（Organic Light Emitting Diode：ＯＬＥＤ）素子、半導体レーザ（Laser Diode：ＬＤ）素子等の自発光型の発光素子であってもよい。本実施形態では、発光素子４１，４２として、発光ダイオード素子を用いる。発光素子４１，４２は、マイクロ発光ダイオード素子（マイクロＬＥＤ素子ともいう）であってもよい。マイクロＬＥＤ素子は、実装部位２ａａ上に実装された状態で、一辺の長さが１μｍ程度以上１００μｍ程度以下または５μｍ程度以上２０μｍ程度以下である矩形状の平面視形状を有していてもよい。
本実施形態の表示装置１では、各実装部位２ａａに第１発光素子４１および第２発光素子４２が、同じ配置パターンで位置している。言い換えれば、本実施形態の表示装置１は、第１基板２と第２基板３とから成るキャビティ構造体３ｋに複数のキャビティ３０が形成され、各キャビティ３０に第１発光素子４１および第２発光素子４２が、同じ配置パターンで位置する構成とされている。表示装置１は、第１発光素子４１および第２発光素子４２を別個に形成された第１キャビティおよび第２キャビティにそれぞれ収容して成る表示装置と比較して、第１キャビティと第２キャビティとを隔てる壁部が無くなる分だけ、第１発光素子４１と第２発光素子４２とを近接して配置することができる。その結果、画素密度を高めることが可能になる。
また、第１発光素子４１および第２発光素子４２を第１キャビティおよび第２キャビティにそれぞれ収容する場合、画素密度を高めるためには、第１キャビティおよび第２キャビティの寸法を小さくする必要がある。第１キャビティおよび第２キャビティの寸法を小さくすると、第１発光素子４１と第１キャビティの側壁との間隔、および第２発光素子４２と第２キャビティの側壁との間隔が小さくなる。その結果、表示装置の製造工程において、発光素子４１，４２およびキャビティ構造体を破損させやすくなり、ひいては、製造の歩留りが低下しやすくなる。本実施形態の表示装置１は、各キャビティ３０内に第１発光素子４１および第２発光素子４２が位置する構成であるため、第１発光素子４１および第２発光素子４２とキャビティ３０の側壁との間隔を過度に小さくすることなく、画素密度を高めることができる。
本開示の実施形態に係る表示装置１は、複数の画素部４の各々に対して、第１発光素子４１を駆動する第１駆動およびまたは第２発光素子４２を駆動する第２駆動を実行する可能な駆動制御部５を含み、駆動制御部５は、複数の画素部４のうち、所定割合（例えば、半数）の画素部４に対して第１駆動を実行し、残り（例えば、残り半数）の画素部４に対して第２駆動を実行する構成であってもよい。この場合、キャビティ３０の底面部２ａａにおいて、平面視で底面部２ａａの中心線（例えば、行方向に平行な中心線または列方向に平行な中心線）に対して第１発光素子４１が一方の側に位置し、第２発光素子４２が他方の側に位置していたとしても、表示画像の全体としてみた場合、表示画像の表示むらを効果的に低減できる。
また駆動制御部５は、複数の画素部４のうち、３０％～７０％程度の画素部４に対して第１駆動を実行し、残りの７０％～３０％程度の画素部４に対して第２駆動を実行するようにしてもよい。
駆動制御部５は、複数の画素部４のうち、所定割合の画素部４に対して第１駆動を実行し、残りの画素部４に対して第２駆動を実行する際に、第１駆動を実行する画素部４および第２駆動を実行する画素部４をランダムに選択してもよい。
駆動制御部５は、複数の画素部４のうち、第１駆動を実行する画素部４と第２駆動を実行する画素部４を、少なくとも１フレーム毎に変更する構成であってもよい。この場合、表示画像の全体としてみた場合、表示画像の表示むらをより効果的に低減できる。駆動制御部５は、第１駆動を実行する画素部４と第２駆動を実行する画素部４を、１フレーム毎～１０フレーム毎に変更してもよいが、この範囲に限らない。
また、第１駆動を実行する画素部４および第２駆動を実行する画素部４を、規則的に交互に選択してもよい。例えば、複数の画素部４は、行列の配列パターンとされており、行列の隣接する二行のうち、一方の行に位置する画素部４に含まれる第１発光素子４１および第２発光素子４２の一方が発光し、他方の行に位置する画素部４に含まれる第１発光素子４１および第２発光素子４２の他方が発光する構成であってもよい。この場合、表示画像の全体としてみた場合、表示画像の表示むらをより効果的に低減できる。
また、複数の画素部４は、行列の配列パターンとされており、行列の隣接する二列のうち、一方の列に位置する画素部４に含まれる第１発光素子４１および第２発光素子４２の一方が発光し、他方の列に位置する画素部４に含まれる第１発光素子４１および第２発光素子４２の他方が発光する構成であってもよい。この場合、表示画像の全体としてみた場合、表示画像の表示むらをより効果的に低減できる。
また、複数の画素部４は、行列の配列パターンとされており、複数の画素部４のうちの１つの画素部４において、第１発光素子４１および第２発光素子４２の一方が発光し、１つの画素部４に行列の行方向において隣接する２つの画素部４と、１つの画素部４に行列の列方向において隣接する２つの画素部４と、において、第１発光素子４１および第２発光素子４２の他方が発光する構成であってもよい。この場合、表示画像の全体としてみた場合、表示画像の表示むらをより効果的に低減できる。
駆動制御部５は、表示装置１に備わったＩＣ，ＬＳＩ等から成る、発光制御信号線用の駆動部に内蔵されていてもよい。例えば、駆動部に備わったＲＯＭ、ＲＡＭ等に格納されたプログラムソフトであってもよい。また、駆動制御部５は、表示装置１に備わったＩＣ，ＬＳＩ等から成る駆動素子、駆動回路基板等であってもよく、表示装置１と別個の駆動素子、駆動回路基板等であってもよい。
また、第２の開示の表示装置１Ａは、第１発光素子４１および第２発光素子４２のそれぞれは、平面視で離隔した第１端子としてのアノード端子４１ａ，４２ａおよび第２端子としてのカソード端子４１ｂ，４２ｂを有するとともに、アノード端子４１ａ，４２ａの側またはカソード端子４１ｂ，４２ｂの側に発光部が偏在しており、複数のキャビティ３０のそれぞれは、その底面部２ａａに、アノード端子４１ａ，４２ａに接続される第１電極としてのアノード電極７およびカソード端子４１ｂ，４２ｂに接続される第２電極としてのカソード電極８を有するとともに、発光部が偏在する側のアノード端子４１ａ，４２ａまたはカソード端子４１ｂ，４２ｂに対応する、アノード電極７またはカソード電極８が、底面部２ａａの中央部に位置している構成である。
上記の構成により、以下の効果を奏する。第１発光素子４１および第２発光素子４２は、それらの発光部が底面部２ａａの中央部に偏在することになる。従って、第１発光素子４１および第２発光素子４２のいずれを発光させても、キャビティ３０から外部に放射される光が偏った方向に放射されることを抑えることができる。これにより、表示画像の全体としてみた場合、表示画像の表示むらをより効果的に低減できる。
表示装置１Ａにおいて、第１端子がアノード端子４１ａ，４２ａ、第２端子がカソード端子４１ｂ，４２ｂ、第１電極がアノード電極７、第２電極がカソード電極８である場合、第２電極であるカソード電極８が底面部２ａａの中央部に位置する構成であってもよい。この場合、接地電位等の一定の低電位であり、共通電極とすることが容易なカソード電極８を、共通電極として底面部２ａａの中央部に配置することができる。なお、第１電極であるアノード電極７が底面部２ａａの中央部に共通電極として位置する構成であってもよい。
底面部２ａａの中央部は、底面部２ａａの形状と相似形状の部位であって、底面部２ａａの面積の１０％～３０％程度の面積の部位であってもよいが、この範囲に限らない。
また、底面部２ａａの中央部に、第１発光素子４１に接続されるカソード電極と、第２発光素子４２に接続されるカソード電極と、が別個に設けられる構成であってもよい。即ち、カソード電極が共通電極でない構成であってもよい。この場合、第１発光素子４１と第２発光素子４２とについて、カソード電圧を個々に設定することができる。また、アノード電極が底面部２ａａの中央部に位置する構成である場合にも、同様の実施形態を採用してもよい。
第１基板２は、各実装部位２ａａに配置された第１電極（アノード電極）７および第２電極（カソード電極）８を有している。本実施形態では、例えば図１，２に示すように、各実装部位２ａａの中央部に、共通電極としての単一のカソード電極８が配置され、各実装部位２ａａの外周部に、カソード電極８を挟む２つのアノード電極７が配置される構成とされている。カソード電極８には、第１発光素子４１のカソード端子４１ｂおよび第２発光素子４２のカソード端子４２ｂの両方が電気的に接続される。また、２つのアノード電極７には、第１発光素子４１のアノード端子４１ａおよび第２発光素子４２のアノード端子４２ａがそれぞれ電気的に接続される。なお、表示装置１Ａは、各実装部位２ａａの中央部に、単一のアノード電極７が配置され、各実装部位２ａａの外周部に、アノード電極７を挟む２つのカソード電極８が配置される構成であってもよい。
表示装置１Ａは、第１発光素子４１および第２発光素子４２が、画素部４に応じて駆動される方が異なる構成であってもよい。この場合、表示画像の全体としてみた場合、表示画像の表示むらをさらに効果的に低減できる。なお、表示装置１Ａは、表示装置１と同様の上述した各種実施形態を適用できる。
発光素子４１，４２は、アノード電極７およびカソード電極８に対してフリップチップ接続されていてもよい。発光素子４１，４２とアノード電極７およびカソード電極８とは、はんだボール、金属バンプ、導電性接着剤等の導電性接続部材を用いたフリップチップ接続によって、電気的および機械的に接続されていてもよい。また、発光素子４１，４２とアノード電極７およびカソード電極８とは、ボンディングワイヤ等の導電性接続部材を用いて、電気的に接続されていてもよい。
第１基板２が金属材料または半導体材料から成る場合、第１基板２の少なくとも第１面２ａ上に酸化珪素、窒化珪素等から成る絶縁層を配置し、その絶縁層上に発光素子４１，４２を配置してもよい。これにより、発光素子４１，４２のアノード端子４１ａ，４２ａとカソード端子４１ｂ，４２ｂとが電気的に短絡することを抑制できる。
アノード電極７およびカソード電極８は、駆動制御部５に接続されている。駆動制御部５は、発光素子４１，４２の発光、非発光、発光強度等を制御することができる。駆動制御部５は、第１基板２上に配置されていてもよい。駆動制御部５は、例えば、第１基板２の一方主面２ａ上に配置されていてもよく、第１基板２の他方主面２ｂ上に配置されていてもよい。駆動制御部５は、第１基板２上に配置された、酸化珪素、窒化珪素等から成る複数の絶縁層の層間に配置されていてもよい。
表示装置１Ａの駆動制御部５は、複数の画素部４のうち、第１駆動を実行する画素部４と第２駆動を実行する画素部４を、少なくとも１フレーム毎に変更する構成であってもよい。この場合、表示画像の全体としてみた場合、表示画像の表示むらをより効果的に低減できる。駆動制御部５は、第１駆動を実行する画素部４と第２駆動を実行する画素部４を、１フレーム毎～１０フレーム毎に変更してもよいが、この範囲に限らない。
図１０は本開示の表示装置１（１Ａ）の全体構成を示すブロック図である。第１基板２および第２基板３から成る複合的な基板１０３と、基板１０３の一方主面１０３ａ上に、第１方向Ｘおよび第１方向Ｘに垂直に交差する第２方向Ｙに行列状に位置する複数の画素部４と、複数の画素部４が映像信号発生部１０５から出力された入力映像信号を取り込み、取り込まれた入力映像信号に応じた輝度で発光するように、複数の画素部４を制御する駆動制御部５と、を含む。
複数の画素部４は、発光制御部としての画素回路と、一方主面１０３ａ上に位置し、所定の画素ピッチでｎ×ｍ個（ｎは行数、ｍは列数であり、それぞれ正の整数である）が行列状に配列され、一方主面３ａ上にｎ本のゲート信号線Ｇ１～Ｇｎ、ｍ本のソース信号線Ｓ１～Ｓｍ、ゲート信号発生部１０１、および駆動回路部１０２を備える。複数の画素部４の画素ピッチは、例えば、５０μｍ～５００μｍ程度であってもよく、１００μｍ～４００μｍ程度であってもよく、３８０μｍ程度であってもよく、少なくとも３００画素／インチの画素密度で配設されていることがよい。各画素部４は、アノード電極７、カソード電極８、それらの電極に電気的に接続された発光素子４１，４２、発光素子４１，４２の輝度、点灯／非点灯等を制御する駆動用薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）等を有している。また、各画素部４は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランスファゲート素子、反転論理回路（インバータ）、論理和否定（ＮＯＲ）回路等を含む画素回路を備えていてもよい。
複数の画素部４は、画素部４に応じて第１発光素子４１および第２発光素子４２の発光特性が異なる構成であってもよい。例えば、或る画素部４に備わった第１発光素子４１および第２発光素子４２が赤色光を発光する発光素子であり、他の画素部４に備わった第１発光素子４１および第２発光素子４２が緑色光または青色光を発光する発光素子であってもよい。
複数の画素部４は、赤色発光用の副画素、緑色発光用の副画素、および青色発光用の副画素のサブピクセルによって構成されてもよい。赤色発光用の副画素は、赤色ＬＥＤ等から成る赤色発光素子を有し、緑色発光用の副画素は、緑色ＬＥＤ等から成る緑色発光素子を有し、青色発光用の副画素は、青色ＬＥＤ等から成る青色発光素子を有している。例えば、これらの副画素は、ＲＧＢ３色が列方向に並んで１つの画素を構成してもよく、行方向に並んで１つの画素を構成してもよい。第１発光素子４１および第２発光素子４２は、同じ赤色発光素子であってもよい。また第１発光素子４１および第２発光素子４２は、同じ緑色発光素子であってもよい。また第１発光素子４１および第２発光素子４２は、同じ青色発光素子であってもよい。
ゲート信号発生部１０１からｎ本のゲート信号線Ｇ１～Ｇｎを経て供給されるゲート信号（画素選択信号）によって選択状態となった画素部４には、駆動回路部１０２から供給されるソース信号（入力映像信号）がｍ本のソース信号線Ｓ１～Ｓｍを経て書き込まれる。駆動用ＴＦＴのドレイン電極には、発光素子４１，４２が接続され、各駆動用ＴＦＴのゲート電極にゲート信号がゲート信号線Ｇ１～Ｇｎ毎に供給されると、ゲート信号が供給された駆動用ＴＦＴはオン状態（ソース・ドレイン間が導通状態）となる。オン状態となった駆動用ＴＦＴのソース電極に、駆動回路部１０２から各ソース信号線Ｓ１～Ｓｍを介してソース信号が供給されると、ソース信号が、駆動用ＴＦＴを経てその駆動用ＴＦＴのドレイン電極に接続された発光素子４１，４２に、ドレイン電流として供給される。ソース信号（ドレイン電流）が供給された発光素子４１，４２は、ソース信号の電位に応じた輝度で発光する。このドレイン電流に応じて発光素子の発光強度が制御され、階調が表現される。
各発光素子４１，４２は、発光ダイオード（Light Emitting Diode；ＬＥＤ）素子、有機エレクトロルミネセンス（Electroluminescence；ＥＬ）素子、および半導体レーザ素子などの自発光型の発光素子である。発光素子４１，４２は、アノードからカソードに流れる電流の大きさに応じた輝度で発光させることができる。
駆動制御部５は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）および配線導体等を含んで構成される。ＴＦＴは、例えば、アモルファスシリコン(ａ－Ｓｉ)、低温多結晶シリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）等から成る半導体膜（チャネルともいう）を有していてもよい。ＴＦＴは、ゲート電極、ソース電極およびドレイン電極の３端子を有していてもよい。ＴＦＴは、ゲート電極に印加される電圧に応じてソース電極とドレイン電極との間の導通と非導通とを切り替えるスイッチング素子として機能する。駆動制御部５は、化学的気相成長（Chemical Vapor Deposition：ＣＶＤ）法等の薄膜形成法を用いて形成されていてもよい。
駆動制御部５は、複数の画素部４の各々を制御する。駆動制御部５は、各画素部４に対して、第１発光素子４１を駆動する第１駆動および第２発光素子４２を駆動する第２駆動を実行可能である。第１駆動は、第１発光素子４１を発光状態とし、第２発光素子４２を非発光状態とする駆動である。第２駆動は、第２発光素子４２を発光状態とし、第１発光素子４１を非発光状態とする駆動である。
駆動制御部５は、複数の画素部４のうち、所定割合（例えば、半数）の画素部４に対して第１駆動を実行し、残り（例えば、残り半数）の画素部４に対して第２駆動を実行する。ここで、「半数」とは、厳密な意味での半数に限定されない。駆動制御部５は、約半数の画素部４に対して第１駆動を実行し、残りの画素部４に対して第２駆動を実行してもよい。駆動制御部５は、例えば、複数の画素部４の３０～７０％の数の画素部４に対して第１駆動を実行し、残りの画素部４に対して第２駆動を実行してもよい。
本実施形態の表示装置１，１Ａによれば、１つまたは複数の画素部４の第１発光素子４１が欠陥化した場合、該１つまたは複数の画素部４を、第２駆動が実行される「残り半数の画素部」に含めることができる。言い換えれば、表示装置１，１Ａによれば、１つまたは複数の画素部４の第１発光素子４１が非発光状態となった場合に、該１つまたは複数の画素部４の第２発光素子４２を発光状態とすることができる。このように、表示装置１によれば、製造の歩留りを向上させることができる。
また、本実施形態の表示装置１，１Ａは、複数の画素部４のうち、半数の画素部４に対して第１駆動を実行し、残り半数の画素部４に対して第２駆動を実行する。表示装置１，１Ａによれば、各画素部４から装置外へ出射される光の出射強度分布が第１発光素子４１を駆動するか、第２発光素子４２を駆動するかによって変化する場合であっても、当該出射強度分布の変化に起因する表示画像の表示むらが全体として目立たなくなり、表示品位を向上させることができる。
複数の貫通孔３１は、例えば図１に示すように、第１方向Ｄ１および第１方向Ｄ１に交差する第２方向Ｄ２に行列状に設けられていてもよい。また、複数の画素部４は、第１方向Ｄ１および第２方向Ｄ２に行列状に配列されていてもよい。第１方向Ｄ１と第２方向Ｄ２とは、平面視において、直交していてもよく、直交していなくてもよい。
複数の画素部４が行列状に配列されている場合、駆動制御部５は、例えば図４に示すように、複数の画素部４が配列されて成る行列Ｍの隣接する二行のうち、一方の行に位置する複数の画素部４に対して第１駆動を実行し、他方の行に位置する複数の画素部４に対して第２駆動を実行してもよい。言い換えれば、駆動制御部５は、第１駆動と第２駆動とを行列Ｍの行毎に切り替えて実行してもよい。これにより、第１駆動が実行される半数の画素部４と、第２駆動が実行される残り半数の画素部４とを、行方向において交互に配置することができる。その結果、表示画像の表示むらが一層目立たなくなり、表示品位を向上させることができる。
駆動制御部５は、例えば図５に示すように、行列Ｍの隣接する二列のうち、一方の列に位置する複数の画素部４に対して第１駆動を実行し、他方の列に位置する複数の画素部４に対して第２駆動を実行してもよい。言い換えれば、駆動制御部５は、第１駆動と第２駆動とを行列Ｍの列毎に切り替えて実行してもよい。これにより、第１駆動が実行される半数の画素部４と、第２駆動が実行される残り半数の画素部４とを、列方向において交互に配置することができる。その結果、表示画像の表示むらが一層目立たなくなり、表示品位を向上させることができる。
駆動制御部５は、例えば図６に示すように、１つの画素部Ｐに対して、第１駆動および第２駆動の一方を実行する場合、画素部Ｐに第１方向Ｄ１において隣接する２つの画素部ＮＰ１と、画素部Ｐに第２方向Ｄ２において隣接する２つの画素部ＮＰ２とに対して、第１駆動および第２駆動の他方を実行してもよい。言い換えれば、駆動制御部５は、行列Ｍに含まれる千鳥状に配列された２つの画素部群のうち、一方の画素部群に対して第１駆動を実行し、他方の画素部群に対して第２駆動を実行してもよい。これにより、第１駆動が実行される半数の画素部４と、第２駆動が実行される残り半数の画素部４とを、行方向、列方向および斜め方向において交互に配置することができる。その結果、表示画像の表示むらが一層目立たなくなり、表示品位を向上させることができる。
表示装置１は、各画素部４が複数の副画素部４Ｒ，４Ｇ，４Ｂを含んで構成されていてもよい。複数の副画素部４Ｒ，４Ｇ，４Ｂは、複数の実装部位２ａａにそれぞれ配置されていてもよい。複数の副画素部４Ｒ，４Ｇ，４Ｂは、赤色光を発光する発光素子４１，４２を有する副画素部４Ｒ、緑色光を発光する発光素子４１，４２を有する副画素部４Ｇ、および、青色光を発光する発光素子４１，４２を有する副画素部４Ｂを含んでいてもよい。これにより、表示装置１は、フルカラーの階調表示を行うことが可能になる。
各画素部４は、副画素部４Ｒ，４Ｇ，４Ｂに加えて、黄色光を発光する発光素子４１，４２を有する副画素部および白色光を発光する発光素子４１，４２を有する副画素部のうちの少なくとも一方を有していてもよい。これにより、表示装置１の演色性および色再現性を向上させることが可能になる。副画素部４Ｒは、赤色光を発光する発光素子４１，４２の代わりに、橙色光、赤橙色光、赤紫色光または紫色光を発光する発光素子４１，４２を有していてもよい。副画素部４Ｇは、緑色光を発光する発光素子４１，４２の代わりに、黄緑色光を発光する発光素子４１，４２を有していてもよい。
駆動制御部５は、各画素部４の複数の副画素部の全てに対して、第１駆動および第２駆動の一方を実行してもよい。駆動制御部５は、各画素部４の少なくとも１つの副画素部に対して第１駆動および第２駆動の一方を実行し、各画素部４の他の少なくとも１つの副画素部に対して第１駆動および第２駆動の他方を実行してもよい。
表示装置１は、発光素子４１，４２の出射光が貫通孔３１の内面３１ａにおいて反射するように構成されていてもよい。これにより、貫通孔３１の内部から外部に出射される光を平行光に近付けることができる。その結果、表示装置１から出射される画像光の指向性を高め、表示装置１の表示品位を向上させることができる。
表示装置１，１Ａは、第２基板３の厚みが第１基板２の厚みよりも厚くてもよい。これにより、発光素子４１，４２の出射光を、貫通孔３１の内面３１ａで少なくとも１回反射させることが可能になる。その結果、貫通孔３１の内部から外部に出射される光を平行光に近付けることができ、表示装置１，１Ａから出射される光の指向性を高めることが可能になる。表示装置１，１Ａは、例えば、発光素子４から出射される光の強度分布等に基づいて、第２基板３の厚み、貫通孔３１の形状、貫通孔３１と発光素子４との寸法比率等を適宜設計することによって、発光素子４１，４２の出射光が内面３１ａにおいて少なくとも１回反射するように構成されてもよい。
第２基板３は、貫通孔３１の内面３１ａが鏡面であってもよい。これにより、内面３１ａにおける発光素子４１，４２の出射光の反射率を高め、発光素子４１，４２の出射光が内面３１ａで反射する際の損失を低減できる。その結果、発光素子４１，４２の出射光の装置外への取り出し効率を向上させることができ、高輝度の画像表示を行うことができる。
貫通孔３１の内面３１ａには、例えば、電界研磨、化学研磨等の鏡面加工が施されていてもよい。内面３１ａは、その表面粗さＲａが、例えば、０．０１μｍ程度～０．１μｍ程度であってもよい。内面３１ａは、可視光に対する反射率が、例えば、８５％程度～９５％程度であってもよい。
表示装置１，１Ａは、例えば図４に示すように、貫通孔３１の内面３１ａ上に設けられた光反射膜９を備えていてもよい。これにより、第２基板３の構成材料、内面３１ａの表面粗さＲａ等に拘らず、貫通孔３１内における発光素子４１，４２の出射光の反射率を高め、発光素子４１，４２の出射光が貫通孔３１内で反射する際の損失を低減できる。その結果、表示装置１，１Ａは、発光素子４１，４２の出射光の表示装置１外への取り出し効率を向上させることができ、高輝度の画像表示を行うことができる。
光反射膜９は、例えば金属材料等から成っていてもよい。光反射膜９に用いられる金属材料としては、例えば、アルミニウム、銀、金等が挙げられる。
光反射膜９は、貫通孔３１の内面３１ａに、ＣＶＤ法、蒸着法、メッキ法等の薄膜形成方法を用いて形成されてもよく、アルミニウム、銀、金等を含む粒子を含む樹脂ペーストを焼成し固化させる厚膜形成方法等の膜形成法を用いて形成されてもよい。光反射膜９は、貫通孔３１の内面３１ａに、アルミニウム、銀、金等を含むフィルムまたは上記合金のフィルムを接合する接合法を用いて形成されてもよい。光反射膜９の外表面には、光反射膜９の酸化による反射率の低下を抑制するための保護膜が設けられていてもよい。
第２基板３は、第３面３ｂがブラスト処理等によって粗面化されていてもよい。第３面３ｂを粗面化することによって、第３面３ｂの表面積を増加させ、第３面３ｂから外部への放熱を促進することができる。また、第３面３ｂにおいて外光を乱反射させることができるため、外光の反射光が表示装置１，１Ａから出射される画像光に干渉することを抑制でき、ひいては、表示装置１，１Ａの表示品位が低下することを抑制できる。
表示装置１，１Ａは、例えば図２，３に示すように、第２基板３の第３面３ｂ上に配置された光吸収膜１０を含んでいてもよい。光吸収膜１０は、第３面３ｂに向かって入射してくる外光を吸収することができる。本変形例の表示装置１，１Ａは、第３面３ｂにおける外光の反射を低減できるため、外光の反射光が表示装置１，１Ａから出射される画像光に干渉することを抑制でき、表示装置１，１Ａの表示品位が低下することを抑制できる。
光吸収膜１０は、例えば、光吸収材料を含有する光硬化性または熱硬化性の樹脂材料を、第２基板３の第３面３ｂに塗布し、硬化させることによって形成されてもよい。光吸収材料は、例えば、無機顔料であってもよい。無機顔料は、例えば、カーボンブラックなどの炭素系顔料、チタンブラックなどの窒化物系顔料、Ｃｒ－Ｆｅ－Ｃｏ系、Ｃｕ－Ｃｏ－Ｍｎ（マンガン）系、Ｆｅ－Ｃｏ－Ｍｎ系、Ｆｅ－Ｃｏ－Ｎｉ－Ｃｒ系等の金属酸化物系顔料等であってもよい。
光吸収膜１０は、表面に入射光を吸収する凹凸構造を有していてもよい。例えば、光吸収膜１０は、シリコーン樹脂等の母材中にカーボンブラック等の黒色顔料を混入させて形成された黒色膜であって、黒色膜の表面に凹凸構造が形成された構成であってもよい。この場合、光吸収性が格段に向上する。凹凸構造の算術平均粗さは、１０μｍ～５０μｍ程度であってもよく、２０μｍ～３０μｍ程度であってもよい。凹凸構造は、例えば転写法等によって形成されていてもよい。
表示装置１，１Ａは、例えば図２，３に示すように、複数の透明体１１を含んでいてもよい。複数の透明体１１は、複数の貫通孔３１内にそれぞれ配置され、発光素子４１，４２を封止している。透明体１１は、発光素子４１，４２の表面および各貫通孔３１の内面３１ａに接していてもよい。
透明体１１は、透明樹脂材料等から成る。透明体１１に用いられる透明樹脂材料としては、例えば、フッ素樹脂、シリコーン樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリメタクリル酸メチル樹脂等が挙げられる。
貫通孔３１内に透明体１１が配置されている場合、貫通孔３１内に空気等の気体が充填されている場合と比較して、発光素子４１，４２から第２基板３に至る放熱経路（または熱伝達経路）の熱抵抗を減少させることができる。したがって、本変形例の表示装置１，１Ａは、発光素子４１，４２から生じる熱を、第２基板３を介して、外部に効果的に放熱することができる。このため、本変形例の表示装置１，１Ａは、発光素子４１，４２の発光効率が発光素子４１，４２から生じる熱の影響によって低下することを効果的に抑制でき、その結果、高輝度の画像表示を行うことができる。
また、表示装置１，１Ａは、透明体１１を有することによって、長期間使用された場合であっても、発光素子４１，４２が位置ずれしたり、発光素子４１，４２が実装部位２ａａから剥離したりすることを抑制できる。このため、表示装置１，１Ａによれば、長期信頼性が向上した表示装置とすることができる。
透明体１１は、透明樹脂材料から成る本体部１１ａと、本体部１１ａの内部に分散している複数の絶縁粒子１１ｂとを有していてもよい。
本体部１１ａに用いられる透明樹脂材料としては、例えば、フッ素樹脂、シリコーン樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリメタクリル酸メチル樹脂等が挙げられる。絶縁粒子１１ｂは、例えば、ガラス材料、セラミック材料等から成る。絶縁粒子１１ｂに用いられるガラス材料としては、例えば、ホウケイ酸ガラス、結晶化ガラス、石英、ソーダガラス等が挙げられる。絶縁粒子１１ｂに用いられるセラミック材料としては、例えば、アルミナ、窒化アルミニウム、窒化珪素等が挙げられる。絶縁粒子１１ｂは、本体部１１ａよりも高い屈折率を有するガラス材料から成っていてもよく、可視光に対する高い光反射率を有するセラミック材料から成っていてもよい。
絶縁粒子１１ｂは、透明体１１に入射した外光を散乱し、透明体１１に入射した外光の一部を装置外に向かって反射することができる。絶縁粒子１１ｂは、透明体１１に入射した外光が、貫通孔３１内において反射し、発光素子４１，４２の出射光に干渉することを抑制できる。表示装置１，１Ａは、本体部１１ａおよび絶縁粒子１１ｂを有する透明体１１を備えることによって、外光が表示装置１から出射される画像光に干渉することを抑制でき、ひいては、表示装置１，１Ａの表示品位が低下することを抑制できる。
透明体１１は、絶縁粒子１１ｂが分散された透明樹脂材料を貫通孔３１内に充填し、硬化させることによって形成されてもよい。また、表示装置１，１Ａの製造工程において、第１基板２と第２基板３とを互いに接続する前に、絶縁粒子１１ｂが分散された透明樹脂材料を、第１基板２の第１面２ａと第２基板３の第２面３ａとの間に入り込ませ、硬化させてもよい。これにより、絶縁粒子１１ｂは、第１基板２の第１面２ａと第２基板３の第２面３ａとの間に介在し、第２基板３と、第１面２ａ上に配置されたアノード電極７、カソード電極８、配線導体等とが短絡することを抑制できる。この場合、第１基板２の第１面２ａと第２基板３の第２面３ａとの間に配置される絶縁体６を省略することが可能になる。
次に、本開示の他の実施形態に係る表示装置について詳細に説明する。図８は、本開示の他の実施形態に係る表示装置を模式的に示す平面図であり、図９は、図８の切断面線Ａ３－Ａ４で切断した断面図である。図８では、透明体、光反射膜および光吸収膜を省略して図示している。
本実施形態の表示装置１Ａは、上記実施形態の表示装置１に対して、複数の画素部４の構成および駆動制御部５が実行する制御が異なっており、その他については、同様の構成であるので、同様の構成には表示装置１と同じ参照符号を付して詳細な説明は省略する。
本実施形態の表示装置１Ａでは、各画素部４の発光素子４１，４２が、アノード端子４１ａ，４２ａおよびカソード端子４１ｂ，４２ｂを有する二端子素子とされている。発光素子４１，４２は、フリップチップ型のＬＥＤ素子であり、各実装部位２ａａに配置されるアノード電極７およびカソード電極８にフリップチップ接続されている。本実施形態では、発光素子４１，４２として、フリップチップ型のマイクロＬＥＤ素子を用いる。
表示装置１Ａでは、例えば図８，９に示すように、第１発光素子４１のアノード端子４１ａおよび第２発光素子４２のアノード端子４２ａが、平面視において、各実装部位２ａａの中央部Ｃに位置している。中央部Ｃは、各実装部位２ａａの一部であり、平面視において、各実装部位２ａａの図心を含んでいる。
表示装置１Ａは、例えば図８，９に示すように、各実装部位２ａａの中央部Ｃに、単一のアノード電極７が配置され、各実装部位２ａａの外周部に、アノード電極７を挟む２つのカソード電極８が配置されていてもよい。アノード電極７には、第１発光素子４１のアノード端子４１ａおよび第２発光素子４２のアノード端子４２ａの両方が電気的に接続されていてもよい。また、２つのカソード電極８には、第１発光素子４１のカソード端子４１ｂおよび第２発光素子４２のカソード端子４２ｂがそれぞれ電気的に接続されていてもよい。
駆動制御部５は、複数の画素部４の各々を制御する。駆動制御部５は、各画素部４に対して、第１発光素子４１を駆動する第１駆動および第２発光素子４２を駆動する第２駆動を実行可能である。駆動制御部５は、複数の画素部４の各々に対して、第１駆動および第２駆動のいずれか一方を実行する。
発光素子４１，４２がフリップチップ型のＬＥＤ素子である場合、発光素子４１，４２は、小型化されるにつれて、カソード端子４１ｂ，４２ｂ側の領域からの出射強度が減少し、アノード端子４１ａ，４２ａ側の領域からの出射強度が増大する。表示装置１Ａは、アノード端子４１ａおよびアノード端子４２ａの両方が、平面視において、中央部Ｃに位置してする構成とされている。言い換えれば、表示装置１Ａでは、第１発光素子４１および第２発光素子４２のいずれを駆動する場合であっても、各画素部４における出射強度が高い領域が実装部位２ａａの中央部Ｃに位置している。したがって、表示装置１Ａによれば、第１発光素子４１を駆動するか、第２発光素子４２を駆動するかによらず、各画素部４から装置外へ出射される光の出射強度分布の偏りを低減できる。
駆動制御部５は、複数の画素部４の各々を制御する。駆動制御部５は、各画素部４に対して、第１発光素子４１を駆動する第１駆動および第２発光素子４２を駆動する第２駆動を実行可能である。第１駆動は、第１発光素子４１を発光状態とし、第２発光素子４２を非発光状態とする制御である。第２駆動は、第２発光素子４２を発光状態とし、第１発光素子４１を非発光状態とする制御である。駆動制御部５は、複数の画素部４の各々に対して、第１駆動および第２駆動のいずれか一方を実行する。
本実施形態の表示装置１Ａによれば、１つまたは複数の画素部４の第１発光素子４１が欠陥化した場合、該１つまたは複数の画素部４を、第２駆動が実行される画素部４に含めることができる。言い換えれば、表示装置１Ａによれば、１つまたは複数の画素部４の第１発光素子４１が非発光状態となった場合に、該１つまたは複数の画素部４の第２発光素子４２を発光状態とすることができる。このように、表示装置１Ａによれば、製造の歩留りを向上させることができる。
また、表示装置１Ａでは、各画素部４における出射強度が高い領域が実装部位２ａａの中央部Ｃに位置している。したがって、表示装置１Ａによれば、第１発光素子４１を駆動するか、第２発光素子４２を駆動するかによらず、各画素部４から装置外へ出射される光の出射強度の偏りを低減でき、その結果、表示装置１Ａから出射される画像光における出射強度分布の偏りを低減できる。ひいては、表示画像の表示むらを低減し、表示品位を向上させることができる。
駆動制御部５は、複数の画素部４のうち、半数の画素部４に対して第１駆動を実行し、残り半数の画素部４に対して第２駆動を実行してもよい。これにより、表示画像の表示むらを効果的に低減でき、表示品位を向上させることができる。ここで、「半数」とは、厳密な意味での半数に限定されない。駆動制御部５は、約半数の画素部４に対して第１駆動を実行し、残りの画素部４に対して第２駆動を実行してもよい。駆動制御部５は、例えば、複数の画素部４の３０～７０％の数の画素部４に対して第１駆動を実行し、残りの画素部４に対して第２駆動を実行してもよい。
複数の貫通孔３１は、例えば図８に示すように、第１方向Ｄ１および第１方向Ｄ１に交差する第２方向Ｄ２に行列状に設けられていてもよい。複数の画素部４は、第１方向Ｄ１および第２方向Ｄ２に行列状に配列されていてもよい。第１方向Ｄ１と第２方向Ｄ２とは、平面視において、直交していてもよく、直交していなくてもよい。
複数の画素部４が行列状に配列されている場合、駆動制御部５は、図４に示したように、複数の画素部４が配列されて成る行列Ｍの隣接する二行のうち、一方の行に位置する複数の画素部４に対して第１駆動を実行し、他方の行に位置する複数の画素部４に対して第２駆動を実行してもよい。言い換えれば、駆動制御部５は、第１駆動と第２駆動とを行列Ｍの行毎に切り替えて実行してもよい。これにより、第１駆動が実行される半数の画素部４と、第２駆動が実行される残り半数の画素部４とを、行方向において交互に配置することができる。その結果、表示画像の表示むらを効果的に低減でき、表示品位を向上させることができる。
駆動制御部５は、図５に示したように、行列Ｍの隣接する二列のうち、一方の列に位置する複数の画素部４に対して第１駆動を実行し、他方の列に位置する複数の画素部４に対して第２駆動を実行してもよい。これにより、第１駆動が実行される半数の画素部４と、第２駆動が実行される残り半数の画素部４とを、列方向において交互に配置することができる。その結果、表示画像の表示むらを効果的に低減でき、表示品位を向上させることができる。
駆動制御部５は、１つの画素部Ｐに対して、第１駆動および第２駆動の一方を実行する。この場合、駆動制御部５は、図６に示したように、画素部Ｐに第１方向Ｄ１において隣接する２つの画素部ＮＰ１と、画素部Ｐに第２方向Ｄ２において隣接する２つの画素部ＮＰ２とに対して、第１駆動および第２駆動の他方を実行してもよい。これにより、第１駆動が実行される半数の画素部４と、第２駆動が実行される残り半数の画素部４とを、行方向、列方向および斜め方向において交互に配置することができる。その結果、表示画像の表示むらを効果的に低減でき、表示品位を向上させることができる。
以上のように、本開示の表示装置によれば、画素部は冗長構成とされた第１発光素子および第２発光素子を含むことから、いずれか一方の発光素子を冗長の発光素子とすることができ、その結果、製造の歩留りを向上させることができる。そして、第１の開示の表示装置は、第１発光素子および第２発光素子は、画素部に応じて駆動される方が異なることから、表示画像の表示むらを低減できる。また、第２の開示の表示装置は、画素部を構成するキャビティは、発光部が偏在する側の第１端子または第２端子に対応する、第１電極または第２電極が、底面部の中央部に位置していることから、表示画像の表示むらを低減できる。
以上、本開示の各実施形態について詳細に説明したが、また、本開示は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。上記各実施形態をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。例えば、本開示の表示装置１，１Ａを複数備え、それらの対向する側部を接着剤、ネジ止め等によって結合させた複合型の表示装置（マルチディスプレイ）を構成することもできる。
本開示の表示装置は、各種の電子機器に適用できる。その電子機器としては、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンタ、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療用表示装置、デジタル表示式腕時計、スマートウォッチ、駅および空港等に設置される案内表示装置、宣伝広告用のサイネージ（デジタルサイネージ）等がある。
１，１Ａ 表示装置
２ 第１基板
２ａ 一方主面（第１面）
２ａａ 部位（実装部位でありキャビティの底面部）
２ｂ 他方主面
３ 第２基板
３ａ 第２面
３ｂ 第３面
３ｋ キャビティ構造体
３０ キャビティ
３１ 貫通孔
３１ａ 内面（キャビティの内周面部）
４ 画素部
４Ｒ，４Ｇ，４Ｂ 副画素部
４１ 第１発光素子
４１ａ アノード端子（第１端子）
４１ｂ カソード端子（第２端子）
４２ 第２発光素子
４２ａ アノード端子（第１端子）
４２ｂ カソード端子（第２端子）
５ 駆動制御部
６ 絶縁体
７ アノード電極（第１電極）
８ カソード電極（第２電極）
９ 光反射膜
１０ 光吸収膜
１１ 透明体
１１ａ 本体部
１１ｂ 絶縁粒子

Claims (16)

  1. 表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
    前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
    前記第１発光素子および前記第２発光素子は、前記画素部に応じて駆動される方が異なり、
    前記複数の画素部は、行列の配列パターンとされており、
    前記行列の隣接する二行のうち、一方の行に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の一方が発光し、他方の行に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の他方が発光する表示装置。
  2. 前記キャビティ構造体は、
    前記複数のキャビティのそれぞれの底面部を含む第１面を有する第１基板と、
    前記第１面上に位置し、前記第１面に対向する第２面および前記第２面と反対側の前記表示面としての第３面を有し、前記第２面の前記底面部に対応する部位から前記第３面にかけて貫通し、前記複数のキャビティのそれぞれの内周面部を構成する複数の貫通孔を有する第２基板と、を備え、
    前記第１発光素子および前記第２発光素子は、前記貫通孔によって露出する前記底面部上に位置する請求項１に記載の表示装置。
  3. 前記複数の画素部の各々に対して、前記第１発光素子を駆動する第１駆動または前記第２発光素子を駆動する第２駆動を実行する駆動制御部を含み、
    前記駆動制御部は、前記複数の画素部のうち、所定割合の画素部に対して前記第１駆動を実行し、残りの画素部に対して前記第２駆動を実行する請求項１または２に記載の表示装置。
  4. 前記複数の画素部の各々に対して、前記第１発光素子を駆動する第１駆動または前記第２発光素子を駆動する第２駆動を実行する駆動制御部を含み、
    前記駆動制御部は、前記複数の画素部のうち、前記第１駆動を実行する前記画素部と前記第２駆動を実行する前記画素部を、少なくとも１フレーム毎に変更する請求項１または２に記載の表示装置。
  5. 表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
    前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
    前記第１発光素子および前記第２発光素子は、前記画素部に応じて駆動される方が異なり、
    前記複数の画素部は、行列の配列パターンとされており、
    前記行列の隣接する二列のうち、一方の列に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の一方が発光し、他方の列に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の他方が発光する表示装置。
  6. 表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
    前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
    前記第１発光素子および前記第２発光素子は、前記画素部に応じて駆動される方が異なり、
    前記複数の画素部は、行列の配列パターンとされており、
    前記複数の画素部のうちの１つの画素部において、前記第１発光素子および前記第２発光素子の一方が発光し、前記１つの画素部に前記行列の行方向において隣接する２つの画素部と、前記１つの画素部に前記行列の列方向において隣接する２つの画素部と、において、前記第１発光素子および前記第２発光素子の他方が発光する表示装置。
  7. 前記複数の画素部は、前記画素部に応じて前記第１発光素子および前記第２発光素子の発光特性が異なる請求項１～６のいずれか１項に記載の表示装置。
  8. 表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
    前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
    前記第１発光素子および前記第２発光素子のそれぞれは、平面視で離隔した第１端子および第２端子を有するとともに、前記第１端子の側または前記第２端子の側に発光部が偏在しており、
    前記複数のキャビティのそれぞれは、その底面部に、前記第１端子に接続される第１電極および前記第２端子に接続される第２電極を有するとともに、前記発光部が偏在する側の前記第１端子または前記第２端子に対応する、前記第１電極または前記第２電極が、前記底面部の中央部に位置しており、
    前記複数の画素部の各々に対して、前記第１発光素子を駆動する第１駆動または前記第２発光素子を駆動する第２駆動を実行する駆動制御部を含み、
    前記駆動制御部は、前記複数の画素部のうち、前記第１駆動を実行する前記画素部と前記第２駆動を実行する前記画素部を、少なくとも１フレーム毎に変更する表示装置。
  9. 前記第１端子がアノード端子、前記第２端子がカソード端子、前記第１電極がアノード電極、前記第２電極がカソード電極である場合、前記第２電極が前記底面部の中央部に位置する請求項８に記載の表示装置。
  10. 前記第１発光素子および前記第２発光素子は、前記画素部に応じて駆動される方が異なる請求項８または９に記載の表示装置。
  11. 前記複数の画素部の各々に対して、前記第１発光素子を駆動する第１駆動または前記第２発光素子を駆動する第２駆動を実行する駆動制御部を含み、
    前記駆動制御部は、前記複数の画素部のうち、所定割合の画素部に対して前記第１駆動を実行し、残りの画素部に対して前記第２駆動を実行する請求項１０に記載の表示装置。
  12. 表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
    前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
    前記第１発光素子および前記第２発光素子のそれぞれは、平面視で離隔した第１端子および第２端子を有するとともに、前記第１端子の側または前記第２端子の側に発光部が偏在しており、
    前記複数のキャビティのそれぞれは、その底面部に、前記第１端子に接続される第１電極および前記第２端子に接続される第２電極を有するとともに、前記発光部が偏在する側の前記第１端子または前記第２端子に対応する、前記第１電極または前記第２電極が、前記底面部の中央部に位置しており、
    前記複数の画素部は、行列の配列パターンとされており、
    前記行列の隣接する二行のうち、一方の行に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の一方が発光し、他方の行に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の他方が発光する表示装置。
  13. 表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
    前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
    前記第１発光素子および前記第２発光素子のそれぞれは、平面視で離隔した第１端子および第２端子を有するとともに、前記第１端子の側または前記第２端子の側に発光部が偏在しており、
    前記複数のキャビティのそれぞれは、その底面部に、前記第１端子に接続される第１電極および前記第２端子に接続される第２電極を有するとともに、前記発光部が偏在する側の前記第１端子または前記第２端子に対応する、前記第１電極または前記第２電極が、前記底面部の中央部に位置しており、
    前記複数の画素部は、行列の配列パターンとされており、
    前記行列の隣接する二列のうち、一方の列に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の一方が発光し、他方の列に位置する前記画素部に含まれる前記第１発光素子および前記第２発光素子の他方が発光する表示装置。
  14. 表示面と、前記表示面に存在する複数のキャビティと、を備えたキャビティ構造体と、
    前記複数のキャビティのそれぞれにおいて同じ配置パターンで位置するとともにいずれか一方が発光するよう駆動される冗長構成とされた、第１発光素子および第２発光素子、を含む複数の画素部と、を備え、
    前記第１発光素子および前記第２発光素子のそれぞれは、平面視で離隔した第１端子および第２端子を有するとともに、前記第１端子の側または前記第２端子の側に発光部が偏在しており、
    前記複数のキャビティのそれぞれは、その底面部に、前記第１端子に接続される第１電極および前記第２端子に接続される第２電極を有するとともに、前記発光部が偏在する側の前記第１端子または前記第２端子に対応する、前記第１電極または前記第２電極が、前記底面部の中央部に位置しており、
    前記複数の画素部は、行列の配列パターンとされており、
    前記複数の画素部のうちの１つの画素部において、前記第１発光素子および前記第２発光素子の一方が発光し、前記１つの画素に前記行列の行方向において隣接する２つの画素部と、前記１つの画素に前記行列の列方向において隣接する２つの画素部と、において、前記第１発光素子および前記第２発光素子の他方が発光する表示装置。
  15. 前記複数の画素部は、前記画素部に応じて前記第１発光素子および前記第２発光素子の発光特性が異なる請求項１０～１４のいずれか１項に記載の表示装置。
  16. 前記第１発光素子および前記第２発光素子は、マイクロ発光ダイオード素子を含む請求項１～１５のいずれか１項に記載の表示装置。
JP2022543352A 2020-08-18 2021-08-02 表示装置 Active JP7418590B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020138151 2020-08-18
JP2020138151 2020-08-18
PCT/JP2021/028587 WO2022039009A1 (ja) 2020-08-18 2021-08-02 表示装置

Publications (2)

Publication Number Publication Date
JPWO2022039009A1 JPWO2022039009A1 (ja) 2022-02-24
JP7418590B2 true JP7418590B2 (ja) 2024-01-19

Family

ID=80322659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022543352A Active JP7418590B2 (ja) 2020-08-18 2021-08-02 表示装置

Country Status (4)

Country Link
US (1) US20230326908A1 (ja)
JP (1) JP7418590B2 (ja)
CN (1) CN116057717A (ja)
WO (1) WO2022039009A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024181152A1 (ja) * 2023-02-28 2024-09-06 京セラ株式会社 発光装置及び表示装置
WO2024185749A1 (ja) * 2023-03-09 2024-09-12 京セラ株式会社 発光装置及び表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010112A (ja) 2008-06-30 2010-01-14 Canon Inc 表示装置
JP2016512347A (ja) 2013-03-15 2016-04-25 ルクスビュー テクノロジー コーポレイション 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2018101785A (ja) 2016-12-20 2018-06-28 エルジー ディスプレイ カンパニー リミテッド 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置
US20200135092A1 (en) 2019-12-23 2020-04-30 Intel Corporation Methods and apparatus for in-pixel driving of micro-leds
JP2020106745A (ja) 2018-12-28 2020-07-09 日亜化学工業株式会社 画像表示装置および画像表示装置の製造方法
US20200235084A1 (en) 2019-01-21 2020-07-23 Innolux Corporation Foldable display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2556911Y2 (ja) * 1991-04-19 1997-12-08 タキロン株式会社 ドットマトリクス発光表示体
JPH0654081U (ja) * 1992-12-21 1994-07-22 タキロン株式会社 発光表示体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010112A (ja) 2008-06-30 2010-01-14 Canon Inc 表示装置
JP2016512347A (ja) 2013-03-15 2016-04-25 ルクスビュー テクノロジー コーポレイション 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2018101785A (ja) 2016-12-20 2018-06-28 エルジー ディスプレイ カンパニー リミテッド 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置
JP2020106745A (ja) 2018-12-28 2020-07-09 日亜化学工業株式会社 画像表示装置および画像表示装置の製造方法
US20200235084A1 (en) 2019-01-21 2020-07-23 Innolux Corporation Foldable display device
US20200135092A1 (en) 2019-12-23 2020-04-30 Intel Corporation Methods and apparatus for in-pixel driving of micro-leds

Also Published As

Publication number Publication date
CN116057717A (zh) 2023-05-02
WO2022039009A1 (ja) 2022-02-24
JPWO2022039009A1 (ja) 2022-02-24
US20230326908A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
EP3406110B1 (en) Display device using semiconductor light emitting device
KR102652572B1 (ko) 플렉서블 전계 발광 표시장치
US11444066B2 (en) Display apparatus and manufacturing method thereof
JP7418590B2 (ja) 表示装置
US11552127B2 (en) Top emission microLED display and bottom emission microLED display and a method of forming the same
WO2021241184A1 (ja) 表示装置および複合型表示装置
CN213519057U (zh) 显示装置
US20230005890A1 (en) Display device
JP7311595B2 (ja) 発光素子基板および表示装置、ならびに表示装置の製造方法
JP7449280B2 (ja) マイクロｌｅｄ素子基板および表示装置
US20200259050A1 (en) Micro light emitting device display apparatus
CN114747013A (zh) 显示装置及用于制造显示装置的方法
WO2022044708A1 (ja) 表示装置
KR102589905B1 (ko) 협 베젤 플렉서블 전계 발광 표시장치 및 그 제조 방법
US20230194922A1 (en) Backlight Unit and Display Device Including the Same
US12063815B2 (en) Electroluminescence display device including a dummy light emitting layer and a plurality of trenches surrounding the display area
US20230275182A1 (en) Display device
TWI811680B (zh) 發光二極體微型顯示裝置
CN113224104B (zh) 微型发光二极管显示装置
WO2022044709A1 (ja) 表示装置および表示装置の製造方法
KR102640017B1 (ko) 협-베젤 전계 발광 표시장치
WO2023248771A1 (ja) 発光装置
WO2023008243A1 (ja) 画素構造体および表示装置
KR102513824B1 (ko) 유기발광 표시장치
JP7418596B2 (ja) 表示装置および表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240109

R150 Certificate of patent or registration of utility model

Ref document number: 7418590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150