JP7411638B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP7411638B2
JP7411638B2 JP2021509131A JP2021509131A JP7411638B2 JP 7411638 B2 JP7411638 B2 JP 7411638B2 JP 2021509131 A JP2021509131 A JP 2021509131A JP 2021509131 A JP2021509131 A JP 2021509131A JP 7411638 B2 JP7411638 B2 JP 7411638B2
Authority
JP
Japan
Prior art keywords
electroless plating
less
plating layer
base material
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021509131A
Other languages
English (en)
Other versions
JPWO2020196106A1 (ja
Inventor
良憲 清水
浩人 飯田
美智 溝口
哲聡 ▲高▼梨
眞 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2020196106A1 publication Critical patent/JPWO2020196106A1/ja
Priority to JP2022200330A priority Critical patent/JP2023030041A/ja
Application granted granted Critical
Publication of JP7411638B2 publication Critical patent/JP7411638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1689After-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073Multistep pretreatment
    • C23C18/2086Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/22Roughening, e.g. by etching
    • C23C18/24Roughening, e.g. by etching using acid aqueous solutions
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、プリント配線板の製造方法に関する。
近年プリント配線板に要求される小型化及び高密度化に伴い、回路の微細化(ファインピッチ化)が求められている。回路の微細化に適したプリント配線板の製造工法として、セミアディティブ法(SAP法)が広く採用されている。SAP法は、極めて微細な回路を形成するのに適した手法であり、その一例としてキャリア付粗化処理銅箔を用いて行われている。例えば、図10及び11に示されるように、粗化処理銅箔110を、下地基材111aに下層回路111bを備えた絶縁樹脂基板111上にプリプレグ112とプライマー層113を用いてプレスして密着させ(工程(a))、キャリア(図示せず)を引き剥がした後、必要に応じてレーザー穿孔によりビアホール114を形成する(工程(b))。次いで、粗化処理銅箔110をエッチングにより除去して、粗化表面プロファイルが付与されたプライマー層113を露出させる(工程(c))。この粗化表面に無電解銅めっき115を施した(工程(d))後に、ドライフィルム116を用いた露光及び現像により所定のパターンでマスキングし(工程(e))、電気銅めっき117を施す(工程(f))。ドライフィルム116を除去して配線部分117aを形成した(工程(g))後、隣り合う配線部分117a,117a間の不要な無電解銅めっき115をエッチングにより除去して(工程(h))、所定のパターンで形成された配線118を得る。
このように粗化処理銅箔を用いたSAP法は、粗化処理銅箔自体はレーザー穿孔後にエッチングにより除去されることになる(工程(c))。そして、粗化処理銅箔が除去された積層体表面には粗化処理銅箔の粗化処理面の凹凸形状が転写されているので、その後の工程において絶縁層(例えばプライマー層113又はそれが無い場合にはプリプレグ112)とめっき回路(例えば配線118)との密着性を確保することができる。しかしながら、めっき回路との密着性を上げるのに適した表面プロファイルは、概して粗い凹凸となる傾向があるため、工程(h)において無電解銅めっきに対するエッチング性が低下しやすい。すなわち、無電解銅めっきが粗い凹凸に食い込んでいる分、残留銅を無くすためにより多くのエッチングを要してしまう。
そこで、粗化粒子を小さくし、かつ、くびれ形状を持たせることで、SAP法に用いた場合に、必要なめっき回路密着性を確保しながら良好なエッチング性を実現できる手法が提案されている。例えば、特許文献1(国際公開第2016/158775号)には、少なくとも一方の側に粗化処理面を有する粗化処理銅箔であって、粗化処理面が銅粒子からなる複数の略球状突起を備えてなり、略球状突起の平均高さが2.60μm以下であるものが開示されている。また、特許文献2(国際公開第2018/211951号)には、少なくとも一方の側に粗化処理面を有する粗化処理銅箔であって、粗化処理面がくびれ部分を有する一次粗化粒子と、一次粗化粒子表面上の二次粗化粒子とを備えてなり、粗化処理面の十点平均粗さRzが1.7μm以下という低粗度のものが開示されている。
国際公開第2016/158775号 国際公開第2018/211951号
近年SAP法に要求される回路の更なる微細化に伴い、優れたエッチング性を実現すべく、上述のとおり、表面が平滑で、かつ、小さな粗化粒子を備えた銅箔を使用して、絶縁基材に粗化表面プロファイルを付与することが考えられる。また、粗化表面プロファイルが付与された絶縁基材の表面に、無電解めっきを薄く(例えば1.0μm未満)施すことができれば、エッチング量を低減して回路の更なる微細化を図ることができるため好都合である。しかしながら、SAP法において、表面が平滑で、かつ、小さな粗化粒子を備えた銅箔を使用するとともに、無電解めっきを薄く施して回路形成を試みると、形成された回路にショートや凸部が発生するといったパターン不良の問題が生じうることが判明した。
本発明者らは、今般、粗化面を備えた絶縁基材に無電解めっきを施して、所定の表面パラメータを有する厚さ1.0μm未満の無電解めっき層を形成することにより、パターン不良を効果的に抑制し、かつ、微細回路形成性にも優れた、プリント配線板の製造方法を提供できるとの知見を得た。
したがって、本発明の目的は、パターン不良を効果的に抑制し、かつ、微細回路形成性にも優れた、プリント配線板の製造方法を提供することにある。
本発明の一態様によれば、プリント配線板の製造方法であって、
(a)粗化面を備えた絶縁基材を準備する工程と、
(b)前記絶縁基材の粗化面に無電解めっきを行って、JIS B0601-2001に準拠して測定される算術平均うねりWaが0.10μm以上0.25μm以下であり、かつ、ISO25178に準拠して測定される谷部の空隙容積Vvvが0.010μm/μm以上0.028μm/μm以下である表面を有する、厚さ1.0μm未満の無電解めっき層を形成する工程と、
(c)前記無電解めっき層の表面にフォトレジストを積層する工程と、
(d)前記フォトレジストに露光及び現像を行って、レジストパターンを形成する工程と、
(e)前記レジストパターンを介して前記無電解めっき層に電気めっきを施す工程と、
(f)前記レジストパターンを剥離する工程と、
(g)前記レジストパターンの剥離により露出した前記無電解めっき層の不要部分をエッチングにより除去して、配線パターンを形成する工程と、
を含む、方法が提供される。
本発明の製造方法の一例における、前半の工程(工程(a)~(c))を示す工程流れ図である。 本発明の製造方法の一例における、後半の工程(工程(d)~(g))を示す工程流れ図である。 粗化面を備えた絶縁基材を準備する手順の一例を示す工程流れ図である。 無電解めっき後の表面に十分な凹凸形状が無い場合における、露光及び現像時の表面異物の影響を説明するための図である。 無電解めっき後の表面に十分な凹凸形状がある場合における、露光及び現像時の表面異物の影響を説明するための図である。 実施例におけるゴミ検出数評価の手順を説明するための図である。 ISO25178に準拠して決定される負荷曲線及び負荷面積率を説明するための図である。 ISO25178に準拠して決定される突出谷部とコア部を分離する負荷面積率Smr2を説明するための図である。 ISO25178に準拠して決定される谷部の空隙容積Vvvを説明するための図である。 SAP法を説明するための工程流れ図であり、前半の工程(工程(a)~工程(d))を示す図である。 SAP法を説明するための工程流れ図であり、後半の工程(工程(e)~工程(h))を示す図である。
定義
本発明を特定するために用いられるパラメータの定義を以下に示す。
本明細書において、「算術平均うねりWa」とは、JIS B0601-2001に準拠して測定される、輪郭曲線としてのうねり曲線の基準長さにおける算術平均高さである。うねり曲線は、粗さ曲線によって表される微細な凹凸ではなく、より大きなスケールの凹凸(すなわちうねり)を表すものである。算術平均うねりWaは、粗化面における所定の測定長さ(例えば64.124μmの一次元領域)の表面プロファイルを市販のレーザー顕微鏡で測定することにより算出することができる。
本明細書において、「クルトシスSku」とは、ISO25178に準拠して測定される、高さ分布の鋭さを表すパラメータであり、尖り度とも称される。Sku=3は高さ分布が正規分布であることを意味し、Sku>3であると表面に鋭い山や谷が多く、Sku<3であると表面が平坦であることを意味する。クルトシスSkuは、粗化面における所定の測定面積(例えば6811.801μmの二次元領域)の表面プロファイルを市販のレーザー顕微鏡で測定することにより算出することができる。
本明細書において「最大高さSz」とは、ISO25178に準拠して測定される、表面の最も高い点から最も低い点までの距離を表すパラメータである。最大高さSzは粗化面における所定の測定面積(例えば6811.801μmの二次元領域)の表面プロファイルを市販のレーザー顕微鏡で測定することにより算出することができる。
本明細書において「面の負荷曲線」(以下、単に「負荷曲線」という)とは、ISO25178に準拠して測定される、負荷面積率が0%から100%となる高さを表した曲線をいう。負荷面積率とは、図7に示されるように、ある高さc以上の領域の面積を表すパラメータである。高さcでの負荷面積率は図7におけるSmr(c)に相当する。図8に示されるように、負荷面積率が0%から負荷曲線に沿って負荷面積率の差を40%にして引いた負荷曲線の割線を、負荷面積率0%から移動させていき、割線の傾斜が最も緩くなる位置を負荷曲線の中央部分という。この中央部分に対して、縦軸方向の偏差の二乗和が最小になる直線を等価直線という。等価直線の負荷面積率0%から100%の高さの範囲に含まれる部分をコア部という。コア部より高い部分を突出山部といい、コア部より低い部分は突出谷部という。コア部は、初期磨耗が終わった後にほかの物体と接触する領域の高さを表す。また、本明細書において「突出谷部とコア部を分離する負荷面積率Smr2」とは、図8に示されるように、ISO25178に準拠して測定される、コア部の下部の高さと負荷曲線の交点における負荷面積率(すなわちコア部と突出谷部をわける負荷面積率)を表すパラメータである。この値が大きいほど突出谷部が占める割合が大きいことを意味する。
本明細書において「谷部の空隙容積Vvv」とは、ISO25178に準拠して測定される、突出谷部の空間の容積を表すパラメータである。Vvvは、図9に示されるように、負荷面積率Smr2から負荷面積率100%までの負荷曲線から算出される空間部分の容積を表す。谷部の空隙容積Vvvは、粗化面における所定の測定面積(例えば6811.801μmの二次元領域)の表面プロファイルを市販のレーザー顕微鏡で測定することにより算出することができる。本明細書では、突出谷部とコア部を分離する負荷面積率Smr2を80%と指定して、谷部の空隙容積Vvvを算出するものとする。
プリント配線板の製造方法
本発明は、プリント配線板の製造方法に関する。本発明の方法は、(a)絶縁基材の準備、(b)無電解めっき層の形成、(c)フォトレジストの積層、(d)レジストパターンの形成、(e)電気めっき層の形成、(f)レジストパターンの剥離、及び(g)配線パターンの形成の各工程を含む。
以下、図1~5を参照しながら、工程(a)~(g)の各々について説明する。
(a)絶縁基材の準備
図1(a)に示されるように、粗化面20aを備えた絶縁基材20を準備する。絶縁基材20は両側に粗化面20aを有するものであってもよいし、一方の側にのみ粗化面20aを有するものであってもよい。絶縁基材20は、好ましくは絶縁性樹脂を含む。また、絶縁基材20はプリプレグ及び/又は樹脂シートであるのが好ましい。プリプレグとは、合成樹脂板、ガラス板、ガラス織布、ガラス不織布、紙等の基材に合成樹脂を含浸させた複合材料の総称である。プリプレグに含浸される絶縁性樹脂の好ましい例としては、エポキシ樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、ポリフェニレンエーテル樹脂、フェノール樹脂等が挙げられる。また、樹脂シートを構成する絶縁性樹脂の例としては、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂等の絶縁樹脂が挙げられる。絶縁基材20には絶縁性を向上する等の観点からシリカ、アルミナ等の各種無機粒子からなるフィラー粒子等が含有されていてもよい。絶縁基材20の厚さは特に限定されないが、1μm以上1000μm以下が好ましく、より好ましくは2μm以上400μm以下であり、さらに好ましくは3μm以上200μm以下である。絶縁基材20は複数の層で構成されていてよい。
絶縁基材20の粗化面20aはあらゆる手法によって形成されたものであってよいが、典型的には表面処理銅箔の処理表面の凹凸形状が絶縁基材20表面に転写されることにより形成される。本発明の好ましい態様によれば、表面処理銅箔を用いた粗化面20aの形成は、(a-1)所定の処理表面を有する表面処理銅箔を用意し、(a-2)表面処理銅箔の処理表面に絶縁基材を積層して、処理表面の表面形状を絶縁基材の表面に転写した後、(a-3)エッチングにより表面処理銅箔を除去して、粗化面を備えた絶縁基材を得ることにより行われる。各工程の具体的な手順は以下のとおりである。
(a-1)表面処理銅箔の用意
図3(a-1)に示されるように、少なくとも一方の側に処理表面10aを有する表面処理銅箔10を用意する。処理表面10aは何らかの表面処理が施されている面であり、典型的には粗化処理面である。処理表面10aは典型的には複数のコブ(例えば粗化粒子)を備えてなる。いずれにせよ、表面処理銅箔10は両側に処理表面10aを有するものであってもよいし、一方の側にのみ処理表面10aを有するものであってもよい。両側に処理表面10aを有する場合は、SAP法に用いた場合にレーザー照射側の面(絶縁基材に密着させる面と反対側の面)も表面処理されていることになるので、レーザー吸収性が高まる結果、レーザー穿孔性をも向上させることができる。また、表面処理銅箔10は、キャリア付銅箔の形態であってもよい。この場合、キャリア付銅箔は、キャリアと、このキャリア上に設けられた剥離層と、この剥離層上に処理表面10aを外側にして設けられた表面処理銅箔10とを備えてなるのが典型的である。もっとも、キャリア付銅箔は、表面処理銅箔10を用いること以外は、公知の層構成が採用可能である。
表面処理銅箔10の処理表面10aは、算術平均うねりWaが0.20μm以上0.35μm以下であるのが好ましく、より好ましくは0.25μm以上0.32μm以下である。また、表面処理銅箔10の処理表面10aは、最大高さSzが3.0μm以上4.0μm以下であるのが好ましく、より好ましくは3.1μm以上3.9μm以下である。さらに、表面処理銅箔10の処理表面10aは、谷部の空隙容積Vvvが0.030μm/μm以上0.050μm/μm以下であるのが好ましく、より好ましくは0.035μm/μm以上0.045μm/μm以下である。このような表面パラメータを有する処理表面10aは、うねりが大きく、かつ、コブ(例えば粗化粒子)が小さい形状であるといえる。かかる処理表面10aを有する表面処理銅箔10を用いて絶縁基材20に凹凸形状を付与することで、後述する特有の表面パラメータを有する無電解めっき層22を絶縁基材20の粗化面20aに形成しやすくなる。上記表面パラメータを有する処理表面10aは、銅箔表面に公知ないし所望の条件で表面処理(典型的には粗化処理)を施すことにより形成することができる。また、上記諸条件を満たす処理表面10aを有する市販の銅箔を選択的に入手してもよい。
(a-2)絶縁基材への凹凸形状の転写
図3(a-2)に示されるように、表面処理銅箔10の処理表面10aに絶縁基材20’(すなわち粗化面20aが形成されていない絶縁基材20)を積層して、銅張積層板12とする。こうすることで、処理表面10aの表面形状を絶縁基材20’の表面に転写することができる。絶縁基材20’の積層は熱プレス加工を伴うのが好ましく、この熱プレス加工の加工温度及び加工時間は、積層する絶縁基材20’の種類等に応じて、公知の条件に基づき適宜決定することができる。絶縁基材20’の好ましい種類等については絶縁基材20に関して上述したとおりである。なお、絶縁基材20’は予め表面処理銅箔10の処理表面10aに塗布されるプライマー層(図示せず)を介して表面処理銅箔10に積層されてもよい。この場合、プライマー層は絶縁基材の一部を構成するものとみなす。プライマー層は樹脂で構成されるのが好ましく、この樹脂は絶縁性樹脂を含むのが好ましい。所望により、次工程である表面処理銅箔10の除去に先立ち、銅張積層板12に対して、レーザー穿孔によりビアホール(図示せず)を形成してもよい。
(a-3)表面処理銅箔の除去
図3(a-3)に示されるように、銅張積層板12の表面処理銅箔10をエッチングにより除去して、粗化面20aを備えた絶縁基材20を得る。表面処理銅箔10のエッチングは、例えば硫酸-過酸化水素系のエッチング液等を用いてプリント配線板の製造に一般的に用いられるエッチング手法及び条件に従い行えばよく、特に限定されない。
(b)無電解めっき層の形成
図1(b)に示されるように、絶縁基材20の粗化面20aに無電解めっき(例えば無電解銅めっき)を行って、厚さ1.0μm未満の無電解めっき層22を形成する。無電解めっきは、市販の無電解めっき液を用いてプリント配線板の製造に一般的に用いられる手法及び条件に従い行えばよく、特に限定されない。無電解めっき層22表面は、算術平均うねりWaが0.10μm以上0.25μm以下であり、かつ、谷部の空隙容積Vvvが0.010μm/μm以上0.028μm/μm以下である。このように、粗化面20aを備えた絶縁基材20に無電解めっきを施して、上記所定の表面パラメータを有する厚さ1.0μm未満の無電解めっき層22を形成することにより、パターン不良を効果的に抑制し、かつ、微細回路形成性にも優れた、プリント配線板の製造方法を提供することができる。
上述のとおり、近年SAP法に要求される回路の更なる微細化に伴い、優れたエッチング性を実現すべく、表面が平滑で、かつ、小さな粗化粒子を備えた銅箔を使用して、絶縁基材に粗化表面プロファイルを付与することが考えられる。また、粗化表面プロファイルが付与された絶縁基材の表面に、無電解めっきを薄く(例えば1.0μm未満)施すことができれば、エッチング量を低減して回路の更なる微細化を図ることができるため好都合である。しかしながら、SAP法において、表面が平滑で、かつ、小さな粗化粒子を備えた銅箔を使用するとともに、無電解めっきを薄く施して回路形成を試みると、形成された回路にショートや凸部が発生するといったパターン不良の問題が生じうることが判明した。このパターン不良が発生するメカニズムは必ずしも定かではないが、以下のようなものと推察される。
すなわち、表面処理銅箔を用いて絶縁基材に表面形状を転写した場合、絶縁基材の粗化面は表面処理銅箔の表面プロファイルが概ね反映されたものとなる。そして、この絶縁基材の粗化面に対して無電解めっきを1.0μm未満という薄さで施した場合、無電解めっき層の表面形状は絶縁基材の粗化面の表面形状が概ね反映されたものとなる。このため、絶縁基材に表面プロファイルを転写するために用いる銅箔として、表面が平滑で、かつ、小さな粗化粒子を備えた銅箔(換言すると細かい凹凸形状を有する銅箔)を用いると、無電解めっき層の表面には十分な凹凸形状が付与されにくくなるといえる。ところで、一般的なプリント配線板の製造工程においては、所定のパターンで回路を形成すべく、図4(i)~(iv)に示されるように、絶縁基材20上に積層された無電解めっき層22表面にフォトレジスト24(例えばドライフィルムレジスト24a及び支持フィルム24bを含む)をさらに積層し、露光及び現像を行い、レジストパターン26を形成することが行われる。ここで、図4(i)に示されるように、フォトレジスト24の積層時ないし露光時において、フォトレジスト24の表面に異物F(例えばフォトレジスト表面のゴミないしキズや、フォトレジスト積層時のエアー巻き込み等を含む)が付着ないし混入することが起こりうる。この点、十分な凹凸形状が付与されていない無電解めっき層22表面に積層されたフォトレジスト24に露光を行うと、図4(ii)に示されるように、積層体の主面に対して垂直方向から入った露光入射光Iが、無電解めっき層22でそのまま反射され、露光入射光Iと180°反対方向に、露光反射光Rとして出ていくことになる。このため、本来的には露光されるべきであった、フォトレジスト24(例えばドライフィルムレジスト24a)の異物F直下の部分が未露光のままとなり(図4(iii)参照)、現像後に穴Hが形成されてしまう(図4(iv)参照)。その結果、本来回路が形成されるべきでない箇所に電気めっきが施され、この不要な電気めっき部分が上述した回路のショートや凸部の原因となり、パターン不良の問題が生じると考えられる。
本発明者らは、かかる点に着目して、無電解めっき層表面と異物に起因する未露光部との関係、及び無電解めっき層表面と微細回路形成性との関係について検討を行った。その結果、無電解めっき層の表面における、算術平均うねりWaが0.10μm以上0.25μm以下であり、かつ、谷部の空隙容積Vvvが0.010μm/μm以上0.028μm/μm以下であることにより、パターン不良が効果的に抑制され、かつ、微細な回路を良好に形成可能であることを突き止めて、本発明に至った。このようなパターン不良の抑制と優れた微細回路形成性とは以下のようにして実現されるものと考えられる。すなわち、無電解めっき層22表面における算術平均うねりWaを0.10μm以上とし、かつ、谷部の空隙容積Vvvを0.010μm/μm以上とすることで、無電解めっき層22表面が十分な凹凸形状を有するものとなる(図5(i)参照)。このため、露光時において、積層体の主面に対して垂直方向から入った露光入射光Iが、無電解めっき層22表面に到達する際、無電解めっき層22表面のうねりに起因して乱反射することになる(図5(ii)参照)。また、露光入射光Iが無電解めっき層22表面の凹凸の谷深くまで侵入すると強い光が返りにくくなるところ、無電解めっき層22表面における谷部の空隙容積Vvvを0.028μm/μm以下とすることで、無電解めっき層22表面の凹凸の谷が浅くなる。このため、露光入射光Iが無電解めっき層22表面の谷が浅い部分で乱反射することができ、露光反射光Rの光強度が強く保たれる。換言すると、上記パラメータを有する無電解めっき層22は、うねりが大きく、かつ、谷が浅い(大きな孔が無い)表面を有するため、露光入射光Iを強い光強度のまま乱反射させることができるともいえる。その結果、露光反射光Rが、フォトレジスト24(例えばドライフィルムレジスト24a)の異物F直下の部分を効果的に露光することができる。このようにして、異物Fに起因するフォトレジスト24の未露光部の形成が効果的に防止され(図5(iii)参照)、現像による不要な穴Hの形成が抑制される(図5(iv)参照)。こうして、回路にショートや凸部が発生するといったパターン不良の問題が生じにくくなるものと考えられる。一方、無電解めっき層22表面が粗い凹凸形状を有する場合、無電解めっき層22に対するエッチング性が低下しやすくなるといえる。この点、無電解めっき層22の厚さを1.0μm未満と薄く形成するとともに、無電解めっき層22表面の算術平均うねりWaを0.25μm以下とすることで、無電解めっき層22に対する良好なエッチング性を確保することができ、微細回路形成性をも向上できるものと考えられる。
上記観点から、無電解めっき層22の表面は、算術平均うねりWaが0.10μm以上0.25μm以下であり、好ましくは0.20μm以上0.25μm以下である。また、無電解めっき層22の表面は、谷部の空隙容積Vvvが0.010μm/μm以上0.028μm/μm以下であり、好ましくは0.017μm/μm以上0.025μm/μm以下である。
無電解めっき層22の表面は、クルトシスSkuが2.0以上3.5以下であるのが好ましく、より好ましくは3.0以上3.5以下である。こうすることで、無電解めっき層22表面の凹凸の谷の鋭さが抑制され、結果としてより一層露光反射光Rの光強度を強い状態に保つことができ、かつ、微細回路形成性もより一層向上できる。
上記特有の表面パラメータを有する無電解めっき層22は、絶縁基材20の粗化面20a上に無電解めっきを1.0μm未満という薄さで施すことにより形成することができる。上述のとおり、無電解めっき層22の表面形状は、絶縁基材20の粗化面20aの表面形状が概ね反映されたものであるといえる。そして、この粗化面20aは、例えば上記(a)で述べた表面パラメータを有する表面処理銅箔10の表面形状を絶縁基材20に転写することにより好ましく形成することができる。
無電解めっき層22の厚さは1.0μm未満であり、好ましくは0.3μm以上1.0μm未満である。このような厚さであると、配線パターン形成時のエッチング量を少なくすることが可能であり、微細な回路を形成するのに極めて適したものとなる。
(c)フォトレジストの積層
図1(c)に示されるように、無電解めっき層22の表面にフォトレジスト24を積層する。フォトレジスト24を積層する際のラミネート速度は特に限定されるものではないが、典型的には1.0m/分以上2.0m/分以下である。フォトレジスト24はプリント配線板の製造に一般的に用いられる公知の材料が使用可能である。フォトレジスト24はネガ型及びポジ型のいずれであってもよく、フィルムタイプ及び液状タイプのいずれであってもよい。好ましくは、フォトレジスト24がドライフィルムレジスト24aを含む。また、フォトレジスト24は感光性フィルムであるのが好ましく、例えば感光性ドライフィルムである。図1(c)に示されるように、フォトレジスト24は、感光層としてのドライフィルムレジスト24a上にポリエチレンテレフタレート(PET)フィルム等の支持フィルム24bがさらに積層されたものであってもよい。フォトレジスト24ないしドライフィルムレジスト24aの厚さは2μm以上35μm以下であるのが好ましく、より好ましくは5μm以上24μm以下である。
(d)レジストパターンの形成
図2(d)に示されるように、フォトレジスト24に露光及び現像を行うことにより、レジストパターン26を形成する。露光及び現像は、プリント配線板の製造に一般的に用いられる公知の手法及び条件に従い行えばよく、特に限定されない。例えば、露光方法として、ネガ又はポジ用マスクパターンを用いるマスク露光法の他、Laser Direct Imaging(LDI)露光法やDigital Light Processing(DLP)露光法といった直接描画露光法等を採用することができる。露光時における露光量は5mJ/cm以上150mJ/cm以下であるのが好ましい。一方、現像方法としては、ウェット現像及びドライ現像のいずれであってもよい。ウェット現像の場合、用いる現像液としては炭酸ナトリウム、水酸化ナトリウム、アミン系水溶液等の現像液であってよい。なお、フォトレジスト24が支持フィルム24bを含む場合には、支持フィルム24bを除去した後に現像を行うのが好ましい。
(e)電気めっき層の形成
レジストパターン26を介して無電解めっき層22に電気めっき(例えば電気銅めっき)を施す。こうすることで、図2(e)に示されるように、レジストパターン26間に電気めっき層28を形成することができる。電気めっきは、例えば硫酸銅めっき液やピロリン酸銅めっき液等のプリント配線板の製造に一般的に用いられる各種パターンめっき手法及び条件に従い行えばよく特に限定されない。
(f)レジストパターンの剥離
この工程では、レジストパターン26を剥離する。その結果、図2(f)に示されるように、電気めっき層28が配線パターン状に残り、無電解めっき層22の配線パターンを形成しない不要部分が露出することになる。レジストパターン26の剥離は、水酸化ナトリウム水溶液や、アミン系溶液ないしその水溶液等が採用され、プリント配線板の一般的に用いられる各種剥離手法及び条件に従い行えばよく特に限定されない。
(g)配線パターンの形成
レジストパターン26の剥離により露出した無電解めっき層22の不要部分(すなわち配線パターンを形成しない部分)をエッチングにより除去して、配線パターン30を形成する。無電解めっき層22の不要部分のエッチングは、例えば硫酸-過酸化水素系のエッチング液等を用いてプリント配線板の製造に一般的に用いられるエッチング手法及び条件に従い行えばよく、特に限定されない。配線パターン30の厚さ(すなわち回路高さ)は2μm以上30μm以下が好ましい。配線パターン30の配線ピッチは10μm(例えばライン/スペース=5μm/5μm)から20μm(例えばライン/スペース=10μm/10μm)までの範囲内であるのが好ましい。前述した所定の表面パラメータを有する厚さ1.0μm未満の無電解めっき層22上に回路形成を行うことで、このように高度に微細化された配線パターンを形成することが可能となる。また、上記範囲内の配線ピッチの配線パターンは、ショートや凸部の発生といったパターン不良の問題が生じやすいといえるが、前述したとおり、本発明の方法によればかかる問題を効果的に解消することができる。
必要に応じて、配線パターン30上に、絶縁層及び第n配線パターン(nは2以上の整数)を交互に形成して多層配線板としてもよい。多層配線板を構成する各配線パターンは、配線パターン30を第一配線パターンとして、順に第二配線パターン、第三配線パターン、・・・、第n配線パターンと称されることができる。第一配線パターン、第n配線パターン及び絶縁層で構成される逐次積層構造はビルドアップ層ないしビルドアップ配線層と一般的に称される。第二配線パターン以降のビルドアップ層の形成方法についての工法は特に限定されず、上述したSAP法の他、モディファイドセミアディティブ法(MSAP法)、フルアディティブ法、サブトラクティブ法等が使用可能である。また、ビルドアップ層の最表面における配線パターン上に、必要に応じて、ソルダーレジストや、ピラー等の実装用のバンプ等を形成してもよい。いずれにしても、一般的にプリント配線板において採用される公知の工法を適宜追加的に行うことができ、特に限定されない。
本発明を以下の例によってさらに具体的に説明する。
例1~6
表面処理銅箔を6種類用意し、この表面処理銅箔を用いて絶縁基材に表面形状を転写した。得られた絶縁基材の粗化面に無電解めっきを施して評価用積層体を作製し、各種評価を行った。具体的には、以下のとおりである。
(1)表面処理銅箔の用意
表1に示される各パラメータを有する処理表面10aを少なくとも一方の面に備えた表面処理銅箔10を6種類用意した。これらの表面処理銅箔10のうち幾つかは市販品であり、その他は公知の方法に基づき別途作製したものである。用意した表面処理銅箔10の処理表面10aにおける各パラメータの測定ないし算出方法は以下のとおりである。
(算術平均うねりWa)
レーザー顕微鏡(株式会社キーエンス製、VK-X200)を用い、150倍の対物レンズを使用し、倍率3000倍、傾き補正あり、DCL/BCLによるノイズ除去あり、カットオフなし、評価長さ64.124μmの条件で、JIS B0601-2001に準拠して銅箔表面の算術平均うねりWaを測定した。
(最大高さSz及び谷部の空隙容積Vvv)
レーザー顕微鏡(株式会社キーエンス製、VK-X200)を用い、150倍の対物レンズを使用し、倍率3000倍、うねり除去あり(強さ5)、DCL/BCLによるノイズ除去なし 、Sフィルター(0.25μm)及びLフィルター(0.025mm)によるカットオフあり、評価領域6811.801μmの条件で、ISO25178に準拠して銅箔表面の最大高さSz及び谷部の空隙容積Vvvを測定した。
(2)評価用積層体の作製
プリプレグ(三菱瓦斯化学株式会社製、GHPL-830NSF、厚さ100μm)を2枚積層した後、図3に示されるように、この絶縁基材20’に上記(1)で用意した表面処理銅箔10を、処理表面10aが当接するように積層し、プレス温度220℃、プレス時間90分、プレス圧力40kgf/cmの条件でプレスを行って、銅張積層板12を得た。この銅張積層板12の表面処理銅箔10を硫酸-過酸化水素系エッチング液ですべて除去し、処理表面10aの表面形状が転写された粗化面20aを有する絶縁基材20を得た。この絶縁基材20に対して、無電解銅めっき液(上村工業株式会社製、スルカップPEA)を使用して無電解銅めっきを行い、粗化面20a側に厚さ0.7μmの無電解めっき層22を形成した。こうして、SAP法においてフォトレジストが積層される直前の積層体(以下、評価用積層体という)を得た。
(3)評価用積層体の表面プロファイル測定
上記得られた評価用積層体の無電解めっき層22側表面における、各パラメータの測定を以下のとおり行った。結果は表1に示されるとおりであった。
(算術平均うねりWa)
レーザー顕微鏡(株式会社キーエンス製、VK-X200)を用い、150倍の対物レンズを使用し、倍率3000倍、傾き補正あり、DCL/BCLによるノイズ除去あり、カットオフなし、評価長さ64.124μmの条件で、JIS B0601-2001に準拠して評価用積層体の無電解めっき層22側表面の算術平均うねりWaを測定した。
(クルトシスSku及び谷部の空隙容積Vvv)
レーザー顕微鏡(株式会社キーエンス製、VK-X200)を用い、150倍の対物レンズを使用し、倍率3000倍、うねり除去あり(強さ5)、DCL/BCLによるノイズ除去なし、Sフィルター(0.25μm)及びLフィルター(0.025mm)によるカットオフあり、評価領域6811.801μmの条件で、ISO25178に準拠して評価用積層体の無電解めっき層22側表面のクルトシスSku及び谷部の空隙容積Vvvを測定した。
(4)評価用積層体の評価
上記得られた評価用積層体について、各種特性の評価を以下のとおり行った。
<ゴミ検出数>
ゴミ検出数の評価を次のようにして行った。まず、上記得られた評価用積層体の無電解めっき層22側表面に厚さ19μmのネガ型フォトレジスト24(日立化成株式会社製、RY-5319)を1.5m/分のラミネート速度で積層し、その後、図6(i)に示されるように、フォトレジスト24の表面にガラスマスク25を積層した。なお、ガラスマスク25には、100μm×100μmで区画される各領域の中心部に、ゴミ等の異物を想定した円形状の遮光部B(直径6μm、7μm、8μm又は9μm、各200個)が設けられている。このため、ガラスマスク25の遮光部Bが設けられていない部分は光が透過する一方、ガラスマスク25の遮光部Bが設けられた部分は光が透過しないものとなっている。ガラスマスク25積層後の評価用積層体に対して、露光(70mJ/cm)及び現像を行って、レジストパターン26を形成した。現像後の評価用積層体のレジストパターン26側の表面を倍率50倍の条件でデジタルマイクロスコープ(オリンパス株式会社製、DSX510)にて観察し、図6(ii)に示されるように、レジストパターン26に形成された穴Hの個数をカウントし、ゴミ検出数とした。結果は、表1に示されるとおりであった。なお、ゴミ検出数が多い(すなわち解像性が良い)ほど、本来回路が形成されるべきでない箇所に不要な電気めっきが施されるおそれが高く、パターン不良が発生しやすいといえる。
<回路形成性>
回路形成性の評価を次のようにして行った。図1に示されるように、上記得られた評価用積層体の無電解めっき層22側表面に厚さ15μmのネガ型フォトレジスト24(旭化成株式会社製、UFG-155)を1.5m/分のラミネート速度で積層し、その後、狙いの回路幅が7μmとなるように、フォトレジスト24上にライン/スペース(L/S)=9μm/6μmのマスクを積層した。図2に示されるように、マスク積層後の評価用積層体に対して、露光(70mJ/cm)及び現像を行い、レジストパターン26を形成した。レジストパターン26形成後の評価用積層体に対して、公知の条件で電気銅めっきを行い、レジストパターン26間に電気めっき層28を形成した。電気めっき層28形成後の評価用積層体に対して、レジストパターン26の剥離を行い、それにより露出した無電解めっき層22の不要部分を硫酸-過酸化水素系エッチング液を用いたエッチングにより除去して、回路高さ11μmの配線パターン30を形成した。このときのエッチング量は、予め無電解めっき層22のエッチング速度を測定しておき、いわゆるジャストエッチング(0.7μm相当)よりもさらに0.3μm相当をエッチングする、いわゆるオーバーエッチングの条件で行った。こうして得られた配線パターン30の回路幅を、倍率5000倍の条件でSEMにて観察した。この回路幅は、SEMの1視野内における配線パターン30の回路トップ幅を1μm間隔で10点測長し、それらの平均値を算出することにより決定した。得られた回路幅を以下の基準に従い評価した。結果は、表1に示されるとおりであった。
‐評価A:6.6μm以上
‐評価B:5.6μm以上6.6μm未満
‐評価C:4.6μm以上5.6μm未満
‐評価D:4.6μm未満
Figure 0007411638000001

Claims (8)

  1. プリント配線板の製造方法であって、
    (a)粗化面を備えた絶縁基材を準備する工程と、
    (b)前記絶縁基材の粗化面に無電解めっきを行って、JIS B0601-2001に準拠して測定される算術平均うねりWaが0.10μm以上0.25μm以下であり、かつ、ISO25178に準拠して測定される谷部の空隙容積Vvvが0.010μm/μm以上0.028μm/μm以下である表面を有する、厚さ1.0μm未満の無電解めっき層を形成する工程と、
    (c)前記無電解めっき層の表面にフォトレジストを積層する工程と、
    (d)前記フォトレジストに露光及び現像を行って、レジストパターンを形成する工程と、
    (e)前記レジストパターンを介して前記無電解めっき層に電気めっきを施す工程と、
    (f)前記レジストパターンを剥離する工程と、
    (g)前記レジストパターンの剥離により露出した前記無電解めっき層の不要部分をエッチングにより除去して、配線パターンを形成する工程と、
    を含む、方法。
  2. 前記工程(a)が、
    (a-1)JIS B0601-2001に準拠して測定される算術平均うねりWaが0.20μm以上0.35μm以下であり、かつ、ISO25178に準拠して測定される谷部の空隙容積Vvvが0.030μm/μm以上0.050μm/μm以下である処理表面を有する、表面処理銅箔を用意し、
    (a-2)前記表面処理銅箔の前記処理表面に絶縁基材を積層して、前記処理表面の表面形状を前記絶縁基材の表面に転写した後、
    (a-3)エッチングにより前記表面処理銅箔を除去して、前記粗化面を備えた絶縁基材を得ること
    を含む、請求項1に記載の方法。
  3. 前記無電解めっき層の表面における、前記算術平均うねりWaが0.20μm以上0.25μm以下である、請求項1又は2に記載の方法。
  4. 前記無電解めっき層の表面における、前記谷部の空隙容積Vvvが0.017μm/μm以上0.025μm/μm以下である、請求項1~3のいずれか一項に記載の方法。
  5. 前記無電解めっき層の厚さが0.3μm以上1.0μm未満である、請求項1~4のいずれか一項に記載の方法。
  6. 前記フォトレジストがドライフィルムレジストを含む、請求項1~5のいずれか一項に記載の方法。
  7. 前記ドライフィルムレジストの厚さが2μm以上35μm以下である、請求項6に記載の方法。
  8. 前記配線パターンの厚さが2μm以上30μm以下である、請求項1~7のいずれか一項に記載の方法。

JP2021509131A 2019-03-26 2020-03-17 プリント配線板の製造方法 Active JP7411638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022200330A JP2023030041A (ja) 2019-03-26 2022-12-15 プリント配線板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019058722 2019-03-26
JP2019058722 2019-03-26
PCT/JP2020/011792 WO2020196106A1 (ja) 2019-03-26 2020-03-17 プリント配線板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022200330A Division JP2023030041A (ja) 2019-03-26 2022-12-15 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020196106A1 JPWO2020196106A1 (ja) 2021-10-14
JP7411638B2 true JP7411638B2 (ja) 2024-01-11

Family

ID=72610552

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021509131A Active JP7411638B2 (ja) 2019-03-26 2020-03-17 プリント配線板の製造方法
JP2022200330A Pending JP2023030041A (ja) 2019-03-26 2022-12-15 プリント配線板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022200330A Pending JP2023030041A (ja) 2019-03-26 2022-12-15 プリント配線板の製造方法

Country Status (6)

Country Link
US (1) US20220183158A1 (ja)
JP (2) JP7411638B2 (ja)
KR (1) KR102554288B1 (ja)
CN (1) CN113574976A (ja)
TW (1) TWI752441B (ja)
WO (1) WO2020196106A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117279218B (zh) * 2023-10-16 2024-05-24 江苏皓越真空设备有限公司 一种多层覆铜陶瓷基板的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5483658B2 (ja) * 2010-07-29 2014-05-07 京セラSlcテクノロジー株式会社 配線基板の製造方法
CN107429417B (zh) * 2015-03-31 2019-11-22 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
JP6339636B2 (ja) * 2015-08-06 2018-06-06 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6607811B2 (ja) * 2016-03-11 2019-11-20 マクセルホールディングス株式会社 メッキ部品の製造方法、メッキ部品、触媒活性妨害剤及び無電解メッキ用複合材料
KR102338103B1 (ko) * 2016-04-14 2021-12-10 미쓰이금속광업주식회사 표면 처리 동박, 캐리어를 구비하는 동박, 그리고 그것들을 사용한 동장 적층판 및 프린트 배선판의 제조 방법
JP6430092B1 (ja) 2017-05-19 2018-11-28 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP6904125B2 (ja) * 2017-07-18 2021-07-14 味の素株式会社 樹脂組成物

Also Published As

Publication number Publication date
JPWO2020196106A1 (ja) 2021-10-14
TWI752441B (zh) 2022-01-11
TW202042603A (zh) 2020-11-16
US20220183158A1 (en) 2022-06-09
KR20210111298A (ko) 2021-09-10
WO2020196106A1 (ja) 2020-10-01
KR102554288B1 (ko) 2023-07-12
JP2023030041A (ja) 2023-03-07
CN113574976A (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
JP6734785B2 (ja) プリント配線板の製造方法
JP7411638B2 (ja) プリント配線板の製造方法
JP7410128B2 (ja) プリント配線板の製造方法
US12004304B2 (en) Method for manufacturing printed wiring board
JP2015195364A (ja) 積層構造体の製造方法
JP4240243B2 (ja) ビルドアップ多層配線板の製造方法
TW202014076A (zh) 多層配線板的製造方法
JP6622444B1 (ja) 多層配線板の製造方法
JP2007294873A (ja) フレキシブルプリント配線板の製造方法
JP6622443B1 (ja) 多層配線板の製造方法
JP7375305B2 (ja) 回路パターン、プリント配線板、半導体パッケージ、レジストパターン及び積層体
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
JP2024064977A (ja) プリント配線板の製造方法、プリント配線板及び半導体パッケージ
WO2019124307A1 (ja) プリント配線板の製造方法及び積層体
JP2023150471A (ja) プリント配線板の製造方法、プリント配線板及び半導体パッケージ
JP2020006511A (ja) 積層体、プリント配線板及び半導体パッケージ、並びに積層体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220926

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7411638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150