JP7404999B2 - 給電制御装置、溶断方法及びコンピュータプログラム - Google Patents

Description

本開示は、給電制御装置、溶断方法及びコンピュータプログラムに関する。

車両には、電源から負荷への給電を制御する給電制御装置（特許文献１を参照）が搭載されている。特許文献１に記載の給電制御装置では、電源から負荷に流れる電流経路に、スイッチとして機能するＦＥＴ(Field Effect Transistor)が配置されている。ＦＥＴをオン又はオフに切替えることによって、負荷への給電を制御する。

特開２００１－９５１４０号公報

従来の給電制御装置の１つとして、ＦＥＴを介して電源から負荷に流れる電流の電流経路において、ＦＥＴの上流側に溶断素子、例えば、ヒューズが配置されている給電制御装置がある。従来の給電制御装置では、溶断素子及びＦＥＴを介して流れる電流が所定電流以上の電流となった場合、溶断素子が溶断され、電流の通流が停止する。これにより、ＦＥＴを介して過電流が流れることが防止される。

従来の給電制御装置において、ＦＥＴのオフへの切替えを指示しているにも関わらず、ＦＥＴを介して電流が流れるオン故障が発生したと仮定する。オン故障が発生しているＦＥＴを介して流れる電流は、ＦＥＴがオンである場合においてＦＥＴを介して流れる電流以下である。従って、ＦＥＴにおいてオン故障が発生した場合、溶断素子が溶断されることはない。結果、ＦＥＴのオフへの切替えを指示しているにも関わらず、ＦＥＴを介して電流が流れ続けるという問題がある。

オン故障が発生したＦＥＴの抵抗値が大きい場合、ＦＥＴの発熱量が大きく、ＦＥＴの温度が異常な温度に上昇する可能性がある。オン故障が発生したＦＥＴの抵抗値が十分に小さい場合、ＦＥＴを介して流れる電流が大きく、負荷が作動し続ける可能性がある。

本開示は斯かる事情に鑑みてなされたものであり、その目的とするところは、ＦＥＴにおいてオン故障が発生した場合に溶断素子が溶断される給電制御装置、溶断方法及びコンピュータプログラムを提供することにある。

本開示の一態様に係る給電制御装置は、第１負荷及び第２負荷それぞれに接続されている第１ＦＥＴ及び第２ＦＥＴを各別にオン又はオフに切替えることによって給電を制御する給電制御装置であって、所定電流以上の電流が流れた場合に溶断される溶断素子と、前記溶断素子の下流側の一端の接続先を切替える切替え部と、処理を実行する処理部とを備え、前記処理部は、前記溶断素子の接続先が前記第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示し、前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定し、前記第１ＦＥＴを介して電流が流れていると判定した場合に、前記切替え部に指示して、前記溶断素子の接続先を前記第１ＦＥＴ及び第２ＦＥＴに切替えさせ、前記第２ＦＥＴのオンへの切替えを指示する。

本開示の一態様に係る溶断方法では、所定電流以上の電流が流れた場合に溶断される溶断素子の下流側の一端の接続先が、第１負荷に接続されている第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示するステップと、前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定するステップと、前記第１ＦＥＴを介して電流が流れていると判定した場合、前記溶断素子の下流側の一端の接続先を切替える切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴと、第２負荷に接続されている第２ＦＥＴとに切替えさせるステップと、前記第２ＦＥＴのオンへの切替えを指示するステップとをコンピュータが実行する。

本開示の一態様に係るコンピュータプログラムは、所定電流以上の電流が流れた場合に溶断される溶断素子の下流側の一端の接続先が、第１負荷に接続されている第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示するステップと、前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定するステップと、前記第１ＦＥＴを介して電流が流れていると判定した場合に、前記溶断素子の下流側の一端の接続先を切替える切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴと、第２負荷に接続されている第２ＦＥＴとに切替えさせるステップと、前記第２ＦＥＴのオンへの切替えを指示するステップとをコンピュータに実行させる。

なお、本開示を、このような特徴的な処理部を備える給電制御装置として実現することができるだけでなく、かかる特徴的な処理をステップとする溶断方法として実現したり、かかるステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができる。また、本開示を、給電制御装置の一部又は全部を実現する半導体集積回路として実現したり、給電制御装置を含む電源システムとして実現したりすることができる。

上記の態様によれば、ＦＥＴにおいてオン故障が発生した場合に溶断素子が溶断される。

実施形態１における電源システムの要部構成を示すブロック図である。 接続回路の回路図である。 マイコンの要部構成を示すブロック図である。 負荷の給電制御処理の手順を示すフローチャートである。 溶断素子の溶断処理の手順を示すフローチャートである。 実施形態２における電源システムの要部構成を示すブロック図である。 マイコンの要部構成を示すブロック図である。 溶断素子の溶断処理の手順を示すフローチャートである。

［本開示の実施形態の説明］
最初に本開示の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本開示の一態様に係る給電制御装置は、第１負荷及び第２負荷それぞれに接続されている第１ＦＥＴ及び第２ＦＥＴを各別にオン又はオフに切替えることによって給電を制御する給電制御装置であって、所定電流以上の電流が流れた場合に溶断される溶断素子と、前記溶断素子の下流側の一端の接続先を切替える切替え部と、処理を実行する処理部とを備え、前記処理部は、前記溶断素子の接続先が前記第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示し、前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定し、前記第１ＦＥＴを介して電流が流れていると判定した場合に、前記切替え部に指示して、前記溶断素子の接続先を前記第１ＦＥＴ及び第２ＦＥＴに切替えさせ、前記第２ＦＥＴのオンへの切替えを指示する。

（２）本開示の一態様に係る給電制御装置は、第２の所定電流以上の電流が流れた場合に溶断される第２の溶断素子を備え、前記切替え部は、前記溶断素子及び第２の溶断素子の下流側の一端の接続先を各別に切替え、前記処理部は、前記溶断素子及び第２の溶断素子それぞれの接続先が前記第１ＦＥＴ及び第２ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示する。

（３）本開示の一態様に係る給電制御装置では、前記処理部は、前記切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴ及び第２ＦＥＴに切替えさせた後、前記溶断素子が溶断されたか否かを判定し、前記溶断素子が溶断されたと判定した場合、前記切替え部に指示して、前記第２の溶断素子の接続先を前記第２ＦＥＴに切替えさせる。

（４）本開示の一態様に係る給電制御装置では、前記第１ＦＥＴを介して流れる電流の第１電流経路にて、前記第１ＦＥＴの下流側に前記第１負荷が配置されており、前記第２ＦＥＴを介して流れる電流の第２電流経路にて、前記第２ＦＥＴの下流側に前記第２負荷が配置されており、前記処理部は、前記切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴ及び第２ＦＥＴに切替えさせた後、前記第１ＦＥＴ又は前記第２ＦＥＴの下流側の一端の電圧に基づいて、前記溶断素子が溶断されたか否かを判定する。

（５）本開示の一態様に係る給電制御装置では、前記第１ＦＥＴを介して流れる電流の電流経路にて、前記第１ＦＥＴの下流側に前記第１負荷が配置されており、前記処理部は、前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴの下流側の一端の電圧に基づいて、前記第１ＦＥＴを介して電流が流れているか否かを判定する。

（６）本開示の一態様に係る給電制御装置では、前記第２ＦＥＴの数は２以上であり、前記処理部は、前記第１ＦＥＴを介して電流が流れていると判定した場合に、前記切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴと、複数の第２ＦＥＴの中でオフであるオフＦＥＴとに切替えさせ、前記溶断素子に接続されているオフＦＥＴのオンへの切替えを指示する。

（７）本開示の一態様に係る溶断方法では、所定電流以上の電流が流れた場合に溶断される溶断素子の下流側の一端の接続先が、第１負荷に接続されている第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示するステップと、前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定するステップと、前記第１ＦＥＴを介して電流が流れていると判定した場合、前記溶断素子の下流側の一端の接続先を切替える切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴと、第２負荷に接続されている第２ＦＥＴとに切替えさせるステップと、前記第２ＦＥＴのオンへの切替えを指示するステップとをコンピュータが実行する。

（８）本開示の一態様に係るコンピュータプログラムは、所定電流以上の電流が流れた場合に溶断される溶断素子の下流側の一端の接続先が、第１負荷に接続されている第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示するステップと、前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定するステップと、前記第１ＦＥＴを介して電流が流れていると判定した場合に、前記溶断素子の下流側の一端の接続先を切替える切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴと、第２負荷に接続されている第２ＦＥＴとに切替えさせるステップと、前記第２ＦＥＴのオンへの切替えを指示するステップとをコンピュータに実行させる。

上記の一態様に係る給電制御装置、溶断方法及びコンピュータプログラムにあっては、溶断素子の接続先が第１ＦＥＴである場合、電流は溶断素子及び第１ＦＥＴの順に流れる。第１ＦＥＴのオフへの切替えが指示されているにも関わらず、第１ＦＥＴを介して電流が流れている場合、溶断素子に第１ＦＥＴ及び第２ＦＥＴが接続され、第２ＦＥＴをオンに切替える。結果、溶断素子を介して流れる電流が所定電流以上の電流に上昇し、溶断素子が溶断される。

上記の一態様に係る給電制御装置にあっては、通常、溶断素子、第１ＦＥＴ及び第１負荷の順に電流が流れるとともに、第２の溶断素子、第２ＦＥＴ及び第２負荷の順に電流が流れる。第１ＦＥＴにおいてオン故障が発生した場合、第２ＦＥＴが溶断素子に接続される。

上記の一態様に係る給電制御装置にあっては、溶断素子に第１ＦＥＴ及び第２ＦＥＴが接続された場合において、溶断素子が溶断された後、第２の溶断素子の接続先を第２ＦＥＴに戻す。これにより、再び、第２の溶断素子及び第２ＦＥＴを介して、第２負荷に電力を供給することができる。

上記の一態様に係る給電制御装置にあっては、例えば、第１負荷及び第２負荷の下流側の一端は接地されている。この場合において、溶断素子が溶断されているとき、第１ＦＥＴ及び第１負荷を介して電流が流れることはないので、第１ＦＥＴの下流側の一端は実質的にゼロＶである。同様の場合において、溶断素子が溶断されていないとき、第１ＦＥＴ及び第１負荷を介して電流が流れ、第１負荷において電圧降下が生じる。このため、第１ＦＥＴの下流側の一端の電圧はゼロＶを超えている。

同様に、第１負荷及び第２負荷の下流側の一端は接地されている場合において、溶断素子が溶断されているとき、第２ＦＥＴ及び第２負荷を介して電流が流れることはないので、第２ＦＥＴの下流側の一端は実質的にゼロＶである。同様の場合において、溶断素子が溶断されていないとき、第２ＦＥＴ及び第２負荷を介して電流が流れ、第２負荷において電圧降下が生じる。このため、第２ＦＥＴの下流側の一端の電圧はゼロＶを超えている。
従って、第１ＦＥＴ又は第２ＦＥＴの下流側の一端の電圧に基づいて、溶断素子が溶断されているかを判定することができる。

上記の一態様に係る給電制御装置にあっては、例えば、第１負荷及び第２負荷の下流側の一端は接地されている。この場合において、第１ＦＥＴを介して電流が流れていないとき、第１負荷を介して電流が流れていないので、第１ＦＥＴの下流側の一端の電圧は実質的にゼロＶである。同様の場合において、第１ＦＥＴを介して電流が流れているとき、第１負荷を介して電流が流れ、第１負荷において電圧降下が生じる。このため、第１ＦＥＴの下流側の一端の電圧はゼロＶを超えている。従って、第１ＦＥＴの下流側の一端の電圧に基づいて、第１ＦＥＴを介して電流が流れているか否かを判定することができる。

上記の一態様に係る給電制御装置にあっては、溶断素子を溶断する場合、複数の第２ＦＥＴの中でオフであるオフＦＥＴを溶断素子に接続し、オフＦＥＴをオンに切替える。このため、全ての第２ＦＥＴがオンでない限り、作動中の第２負荷への給電が途切れることはない。

［本開示の実施形態の詳細］
本開示の実施形態に係る給電制御装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

（実施形態１）
＜電源システムの構成＞
図１は、実施形態１における電源システム１の要部構成を示すブロック図である。電源システム１は、車両に搭載されており、給電制御装置１０、直流電源１１及び２つの負荷Ｅ１，Ｅ２を備える。直流電源１１は、例えばバッテリである。給電制御装置１０は、直流電源１１の正極と、負荷Ｅ１，Ｅ２の一端とに接続されている。直流電源１１の負極と、負荷Ｅ１，Ｅ２の他端とは接地されている。

以下では、２以下である任意の自然数をｋで表す。自然数ｋは、１，２中のいずれであってもよい。
負荷Ｅｋは電気機器である。負荷Ｅｋに電力が供給された場合、負荷Ｅｋは作動する。負荷Ｅｋへの給電が停止した場合、負荷Ｅｋは動作を停止する。負荷Ｅｋは、車両の運転に支障を与えないヘッドライト、室内灯又はオーディオ機器等の電気機器であることが好ましい。

給電制御装置１０には、負荷Ｅ１，Ｅ２の中で作動させる負荷を示す作動信号と、負荷Ｅ１，Ｅ２の中で動作を停止させる負荷を示す停止信号とが入力される。給電制御装置１０は、負荷Ｅｋを示す作動信号が入力された場合、直流電源１１及び負荷Ｅｋを電気的に接続する。これにより、直流電源１１は負荷Ｅｋに電力を供給し、負荷Ｅｋは作動する。給電制御装置１０は、負荷Ｅｋを示す停止信号が入力された場合、直流電源１１及び負荷Ｅｋ間の電気的な接続を遮断する。これにより、負荷Ｅｋへの給電が停止し、負荷Ｅｋは動作を停止する。
以上のように、給電制御装置１０は、負荷Ｅ１，Ｅ２への給電を制御する。

＜給電制御装置１０の構成＞
給電制御装置１０は、接続回路２、２つのＮチャネル型のＦＥＴ３１，３２、マイクロコンピュータ（以下、マイコンという）４、２つの電圧検出部Ｂ１，Ｂ２、２つの駆動回路Ｄ１，Ｄ２及び２つの溶断素子Ｆ１，Ｆ２を有する。これらは、共通の基板上に設置されていてもよい。

ＦＥＴ３ｋは、半導体スイッチとして機能する。前述したように、ｋは２以下の任意の自然数である。ＦＥＴ３ｋについて、状態がオンである場合、ドレイン及びソース間の抵抗値は十分に小さく、電流がドレイン及びソースを介して流れることが可能である。ＦＥＴ３ｋについて、状態がオフである場合、ドレイン及びソース間の抵抗値が十分に大きく、ドレイン及びソースを介して電流が流れることはない。

溶断素子Ｆｋの一端は、直流電源１１の正極に接続されている。溶断素子Ｆｋの他端は接続回路２に接続されている。接続回路２はＦＥＴ３ｋのドレインに接続されている。ＦＥＴ３ｋのソースは、負荷Ｅｋの一端に接続されている。ＦＥＴ３ｋのゲートは駆動回路Ｄｋに接続されている。ＦＥＴ３ｋのソースは、更に、電圧検出部Ｂｋに接続されている。接続回路２、２つの電圧検出部Ｂ１，Ｂ２及び２つの駆動回路Ｄ１，Ｄ２それぞれはマイコン４に接続されている。

接続回路２は、溶断素子Ｆｋを、２つのＦＥＴ３１，３２中の少なくとも１つに接続する。通常、接続回路２は、溶断素子Ｆ１，Ｆ２それぞれをＦＥＴ３１，３２に接続している。溶断素子Ｆｋの接続先はマイコン４によって切替えられる。溶断素子Ｆｋの接続先を切替えることは、ＦＥＴ３ｋの接続先を切替えることに相当する。

直流電源１１の正極から溶断素子Ｆｋを介して電流が流れる。基準電流以上の電流が溶断素子Ｆｋを介して流れた場合、溶断素子Ｆｋは溶断される。溶断素子Ｆ１，Ｆ２に対応する２つの基準電流は、同一であってもよいし、異なっていてもよい。溶断素子Ｆｋは、ヒューズ又はヒュージブルリンク等である。

ＦＥＴ３ｋにおいて、基準電位がソースの電位であるゲートの電圧が一定のオン電圧以上である場合、ＦＥＴ３ｋはオンである。ＦＥＴ３ｋにおいて、基準電位がソースの電位であるゲートの電圧が一定のオフ電圧未満である場合、ＦＥＴ３ｋはオフである。オン電圧はオフ電圧を超えている。オフ電圧は正の電圧である。

マイコン４は、駆動回路Ｄｋにハイレベル電圧又はローレベル電圧を出力している。マイコン４が、駆動回路Ｄｋに出力している電圧を、ローレベル電圧からハイレベル電圧に切替えた場合、駆動回路Ｄｋは、基準電位が接地電位であるＦＥＴ３ｋのゲートの電圧を上昇させる。これにより、ＦＥＴ３ｋにおいて、基準電位がソースの電位であるゲートの電圧はオン電圧以上の電圧となり、ＦＥＴ３ｋはオンに切替わる。

ＦＥＴ３ｋがオンに切替わった場合、直流電源１１及び負荷Ｅｋが電気的に接続され、直流電源１１からＦＥＴ３ｋを介して負荷Ｅｋに電力が供給される。このとき、電流はＦＥＴ３ｋ及び負荷Ｅｋの順に流れる。従って、ＦＥＴ３ｋを介して流れる電流の電流経路において、ＦＥＴ３ｋの下流側に負荷Ｅｋが配置されている。ＦＥＴ３ｋにおいては、電流はドレイン及びソースの順に流れるので、ＦＥＴ３ｋのドレイン及びソースそれぞれは、上流側及び下流側の一端である。

マイコン４が、駆動回路Ｄｋに出力している電圧を、ハイレベル電圧からローレベル電圧に切替えた場合、駆動回路Ｄｋは、基準電位が接地電位であるＦＥＴ３ｋのゲートの電圧を低下させる。これにより、ＦＥＴ３ｋにおいて、基準電位がソースの電位であるゲートの電圧はオフ電圧未満の電圧となり、ＦＥＴ３ｋはオフに切替わる。ＦＥＴ３ｋがオフに切替わった場合、直流電源１１及び負荷Ｅｋ間の電気的な接続が遮断され、ＦＥＴ３ｋを介した電流の通流が停止し、ＦＥＴ３ｋを介した負荷Ｅｋへの給電が停止する。

以上のように、駆動回路Ｄ１，Ｄ２それぞれは、マイコン４から入力される電圧に応じてＦＥＴ３１，３２をオン又はオフに切替える。これにより、負荷Ｅ１，Ｅ２それぞれへの給電が制御される。

以下では、基準電位が接地電位であるＦＥＴ３ｋのソースの電圧をソース電圧と記載する。電圧検出部Ｂｋは、ＦＥＴ３ｋのソース電圧を検出し、検出したソース電圧を示すアナログの電圧情報をマイコン４に出力する。アナログの電圧情報は、例えば、ソース電圧を示す電圧のアナログ値である。ソース電圧を示す電圧は、例えば、図示しない２つの抵抗がソース電圧を分圧することによって得られる電圧である。

マイコン４には、作動信号及び停止信号が入力される。マイコン４は、負荷Ｅｋを示す作動信号が入力された場合、駆動回路Ｄｋに出力している電圧をローレベル電圧からハイレベル電圧に切替える。これにより、駆動回路ＤｋはＦＥＴ３ｋをオンに切替え、負荷Ｅｋに電力が供給される。マイコン４は、負荷Ｅｋを示す停止信号が入力された場合、駆動回路Ｄｋに出力している電圧をハイレベル電圧からローレベル電圧に切替える。これにより、駆動回路ＤｋはＦＥＴ３ｋをオフに切替え、負荷Ｅｋへの給電が停止する。

前述したように、通常、溶断素子Ｆ１，Ｆ２それぞれは、ＦＥＴ３１，３２に接続されている。従って、通常、ＦＥＴ３ｋがオンである場合、電流は、直流電源１１の正極から、溶断素子Ｆｋ、ＦＥＴ３ｋ、負荷Ｅｋ及び直流電源１１の負極の順に流れる。

マイコン４は、溶断素子Ｆｋの接続先がＦＥＴ３ｋである状態で、駆動回路Ｄｋに出力している電圧をハイレベル電圧からローレベル電圧に切替えた場合、電圧検出部Ｂｋから入力された電圧情報が示すソース電圧に基づいて、ＦＥＴ３ｋにおいてオン故障が発生しているか否かを判定する。オン故障は、駆動回路Ｄｋに出力している電圧がローレベル電圧であるにも関わらず、ＦＥＴ３ｋを介して電流が流れる故障である。

マイコン４は、ＦＥＴ３ｋにおいてオン故障が発生していると判定した場合、溶断素子Ｆｋの接続先を、ＦＥＴ３ｋから、ＦＥＴ３１，３２に切替える。その後、マイコン４は、駆動回路Ｄｋとは異なる駆動回路に指示して、ＦＥＴ３ｋとは異なるＦＥＴをオンに切替えさせる。これにより、溶断素子Ｆｋに流れる電流が基準電流以上の電流となり、溶断素子Ｆｋが溶断される。

マイコン４は、電圧検出部Ｂ１又は電圧検出部Ｂ２から入力された電圧情報が示すソース電圧に基づいて、溶断素子Ｆｋが溶断されたか否かを判定する。マイコン４は、溶断素子Ｆｋが溶断されたと判定した場合、駆動回路に指示して、ＦＥＴ３ｋとは異なるＦＥＴの状態を元の状態に戻す。更に、マイコン４は、ＦＥＴ３ｋとは異なるＦＥＴの接続先を元の溶断素子に戻す。

＜接続回路２の構成＞
図２は接続回路２の回路図である。接続回路２は、リレー２１，２２、抵抗Ｒ１，Ｒ２及びトランジスタＴ１，Ｔ２を有する。リレー２１は、ＣＯＭ端子２１ａ、ＮＣ端子２１ｂ、ＮＯ端子２１ｃ、棒状の導体２１ｄ及びコイル２１ｅを有する。リレー２２は、ＣＯＭ端子２２ａ、ＮＣ端子２２ｂ、ＮＯ端子２２ｃ、棒状の導体２２ｄ及びコイル２２ｅを有する。リレー２ｋに関して、ＣＯＭ端子２ｋａに、導体２ｋｄの端部が接続されている。導体２ｋｄは、ＣＯＭ端子２ｋａを基点として、回転することが可能である。前述したように、ｋは２以下の任意の自然数である。

トランジスタＴｋはＮＰＮ型のバイポーラトランジスタである。トランジスタＴｋはスイッチとして機能する。トランジスタＴｋについて、状態がオンである場合、コレクタ及びエミッタ間の抵抗値は十分に小さく、コレクタ及びエミッタを介して電流が流れることが可能である。トランジスタＴｋについて、状態がオフである場合、コレクタ及びエミッタ間の抵抗値が十分に大きく、コレクタ及びエミッタを介して電流が流れることはない。

溶断素子Ｆ１の下流側の一端は、リレー２１のＮＣ端子２１ｂと、リレー２２のＮＯ端子２２ｃとに接続されている。溶断素子Ｆ２の下流側の一端は、リレー２１のＮＯ端子２１ｃと、リレー２２のＮＣ端子２２ｂとに接続されている。リレー２ｋのＣＯＭ端子２ｋａは、ＦＥＴ３ｋに接続されている。リレー２ｋに関して、ＮＣ端子２ｋｂは、更に、コイル２ｋｅの一端に接続されている。コイル２ｋｅの他端は、抵抗Ｒｋの一端に接続されている。抵抗Ｒｋの他端はトランジスタＴｋのコレクタに接続されている。トランジスタＴｋのエミッタは接地されている。トランジスタＴｋのベースはマイコン４に接続されている。

トランジスタＴｋについて、基準電位がエミッタの電位であるベースの電圧が一定電圧以上である場合、トランジスタＴｋはオンである。トランジスタＴｋについて、基準電位がエミッタの電位であるベースの電圧が一定電圧未満である場合、トランジスタＴｋはオフである。一定電圧は正の電圧である。

以下では、基準電位が接地電位であるトランジスタＴｋのベースの電圧をベース電圧と記載する。マイコン４は、トランジスタＴｋのベース電圧を調整することによって、トランジスタＴｋをオン又はオフに切替える。マイコン４は、トランジスタＴｋをオンに切替える場合、トランジスタＴｋのベース電圧を上昇させる。これにより、トランジスタＴｋにおいて、基準電位がエミッタの電位であるベースの電圧が一定電圧以上の電圧となり、トランジスタＴｋはオンに切替わる。

マイコン４は、トランジスタＴｋをオフに切替える場合、トランジスタＴｋのベース電圧を低下させる。これにより、トランジスタＴｋにおいて、基準電位がエミッタの電位であるベースの電圧が一定電圧未満の電圧となり、トランジスタＴｋはオフに切替わる。

トランジスタＴｋがオンである場合、電流は、直流電源１１の正極から、溶断素子Ｆｋ、コイル２ｋｅ、抵抗Ｒｋ、トランジスタＴｋ及び直流電源１１の負極の順に流れる。コイル２ｋｅに電流が流れた場合、コイル２ｋｅは磁石として作用する。

リレー２ｋの導体２ｋｄは磁性体である。導体２ｋｄには、図示しない弾性体、例えば、バネによって、ＮＣ端子２ｋｂ側への力が加えられている。このため、コイル２ｋｅを介して電流が流れていない場合、コイル２ｋｅは磁石として機能していないため、導体２ｋｄは、ＮＣ端子２ｋｂに接触しており、ＣＯＭ端子２ｋａはＮＣ端子２ｋｂに接続されている。このとき、ＦＥＴ３ｋの接続先は、溶断素子Ｆｋである。

コイル２ｋｅを介して電流が流れた場合、コイル２ｋｅは、導体２ｋｄをＮＯ端子２ｋｃ側に引付け、導体２ｋｄはＮＯ端子２ｋｃに接触し、ＣＯＭ端子２ｋａは、ＮＯ端子２ｋｃに接続する。コイル２ｋｅを介して電流が流れている間、ＣＯＭ端子２ｋａは、ＮＯ端子２ｋｃに接続されている。このとき、ＦＥＴ３ｋの接続先は、溶断素子Ｆｋとは異なる溶断素子である。

マイコン４は、２つのトランジスタＴ１，Ｔ２を各別にオン又はオフに切替えることによって、溶断素子Ｆｋの接続先を切替える。通常、トランジスタＴ１，Ｔ２はオフである。このとき、溶断素子Ｆ１，Ｆ２それぞれは、ＦＥＴ３１，３２に接続されている。トランジスタＴ１，Ｔ２それぞれがオフ及びオンである場合、溶断素子Ｆ１の接続先はＦＥＴ３１，３２であり、溶断素子Ｆ２の下流側の一端は開放されている。トランジスタＴ１，Ｔ２それぞれがオン及びオフである場合、溶断素子Ｆ２の接続先はＦＥＴ３１，３２であり、溶断素子Ｆ１の下流側の一端は開放されている。

マイコン４は、トランジスタＴ１，Ｔ２がオフである状態でＦＥＴ３ｋにおいてオン故障が発生しているか否かを判定する。マイコン４は、ＦＥＴ３１において、オン故障が発生していると判定した場合、トランジスタＴ２をオンに切替えることによって、溶断素子Ｆ１の接続先を、ＦＥＴ３１から、ＦＥＴ３１及びＦＥＴ３２に切替える。これにより、溶断素子Ｆ１を介して流れる電流が基準電流以上の電流となり、溶断素子Ｆ１が溶断される。マイコン４は、ＦＥＴ３２において、オン故障が発生していると判定した場合、トランジスタＴ１をオンに切替えることによって、溶断素子Ｆ２の接続先を、ＦＥＴ３２から、ＦＥＴ３１及びＦＥＴ３２に切替える。これにより、溶断素子Ｆ２を介して流れる電流が基準電流以上の電流となり、溶断素子Ｆ２が溶断される。

＜マイコン４の構成＞
図３はマイコン４の要部構成を示すブロック図である。マイコン４は、切替え部４０、入力部４１、記憶部４２、制御部４３、２つの出力部Ｇ１，Ｇ２及び２つのＡ／Ｄ変換部Ｍ１，Ｍ２を有する。これらは内部バス４４に接続されている。切替え部４０は、更に、接続回路２のトランジスタＴ１，Ｔ２のベースに各別に接続されている。出力部Ｇｋは、更に、駆動回路Ｄｋに接続されている。前述したように、ｋは２以下の任意の自然数である。Ａ／Ｄ変換部Ｍｋは、更に、電圧検出部Ｂｋに接続されている。

切替え部４０は、トランジスタＴｋのベース電圧を調整することによって、前述したように、トランジスタＴｋをオン又はオフに切替える。切替え部４０は、２つのトランジスタＴ１，Ｔ２を各別にオン又はオフに切替えることによって、溶断素子Ｆｋの下流側の一端の接続先を切替える。

制御部４３は、溶断素子Ｆｋの接続先をＦＥＴ３１，３２に切替えることを切替え部４０に指示する。また、制御部４３は、溶断素子Ｆｋの接続先をＦＥＴ３ｋに切替えることを切替え部４０に指示する。切替え部４０は、制御部４３の指示に従って、２つのトランジスタＴ１，Ｔ２を各別にオン又はオフに切替える。
なお、トランジスタＴ１，Ｔ２それぞれはスイッチとして機能すればよい。このため、トランジスタＴ１，Ｔ２それぞれは、ＮＰＮ型のバイポーラトランジスタに限定されず、例えば、Ｎチャネル型のＦＥＴであってもよい。

出力部Ｇｋは、駆動回路Ｄｋにローレベル電圧又はハイレベル電圧を出力している。制御部４３は、出力部Ｇｋに、ＦＥＴ３ｋのオン又はオフへの切替えを指示する。出力部Ｇｋは、ＦＥＴ３ｋのオンへの切替えが指示された場合、駆動回路Ｄｋに出力している電圧をハイレベル電圧に切替える。これにより、ＦＥＴ３ｋはオンに切替わる。出力部Ｇｋは、ＦＥＴ３ｋのオフへの切替えが指示された場合、駆動回路Ｄｋに出力している電圧をローレベル電圧に切替える。これにより、ＦＥＴ３ｋはオフに切替わる。

Ａ／Ｄ変換部Ｍｋには、電圧検出部Ｂｋからアナログの電圧情報が入力される。Ａ／Ｄ変換部Ｍｋは、アナログの電圧情報が入力された場合、入力されたアナログの電圧情報をデジタルの電圧情報に変換する。制御部４３は、Ａ／Ｄ変換部Ｍｋが変換したデジタルの電圧情報を、Ａ／Ｄ変換部Ｍｋから取得する。制御部４３が取得した電圧情報が示すＦＥＴ３ｋのソース電圧は、取得時点におけるソース電圧と実質的に一致する。
入力部４１には、作動信号及び停止信号が入力される。入力部４１に作動信号又は停止信号が入力された場合、入力部４１は、入力された信号を制御部４３に通知する。

記憶部４２は不揮発性メモリである。記憶部４２には、コンピュータプログラムＰが記憶されている。制御部４３は、処理を実行する処理素子、例えばＣＰＵ(Central Processing Unit)を有し、処理部として機能する。制御部４３の処理素子は、コンピュータプログラムＰを実行することによって、負荷Ｅ１，Ｅ２それぞれの給電を制御する２つの給電制御処理等を並行して実行する。負荷Ｅｋの給電制御処理では、溶断素子Ｆｋの溶断処理が実行される。溶断素子Ｆｋの溶断処理では、制御部４３は、ＦＥＴ３ｋにおいてオン故障が発生しているか否かを判定する。ＦＥＴ３ｋにおいてオン故障が発生している制御部４３が判定した場合、溶断素子Ｆｋが溶断される。

なお、コンピュータプログラムＰは、制御部４３の処理素子が読み取り可能に記憶媒体Ａに記憶されていてもよい。この場合、図示しない読み出し装置によって記憶媒体Ａから読み出されたコンピュータプログラムＰが記憶部４２に書き込まれる。記憶媒体Ａは、光ディスク、フレキシブルディスク、磁気ディスク、磁気光ディスク又は半導体メモリ等である。光ディスクは、ＣＤ（Compact Disc）－ＲＯＭ(Read Only Memory)、ＤＶＤ（Digital Versatile Disc）－ＲＯＭ、又は、ＢＤ（Blu-ray(登録商標) Disc）等である。磁気ディスクは、例えばハードディスクである。また、図示しない通信網に接続されている図示しない装置からコンピュータプログラムＰをダウンロードし、ダウンロードしたコンピュータプログラムＰを記憶部４２に書き込んでもよい。

制御部４３が有する処理素子の数は、１に限定されず、２以上であってもよい。この場合、複数の処理素子がコンピュータプログラムＰに従って、２つの給電制御処理等を協同で実行してもよい。

＜負荷Ｅｉの給電制御処理＞
図４は負荷Ｅｉの給電制御処理の手順を示すフローチャートである。ここで、ｉは、２以下の任意の自然数である。従って、自然数ｉは、１，２中のいずれであってもよい。自然数ｉとは異なる２以下の自然数をｊで表す。自然数ｉが１である場合、自然数ｊは２である。自然数ｉが２である場合、自然数ｊは１である。

制御部４３は、溶断素子Ｆ１，Ｆ２それぞれがＦＥＴ３１，３２に接続されている状態で負荷Ｅｉの給電制御処理を実行する。負荷Ｅｉの給電制御処理では、まず、制御部４３は、負荷Ｅｉを示す作動信号が入力部４１に入力されたか否かを判定する（ステップＳ１）。

制御部４３は、負荷Ｅｉを示す作動信号が入力されていないと判定した場合（Ｓ１：ＮＯ）、負荷Ｅｉを示す停止信号が入力部４１に入力されたか否かを判定する（ステップＳ２）。制御部４３は、負荷Ｅｉを示す停止信号が入力されていないと判定した場合（Ｓ２：ＮＯ）、ステップＳ１を再び実行し、負荷Ｅｉを示す作動信号又は停止信号が入力部４１に入力されるまで待機する。

制御部４３は、負荷Ｅｉを示す作動信号が入力されたと判定した場合（Ｓ１：ＹＥＳ）、ＦＥＴ３ｉのオンへの切替えを出力部Ｇｉに指示する（ステップＳ３）。これにより、出力部Ｇｉは、駆動回路Ｄｉに出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路ＤｉはＦＥＴ３ｉをオンに切替える。

制御部４３は、負荷Ｅｉを示す停止信号が入力されたと判定した場合（Ｓ２：ＹＥＳ）、ＦＥＴ３ｉのオフへの切替えを出力部Ｇｉに指示する（ステップＳ４）。給電制御装置１０が正常である状態でステップＳ４が実行された場合、出力部Ｇｉは、駆動回路Ｄｉに出力している電圧をハイレベル電圧からローレベル電圧に切替え、駆動回路ＤｉはＦＥＴ３ｉをオフに切替える。制御部４３は、ステップＳ４を実行した後、溶断素子Ｆｉの溶断処理を実行する（ステップＳ５）。

制御部４３は、ステップＳ３，Ｓ５の一方を実行した後、負荷Ｅｉの給電制御処理を終了する。制御部４３は、負荷Ｅｉの給電制御処理を終了した後、再び、負荷Ｅｉの給電制御処理を実行し、負荷Ｅｉを示す作動信号又は停止信号が入力されるまで待機する。

＜溶断素子Ｆｉの溶断処理＞
図５は溶断素子Ｆｉの溶断処理の手順を示すフローチャートである。制御部４３は、溶断素子Ｆｉ，ＦｊそれぞれがＦＥＴ３ｉ，３ｊに接続されており、かつ、ＦＥＴ３ｉのオフへの切替えが指示されている状態で溶断素子Ｆｉの溶断処理を実行する。前述したように、自然数ｉが１である場合、自然数ｊは２である。自然数ｉが２である場合、自然数ｊは１である。

ＦＥＴ３ｉは第１ＦＥＴとして機能する。ＦＥＴ３ｊは第２ＦＥＴとして機能する。負荷Ｅｉは第１負荷として機能する。負荷Ｅｊは第２負荷として機能する。溶断素子Ｆｊは第２の溶断素子として機能する。溶断素子Ｆｉの基準電流は所定電流に相当する。溶断素子Ｆｊの基準電流は第２の所定電流に相当する。

溶断素子Ｆｉの溶断処理では、制御部４３は、まず、Ａ／Ｄ変換部Ｍｉから電圧情報を取得する（ステップＳ１１）。ステップＳ１１で取得される電圧情報は、ＦＥＴ３ｉのソース電圧を示す。次に、制御部４３は、ステップＳ１１で取得した電圧情報が示すＦＥＴ３ｉのソース電圧に基づいて、ＦＥＴ３ｉを介して電流が流れているか否かを判定する（ステップＳ１２）。

ＦＥＴ３ｉを介して電流が流れていない場合、負荷Ｅｉを介して電流が流れていないので、ＦＥＴ３ｉのソース電圧はゼロＶである。ここで、ゼロＶは、厳密なゼロＶのみを意味しない。ゼロＶが実質的に実現されていればよい。ＦＥＴ３ｉを介して電流が流れている場合、負荷Ｅｉを介して電流が流れ、負荷Ｅｉでは電圧降下が生じる。このため、ＦＥＴ３ｉのソース電圧はゼロＶを超えている。従って、制御部４３は、ＦＥＴ３ｉのソース電圧に基づいて、ＦＥＴ３ｉを介して電流が流れているか否かを判定することができる。

ステップＳ１２では、制御部４３は、ステップＳ１１で取得した電圧情報が示すソース電圧が実質的にゼロＶである場合、ＦＥＴ３ｉを介して電流が流れていないと判定する。制御部４３は、ステップＳ１１で取得した電圧情報が示すソース電圧がゼロＶを超えている場合、ＦＥＴ３ｉを介して電流が流れていると判定する。ステップＳ１１が実行された時点では、ＦＥＴ３ｉのオフへの切替えが指示されている。このため、ステップＳ１１が実行された時点で、ＦＥＴ３ｉを介して電流が流れていることは、ＦＥＴ３ｉにおいてオン故障が発生していることを意味する。

制御部４３は、ＦＥＴ３ｉを介して電流が流れていると判定した場合（Ｓ１２：ＹＥＳ）、切替え部４０に指示して、溶断素子Ｆｉの接続先をＦＥＴ３ｉ，３ｊに切替えさせる（ステップＳ１３）。ステップＳ１３では、切替え部４０は、接続回路２のトランジスタＴｊをオンに切替える（図２参照）。これにより、溶断素子Ｆｉの接続先がＦＥＴ３ｉ，３ｊに切替わる。前述したように、自然数ｉが１である場合、自然数ｊは２である。自然数ｉが２である場合、自然数ｊは１である。

ステップＳ１３はＦＥＴ３ｊの状態に無関係に実行される。ＦＥＴ３ｊがオンである状態でステップＳ１３が実行された場合、電流は、溶断素子Ｆｉ及びＦＥＴ３ｉの順に流れるとともに、溶断素子Ｆｉ及びＦＥＴ３ｊの順に流れる。これにより、溶断素子Ｆｉを介して流れる電流が基準電流以上の電流となる。溶断素子Ｆｉの基準電流は、ＦＥＴ３ｉがオンである場合においてＦＥＴ３ｉを介して流れる電流を超えており、かつ、ＦＥＴ３ｉ，３ｊがオンである場合において、ＦＥＴ３ｉ，３ｊを介して流れる電流の合計値以下である。

制御部４３は、ステップＳ１３を実行した後、ＦＥＴ３ｊがオフであるか否かを判定する（ステップＳ１４）。ＦＥＴ３ｊがオフではないことは、ＦＥＴ３ｊがオンであることを意味する。制御部４３は、ＦＥＴ３ｊがオフであると判定した場合（Ｓ１４：ＹＥＳ）、出力部Ｇｊに、ＦＥＴ３ｊのオンへの切替えを指示する（ステップＳ１５）。

これにより、出力部Ｇｊは、駆動回路Ｄｊに出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路ＤｊはＦＥＴ３ｊをオンに切替える。結果、電流は、溶断素子Ｆｉ及びＦＥＴ３ｉの順に流れるとともに、溶断素子Ｆｉ及びＦＥＴ３ｊの順に流れ、溶断素子Ｆｉを介して流れる電流が基準電流以上の電流となる。ＦＥＴ３ｊがオンに切替わることによって負荷Ｅｊが作動する。これにより、車両の乗員に、オン故障の発生が報知される。

制御部４３は、ＦＥＴ３ｊがオフではないと判定した場合（Ｓ１４：ＮＯ）、又は、ステップＳ１５を実行した後、Ａ／Ｄ変換部Ｍｉから電圧情報を取得する（ステップＳ１６）。制御部４３は、ステップＳ１６で取得した電圧情報が示すＦＥＴ３ｉのソース電圧に基づいて、溶断素子Ｆｉが溶断されたか否かを判定する（ステップＳ１７）。

溶断素子Ｆｉが溶断されている場合、ＦＥＴ３ｉ及び負荷Ｅｉを介して電流が流れることはないので、ＦＥＴ３ｉのソース電圧はゼロＶである。ここで、ゼロＶは、厳密なゼロＶのみを意味せず、ゼロＶが実質的に実現されていればよい。溶断素子Ｆｉが溶断されていない場合、ＦＥＴ３ｉ及び負荷Ｅｉを介して電流が流れ、負荷Ｅｉにおいて電圧降下が生じる。このため、ＦＥＴ３ｉのソース電圧はゼロＶを超えている。

従って、制御部４３は、ＦＥＴ３ｉのソース電圧に基づいて溶断素子Ｆｉが溶断されているか否かを判定することができる。具体的に、ステップＳ１７では、制御部４３は、ステップＳ１６で取得した電圧情報が示すＦＥＴ３ｉのソース電圧が実質的にゼロＶである場合、溶断素子Ｆｉは溶断されたと判定する。制御部４３は、ステップＳ１６で取得した電圧情報が示すＦＥＴ３ｉのソース電圧がゼロＶを超えている場合、溶断素子Ｆｉは溶断されていないと判定する。

なお、ステップＳ１７では、溶断素子Ｆｉの接続先はＦＥＴ３ｉ，３ｊである。このため、溶断素子Ｆｉが溶断されている場合、ＦＥＴ３ｊ及び負荷Ｅｊを介して電流が流れることはないので、ＦＥＴ３ｊのソース電圧は実質的にゼロＶである。溶断素子Ｆｉが溶断されていない場合、ＦＥＴ３ｊ及び負荷Ｅｊを介して電流が流れ、負荷Ｅｊにおいて電圧降下が生じる。このため、ＦＥＴ３ｊのソース電圧はゼロＶを超えている。従って、制御部４３は、ＦＥＴ３ｊのソース電圧に基づいて溶断素子Ｆｉが溶断されているか否かを判定することができる。

以上のことから、制御部４３は、ステップＳ１６でＡ／Ｄ変換部Ｍｊから電圧情報を取得してもよい。この場合、ステップＳ１７では、制御部４３は、ステップＳ１６で取得した電圧情報が示すＦＥＴ３ｊのソース電圧に基づいて溶断素子Ｆｉが溶断されているか否かを判定する。この判定方法は、ＦＥＴ３ｉのソース電圧に基づいて行われる判定方法と同様である。

制御部４３は、溶断素子Ｆｉが溶断されていないと判定した場合（Ｓ１７：ＮＯ）、再び、ステップＳ１６を実行し、溶断素子Ｆｉが溶断されるまで待機する。制御部４３は、溶断素子Ｆｉが溶断されていると判定した場合（Ｓ１７：ＹＥＳ）、ステップＳ１３が実行された時点において、ＦＥＴ３ｊがオンであったか否かを判定する（ステップＳ１８）。ＦＥＴ３ｊがオンではないことは、ＦＥＴ３ｊがオフであることを意味する。

制御部４３は、ＦＥＴ３ｊがオンではなかったと判定した場合（Ｓ１８：ＮＯ）、出力部Ｇｊに、ＦＥＴ３ｊのオフへの切替えを指示する（ステップＳ１９）。これにより、出力部Ｇｊは、駆動回路Ｄｊに出力している電圧をハイレベル電圧からローレベル電圧に切替え、駆動回路ＤｊはＦＥＴ３ｊをオフに切替える。制御部４３は、ＦＥＴ３ｊはオンであったと判定した場合（Ｓ１８：ＹＥＳ）、又は、ステップＳ１９を実行した後、切替え部４０に指示して、溶断素子Ｆｊの接続先をＦＥＴ３ｊに切替えさせる（ステップＳ２０）。切替え部４０は、接続回路２のトランジスタＴｊをオフに切替えることによって、溶断素子Ｆｊの接続先をＦＥＴ３ｊに切替える。

制御部４３は、ＦＥＴ３ｉを介して電流が流れていないと判定した場合（Ｓ１２：ＮＯ）、又は、ステップＳ２０を実行した後、溶断素子Ｆｉの溶断処理を終了し、負荷Ｅｉの給電制御処理を終了する。

＜給電制御装置１０の効果＞
制御部４３が出力部ＧｉにＦＥＴ３ｉのオフへの切替えを指示しているにも関わらず、ＦＥＴ３ｉを介して電流が流れている場合、切替え部４０は、溶断素子ＦｉにＦＥＴ３ｉ，３ｊを接続し、ＦＥＴ３ｊをオンに切替える。結果、溶断素子Ｆｉを介して流れる電流が基準電流以上の電流に上昇し、溶断素子Ｆｉは溶断される。溶断素子Ｆｉが溶断された後、切替え部４０は、溶断素子Ｆｊの接続先をＦＥＴ３ｊに戻す。これにより、再び、溶断素子Ｆｊ及びＦＥＴ３ｊを介して、負荷Ｅｊに電力を供給することができる。

（実施形態２）
実施形態１では、給電制御装置１０が有するＦＥＴの数は２である。しかしながら、給電制御装置１０が有するＦＥＴの数は、３以上であってもよい。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は実施形態１と共通している。このため、実施形態１と共通する構成部には、実施形態１と同一の参照符号を付してその説明を省略する。

＜電源システム１の構成＞
図６は、実施形態２における電源システム１の要部構成を示すブロック図である。電源システム１は、２個の負荷Ｅ１，Ｅ２の代わりに、ｎ個の負荷Ｅ１，Ｅ２，・・・，Ｅｎを備える。ここで、ｎは３以上の整数である。実施形態２において、自然数ｋは、ｎ以下である任意の自然数を表す。自然数ｋは、１，２，・・・，ｎ中のいずれであってもよい。

給電制御装置１０は、負荷Ｅｋの一端に接続されている。負荷Ｅｋの他端は接地されている。実施形態１と同様に、負荷Ｅｋは電気機器である。負荷Ｅｋに電力が供給された場合、負荷Ｅｋは作動する。負荷Ｅｋへの給電が停止した場合、負荷Ｅｋは動作を停止する。

実施形態２において、作動信号は、負荷Ｅ１，Ｅ２，・・・，Ｅｎの中で作動させる負荷を示す。停止信号は、負荷Ｅ１，Ｅ２，・・・，Ｅｎの中で動作を停止させる負荷を示す。給電制御装置１０は、負荷Ｅｋを示す作動信号が入力された場合、直流電源１１及び負荷Ｅｋを電気的に接続する。これにより、直流電源１１は負荷Ｅｋに電力を供給し、負荷Ｅｋは作動する。給電制御装置１０は、負荷Ｅｋを示す停止信号が入力された場合、直流電源１１及び負荷Ｅｋ間の電気的な接続を遮断する。これにより、負荷Ｅｋへの給電が停止し、負荷Ｅｋは動作を停止する。
以上のように、給電制御装置１０は、負荷Ｅ１，Ｅ２，・・・，Ｅｎへの給電を制御する

＜給電制御装置１０の構成＞
実施形態２における給電制御装置１０を、実施形態１における給電制御装置１０と比較した場合、給電制御装置１０が有するＦＥＴ、電圧検出部及び駆動回路それぞれの数が異なる。実施形態２においては、給電制御装置１０は、２つのＮチャネル型のＦＥＴ３１，３２の代わりに、ｎ個のＮチャネル型のＦＥＴ３１，３２，・・・，３ｎを有する。給電制御装置１０は、２つの電圧検出部Ｂ１，Ｂ２の代わりに、ｎ個の電圧検出部Ｂ１，Ｂ２，・・・，Ｂｎを有する。給電制御装置１０は、２つの駆動回路Ｄ１，Ｄ２の代わりに、ｎ個の駆動回路Ｄ１，Ｄ２，・・・，Ｄｎを有する。給電制御装置１０は、２つの溶断素子Ｆ１，Ｆ２の代わりに、ｎ個の溶断素子Ｆ１，Ｆ２，・・・，Ｆｎを有する。

ＦＥＴ３ｋ、電圧検出部Ｂｋ、駆動回路Ｄｋ及び溶断素子Ｆｋそれぞれは、実施形態１と同様に接続されている。
接続回路２は、溶断素子Ｆｋを、ｎ個のＦＥＴ３１，３２，・・・，３ｎ中の少なくとも１つに接続する。通常、接続回路２は、溶断素子Ｆ１，Ｆ２，・・・，ＦｎそれぞれをＦＥＴ３１，３２，・・・，３ｎに接続している。溶断素子Ｆｋの接続先はマイコン４によって切替えられる。溶断素子Ｆｋの接続先を切替えることは、ＦＥＴ３ｋの接続先を切替えることに相当する。

マイコン４は駆動回路Ｄｋにハイレベル電圧又はローレベル電圧を出力している。ＦＥＴ３ｋ、溶断素子Ｆｋ、駆動回路Ｄｋ及び電圧検出部Ｂｋは、実施形態１と同様に作用する。駆動回路Ｄｋは、マイコン４から入力されている電圧に応じて、ＦＥＴ３ｋをオン又はオフに切替える。

マイコン４は、実施形態１と同様に、溶断素子Ｆｋの接続先がＦＥＴ３ｋである状態で、駆動回路Ｄｋに出力している電圧をハイレベル電圧からローレベル電圧に切替えた場合、ＦＥＴ３ｋにおいてオン故障が発生しているか否かを判定する。

マイコン４は、ＦＥＴ３ｋにおいてオン故障が発生していると判定した場合、溶断素子Ｆｋの接続先を、ＦＥＴ３ｋから、ＦＥＴ３ｋと、ＦＥＴ３ｋとは異なる（ｎ－１）個のＦＥＴの中でオフであるオフＦＥＴとに切替える。マイコン４は、溶断素子Ｆｋの接続先を、ＦＥＴ３ｋ及びオフＦＥＴに切替えた後、駆動回路に指示してオフＦＥＴをオンに切替えさせる。これにより、溶断素子Ｆｋに流れる電流が基準電流以上の電流となり、溶断素子Ｆｋが溶断される。

マイコン４は、電圧検出部Ｂｋから入力された電圧情報が示すソース電圧に基づいて、溶断素子Ｆｋが溶断されたか否かを判定する。マイコン４は、溶断素子Ｆｋが溶断されたと判定した場合、駆動回路に指示してオフＦＥＴをオフに切替えさせる。更に、マイコン４はオフＦＥＴの接続先を元の溶断素子に戻す。

＜マイコン４の構成＞
図７はマイコン４の要部構成を示すブロック図である。実施形態２におけるマイコン４を実施形態１におけるマイコン４と比較した場合、出力部及びＡ／Ｄ変換部それぞれの数が異なる。実施形態２においては、マイコン４は、２つの出力部Ｇ１，Ｇ２の代わりに、ｎ個の出力部Ｇ１，Ｇ２，・・・，Ｇｎを有する。マイコン４は、２つのＡ／Ｄ変換部Ｍ１，Ｍ２の代わりに、ｎ個のＡ／Ｄ変換部Ｍ１，Ｍ２，・・・，Ｍｎを有する。

切替え部４０は接続回路２に接続されている。出力部Ｇｋ及びＡ／Ｄ変換部Ｍｋそれぞれは、実施形態１と同様に接続されている。
接続回路２は図示しない複数のスイッチを有する。切替え部４０は、接続回路２が有する複数のスイッチを各別にオン又はオフに切替えることによって、溶断素子Ｆｋの下流側の一端の接続先を切替える。

制御部４３は、溶断素子Ｆｋの接続先を、ＦＥＴ３ｋ及びオフＦＥＴに切替えることを切替え部４０に指示する。また、制御部４３は、溶断素子Ｆｋの接続先をＦＥＴ３ｋに切替えることを切替え部４０に指示する。切替え部４０は、制御部４３の指示に従って、接続回路２が有する複数のスイッチを各別にオン又はオフに切替える。
出力部Ｇｋ及びＡ／Ｄ変換部Ｍｋそれぞれは、実施形態１と同様に作用する。

制御部４３の処理素子は、コンピュータプログラムＰを実行することによって、負荷Ｅ１，Ｅ２，・・・，Ｅｎそれぞれの給電を制御するｎ個の給電制御処理等を並行して実行する。負荷Ｅｋの給電制御処理では、溶断素子Ｆｋの溶断処理が実行される。

＜負荷Ｅｉの給電制御処理＞
実施形態２においては、自然数ｉは、ｎ以下の任意の自然数を表す。自然数ｉは、１，２，・・・，ｎ中のいずれであってもよい。前述したように、ｎは３以上の整数である。制御部４３は、溶断素子Ｆ１，Ｆ２，・・・，Ｆｎそれぞれが、ＦＥＴ３１，３２，・・・，３ｎに接続されている状態で負荷Ｅｉの給電制御処理を実施形態１と同様に実行する。

＜溶断素子Ｆｉの溶断処理＞
図８は溶断素子Ｆｉの溶断処理の手順を示すフローチャートである。制御部４３は、溶断素子Ｆ１，Ｆ２，・・・，ＦｎそれぞれがＦＥＴ３１，３２，・・・，３ｎに接続されており、かつ、ＦＥＴ３ｉのオフへの切替えが指示されている状態で溶断素子Ｆｉの溶断処理を実行する。

実施形態２において、ＦＥＴ３ｉは、実施形態１と同様に第１ＦＥＴとして機能する。ｎ個のＦＥＴ３１，３２，・・・，３ｎの中で、ＦＥＴ３ｉと異なる（ｎ－１）個のＦＥＴそれぞれは第２ＦＥＴとして機能する。前述したようにｎは３以上の整数であるので、第２ＦＥＴの数は２以上である。負荷Ｅｉは、実施形態１と同様に第１負荷として機能する。ｎ個の負荷Ｅ１，Ｅ２，・・・，Ｅｎの中で、負荷Ｅｉと異なる（ｎ－１）個の負荷それぞれは第２負荷として機能する。ｎ個の溶断素子Ｆ１，Ｆ２，・・・，Ｆｎの中で、溶断素子Ｆｉとは異なる（ｎ－１）個の溶断素子それぞれは第２の溶断素子として機能する。溶断素子Ｆｉの基準電流は、実施形態１と同様に所定電流に相当する。溶断素子Ｆｉとは異なる（ｎ－１）個の溶断素子それぞれの基準電流は第２の所定電流に相当する。

溶断素子Ｆｉの溶断処理では、制御部４３は、まず、Ａ／Ｄ変換部Ｍｉから電圧情報を取得し（ステップＳ３１）、取得した電圧情報が示すＦＥＴ３ｉのソース電圧に基づいて、実施形態１における溶断処理のステップＳ１２と同様に、ＦＥＴ３ｉを介して電流が流れているか否かを判定する（ステップＳ３２）。ステップＳ３１の実行が終了した時点において、ＦＥＴ３ｉを介して電流が流れていることは、ＦＥＴ３ｉにおいてオン故障が発生していることを意味する。

制御部４３は、ＦＥＴ３ｉを介して電流が流れていると判定した場合（Ｓ３２：ＹＥＳ）、ＦＥＴ３ｉとは異なる（ｎ－１）個のＦＥＴの中でオフであるオフＦＥＴを選択する（ステップＳ３３）。ステップＳ３３では、制御部４３は、ＦＥＴ３ｉとは異なる（ｎ－１）個のＦＥＴの中でオフである全てのオフＦＥＴを選択しなくてもよい。ステップＳ３３では、制御部４３は、少なくとも１つのオフＦＥＴを選択すればよい。以下では、制御部４３が選択するオフＦＥＴの数が１である例を説明する。

次に、制御部４３は、切替え部４０に指示して、溶断素子Ｆｉの接続先を、ＦＥＴ３ｉと、ステップＳ３３で選択したオフＦＥＴとに切替えさせる（ステップＳ３４）。制御部４３は、ステップＳ３４を実行させた後、ステップＳ３３で選択したオフＦＥＴのオンへの切替えを出力部に指示する（ステップＳ３５）。これにより、出力部は、駆動回路に出力している電圧をハイレベル電圧に切替え、駆動回路はオフＦＥＴをオンに切替える。これにより、溶断素子Ｆｉを介して流れる電流が基準電流以上の電流となる。溶断素子Ｆｉの基準電流は、ＦＥＴ３ｉがオンである場合においてＦＥＴ３ｉを介して流れる電流を超えており、かつ、ＦＥＴ３ｉとオフＦＥＴがオンである場合において、ＦＥＴ３ｉ及びオフＦＥＴを介して流れる電流の合計値以下である。

ここで述べた出力部及び駆動回路は、ステップＳ３３で選択したオフＦＥＴに対応する出力部及び駆動回路である。例えば、ステップＳ３３で選択したオフＦＥＴがＦＥＴ３ｕである場合、制御部４３は、ステップＳ３５において、ＦＥＴ３ｕのオンへの切替えを出力部Ｇｕに指示する。駆動回路ＤｕはＦＥＴ３ｕをオンに切替える。ここで、ｕは、自然数ｉとは異なるｎ以下の自然数である。ＦＥＴ３ｕがオンに切替わった場合、負荷Ｅｕが作動する。結果、車両の乗員にオン故障の発生が報知される。

制御部４３は、ステップＳ３５を実行した後、Ａ／Ｄ変換部Ｍｉから電圧情報を取得する（ステップＳ３６）。制御部４３は、ステップＳ３６で取得した電圧情報が示すＦＥＴ３ｉのソース電圧に基づいて、実施形態１における溶断処理のステップＳ１７と同様に、溶断素子Ｆｉが溶断されたか否かを判定する（ステップＳ３７）。

なお、ステップＳ３７では、溶断素子Ｆｉの接続先はＦＥＴ３ｉ及びオフＦＥＴである。このため、制御部４３は、オフＦＥＴのソース電圧に基づいて溶断素子Ｆｉが溶断されているか否かを判定することができる。以上のことから、制御部４３は、ステップＳ３６で、オフＦＥＴに対応するＡ／Ｄ変換部から電圧情報を取得してもよい。この場合、ステップＳ３７では、制御部４３は、ステップＳ３６で取得した電圧情報が示すオフＦＥＴのソース電圧に基づいて溶断素子Ｆｉが溶断されているか否かを判定する。

制御部４３は、溶断素子Ｆｉが溶断されていないと判定した場合（Ｓ３７：ＮＯ）、再び、ステップＳ３６を実行し、溶断素子Ｆｉが溶断されるまで待機する。制御部４３は、溶断素子Ｆｉが溶断されていると判定した場合（Ｓ３７：ＹＥＳ）、ステップＳ３３で選択したオフＦＥＴのオフへの切替えを出力部に指示する（ステップＳ３８）。これにより、出力部は、駆動回路に出力している電圧をローレベル電圧に切替え、駆動回路はオフＦＥＴをオフに切替える。ここで述べた出力部及び駆動回路は、ステップＳ３３で選択したオフＦＥＴに対応する出力部及び駆動回路である。

制御部４３は、ステップＳ３８を実行した後、切替え部４０に指示して、ステップＳ３３で選択したオフＦＥＴの接続先を元の溶断素子に戻させる（ステップＳ３９）。ステップＳ３３で選択したオフＦＥＴがＦＥＴ３ｕである場合、ステップＳ３９では、制御部４３は、切替え部４０に指示して、溶断素子Ｆｕの接続先をＦＥＴ３ｕに切替えさせる。前述したように、ｕは、自然数ｉとは異なるｎ以下の自然数である。

制御部４３は、ＦＥＴ３ｉを介して電流が流れていないと判定した場合（Ｓ３２：ＮＯ）、又は、ステップＳ３９を実行した後、溶断素子Ｆｉの溶断処理を終了し、負荷Ｅｉの給電制御処理を終了する。

なお、ステップＳ３３において、ＦＥＴ３ｉとは異なる（ｎ－１）個のＦＥＴがオンである場合、ＦＥＴ３ｉとは異なる（ｎ－１）個のＦＥＴ中の１つを選択する。この場合、ステップＳ３４において、制御部４３は、切替え部４０に指示して、溶断素子Ｆｉの接続先を、ＦＥＴ３ｉと、ステップＳ３３で選択したＦＥＴとに切替えさせる。制御部４３はステップＳ３５，Ｓ３８の実行を省略する。

＜給電制御装置１０の効果＞
溶断素子Ｆｉを溶断する場合、ＦＥＴ３ｉとは異なる（ｎ－１）個のＦＥＴの中でオフであるオフＦＥＴを溶断素子Ｆｉに接続し、オフＦＥＴをオンに切替える。従って、ＦＥＴ３ｉを介して電流が流れていると判定した時点においてＦＥＴ３ｉとは異なる全てのＦＥＴがオンでない限り、作動中の負荷への給電が途切れることはない。
実施形態２における給電制御装置１０は、実施形態１における給電制御装置１０が奏する効果を同様に奏する。

＜変形例＞
実施形態１，２において、オン故障が発生しているＦＥＴについて、オンへの切替えが指示されている場合の電流がオフへの切替えが指示されている場合の電流よりも大きい可能性がある。このため、実施形態１，２における溶断処理において、制御部４３は、ＦＥＴ３ｉのオフへの切替えを出力部Ｇｉに指示しているにも関わらず、ＦＥＴ３ｉを介して電流が流れていると判定した場合、ＦＥＴ３ｉのオンへの切替えを出力部Ｇｉに指示してもよい。これにより、溶断素子Ｆｉを確実に溶断することができる。

実施形態１，２において、ＦＥＴ３ｉを介して電流が流れているか否かの判定方法は、ＦＥＴ３ｉのソース電圧に基づいて行う方法に限定されない。制御部４３は、ＦＥＴ３ｉのドレイン及びソースを介して流れる電流に基づいて、ＦＥＴ３ｉを介して電流が流れているか否かを判定してもよい。制御部４３は、ＦＥＴ３ｉのドレイン及びソースを介して流れる電流が実質的にゼロＡである場合、ＦＥＴ３ｉを介して電流が流れていないと判定する。制御部４３は、ＦＥＴ３ｉのドレイン及びソースを介して流れる電流がゼロＡを超えている場合、ＦＥＴ３ｉを介して電流が流れていると判定する。

実施形態１，２において、溶断素子Ｆｉが溶断されたか否かの判定方法は、溶断素子Ｆｉに接続されているＦＥＴのソース電圧に基づいて行う方法に限定されない。制御部４３は、溶断素子Ｆｉに接続されているＦＥＴのドレイン及びソースを介して流れる電流に基づいて、溶断素子Ｆｉが溶断されたか否かを判定してもよい。制御部４３は、ＦＥＴのドレイン及びソースを介して流れる電流が実質的にゼロＡである場合、溶断素子Ｆｉが溶断されたと判定する。制御部４３は、ＦＥＴのドレイン及びソースを介して流れる電流がゼロＡを超えている場合、溶断素子Ｆｉが溶断されていないと判定する。

実施形態１，２において、制御部４３が溶断処理を実行するタイミングは、給電制御処理において、ＦＥＴ３ｉがオフに切替わったタイミングに限定されない。例えば、車両のイグニッションスイッチがオンに切替わった直後、又は、イグニッションスイッチがオフに切替わる直前に溶断処理が実行されてもよい。実施形態１，２において、ＦＥＴ３ｋは半導体スイッチとして機能すればよい。このため、ＦＥＴ３ｋの代わりに、Ｐチャネル型のＦＥＴ又はバイポーラトランジスタが用いられてもよい。

開示された実施形態１，２はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ 電源システム
２ 接続回路
４ マイコン
１０ 給電制御装置
１１ 直流電源
２１，２２ リレー
２１ａ，２２ａ ＣＯＭ端子
２１ｂ，２２ｂ ＮＣ端子
２１ｃ，２２ｃ ＮＯ端子
２１ｄ，２２ｄ 導体
２１ｅ，２２ｅ コイル
３１，３２，・・・，３ｎ ＦＥＴ（第１ＦＥＴ、第２ＦＥＴ）
４０ 切替え部
４１ 入力部
４２ 記憶部
４３ 制御部（処理部）
４４ 内部バス
Ａ 記憶媒体
Ｂ１，Ｂ２，・・・，Ｂｎ 電圧検出部
Ｄ１，Ｄ２，・・・，Ｄｎ 駆動回路
Ｅ１，Ｅ２，・・・，Ｅｎ 負荷
Ｆ１，Ｆ２，・・・，Ｆｎ 溶断素子（第２の溶断素子）
Ｇ１，Ｇ２，・・・，Ｇｎ 出力部
Ｍ１，Ｍ２，・・・，Ｍｎ Ａ／Ｄ変換部
Ｐ コンピュータプログラム
Ｒ１，Ｒ２，・・・，Ｒｎ 抵抗
Ｔ１，Ｔ２ トランジスタ

Claims (8)

1. 第１負荷及び第２負荷それぞれに接続されている第１ＦＥＴ及び第２ＦＥＴを各別にオン又はオフに切替えることによって給電を制御する給電制御装置であって、
   所定電流以上の電流が流れた場合に溶断される溶断素子と、
   前記溶断素子の下流側の一端の接続先を切替える切替え部と、
   処理を実行する処理部と
   を備え、
   前記処理部は、
   前記溶断素子の接続先が前記第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示し、
   前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定し、
   前記第１ＦＥＴを介して電流が流れていると判定した場合に、前記切替え部に指示して、前記溶断素子の接続先を前記第１ＦＥＴ及び第２ＦＥＴに切替えさせ、
   前記第２ＦＥＴのオンへの切替えを指示する
   給電制御装置。
2. 第２の所定電流以上の電流が流れた場合に溶断される第２の溶断素子を備え、
   前記切替え部は、前記溶断素子及び第２の溶断素子の下流側の一端の接続先を各別に切替え、
   前記処理部は、前記溶断素子及び第２の溶断素子それぞれの接続先が前記第１ＦＥＴ及び第２ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示する
   請求項１に記載の給電制御装置。
3. 前記処理部は、
   前記切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴ及び第２ＦＥＴに切替えさせた後、前記溶断素子が溶断されたか否かを判定し、
   前記溶断素子が溶断されたと判定した場合、前記切替え部に指示して、前記第２の溶断素子の接続先を前記第２ＦＥＴに切替えさせる
   請求項２に記載の給電制御装置。
4. 前記第１ＦＥＴを介して流れる電流の第１電流経路にて、前記第１ＦＥＴの下流側に前記第１負荷が配置されており、
   前記第２ＦＥＴを介して流れる電流の第２電流経路にて、前記第２ＦＥＴの下流側に前記第２負荷が配置されており、
   前記処理部は、前記切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴ及び第２ＦＥＴに切替えさせた後、前記第１ＦＥＴ又は前記第２ＦＥＴの下流側の一端の電圧に基づいて、前記溶断素子が溶断されたか否かを判定する
   請求項３に記載の給電制御装置。
5. 前記第１ＦＥＴを介して流れる電流の電流経路にて、前記第１ＦＥＴの下流側に前記第１負荷が配置されており、
   前記処理部は、前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴの下流側の一端の電圧に基づいて、前記第１ＦＥＴを介して電流が流れているか否かを判定する
   請求項１から請求項４のいずれか１項に記載の給電制御装置。
6. 前記第２ＦＥＴの数は２以上であり、
   前記処理部は、
   前記第１ＦＥＴを介して電流が流れていると判定した場合に、前記切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴと、複数の第２ＦＥＴの中でオフであるオフＦＥＴとに切替えさせ、
   前記溶断素子に接続されているオフＦＥＴのオンへの切替えを指示する
   請求項１から請求項５のいずれか１項に記載の給電制御装置。
7. 所定電流以上の電流が流れた場合に溶断される溶断素子の下流側の一端の接続先が、第１負荷に接続されている第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示するステップと、
   前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定するステップと、
   前記第１ＦＥＴを介して電流が流れていると判定した場合、前記溶断素子の下流側の一端の接続先を切替える切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴと、第２負荷に接続されている第２ＦＥＴとに切替えさせるステップと、
   前記第２ＦＥＴのオンへの切替えを指示するステップと
   をコンピュータが実行する溶断方法。
8. 所定電流以上の電流が流れた場合に溶断される溶断素子の下流側の一端の接続先が、第１負荷に接続されている第１ＦＥＴである状態で、前記第１ＦＥＴのオフへの切替えを指示するステップと、
   前記第１ＦＥＴのオフへの切替えを指示した後、前記第１ＦＥＴを介して電流が流れているか否かを判定するステップと、
   前記第１ＦＥＴを介して電流が流れていると判定した場合に、前記溶断素子の下流側の一端の接続先を切替える切替え部に指示して、前記溶断素子の接続先を、前記第１ＦＥＴと、第２負荷に接続されている第２ＦＥＴとに切替えさせるステップと、
   前記第２ＦＥＴのオンへの切替えを指示するステップと
   をコンピュータに実行させるためのコンピュータプログラム。

Images