JP7399291B2 - 静電気耐圧試験装置および静電気耐圧試験方法 - Google Patents

Description

本開示は、静電気耐圧試験装置および静電気耐圧試験方法に関する。

集積回路およびディスクリートなどの半導体デバイスの微細化に伴ない、静電気放電によって故障するリスクが高まっている。半導体デバイスを採用するにあたり、静電気放電に対してどの程度の耐圧を有するのかを把握し、その耐圧に合わせて、故障を防ぐための静電気管理が求められる。そのため、すべての半導体デバイスに対して静電気耐圧試験が行なわれている（例えば特開２０００－２０６１７７号公報（特許文献１）参照）。

特開２０００－２０６１７７号公報

従来の静電気耐圧試験では、半導体デバイスの１つの端子に対して静電気放電を発生させている。しかし、１つの端子に対して静電気放電を発生させても、製造現場で発生する電圧では半導体デバイスが故障しない場合がある。

半導体デバイスが実装された基板に設けられた複数のピンにコネクタを挿入する構成においては、半導体デバイスの複数の端子に対して複数のピンの端子がそれぞれ同時に電気的に接触される。このような構成では、複数のピンを介して半導体デバイスに静電気放電が発生するため、１つのピンを介して半導体デバイスに静電気放電が発生する構成と比較して、短時間で大きな電流を半導体デバイスに流すことができる。その結果、半導体デバイスを故障させる可能性が高まる。そのため、１つの端子に静電気放電を発生させる従来の静電気耐圧試験では、製造現場での半導体デバイスの耐圧を正確に測定することができない場合が生じる。

本開示はこのような問題点を解決するためになされたものであって、本開示の目的は、実装基板上の半導体デバイスの静電気耐圧を正確に測定することができる静電気耐圧試験装置および静電気耐圧試験方法を提供することである。

本開示のある局面では、静電気耐圧試験装置は、実装基板上の半導体デバイスの静電気耐圧を測定する。半導体デバイスは複数のピンを有する。実装基板には、複数のピンとそれぞれ電気的に接続される複数の端子および、導体パターンが設けられている。静電気耐圧試験装置は、実装基板が搭載される金属板と、金属板に電圧を印加するための電源と、金属板と実装基板との間に配置される絶縁体と、複数の端子および接地配線の間に接続されるスイッチ回路と、スイッチ回路を制御する制御部とを備える。スイッチ回路は、複数の端子にそれぞれ対応して設けられ、対応する端子を接地配線に接続するように構成された複数の第１のスイッチを含む。制御部は、導体パターンに蓄えられた電荷を、半導体デバイスを介して接地配線に放電するときに、複数の第１のスイッチから選択した少なくとも１つの第１のスイッチをオンする。

本開示の別の局面では、静電気耐圧試験方法は、実装基板上の半導体デバイスの静電気耐圧を測定するための静電気耐圧試験方法である。半導体デバイスは複数のピンを有する。実装基板には、複数のピンとそれぞれ電気的に接続される複数の端子および、導体パターンが設けられている。静電気耐圧試験方法は、半導体デバイスに静電気放電を発生させるステップを備える。半導体デバイスに静電気放電を発生させるステップは、絶縁体を挟んで導体パターンに対向配置された金属板に電圧を印加することにより、導体パターンを帯電させるステップと、導体パターンに蓄えられた電荷を、半導体デバイスを介して接地配線に放電するステップとを含む。放電するステップは、複数の端子にそれぞれ対応して設けられ、対応する端子を接地配線に接続するように構成された複数の第１のスイッチから選択した少なくとも１つの第１のスイッチをオンするステップを含む。

本開示によれば、製造現場での半導体デバイスの静電気耐圧を正確に測定することができる静電気耐圧試験装置および静電気耐圧試験方法を提供することができる。

半導体装置の一部を拡大した平面図である。 半導体装置の断面図である。 実施の形態１に係る静電気耐圧試験装置の構成例を概略的に示す図である。 図３に示した半導体装置、スイッチ回路および電力線の配線構成を示す図である。 導体パターンを帯電させる工程を説明するための図である。 導体パターンの電荷を放電させる工程を説明するための図である。 金属板を除電する工程を説明するための図である。 半導体デバイスの電気的特性を測定するための測定装置の構成例を示す図である。 実施の形態１に係る静電気耐圧試験方法の処理の流れを説明するためのフローチャートである。 実施の形態２に係る静電気耐圧試験装置の構成例を概略的に示す図である。 実施の形態２に係る静電気耐圧試験方法の処理の流れを説明するためのフローチャートである。 半導体デバイスの電気的特性を測定する工程を説明するための図である。 静電気放電を発生させる工程を説明するための図である。

以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分について同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
（半導体装置の構成例）
最初に、図１および図２を用いて、実施の形態１に係る静電気耐圧試験方法の試験対象となる半導体装置の構成例を説明する。図１は、半導体装置２０の一部を拡大した平面図である。図２は、半導体装置２０の断面図である。なお、図２には、半導体装置２０が電気機器に実装される様子が示されている。

図１および図２に示すように、半導体装置２０は、実装基板８と、半導体デバイス１０とを有する。実装基板８は、導体パターン８ａと、導体パターン８ａ上に積層された絶縁層８ｂとを含む。導体パターン８ａは、平面視において実装基板８の多くの面積を占めており、ＧＮＤパターンを構成する。

半導体デバイス１０は、実装基板８の表面に実装される。半導体デバイス１０は、少なくとも１つの半導体素子１０ｅと、封止樹脂１０ｆと、複数のピンとを有する。半導体素子１０ｅは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳ－ＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）、ダイオードなどによって構成される。

複数のピンは、図示しない導電ワイヤによって少なくとも１つの半導体素子１０ｅと電気的に接続される。封止樹脂１０ｆは、少なくとも１つの半導体素子１０ｅと、複数のピンの一部とを封止する。これにより、複数のピンの一部は封止樹脂１０ｆから露出する。複数のピンは、給電用または信号入力用のピン１０ａ～１０ｃと、接地電圧（ＧＮＤ）供給用のＧＮＤピン１０ｄとを含む。

実装基板８の表面には、給電用または信号入力用の配線１２ａ～１２ｃと、ＧＮＤ配線１２ｄと、複数の端子９とが形成されている。複数の端子９は、給電用または信号入力用の端子９ａ～９ｃと、ＧＮＤ端子９ｄとを含む。

配線１２ａ～１２ｃは、導体パターン８ａと電気的に絶縁されている。ＧＮＤ配線１２ｄは、絶縁層８ｂ内に配置されたＧＮＤ端子９ｄを介して導体パターン８ａと電気的に接続されている。配線１２ａ～１２ｃの第１端部は、半導体デバイス１０のピン１０ａ～１０ｃにそれぞれ接続されている。配線１２ａ～１２ｃの第２端部は、端子９ａ～９ｃにそれぞれ接続されている。ＧＮＤ配線１２ｄの第１端部は、半導体デバイス１０のＧＮＤピン１０ｄに接続されている。ＧＮＤ配線１２ｄの第２端部は、ＧＮＤ端子９ｄに接続されている。

電気機器の製造工程において、半導体装置２０は、樹脂などで形成された筐体１３の内部に収容される。半導体装置２０の端子９ａ～９ｃにコネクタ１４を挿入することにより、端子９ａ～９ｃはコネクタ１４を介して他の機器１５と電気的に接続される。

（静電気放電）
次に、電気機器の製造現場で発生し得る静電気放電について詳細に説明する。

電気機器の製造現場においては、半導体装置２０を収容する筐体１３がＧＮＤに対して帯電することにより、実装基板８内に設けられた導体パターン８ａ（ＧＮＤパターン）が帯電する場合がある。なお、導体パターン８ａは、図２に示すように、ＧＮＤ端子９ｄおよびＧＮＤ配線１２ｄを介して、半導体デバイス１０のＧＮＤピン１０ｄと電気的に接続されている。

製造工程において、導体パターン８ａが帯電している状態で半導体デバイス１０のピン１０ａを、コネクタ１４を介して他の機器１５と電気的に接続する場合を想定する。

この場合、半導体デバイス１０のピン１０ａと実装基板８上の端子９ａとは電気的に接続されているため、端子９ａにコネクタ１４を挿入した際、導体パターン８ａに蓄えられた電荷が、ＧＮＤピン１０ｄから半導体素子１０ｅおよびピン１０ａ、端子９ａ、コネクタ１４ならびに機器１５内部の配線を順に経由してＧＮＤに流れ込む。すなわち、導体パターン８ａに蓄えられた電荷量に応じた静電気放電が半導体装置２０に発生するため、半導体デバイス１０が故障するおそれがある。

ここで、実装基板の静電気放電を想定したモデルには、基板帯電イベント（Charge Board Event：ＣＢＥ）がある。ＣＢＥとは、帯電した実装基板へのコネクタの挿入または実装基板と金属工具との接触などによって、実装基板に蓄えられた電荷が放電されるモデルである。通常、実装基板は、半導体デバイスと比較して数百倍以上の面積を有する場合が多く、その面積に比例して実装基板に蓄えられる電荷量が大きくなる。

実装基板においては、ノイズ対策のために、実装基板の多くの面積を占める導電性のＧＮＤパターンが広く採用されている。半導体デバイスおよび実装基板の各々に蓄えられる電荷の容量を示す静電容量Ｃは、Ｃ＝ε（Ｓ／Ｄ）の関係式に基づいて決定される。ただし、εは比誘電率であり、Ｓは対向電極の面積であり、Ｄは対向電極間の距離である。上記のように、ＧＮＤパターンは半導体デバイスよりも面積Ｓが大きいため、実装基板の静電容量Ｃは半導体デバイスの静電容量Ｃよりも大きくなる。

半導体デバイスおよび実装基板の各々に蓄えられる電荷量Ｑは、Ｑ＝ＣＶの関係式に基づき決定される。ただし、Ｖは対向電極間に印加される電圧である。上述したように、実装基板は半導体デバイスに比べて静電容量Ｃが大きいため、印加される電圧Ｖが互いに等しい場合、実装基板は、半導体デバイスに比べてより多くの電荷量を蓄える。

静電気放電のエネルギーＷは、Ｗ＝Ｑ×Ｖ／２の関係式に基づいて決定される。半導体デバイスおよび実装基板の印加電圧Ｖが互いに等しい場合、実装基板は、半導体デバイスに比べて、蓄えられる電荷量Ｑが大きくなるため、静電気放電のエネルギーＷも大きくなる。そのため、図１および図２に示す半導体装置２０においては、半導体デバイス１０単体では静電気放電による故障が発生しないものの、半導体デバイス１０を実装基板８に実装することで、半導体デバイス１０に静電気放電による故障が発生する可能性がある。したがって、半導体デバイス１０を実装基板８に実装した状態でＣＢＥに沿った静電気耐圧試験を行ない、電気機器の製造工程での半導体デバイス１０の静電気耐圧を測定することが必要となる。

（静電気耐圧試験）
次に、実施の形態１に係る静電気耐圧試験について説明する。最初に、図３を用いて実施の形態１に係る静電気耐圧試験装置の構成例を説明する。

（１）静電気耐圧試験装置の構成例
図３は、実施の形態１に係る静電気耐圧試験装置の構成例を概略的に示す図である。

図３に示すように、実施の形態１に係る静電気耐圧試験装置１００は、図１および図２に示した半導体装置２０の静電気耐圧を測定するための装置である。静電気耐圧試験装置１００は、スイッチ１、直流電源２、抵抗３、金属板４、絶縁体５、スイッチ回路６、制御部７および電力線２１～２４を有する。

直流電源２は、高電圧側の電力線２１および低電圧側の電力線２２の間に接続される。電力線２２は接地配線で構成される。直流電源２は、電力線２１に出力する電圧の大きさを切り替え可能に構成されている。

抵抗３は、電力線２１および金属板４の間に接続される。スイッチ１は、電力線２１，２３と抵抗３との間に接続される。スイッチ１には半導体スイッチまたは機械式スイッチを適用することができる。半導体スイッチは、代表的にはＩＧＢＴまたはＭＯＳＦＥＴなどの半導体スイッチング素子である。機械式スイッチは、例えばリレーなどの開閉器である。スイッチ１は「第２のスイッチ」の一実施例に対応する。

スイッチ１は、制御部７からの制御信号に従って、抵抗３を、電力線２１および電力線２３のいずれか一方に電気的に接続可能に構成されている。一例として、スイッチ１は、３つの接点１ａ～１ｃを有する。接点１ａ，１ｂは固定接点であり、接点１ｃは接点１ａ，１ｂと選択的に接続する可動接点である。接点１ａは電力線２１の第１の端子に接続され、接点１ｂは電力線２３の第１の端子に接続され、接点１ｃは抵抗３の第１の端子に接続される。電力線２１の第２の端子は直流電源２の正極に接続され、電力線２３の第２の端子は電力線２２に接続され、抵抗３の第２の端子は金属板４に接続される。

スイッチ１の接点１ｃを接点１ａに接続することにより、電力線２１および抵抗３が電気的に接続されるため、直流電源２から電力線２１に供給される電圧を、抵抗３を介して金属板４に印加することができる。一方、スイッチ１の接点１ｃを接点１ｂに接続することにより、電力線２３および抵抗３が電気的に接続されるため、金属板４に蓄積された電荷を電力線２３を介して電力線２２に向けて放出することができる。

以下の説明では、接点１ｃを接点１ａに接続することを「接点１ａをオン（導通）する」とも称し、接点１ｃを接点１ｂに接続することを「接点１ｂをオンする」とも称する。なお、スイッチ１では、接点１ａがオンのときに接点１ｂがオフ（非導通）され、接点１ｂがオンのときに接点１ａがオフされる。

絶縁体５は、平板形状を有しており、金属板４上に配置される。半導体装置２０は、絶縁体５上に配置される。絶縁体５は、金属板４と導体パターン８ａとの電気的絶縁を確保する。金属板４と導体パターン８ａとの間に絶縁体５を設けることによって、金属板４と導体パターン８ａとを電極としたコンデンサを模擬することができる。そのため、金属板４に電圧を印加したときに、金属板４に電荷を蓄えることができる。なお、絶縁体５の仕様は、試験電圧に応じて決定する必要がある。試験電圧よりも絶縁耐圧が低い絶縁体５を使用した場合、電圧印加中に絶縁体５が絶縁破壊する可能性があるためである。

スイッチ回路６は、半導体装置２０の端子９および電力線２４の間に接続される。電力線２４は接地配線で構成される。スイッチ回路６は、複数のスイッチ６ａ～６ｃを有する。複数のスイッチ６ａ～６ｃは「複数の第１のスイッチ」の一実施例に対応する。

スイッチ６ａ～６ｃには、例えば水銀リレーを適用することができる。水銀リレーは、接点部分が水銀で覆われている。他の機械式リレーでは、スイッチのターンオン時に瞬時的に、オンオフを繰り返すバウンスが発生する。水銀は高い粘性を持つため、水銀リレーではバウンスが発生しない。そのため、再現性の高い静電気耐圧試験を行なうことができる。

スイッチ６ａ～６ｃは、図２に示すような、半導体デバイス１０のピン１０ａ～１０ｃと他の機器１５とをコネクタ１４を介して電気的に接続したときに発生する静電気放電を再現するために用いられる。具体的には、スイッチ６ａは、端子９ａおよび電力線２４の間に接続される。スイッチ６ｂは、端子９ｂおよび電力線２４の間に接続される。スイッチ６ｃは、端子９ｃおよび電力線２４の間に接続される。スイッチ６ａ～６ｃの各々は、制御部７からの制御信号に従ってオン（導通）／オフ（非導通）することにより、対応する端子９と電力線２４とを電気的に接続／遮断するように構成される。

スイッチ６ａ～６ｃをオンすることにより、図２に示した半導体デバイス１０のピン１０ａ～１０ｃとコネクタ１４との電気的な接続が再現されるため、上述したＣＢＥ（基板帯電イベント）による静電気放電を模擬することができる。なお、図３の例では、スイッチ回路６に含まれるスイッチの数を３としたが、スイッチの数は複数であればよい。

制御部７は、スイッチ１およびスイッチ回路６のオンオフを制御する。制御部７は、例えばマイクロコンピュータなどで構成することが可能である。具体的には、制御部７は、ＣＰＵ（Central Processing Unit）７１と、プログラムおよびデータを格納するメモリ７２とを備えており、当該プログラムをＣＰＵ７１が実行することによるソフトウェア処理によって、後述する制御動作を実行することができる。あるいは、当該制御動作の一部または全部について、ソフトウェア処理に代えて、内蔵された専用の電子回路などを用いたハードウェア処理によって実現することも可能である。

メモリ７２は、ＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を含む。ＲＯＭは、ＣＰＵ７１にて実行されるプログラムを格納することができる。ＲＡＭは、ＣＰＵ７１におけるプログラムの実行中に利用されるデータを一時的に格納することができ、作業領域として利用される一時的なデータメモリとして機能することができる。

制御部７は、スイッチ回路６に含まれる複数のスイッチ６ａ～６ｃのオンオフを互いに独立して制御することができる。したがって、制御部７は、複数のスイッチ６ａ～６ｃのいずれか１つのスイッチをオンすることができる。あるいは、制御部７は、２以上のスイッチを同時にオンすることができる。すなわち、制御部７は、複数のスイッチ６ａ～６ｃのうちの少なくとも１つをオンすることができる。

図４は、図３に示した半導体装置２０、スイッチ回路６および電力線２４の配線構成を示す図である。図４に示すように、静電気耐圧試験装置１００は、複数のプローブ１１ａ～１１ｃをさらに有する。以下、プローブ１１ａ～１１ｃを総称して単に「プローブ１１」と称する場合がある。

プローブ１１には、例えばスプリングプローブを適用することができる。スプリングプローブは、バネを内蔵する可動部を有しており、先端に圧力がかかると、バネにより可動部が摺動する。この摺動を利用して、プローブ１１と端子９との接触を確保することができる。

複数のプローブ１１ａ～１１ｃの第１の端子は、複数のスイッチ６ａ～６ｃの第１の端子とそれぞれ接続される。複数のスイッチ６ａ～６ｃの第２の端子は、電力線２４と接続される。複数のプローブ１１ａ～１１ｃの第２の端子は、半導体装置２０の複数の端子９ａ～９ｃとそれぞれ接続される。なお、図４の例では、プローブ１１の数を３としたが、プローブ１１の数はスイッチ回路６のスイッチと同数であればよい。

（２）静電気耐圧試験方法
次に、実施の形態１に係る静電気耐圧試験方法を説明する。

実施の形態１に係る静電気耐圧試験方法は、図３に示した静電気耐圧試験装置１００においてスイッチ１およびスイッチ回路６のオンオフを制御することにより、実装基板８の導体パターン８ａの帯電および、導体パターン８ａに蓄積された電荷の放電を実行するように構成される。これにより、ＣＢＥ（基板帯電イベント）による静電気放電を模擬した静電気耐圧試験を実現する。

（２－１）導体パターン８ａを帯電させる工程
実施の形態１に係る静電気耐圧試験方法では、ＣＢＥによる静電気放電を発生させるために、最初に、実装基板８の導体パターン８ａを帯電させる工程が行なわれる。図５は、導体パターン８ａを帯電させる工程を説明するための図である。

本工程では、最初に、図３に示した静電気耐圧試験装置１００を初期状態に設定する。初期状態では、スイッチ１の接点１ｂをオン（すなわち、接点１ａをオフ）とし、スイッチ回路６のスイッチ６ａ～６ｃをオフとする。次に、初期状態の静電気耐圧試験装置１００に対して、試験対象となる半導体装置２０をセットする。すなわち、絶縁体５上に実装基板８をセットする。

次に、プローブ１１ａ～１１ｃを図示しない駆動部を用いて動作させることにより、図５に示すように、半導体装置２０の端子９ａ～９ｃに対し、プローブ１１ａ～１１ｃをそれぞれ接触させる。プローブ１１ａ～１１ｃが接触することにより、端子９ａ～９ｃはスイッチ６ａ～６ｃの第１の端子とそれぞれ電気的に接続される。ただし、スイッチ６ａ～６ｃはいずれもオフ状態であるため、端子９ａ～９ｃと電力線２４（すなわち、ＧＮＤ）とは電気的に遮断されている。

次に、図５に示すように、スイッチ１の接点１ａをオン（すなわち、接点１ｂをオフ）とする。接点１ａがオンされると、図中に矢印で示すように、直流電源２から電力線２１に供給される電圧が、スイッチ１および抵抗３を介して金属板４に印加される。これにより、金属板４には正電荷が蓄えられる。なお、図５の例では金属板４は正電荷を蓄えているが、負電荷を蓄える構成とすることにより実装基板８が負に帯電した状態を再現した試験を行なうことができる。

なお、抵抗３は、金属板４に電圧を印加するときの突入電流を制限するために設けられている。抵抗３は数ＭΩの抵抗値を有する。抵抗３を設置することによって、直流電源２の電流容量を小さくすることができ、結果的に直流電源２の小型化が可能となる。

絶縁体５を挟んで金属板４に対向している導体パターン８ａは、静電気耐圧試験装置１００の初期状態において電気的に中性であるため、正電荷と負電荷とが等量存在している。接点１ａがオンされて金属板４に電圧が印加されると、導体パターン８ａでは、電荷が流れ出す経路がないため、図５に示すように分極が発生する。なお、分極は発生するが、導体パターン８ａに存在する正電荷と負電荷とは等量のままである。分極によって導体パターン８ａの電荷１２がＧＮＤに対して電気力線を発生させるため、導体パターン８ａがＧＮＤに対して電位を持つことになる。

（２－２）導体パターン８ａの電荷を放電する工程
次に、導体パターン８ａに蓄えられた電荷を放電する工程が行なわれる。本工程では、導体パターン８ａに蓄えられた電荷１２を、半導体デバイス１０を介してＧＮＤに放電させることにより、ＣＢＥによる静電気放電を再現する。図６は、導体パターン８ａの電荷１２を放電させる工程を説明するための図である。

本工程では、スイッチ１の接点１ａをオン状態に保ちながら、スイッチ回路６のスイッチ６ａ～６ｃの少なくとも１つをオンする。図６の例では、スイッチ６ａ～６ｃを同時にオンしている。スイッチ６ａをオンすることにより、端子９ａ、プローブ１１ａ、スイッチ６ａおよび電力線２４を介して、半導体デバイス１０のピン１０ａがＧＮＤと電気的に接続される。半導体デバイス１０のピン１０ｂ，１０ｃも同様に、スイッチ６ｂ，６ｃをオンすることにより、ＧＮＤと電気的に接続される。

半導体デバイス１０の複数のピン１０ａ～１０ｃが同時にＧＮＤと電気的に接続されることによって、図６中に矢印で示すように、導体パターン８ａとＧＮＤとの間には、半導体デバイス１０を経由する電気経路が形成される。この電気経路は、ピン１０ａ～１０ｃからＧＮＤに至る区間で複数の電気経路に分岐される。導体パターン８ａに蓄えられた電荷１２は、半導体デバイス１０に流れ込むと、これら複数の電気経路を通ってＧＮＤに流れ込む。

このようにスイッチ回路６を構成する複数のスイッチ６ａ～６ｃのうちの２以上のスイッチを同時にオンした場合には、半導体デバイス１０のピンとＧＮＤとの間に複数の電気経路が形成されるため、単一のスイッチのみをオンした場合と比較して、導体パターン８ａの電荷１２の放電経路全体のインピーダンスを低下させることができる。そして、このインピーダンスの低下によって、放電経路に流れる電流が増大することになる。ただし、半導体デバイス１０のＧＮＤピン１０ｄは、単一の端子で電流を全て流すため、電流が許容値を超えて増大することによって静電気破壊が発生し得る。

なお、放電経路全体のインピーダンスは、スイッチ回路６においてオンするスイッチの数を調整することにより、変更することが可能である。オンするスイッチの数を増やすに従い、放電経路全体のインピーダンスが小さくなる。その結果、放電経路を流れる電流が大きくなる。図２に示したように、製造現場では、複数の端子９にコネクタ１４を挿入するたびに各端子９の接触の仕方が変化する。そのため、端子９への接触の仕方が変化したときの静電気耐圧を測定する必要がある。

実施の形態１に係る静電気耐圧試験装置１００によれば、静電気放電の経路をスイッチ回路６により制御するため、複数の端子９ａ～９ｃのうちの選択した端子９において静電気放電を発生させることができる。すなわち、スイッチ６ａ～６ｃと半導体デバイス１０のピン１０ａ～１０ｃとが１対１で対応して接続されているため、選択した端子９のみで静電気放電を発生させることができる。これによると、複数の端子９ａ～９ｃにコネクタ１４を挿入したときの各端子９の接触の仕方の変化を想定して静電気耐圧を測定することができる。

なお、スイッチ回路６ではなく、例えばコネクタ１４を使用して静電気耐圧試験を実施した場合には、周囲の環境（湿度など）、コネクタ１４を挿入させる速度および挿入の角度、コネクタ１４の汚染などの様々な影響を受ける場合がある。そのため、同じ測定条件で静電気耐圧試験を実施しても、再現性のある試験結果を得られないことが懸念される。一方、実施の形態１に係る静電気耐圧試験装置１００は、放電経路の形成にスイッチ回路６を用いるため、上述した周囲の環境などの影響が抑えられ、結果的に再現性の高い静電気耐圧試験を行なうことができる。

（２－３）金属板４を除電する工程
静電気放電の終了時には、金属板４を除電する工程が行なわれる。図７は、金属板４を除電する工程を説明するための図である。

本工程では、図７に示すように、スイッチ回路６のスイッチ６ａ～６ｃを全てオフすることにより、半導体デバイス１０のピン１０ａ～１０ｃとＧＮＤとを電気的に遮断する。次に、スイッチ１の接点１ｂをオン（すなわち、接点１ａをオフ）とする。

接点１ｂがオンすることにより、金属板４は、抵抗３、電力線２３および電力線２２を介してＧＮＤと電気的に接続される。金属板４に蓄えられている電荷は、抵抗３、電力線２３および電力線２２を経由してＧＮＤに流れ込む。金属板４を除電した後、端子９ａ～９ｃとの接触を解除するように、プローブ１１ａ～１１ｃを動作させる。これにより、静電気耐圧試験装置１００は初期状態に戻る。

（半導体デバイスの故障判定方法）
次に、実施の形態１に係る静電気耐圧試験における、半導体デバイス１０の故障を判定する方法について説明する。

半導体デバイス１０の故障判定は、静電気放電の前後において実施される半導体デバイス１０の電気的測定の結果に基づいて行なわれる。図８は、半導体デバイス１０の電気的特性を測定するための測定装置の構成例を示す図である。

図８に示すように、半導体デバイス１０の電気的特性を測定するための測定装置１１０は、測定器１６と、演算器１７と、複数のプローブ１１ａ～１１ｄとを有する。プローブ１１には、例えばスプリングプローブを適用することができる。

複数のプローブ１１ａ～１１ｄの第１の端子は、測定器１６に接続される。複数のプローブ１１ａ～１１ｃの第２の端子は、半導体装置２０の複数の端子９ａ～９ｃとそれぞれ接続される。プローブ１１ｄの第２の端子は、半導体装置２０のＧＮＤ端子９ｄと接続される。なお、図８の例では、プローブ１１の数を４としたが、プローブ１１の数は複数であればよい。

測定器１６は、半導体デバイス１０の電気的特性を測定するための部位であり、例えば電圧源または電流源を備えたカーブトレーサなどを有する。測定器１６は、半導体デバイス１０の端子間の電圧および半導体デバイス１０に流れる電流を測定可能に構成される。

プローブ１１ａ～１１ｄを図示しない駆動部を用いて動作させることにより、図８に示すように、半導体装置２０の端子９ａ～９ｄに対し、プローブ１１ａ～１１ｄをそれぞれ接触させる。プローブ１１ａ～１１ｄを接触させることにより、測定器１６は、プローブ１１ａ～１１ｄおよび端子９ａ～９ｄを介して半導体デバイス１０のピン１０ａ～１０ｄと電気的に接続される。

演算器１７は、測定器１６に接続され、測定器１６による半導体デバイス１０の端子間電圧および電流の測定値を受け付ける。演算器１７は、測定値に基づいて、半導体デバイス１０が故障しているか否かを判定する。

具体的には、静電気放電の実施前および実施後において、測定器１６を用いて半導体デバイス１０の電気的特性を測定し、実施前後の電気的特性の測定値を演算器１７において比較する。半導体デバイス１０が静電気放電によって故障した場合、半導体デバイス１０の抵抗値が変化する。例えば半導体デバイス１０がオープン故障した場合には、半導体デバイス１０の抵抗値が増加し、電圧を印加しても電流が流れなくなる。一方、半導体デバイス１０がショート故障した場合には、半導体デバイス１０の抵抗値が低下し、電圧を印加すると電流が一気に流れる。そのため、静電気耐圧試験の実施前と実施後との間で半導体デバイス１０の電気的特性の測定値に変化が確認されれば、半導体デバイス１０が故障したと判断することができる。

（静電気耐圧試験処理フロー）
図９は、実施の形態１に係る静電気耐圧試験方法の処理の流れを説明するためのフローチャートである。

図９に示すように、実施の形態１に係る静電気耐圧試験方法は、静電気放電の発生前の半導体デバイス１０の電気的特性を測定する工程、静電気放電を発生させる工程および、静電気放電の発生後の半導体デバイス１０の電気的特性を測定する工程を備える。

静電気放電の発生前の半導体デバイス１０の電気的特性を測定する工程では、図８に示す測定装置１１０を用いて、半導体デバイス１０の電気的特性（第１の電気的特性）を測定する。

具体的には、最初に、ステップＳ０１により、半導体装置２０の端子９ａ～９ｄに測定器１６を接続する。ステップＳ０１では、端子９ａ～９ｄに対してプローブ１１ａ～１１ｄをそれぞれ接触させる。

次に、ステップＳ０２により、半導体デバイス１０の電気的特性を測定する。ステップＳ０２では、スイッチ回路６のスイッチ６ａ～６ｃの少なくとも１つおよびスイッチ６ｄをオンするとともに、測定器１６から半導体デバイス１０に電圧および／または電流を印加する。測定器１６による半導体デバイス１０の電気的特性の測定値は演算器１７へ送出される。演算器１７は、半導体デバイス１０の電気的特性の測定値を、初期特性として記憶部に保存する。

半導体デバイス１０の電気的特性の測定が終了すると、ステップＳ０３により、端子９ａ～９ｄとの接触を解除するように、プローブ１１ａ～１１ｄを動作させることにより、端子９ａ～９ｄから測定器１６を取り外す。

次に、静電気放電を発生させる工程では、図３に示す静電気耐圧試験装置１００を用いて、半導体デバイス１０にＣＢＥ（基板帯電イベント）による静電気放電を発生させる。

具体的には、最初に、ステップＳ０４により、初期状態に設定された静電気耐圧試験装置１００に対して、試験対象となる半導体装置２０をセットする。ステップＳ０４では、絶縁体５上に実装基板８をセットする。なお、静電気耐圧試験装置１００は初期状態であるため、スイッチ１の接点１ｂがオンされている。

次に、ステップＳ０５により、プローブ１１ａ～１１ｃを動作させることにより、図５に示すように、半導体装置２０の端子９ａ～９ｃに対し、プローブ１１ａ～１１ｃをそれぞれ接触させる。これにより、端子９ａ～９ｃはスイッチ回路６のスイッチ６ａ～６ｃとそれぞれ電気的に接続される。ただし、スイッチ６ａ～６ｃはいずれもオフ状態であるため、端子９ａ～９ｃと電力線２４（すなわち、ＧＮＤ）とは電気的に遮断されている。

次に、ステップＳ０６により、直流電源２から電力線２１に供給される電圧を設定する。この電圧は金属板４に印加される電圧となる。

直流電源２からの印加電圧が設定されると、ステップＳ０７により、スイッチ１の接点１ａをオン（すなわち、接点１ｂをオフ）とする。接点１ａがオンされると、直流電源２から電力線２１に供給される電圧が、スイッチ１および抵抗３を介して金属板４に印加される。その結果、図５に示すように、金属板４には正電荷が蓄えられ、導体パターン８ａが帯電する。

次に、ステップＳ０８に進み、スイッチ１の接点１ａをオン状態に保ちながら、スイッチ回路６のスイッチ６ａ～６ｃのうちの少なくとも１つのスイッチをオンする。このとき、２以上のスイッチを同時にオンすることにより、半導体デバイス１０のピン１０ａ～１０ｃのうちの２以上のピンが同時にＧＮＤと電気的に接続されるため、導体パターン８ａとＧＮＤとの間に半導体デバイス１０を経由する複数の電気経路が形成される。導体パターン８ａに蓄えられた電荷１２は、半導体デバイス１０に流れ込むと、これら複数の電気経路を通ってＧＮＤに流れ込む。

次に、ステップＳ０９により、スイッチ回路６のスイッチ６ａ～６ｃを全てオフすることにより、半導体デバイス１０のピン１０ａ～１０ｃとＧＮＤとを電気的に遮断する。さらに、スイッチ１の接点１ｂをオン（すなわち、接点１ａをオフ）とする。接点１ｂがオンすることにより、金属板４に蓄えられている電荷は、抵抗３、電力線２３および電力線２２を経由してＧＮＤに流れ込む。

金属板４を除電した後、ステップＳ１０により、端子９ａ～９ｃとの接触を解除するように、プローブ１１ａ～１１ｃを動作させることにより、端子９ａ～９ｃからスイッチ回路６を取り外す。

次に、静電気放電の発生後の半導体デバイス１０の電気的特性を測定する工程では、再び図８に示す測定装置１１０を用いて半導体デバイス１０の電気的特性（第２の電気的特性）を測定する。

具体的には、最初に、ステップＳ１１にて、半導体装置２０の端子９ａ～９ｄに測定器１６を接続する。ステップＳ１１では、端子９ａ～９ｄに対してプローブ１１ａ～１１ｄをそれぞれ接触させる。

次に、ステップＳ１２により、半導体デバイス１０の電気的特性を測定する。ステップＳ１２の処理はステップＳ０２の処理と同じである。すなわち、スイッチ回路６のスイッチ６ａ～６ｃの少なくとも１つおよびスイッチ６ｄをオンするとともに、測定器１６から半導体デバイス１０に電圧および／または電流を印加する。

演算器１７は、測定器１６から半導体デバイス１０の電気的特性の測定値を取得すると、ステップＳ１３に進み、ステップＳ１２にて取得された電気的特性（第２の電気的特性）の測定値と、ステップＳ０２にて取得された初期特性（第１の電気的特性）とを比較することにより、半導体デバイス１０が故障しているか否かを判定する。

半導体デバイス１０が故障していると判定された場合（Ｓ１３のＹＥＳ判定時）、静電気耐圧試験を終了する。一方、半導体デバイス１０が故障していない（すなわち、正常）と判定された場合（Ｓ１３のＮＯ判定時）には、ステップＳ１４に進み、演算器１７は、直流電源２からの印加電圧をさらに増加することが可能か否かを判定する。ステップＳ１４では、現在の印加電圧が、直流電源２が出力可能な電圧範囲の上限値に達している場合、印加電圧を増加できないと判定する。印加電圧を増加できない場合（Ｓ１４のＮＯ判定時）、静電気耐圧試験を終了する。

一方、現在の印加電圧が当該上限値に達していなければ（Ｓ１４のＹＥＳ判定時）、演算器１７は印加電圧を増加可能と判定し、ステップＳ０４に戻り、再び静電気放電を発生させる工程を実行する。本工程では、ステップＳ０６により、印加電圧を現在の電圧値よりも高い電圧値に変更する。そして、ステップＳ０７～Ｓ１０の処理を実行することにより、半導体デバイス１０に静電気放電を発生させる。続いてステップＳ１１～Ｓ１４の処理を実行することにより、半導体デバイス１０の電気的特性を測定し、その測定値と初期特性との比較に基づいて半導体デバイス１０の故障の有無を判定する。

以上説明したように、実施の形態１に係る静電気耐圧試験装置および静電気耐圧試験方法によれば、半導体装置２０の実装基板８に設けられた複数の端子９で同時に静電気放電を発生させることができるため、複数の端子９にコネクタを挿入するときのように、複数の端子９に同時に金属が接触することにより静電気放電が発生する工程での静電気耐圧を測定することができる。これによると、実装基板８上の半導体デバイス１０の静電気耐圧を正確に測定することができる。

また、実施の形態１に係る静電気耐圧試験装置および静電気耐圧試験方法によれば、静電気放電の発生経路をスイッチ回路６によって制御するため、複数の端子９の中から選択した端子９において静電気放電を発生させることができる。これによると、複数の端子９にコネクタを挿入したときの各端子９の接触の仕方の変化を想定して静電気耐圧を測定することができる。

さらに、スイッチ回路６における複数のスイッチ６ａ～６ｃのオンオフによって静電気放電を発生させるため、周囲の環境の影響を抑制でき、結果的に再現性の高い静電気耐圧試験を実現することができる。

実施の形態２．
上述した実施の形態１では、静電気耐圧試験装置１００と測定装置１１０とが別体である構成例について説明したが、静電気耐圧試験装置および測定装置を一体化する構成とすることもできる。この構成では、スイッチを用いて静電気耐圧試験装置および測定装置を選択的に駆動することができる。

（静電気耐圧試験装置の構成例）
図１０は、実施の形態２に係る静電気耐圧試験装置の構成例を概略的に示す図である。

図１０に示すように、実施の形態２に係る静電気耐圧試験装置１００Ａは、図３に示す実施の形態１に係る静電気耐圧試験装置１００に対して測定器１６、演算器１７おびスイッチ１８を付加するとともに、スイッチ回路６および制御部７をそれぞれ、スイッチ回路６Ａおよび制御部７Ａに置き換えたものである。静電気耐圧試験装置１００Ａにおいて測定器１６および演算器１７は、図８に示す測定装置１１０における測定器１６および演算器１７とそれぞれ同じものであるため、説明は省略する。

スイッチ１８は、電力線２５，２６と電力線２４との間に接続される。スイッチ１８には半導体スイッチまたは機械式スイッチを適用することができる。スイッチ１８は「第３のスイッチ」の一実施例に対応する。

スイッチ１８は、制御部７Ａからの制御信号に従って、電力線２５を、電力線２４および電力線２６のいずれか一方に電気的に接続可能に構成されている。一例として、スイッチ１８は、３つの接点１８ａ～１８ｃを有する。接点１８ａ，１８ｂは固定接点であり、接点１８ｃは接点１８ａ，１８ｂと選択的に接続する可動接点である。接点１８ａは電力線２５の第１の端子に接続され、接点１８ａは電力線２４の第１の端子に接続され、接点１８ｂは電力線２６の第１の端子に接続される。電力線２５の第２の端子は、スイッチ回路６Ａのスイッチ６ａ～６ｃの第１の端子に接続される。電力線２６の第２の端子は、測定器１６に接続される。

スイッチ回路６Ａは、半導体装置２０の端子９と、電力線２５および測定器１６との間に接続される。スイッチ回路６Ａは、図３に示すスイッチ回路６にスイッチ６ｄを追加したものである。スイッチ６ｄは、ＧＮＤ端子９ｄおよび測定器１６の間に接続される。スイッチ６ｄには、半導体スイッチまたは機械式スイッチを適用することができる。スイッチ６ｄは、制御部７Ａからの制御信号に従ってオン／オフすることにより、ＧＮＤ端子９ｄと測定器１６との電気的に接続／遮断するように構成される。

スイッチ１８の接点１８ｃを接点１８ａに接続することにより、電力線２５および電力線２４が電気的に接続されるため、図３に示す静電気耐圧試験装置１００を形成することができる。一方、スイッチ１８の接点１８ｃを接点１８ｂに接続することにより、電力線２５および電力線２６が電気的に接続されるため、スイッチ６ａ～６ｃを介して半導体装置２０の端子９ａ～９ｃが測定器１６に接続される。これにより、図８に示す測定装置１１０を形成することができる。すなわち、静電気耐圧試験装置１００Ａは、静電気耐圧試験装置１００と測定装置１１０とを切り替え可能に構成されている。

以下の説明では、接点１８ｃを接点１８ａに接続することを「接点１８ａをオンする」とも称し、接点１８ｃを接点１８ｂに接続することを「接点１８ｂをオンする」とも称する。なお、スイッチ１８では、接点１８ａがオンのときに接点１８ｂがオフされ、接点１８ｂがオンのときに接点１８ａがオフされる。

制御部７Ａは、スイッチ１，１８およびスイッチ回路６Ａのオンオフを制御する。制御部７Ａは、例えばマイクロコンピュータなどで構成することが可能である。具体的には、制御部７は、ＣＰＵ７１と、プログラムおよびデータを格納するメモリ７２とを備えており、当該プログラムをＣＰＵ７１が実行することによるソフトウェア処理によって、後述する制御動作を実行することができる。あるいは、当該制御動作の一部または全部について、ソフトウェア処理に代えて、内蔵された専用の電子回路などを用いたハードウェア処理によって実現することも可能である。

制御部７Ａは、制御部７と同様に、スイッチ回路６に含まれる複数のスイッチ６ａ～６ｃのオンオフを互いに独立して制御することができる。したがって、制御部７Ａは、複数のスイッチ６ａ～６ｃのうちの少なくとも１つのスイッチをオンすることができる。

（静電気耐圧試験方法）
次に、図１１から図１３を用いて、実施の形態２に係る静電気耐圧試験方法を説明する。図１１は、実施の形態２に係る静電気耐圧試験方法の処理の流れを説明するためのフローチャートである。図１１のフローチャートは、図９に示すフローチャートと比較して、スイッチ１８およびスイッチ回路６Ａの制御が異なる。

図１１に示すように、実施の形態２に係る静電気耐圧試験方法は、静電気放電の発生前の半導体デバイス１０の電気的特性を測定する工程、静電気放電を発生させる工程および、静電気放電の発生後の半導体デバイス１０の電気的特性を測定する工程を備える。

静電気放電の発生前の半導体デバイス１０の電気的特性を測定する工程では、図１０に示す測定器１６および演算器１７を用いて、半導体デバイス１０の電気的特性（第１の電気的特性）を測定する。図１２は、半導体デバイス１０の電気的特性を測定する工程を説明するための図である。

具体的には、最初に、ステップＳ２１により、初期状態に設定された静電気耐圧試験装置１００Ａに対して、試験対象となる半導体装置２０をセットする。初期状態では、スイッチ１の接点１ｂをオン（すなわち、接点１ａをオフ）とする。

次に、ステップＳ２２により、半導体装置２０の端子９ａ～９ｄに図示しないプローブを接触させることにより、端子９ａ～９ｄとスイッチ回路６Ａのスイッチ６ａ～６ｄとそれぞれ電気的に接続する。ただし、スイッチ６ａ～６ｄはいずれもオフ状態であるため、端子９ａ～９ｃと電力線２５とは電気的に遮断され、かつ、ＧＮＤ端子９ｄと測定器１６とは電気的に遮断されている。

ステップＳ２３により、スイッチ１８の接点１８ｂをオン（すなわち、接点１８ａをオフ）とする。次に、ステップＳ２４により、半導体デバイス１０の電気的特性を測定する。ステップＳ２４では、スイッチ回路６Ａのスイッチ６ａ～６ｃの少なくとも１つおよびスイッチ６ｄをオンするとともに、測定器１６から半導体デバイス１０に電圧および／または電流を印加する。測定器１６による半導体デバイス１０の電気的特性の測定値は演算器１７へ送出される。演算器１７は、半導体デバイス１０の電気的特性の測定値を、初期特性として記憶部に保存する。

半導体デバイス１０の電気的特性の測定が終了すると、ステップＳ２５により、スイッチ回路６Ａのスイッチ６ａ～６ｄをすべてオフとする。

次に、静電気放電を発生させる工程では、半導体デバイス１０にＣＢＥ（基板帯電イベント）による静電気放電を発生させる。図１３は、静電気放電を発生させる工程を説明するための図である。

具体的には、最初にステップＳ２６により、スイッチ１８の接点１８ａをオン（すなわち、接点１８ｂをオフ）とする。なお、スイッチ１の接点１ｂはオンのままである。

次に、ステップＳ２７により、直流電源２から電力線２１に供給される電圧を設定する。この電圧は金属板４に印加される電圧となる。直流電源２からの印加電圧が設定されると、ステップＳ２８により、スイッチ１の接点１ａをオン（すなわち、接点１ｂをオフ）とする。接点１ａがオンされると、直流電源２から電力線２１に供給される電圧が、スイッチ１および抵抗３を介して金属板４に印加される。

次に、ステップＳ２９に進み、スイッチ１の接点１ａをオン状態に保ちながら、スイッチ回路６Ａのスイッチ６ａ～６ｃの少なくとも１つをオンする。なお、スイッチ６ｄはオフのままである。図１３の例では、スイッチ６ａ～６ｃを同時にオンしている。ステップＳ２９では、複数のスイッチ６ａ～６ｃのうちの２以上のスイッチを同時にオンすることにより、半導体デバイス１０のピン１０ａ～１０ｃのうちの２以上のピンが同時にＧＮＤと電気的に接続されるため、導体パターン８ａとＧＮＤとの間に半導体デバイス１０を経由する複数の電気経路が形成される。導体パターン８ａに蓄えられた電荷１２は、半導体デバイス１０に流れ込むと、これら複数の電気経路を通ってＧＮＤに流れ込む。

次に、ステップＳ３０により、スイッチ回路６Ａのスイッチ６ａ～６ｃを全てオフすることにより、半導体デバイス１０のピン１０ａ～１０ｃとＧＮＤとを電気的に遮断する。さらに、スイッチ１の接点１ｂをオン（すなわち、接点１ａをオフ）とする。接点１ｂがオンすることにより、金属板４に蓄えられている電荷は、抵抗３、電力線２３および電力線２２を経由してＧＮＤに流れ込む。

次に、静電気放電の発生後の半導体デバイス１０の電気的特性を測定する工程では、再び図１０に示す測定器１６および演算器１７を用いて半導体デバイス１０の電気的特性（第２の電気的特性）を測定する。

具体的には、最初に、ステップＳ３１により、スイッチ１８の接点１８ｂをオン（すなわち、接点１８ａをオフ）とし、スイッチ１の接点１ｂをオン（すなわち、接点１ａをオフ）とする。なお、スイッチ回路６Ａのスイッチ６ａ～６ｄはすべてオフとする。

次に、ステップＳ３２により、半導体デバイス１０の電気的特性（第２の電気的特性）を測定する。ステップＳ３２の処理はステップＳ２４の処理と同じである。すなわち、スイッチ回路６Ａのスイッチ６ａ～６ｃの少なくとも１つおよびスイッチ６ｄをオンするとともに、測定器１６から半導体デバイス１０に電圧および／または電流を印加する。

演算器１７は、測定器１６から半導体デバイス１０の電気的特性の測定値を取得すると、ステップＳ３３に進み、ステップＳ３２にて取得された電気的特性（第２の電気的特性）の測定値と、ステップＳ２４にて取得された初期特性（第１の電気的特性）とを比較することにより、半導体デバイス１０が故障しているか否かを判定する。

半導体デバイス１０が故障していると判定された場合（Ｓ３３のＹＥＳ判定時）、静電気耐圧試験を終了する。一方、半導体デバイス１０が故障していないと判定された場合（Ｓ３３のＮＯ判定時）には、ステップＳ３４に進み、演算器１７は、直流電源２からの印加電圧をさらに増加することが可能か否かを判定する。印加電圧を増加できない場合（Ｓ３４のＮＯ判定時）、静電気耐圧試験を終了する。

一方、印加電圧が増加可能である場合（Ｓ３４のＹＥＳ判定時）、ステップＳ２６に戻り、再び静電気放電を発生させる工程を実行する。本工程では、ステップＳ２７により、印加電圧を現在の電圧値よりも高い電圧値に変更する。そして、ステップＳ２８～Ｓ３０の処理を実行することにより、半導体デバイス１０に静電気放電を発生させる。続いてステップＳ３１～Ｓ３４の処理を実行することにより、半導体デバイス１０の電気的特性を測定し、その測定値と初期特性との比較に基づいて半導体デバイス１０の故障の有無を判定する。

以上説明したように、実施の形態２に係る静電気耐圧試験装置および静電気耐圧試験方法においても、スイッチ回路６Ａのスイッチ６ａ～６ｃを制御することにより、半導体装置２０の実装基板８に設けられた複数の端子９で同時に静電気放電を発生させることができるため、実施の形態１に係る静電気耐圧試験装置および静電気耐圧試験方法と同様の効果を得ることができる。

なお、上述した実施の形態および変更例について、明細書内で言及されていない組み合わせを含めて、不都合または矛盾が生じない範囲内で、実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，６ａ～６ｄ，１８ スイッチ、１ａ～１ｃ，１８ａ～１８ｃ 接点、２ 直流電源、３ 抵抗、４ 金属板、５ 絶縁体、６，６Ａ スイッチ回路、７，７Ａ 制御部、８ 実装基板、８ａ 導体パターン、８ｂ 絶縁層、９，９ａ～９ｄ 端子、１０ 半導体デバイス、１０ａ～１０ｄ ピン、１０ｅ 半導体素子、１０ｆ 封止樹脂、１１，１１ａ～１１ｄ プローブ、１２ 電荷、１２ａ～１２ｃ 配線、１３ 筐体、１４ コネクタ、１５ 機器、１６ 測定器、１７ 演算器、２０ 半導体装置、２１～２６ 電力線、７１ ＣＰＵ、７２ メモリ、１００，１００Ａ 静電気耐圧試験装置、１１０ 測定装置。

Claims (10)

1. 実装基板上の半導体デバイスの静電気耐圧を測定するための静電気耐圧試験装置であって、
   前記半導体デバイスは複数のピンを有しており、前記実装基板には、前記複数のピンとそれぞれ電気的に接続される複数の端子および、導体パターンが設けられており、
   前記実装基板が搭載される金属板と、
   前記金属板に電圧を印加するための電源と、
   前記金属板と前記実装基板との間に配置される絶縁体と、
   前記複数の端子および接地配線の間に接続されるスイッチ回路と、
   前記スイッチ回路を制御する制御部とを備え、
   前記スイッチ回路は、前記複数の端子にそれぞれ対応して設けられ、対応する端子を前記接地配線に接続するように構成された複数の第１のスイッチを含み、
   前記制御部は、前記導体パターンに蓄えられた電荷を、前記半導体デバイスを介して前記接地配線に放電するときに、前記複数の第１のスイッチから選択した少なくとも１つの第１のスイッチをオンする、静電気耐圧試験装置。
2. 前記制御部からの制御信号に従って、前記金属板を、前記電源または前記接地配線に選択的に接続するように構成された第２のスイッチをさらに備え、
   前記制御部は、
   前記複数の第１のスイッチをオフし、かつ、前記第２のスイッチにより前記金属板を前記電源に接続することにより、前記導体パターンを帯電させ、
   前記少なくとも１つの第１のスイッチをオンすることにより、前記導体パターンに蓄えられた電荷を、前記半導体デバイスを介して前記接地配線に放電し、かつ、
   前記少なくとも１つの第１のスイッチをオフし、かつ、前記第２のスイッチにより前記金属板を前記接地配線に接続することにより、前記金属板を除電する、請求項１に記載の静電気耐圧試験装置。
3. 前記複数の第１のスイッチを前記複数の端子にそれぞれ接続するための複数のプローブをさらに備え、
   前記複数のプローブの各々は、先端に圧力を受けて摺動するように構成された可動部を有する、請求項１または２に記載の静電気耐圧試験装置。
4. 前記複数の第１のスイッチの各々は、水銀リレーを含む、請求項１から３のいずれか１項に記載の静電気耐圧試験装置。
5. 前記半導体デバイスの電気的特性を測定するための測定器と、
   前記測定器による前記電気的特性の測定値に基づいて、前記半導体デバイスの故障を判定するように構成された演算器と、
   前記制御部からの制御信号に従って、前記スイッチ回路を、前記測定器または前記接地配線に選択的に接続するように構成された第３のスイッチとをさらに備える、請求項１から４のいずれか１項に記載の静電気耐圧試験装置。
6. 実装基板上の半導体デバイスの静電気耐圧を測定するための静電気耐圧試験方法であって、
   前記半導体デバイスは複数のピンを有しており、前記実装基板には、前記複数のピンとそれぞれ電気的に接続される複数の端子および、導体パターンが設けられており、
   前記半導体デバイスに静電気放電を発生させるステップを備え、
   前記半導体デバイスに静電気放電を発生させるステップは、
   絶縁体を挟んで前記導体パターンに対向配置された金属板に電圧を印加することにより、前記導体パターンを帯電させるステップと、
   前記導体パターンに蓄えられた電荷を、前記半導体デバイスを介して接地配線に放電するステップとを含み、
   前記放電するステップは、前記複数の端子にそれぞれ対応して設けられ、対応する端子を前記接地配線に接続するように構成された複数の第１のスイッチから選択した少なくとも１つの第１のスイッチをオンするステップを含む、静電気耐圧試験方法。
7. 前記少なくとも１つの第１のスイッチをオフし、かつ、前記金属板を前記接地配線に接続することにより、前記金属板を除電するステップをさらに備える、請求項６に記載の静電気耐圧試験方法。
8. 前記半導体デバイスに静電気放電を発生させるステップは、前記複数の第１のスイッチにそれぞれ対応して設けられた複数のプローブの先端を前記複数の端子に接触させるステップをさらに含む、請求項６または７に記載の静電気耐圧試験方法。
9. 前記半導体デバイスに静電気放電を発生させるステップの実行前に前記半導体デバイスの第１の電気的特性を測定するステップと、
   前記半導体デバイスに静電気放電を発生させるステップの実行後に前記半導体デバイスの第２の電気的特性を測定するステップと、
   前記第１の電気的特性および前記第２の電気的特性を比較することにより、前記半導体デバイスの故障を判定するステップとをさらに備える、請求項６から８のいずれか１項に記載の静電気耐圧試験方法。
10. 前記半導体デバイスに静電気放電を発生させるステップは、前記判定するステップにおいて正常と判定された前記半導体デバイスに再び静電気放電を発生させるステップを含み、
    前記再び静電気放電を発生させるステップは、前記金属板に印加する電圧を増加するステップを含む、請求項９に記載の静電気耐圧試験方法。

Images