JP7392953B2 - 自己キャリブレーションされるｄｃ－ｄｃコンバータ - Google Patents

Description

スイッチドモード電源（ＳＭＰＳ）は、負荷に結合し得るエネルギーストレージ要素（インダクタ／トランス及び／又はコンデンサなど）にスイッチノード／端子を介して結合される１つ又は複数のパワートランジスタをスイッチングすることによって、入力電源から負荷に電力を伝送する。パワートランジスタは、エネルギーストレージ要素を含むか又はエネルギーストレージ要素に結合し得る電力コンバータに含まれ得る。ＳＭＰＳは、パワートランジスタに１つ又は複数のゲート駆動信号を提供するために、ＳＭＰＳコントローラを含み得る。

幾つかのＳＭＰＳ実装において、コントローラ（例えば、ＳＭＰＳコントローラ、電力コントローラ、電力コンバータコントローラなど）が、電力コンバータに結合され、電力コンバータが受け取る入力信号（Ｖｉｎ）の電圧レベルとは異なる電圧レベルの出力信号（Ｖｏｕｔ）を生成するように電力コンバータを制御するように構成される。コントローラは、この制御を、電力コンバータのエネルギーストレージ要素を充電する（例えば、エネルギーを蓄積する）ためにエネルギーを伝達するように電力コンバータの少なくとも幾つかのパワートランジスタを、直接又は間接的に（例えば、ゲートドライバなどの１つ又は複数のドライバを介して）、制御する１つ又は複数の制御信号を提供することによって実施する。パワートランジスタが導通状態で動作している期間をＴＯＮフェーズと称し、パワートランジスタがＴＯＮフェーズで動作する時間量がＴＯＮによって定義される。少なくとも幾つかの例において、Ｖｉｎの電圧レベル、Ｖｏｕｔの電圧レベル、電力コンバータの温度、Ｖｏｕｔを受け取るために電力コンバータに結合される負荷の特徴、及び／又は、或る状態下で変わり得るその他の様々な特徴の少なくとも幾つかに基づいて、コントローラはＴＯＮを決定する。決定されたＴＯＮに基づいて、コントローラは、これら１つ又は複数の制御信号を出力して、パワートランジスタに、ＴＯＮフェーズで動作させるか、又はＴＯＮフェーズでの動作を停止させる（例えば、オフタイム（ＴＯＦＦ）フェーズ）。幾つかの例において、この制御は、反対にされて、コントローラが代わりに電力コンバータのためのＴＯＦＦを決定し、ＴＯＮがプログラム値又は設計値（例えば、定数）であるようにされる。ＴＯＮフェーズにおける動作とＴＯＦＦフェーズにおける動作が交互に行われるようにコントローラがパワートランジスタを制御する周波数をスイッチング周波数と称する。

ＴＯＮが設計定数であり、コントローラがＴＯＦＦを制御する幾つかの実装において、電力コンバータの実際のＴＯＮは、設計ＴＯＮを超えることがある。例えば、コントローラ及び電力コンバータ内で、又はこれらの間において（並びに、コントローラ、電力コンバータ、及び、コントローラと電力コンバータの間の単一経路に存在し得る任意のその他の構成要素の間において）、固有及び／又は不可避な遅延が存在し得る。一例として、電力コンバータのパワートランジスタは、ＴＯＮフェーズからＴＯＦＦフェーズへの又はその逆のスイッチングに関連する或るスイッチング遅延を有し得る。他の遅延には、信号伝播遅延、デジタル論理構造のセットアップ及び／又は保持時間、コンパレータ遅延、ゲートドライバ遅延などが含まれ得る。幾つかの例において、ゲートドライバ遅延は、トランジスタのスイッチングオン又はオフの間のトランジスタのゲートの立ち上がり及び／又は立ち下がり時間を示す。そのため、上述のコントローラは、電力コンバータをＴＯＮフェーズからＴＯＦＦフェーズへ移行させるために時間ｔに制御信号を出力し得るが、実際には電力コンバータは時間ｔ＋ｘまでＴＯＦＦフェーズに移行しないことがある。ここで、ｘは、コントローラ及び電力コンバータを含むアーキテクチャの信号経路における固有な遅延の量である。この遅延、及び電力コンバータの実際のＴＯＮの設計ＴＯＮからの変動は、電力コンバータの動作に悪影響を及ぼし得る。例えば、設計ＴＯＮからの変動により、（例えば、電力コンバータのエネルギーストレージ要素が指定値まで完全に充電されない、及び／又は指定値から又は指定値まで完全に放電されないことによって）Ｖｏｕｔの値を変更し得るか、或いは電力コンバータのスイッチング周波数を変更し得る。様々な例において、構成要素におけるプロセス変動、温度変化、電力コンバータの負荷などのその他の特徴は、Ｖｏｕｔの値、及び／又はコンバータのスイッチング周波数を変更し得る。８００キロヘルツ（ｋＨｚ）よりも大きいスイッチング周波数などの高スイッチング周波数において、固有な遅延の影響はより顕著になり得る。例えば、１．４メガヘルツ（ＭＨｚ）の設計スイッチング周波数を提供するための設計ＴＯＮの場合、最大約３０％までの実際のスイッチング周波数の変動が、固有の遅延によって引き起こされ得る。幾つかの例において、この変動により、高周波数及び／又は高精度応用環境におけるコントローラ及び電力コンバータの使用が制限される。幾つかの例において、この変動により、電力コンバータの効率がさらに下がり、電力損失の増加及び電力コンバータの動作コストの上昇につながる。さらに他の例において、この変動により、電力コンバータのおおよその実際のスイッチング周波数において電磁干渉が生じ、これは、設計スイッチング周波数から変動すると、電気デバイスによっては機能しないことがあり、その電気デバイスを損傷させ得、或いは動作不能とし得る。

本記載の少なくとも幾つかの態様により、電力コンバータのおおよそ所望のスイッチング周波数が維持されるように自己キャリブレーションを行うように構成されるコントローラが提供される。コントローラによって実施される自己キャリブレーションは、電力コンバータの実際のスイッチング周波数における、設計スイッチング周波数からの変動に関連する悪影響を少なくとも部分的に軽減する。コントローラは、一例において、電力コンバータのコントローラによる制御において固有な遅延に鑑み、所望のスイッチング周波数をおおよそ維持する。少なくとも１つの例において、コントローラは、電力コンバータの実際のスイッチング周波数の基準信号との比較に少なくとも部分的に基づいて一定値ＴＯＮを生成することによって、所望のスイッチング周波数をおおよそ維持する。例えば、コントローラは、電力コンバータの実際のスイッチング周波数を基準信号と比較し、比較結果に基づいてカウンタを増減し、カウンタの値に従ってＴＯＮジェネレータのコンデンサアレイを改変する。少なくとも幾つかの例において、本明細書において記載するコントローラは、Ｖｉｎ、Ｖｏｕｔ、コントローラを含むシステムに結合される負荷の特性、温度、及び、その他の環境要因とは独立して動作する。

説明される例において、或る回路が、信号を受け取るように構成される入力及び第１のノードに結合される出力を有する第１の周波数・電圧コンバータと、基準クロック信号を受け取るように構成される入力及び第２のノードに結合される出力を有する第２の周波数・電圧コンバータとを含む。幾つかの例において、この回路はさらに、第１のノードと第３のノードの間に結合される第１の電圧源、第２のノードと第４のノードの間に結合される第２の電圧源、第１のノードと第３のノードの間に結合される第１のスイッチ、及び、第２のノードと第４のノードの間に結合される第２のスイッチを含む。幾つかの例において、この回路はさらに、第２のノードに結合される第１の入力と、第３のノードに結合される第２の入力と、出力とを有するコンパレータ、コンパレータの出力に結合される入力及び出力を有する論理回路、並びに、論理回路の出力に結合される入力及び出力を有するカウンタを含む。

他の例において、或るシステムが、電源、負荷、ゲートドライバ、電力コンバータ、第１のコンパレータ、コントローラを含む。幾つかの例において、ゲートドライバは複数の入力及び複数の出力を有する。幾つかの例において、電力コンバータは、ゲートドライバ出力の１つに結合されるゲート端子、電源に結合される第１の端子と第２の端子とを有する第１のトランジスタ、並びに、第１のトランジスタの第２の端子に結合される第１の端子と負荷に結合される第２の端子とを有するエネルギーストレージ要素を含む。幾つかの例において、第１のコンパレータは、電力コンバータに結合される第１の入力、第２の入力、及び、ゲートドライバ入力の１つに結合される出力を有する。幾つかの例において、コントローラは、ゲートドライバ出力の１つに結合される入力と出力とを有するキャリブレーションループ、及び、キャリブレーループの出力に結合される入力と第１のコンパレータの出力に結合される出力とを有するオンタイム（ＴＯＮ）ジェネレータを含む。幾つかの例において、ＴＯＮジェネレータは、ゲートドライバを制御して第１のトランジスタのゲート端子を介して電力コンバータを制御するためのＴＯＮを生成するように構成される。幾つかの例において、キャリブレーループは、ゲートドライバによって第１のトランジスタに提供される信号の周波数を基準クロックの周波数と比較し、ゲートドライバによって第１のトランジスタに提供された信号の周波数の基準クロックの周波数との比較の結果に基づいてカウンタの値を改変し、カウンタの値に基づいてＴＯＮジェネレータのタイミング回路に存在する容量値を改変するためＴＯＮジェネレータを制御するように構成される。

さらなる例において、或る方法が、ＴＯＮを生成すること、生成されたＴＯＮに従って少なくとも部分的に電力コンバータを制御すること、電力コンバータを制御するため、電力コンバータに提供される少なくとも１つの制御信号にほぼ等しい周波数を有するスイッチング周波数信号を生成すること、スイッチング周波数信号を、スイッチング周波数信号の周波数を表す電圧を有する第１の信号に変換すること、基準クロックを基準クロックの周波数を表す電圧を有する第２の信号を変換すること、第１及び第２の信号をバイアスすること、バイアスされた第１及び第２の信号を比較すること、比較の結果に基づいてカウンタの出力値を改変すること、並びに、カウンタの出力値に基づいてスイッチング周波数信号の周波数を改変するためＴＯＮを生成するＴＯＮジェネレータのタイマにおける容量値を改変することを含む。

様々な例に従った例示のシステムのブロック図を示す。

様々な例に従った例示のコントローラの概略図を示す。

様々な例に従った例示の信号波形のタイミング図を示す。

様々な例に従った例示の方法のフローチャートを示す。

図１は、様々な例に従った例示のシステム１００のブロック図を示す。少なくとも一例において、システム１００は、電源１０５、電力コンバータ１１０、及びコントローラ１１５を含む電力システムであり、負荷１２０に結合するように構成される。電力コンバータ１１０及びコントローラ１１５は、少なくとも一例において、電源１０５をさらに含み得るか又は電源１０５に結合し得るＳＭＰＳの構成要素である。少なくとも一例において、電源１０５は、任意の適切なエネルギーストレージ技術又は化学組成の電池である。別の例において、電源１０５は、システム１００に直流（ＤＣ）信号を適切な電圧レベルで提供し、システム１００の少なくとも一部及び／又は負荷１２０に電力供給するために適切な量の電流を伝搬する任意の他の適切なデバイスである。少なくとも一例において、電力コンバータ１１０は、降圧型コンバータ、昇圧型コンバータ、昇降圧型コンバータ、ハイブリッドコンバータ、又は任意の他の適切な形態の電力コンバータのいずれかであるが、その範囲は本明細書において限定されない。また、少なくとも一例において、電力コンバータ１１０は、パワートランジスタ１２５及びエネルギーストレージ要素１３０を含む。幾つかの例において、パワートランジスタ１２５を制御することにより、パワートランジスタ１２５が電流を導通するように制御されると電力コンバータ１１０がオンされ、パワートランジスタ１２５が電流を導通させないように制御されると電力コンバータ１１０がオフされるように、電力コンバータ１１０の動作が制御される。少なくとも一例において、パワートランジスタ１２５がオンされると、エネルギーストレージ要素１３０が充電され（例えば、エネルギーを蓄積し）、パワートランジスタ１２５がオフされると、エネルギーストレージ要素１３０が放電する（例えば、エネルギーを出力する）。少なくとも一例において、エネルギーストレージ要素１３０はインダクタである。電力コンバータ１１０を制御するために、少なくとも一例において、コントローラ１１５は、ＴＯＮジェネレータ１３５及びキャリブレーションループ１４０を含む。様々な例において、コントローラ１１５はさらに、ゲートドライバ、検出器（例えば、ボトム検出器）、コンパレータ、又はその他の適切な回路要素の１つ又は複数を含むが、その範囲は本明細書において限定されず、いずれも図１に示されていない。

電力コンバータ１１０及びコントローラ１１５は、幾つかの例において、電源１０５に結合される。コントローラ１１５はさらに、電力コンバータ１１０に結合され（例えば、少なくともパワートランジスタ１２５に結合され）、電力コンバータ１１０は負荷１２０に結合するように構成される。様々な他の例において、コントローラ１１５は、１つ又は複数の場所、或いはコントローラ１１５の所望の動作及び／又は電力コンバータ１１０のトポロジーに従って任意の他の場所において、電力コンバータ１１０に結合される。これらの場所は、例えば、電力コンバータ１１０の出力、電力コンバータ１１０の感知要素（これは、エネルギーストレージ要素１３０の端子又はエネルギーストレージ要素１３０を介する電流フローを表す信号を出力するように構成される構成要素であり得る）などである。例えば、コントローラ１１５は、電力コンバータ１１０における電流フローを示す（例えば、エネルギーストレージ要素１３０を介する電流フローを示す）値を有する感知信号を受け取るように電力コンバータ１１０の感知要素（図示せず）において電力コンバータ１１０に結合され得る。幾つかの例において、感知信号は、電力コンバータ１１０における電流フローを示す（又は電流フローに関係する）電流を有する。別の例において、感知信号は、電力コンバータ１１０における電流フローを表す電圧を有する。幾つかの例において、感知信号は、コントローラ１１５が感知信号を受け取る前に減衰される（この場合、本明細書においてコントローラ１１５及び感知信号に関して記載される例は、コントローラ１１５及び減衰表示される感知信号に同様に当てはまる）。

システム１００の動作の例において、コントローラ１１５は、電力コンバータ１１０が電源１０５から受け取るＶｉｎとＴＯＮジェネレータ１３５によって生成されるＴＯＮとに少なくとも部分的に基づいてＶｏｕｔを生成するように電力コンバータ１１０を制御する。例えば、コントローラ１１５は、感知信号及び電力コンバータ１１０のスイッチング周波数に少なくとも部分的に基づいて、パワートランジスタ１２５を、ＴＯＮ（例えば、ＴＯＮの立ち上がりエッジ）に従ってオンにし、ＴＯＮ（例えば、ＴＯＮの立ち下がりエッジ）に従ってエネルギーを導通させるか又はオフにしてエネルギーの導通を停止するように制御することによって、電力コンバータ１１０を制御する。別の例において、この制御はさらに、Ｖｏｕｔに基づいて少なくとも部分的に実施される。様々な例において、コントローラ１１５はさらに、他の特徴に従って電力コンバータ１１０を制御する。この特徴には、（感知信号がインダクタ電流以外の信号を表す場合の）電力コンバータ１１０のインダクタ電流、（例えば、ＲＥＦに基づく値を有するＶｏｕｔを提供するように電力コンバータ１１０をレギュレートするための）受け取った基準値（ＲＥＦ）、又は、電力コンバータ１１０の制御に用いるための任意の他の適切な基準又は特徴などである。少なくとも幾つかの例において、感知信号の値が予め定義された閾値（例えば、ＲＥＦ）に達したとコントローラ１１５が判定すると、コントローラ１１５は動作モードを変更するように電力コンバータ１１０を制御する。例えば、システム１００がピーク電流モードシステムである場合、感知信号の値が増大して予め定義された閾値に達すると、コントローラ１１５は、電力コンバータ１１０をオフにするように制御する（例えば、エネルギーの導通を止めるようにパワートランジスタ１２５を制御する）。システム１００がバレー電流モードシステムである場合、感知信号の値が減少して予め定義された閾値に達すると、幾つかの例において、コントローラ１１５は、電力コンバータ１１０をオンにするように制御する（例えば、エネルギーの導通を始めるようにパワートランジスタ１２５を制御する）。

コントローラ１１５が、一定の（例えば、設計され、事前構成される）ＴＯＮに従って電力コンバータ１１０を制御するように構成されると、電力コンバータ１１０の実際のＴＯＮは、コントローラ１１５の構成要素、電力コンバータ１１０、及び／又は、コントローラ１１５と電力コンバータ１１０との間の信号経路に関連する、１つ又は複数の遅延の結果として変動し得る。これらの遅延により、電力コンバータの実際のＴＯＮを、電力コンバータを制御するための制御信号をコントローラ１１５が生成する一定ＴＯＮを超えて増加させ得る。実際のＴＯＮの変動の結果、一定ＴＯＮに関連する設計スイッチング周波数以外の電力コンバータ１１５の実際のスイッチング周波数になる。様々な例において、より詳細に上述したように、実際のスイッチング周波数のこの変動は電力コンバータ１１０の動作に悪影響を及ぼす。こういった遅延、並びにその結果生じる、実際のＴＯＮ及びスイッチング周波数の変動を軽減するために、幾つかの例において、コントローラ１１５は、遅延を補償し、設計スイッチング周波数にほぼ等しい実際のスイッチング周波数を維持するようにＴＯＮを改変する。

幾つかの例において、コントローラ１１５は、ＴＯＮジェネレータ１３５及び／又はキャリブレーションループ１４０を介してＴＯＮを改変する。例えば、キャリブレーションループ１４０は、実際のスイッチング周波数を検出し、実際のスイッチング周波数が設計スイッチング周波数から変化するかどうかを判定する。実際のスイッチング周波数が設計スイッチング周波数から変化する場合、キャリブレーションループ１４０は、ＴＯＮを改変するようにＴＯＮジェネレータ１３５を制御する。少なくとも１つの例において、キャリブレーションループ１４０は、ＴＯＮジェネレータ１３５に制御信号を出力することによってＴＯＮジェネレータ１３５を制御する。制御信号は、一例において、ＴＯＮジェネレータ１３５のタイマの時定数を改変してＴＯＮを改変する。一例において、制御信号は、単一バスラインを介してキャリブレーションループ１４０によって出力される複数のビットを有するデジタル値である。別の例において、キャリブレーションループ１４０は、複数の通信ラインを介してＴＯＮジェネレータ１３５に制御信号を出力する。ここで、各通信ラインが運ぶビットは制御信号の全ビットよりも少ない。少なくとも１つの例において、コントローラ１１５は、実際のスイッチング周波数が設計スイッチング周波数にほぼ等しくなるまで、キャリブレーションループ１４０の出力に従ってＴＯＮを漸次的に改変する。一例において、コントローラ１１５は、実際のスイッチング周波数が設計スイッチング周波数の１０％以内となるまでＴＯＮを改変する。別の例において、コントローラ１１５は、実際のスイッチング周波数が設計スイッチング周波数の５％以内となるまでＴＯＮを改変する。さらに別の例において、コントローラ１１５は、実際のスイッチング周波数が設計スイッチング周波数の２％以内となるまでＴＯＮを改変する。

図２は、様々な例に従った例示のコントローラ２００の概略図を示す。少なくとも１つの例において、コントローラ２００は、図１を参照して上述したシステム１００のコントローラ１１５として実装される。

幾つかの例において、コントローラ２００は、ＴＯＮジェネレータ２０２、コンパレータ２０４、ゲートドライバ２０６、検出器２０８、及びキャリブレーションループ２１０の少なくとも幾つかを含むか又はこれらに結合するように構成される。コントローラ２００の少なくとも１つの例は、同じ半導体ダイ上の及び／又は同じ構成要素パッケージにおける、ＴＯＮジェネレータ２０２、コンパレータ２０４、ゲートドライバ２０６、検出器２０８、キャリブレーションループ２１０の少なくとも幾つかの態様を含み、他の例において、ＴＯＮジェネレータ２０２、コンパレータ２０４、ゲートドライバ２０６、検出器２０８、及び／又はキャリブレーションループ２１０の少なくとも幾つか、及び／又はこれらの幾つかの構成要素が、個別に製作され、共に結合するように構成される。従って、ゲートドライバ２０６を含むように図示されているが、少なくとも１つの例において、コントローラ２００は、ゲートドライバ２０６を含まず、その代わりにゲートドライバ２０６に結合するように構成される。

少なくとも１つの例において、ＴＯＮジェネレータ２０２は、コンデンサ２１２Ａ、２１２Ｂ、・・・、２１２Ｎ、トランジスタ１２４、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎ、コンデンサ２１８、及び抵抗２２０の任意の１つ又は複数を含むか、又はこれらに結合するように構成される。幾つかの例において、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの各々は、例えば、電界効果トランジスタ（ＦＥＴ）（例えば、金属酸化物ＦＥＴ（ＭＯＳＦＥＴ））、バイポーラ接合トランジスタ（ＢＪＴ）、及び／又は、リレーなどの機械構造など、任意の適切な技術又はスイッチングを行うのに適切なアーキテクチャに従って実装される。幾つかの例において、コンデンサ２１８はノード２２２と接地ノード２２４との間に結合され、抵抗２２０はノード２２６とノード２２２との間に結合され、トランジスタ２１４は、ドレイン端子においてノード２２２に、ソース端子において接地ノード２２４に、ゲート端子においてゲートドライバ２０６の出力に結合される。また、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの各々は、ノード２２２と、対応するコンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎの第１の端子との間に結合されるか、又はこれらを結合するように構成され、対応するコンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎの各々の第２の端子が、接地ノード２２４に結合されるか、又は接地ノード２２４を結合するように構成される。幾つかの例において、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの各々は、それぞれの制御端子において、キャリブレーションループ２１０の信号出力（例えば、信号ライン２５２）に結合されるか、又はキャリブレーションループ２１０の信号出力を結合するように構成される。他の例において、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの１つ又は複数が、キャリブレーションループ２１０の複数の出力の１つに結合されるか、又は複数の出力の１つを結合するように構成される。例えば、少なくとも１つのアーキテクチャにおいて、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの各々は、それぞれの制御端子において、キャリブレーションループ２１０の、どの他のスイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎも結合されないか又は結合しないように構成される固有の出力に結合されるか又は固有の出力を結合するように構成される。このような例において、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの各々は、スイッチ２１６Ａ、２１６Ｂ・・・、２１６Ｎの各々がキャリブレーションループ２１０の出力の１つの固有のビットを受け取るように、それぞれの制御端子においてキャリブレーションループ２１０の固有の出力に結合されるか又は固有の出力を結合するように構成される。

上述の記載は、コンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎ及びスイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎ（例えば、スイッチドコンデンサアレイ）を含むか又はそれらに結合するように構成されるとしたが、他の例において、ＴＯＮジェネレータ２０２は、その代わりに、プログラマブル及び／又は選択可能な容量値を有する１つ又は複数の電気構成要素を含むか又はそれらに結合するように構成される。例えば、コンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎ及びスイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎを省き、受け取った信号（例えば、キャリブレーションループ２１０の出力など）に基づいてノード２２２と接地ノード２２４との間に存在する容量値の変動を許容する１つ又は複数の可変コンデンサ、１つ又は複数のデジタル的に調整されるコンデンサ、及び／又は任意の他の構成要素或いは構成要素の組合せによってこれらのコンデンサ及びスイッチが置き換えられてもよい。

幾つかの例において、ノード２２２（これは、例えば、ＴＯＮジェネレータ２０２の出力として機能し得る）が、コンパレータ２０４の第２の入力に結合されるか又は第２の入力を結合するように構成され、コンパレータ２０４の第１の入力が、ノード２２６に直接又は間接的に結合されるか又はノード２２６に結合するように構成される。少なくとも幾つかの例において、ノード２２６に存在する値は、電力コンバータ２２８を制御するためにコントローラ２００が結合されるか又は結合するように構成される電力コンバータ２２８（これは図１のシステム１００の電力コンバータ１１０に対応し得る）に存在する電圧及び／又は電流を表す。したがって、ノード２２６は、電力コンバータ２２８のハイサイドトランジスタ２５４のソース端子、電力コンバータ２２８のインダクタ２５６の端子、或いは電力コンバータ２２８の任意の他の適切な端子、ノード、又は構成要素などにおいて、電力コンバータ２２８に結合するように構成される。少なくとも１つの例において、ノード２２６をハイサイドトランジスタ２５４のソース端子に結合し、ハイサイドトランジスタ２５４がそのソース端子とドレイン端子の間で（例えば、ＴＯＮフェーズの間）導通すると、電源２０６の出力（例えば、Ｖｉｎ）のおおよその値を有する信号が得られる。ノード２２６に存在する値が任意の適切な手段に従って提供され得、その範囲は本明細書において限定されない。

コントローラ２００の少なくとも幾つかの例はさらに、ノード２２６に存在する信号をスケーリングし（例えば、信号の値を小さくし）、その後、スケーリングされた信号がコンパレータ２０４の第１の入力に提供されるように、ノード２２６とコンパレータ２０４の第１の入力との間に結合される回路要素（図示せず）を含む。この回路要素は、ノード２２６に存在する信号をスケーリングするための任意の適切な回路要素とし得、その範囲は本明細書において限定されるものではなく、少なくとも１つの例において、抵抗ラダー及び１つ又は複数のフィルタ（例えば、抵抗－コンデンサローパスフィルタ）を含む。コンパレータ２０４の出力及び検出器２０８の出力が、各々、ゲートドライバ２０６の入力に結合される。様々な例において、ゲートドライバ２０６は出力を含み、その少なくとも幾つかが、電力コンバータ２２８に結合され、電力コンバータ２２８を制御するように構成される。例えば、ゲートドライバ２０６は出力を含み、その少なくとも幾つかが、（例えば、少なくともハイサイドトランジスタ２５４及びローサイドトランジスタ２５８において）電力コンバータ２２８のトランジスタのそれぞれのゲート端子に結合するように構成される。様々な例において、電力コンバータ２２８のトランジスタのそれぞれのゲート端子に結合するように構成されるゲートトランジスタ２０６の複数の出力が、電力コンバータ２２８のアーキテクチャに基づいて変動し得る。例えば、電力コンバータ２２８の幾つかのアーキテクチャが、電力コンバータ２２８の意図される機能又は動作に基づいて、電力コンバータ２２８の他のアーキテクチャよりも多くの又は少ないトランジスタを含み得る。少なくとも幾つかの例において、ゲートドライバ２０６の少なくとも１つの出力（例えば、電力コンバータ２２８のハイサイドトランジスタ２５４のゲート端子に結合されるか又は結合するように構成されるゲートドライバ２０６の出力など）が、キャリブレーションループ２１０の入力に結合されるか又は結合するように構成される。理解を簡潔にするために図２において降圧型コンバータとして図示されるが、電力コンバータ２２８は、降圧型コンバータに限定されず、電力コンバータアーキテクチャの任意の形態とし得る。

少なくとも１つの例において、キャリブレーションループ２１０は、パルス幅変調（ＰＷＭ）ジェネレータ２３０、第１の周波数－電圧コンバータ２３２、基準クロックジェネレータ２３４、第２の周波数－電圧コンバータ２３６、電圧源２３８、スイッチ２４０、電圧源２４２、スイッチ２４４、コンパレータ２４６、論理回路２４８、及びカウンタ２５０の少なくとも幾つかを含むか、又はそれらに結合するように構成される。少なくとも幾つかの例において、ＰＷＭジェネレータ２３０は、キャリブレーションループ２１０の入力端子（図示せず）（例えば、上述したように、ゲートドライバ２０６から入力が受け取られる端子）と第１の周波数・電圧コンバータ２３２の入力との間に結合されるか又は結合するように構成され、第１の周波数・電圧コンバータ２３２の出力がノード２５４に結合される。さらに他の例において、ＰＷＭジェネレータ２３０が省かれ、第１の周波数・電圧コンバータ２３２の入力がゲートドライバ２０６からの入力を直接受け取る。

幾つかの例において、基準クロックジェネレータ２３４は、キャリブレーションループ２１０内で、及び／又は、キャリブレーションループ２１０の外であるがコントローラ２００内で実装され、基準クロックジェネレータ２３４の任意の適切なアプローチ及び／又はアーキテクチャに従って基準クロックを生成すし、その範囲は本明細書において限定されない。基準クロックジェネレータ２３４は、キャリブレーションループ２１０及び／又はコントローラ２００の外部の構成要素（図示せず）から受け取る基準クロックを表すが、他の例において、基準クロックジェネレータ２３４は、基準クロックを生成し、コントローラ２００及び／又はキャリブレーションループ２１０に（例えば、コントローラ２００及び／又はキャリブレーションループ２１０の基準クロック入力端子を介して）基準クロックを提供し得る。少なくとも幾つかの例において、基準クロックは、コントローラ２００による電力コンバータ２２８の（例えば、ＴＯＮジェネレータ２０２及び／又はゲートドライバ２０６を少なくとも部分的に経由する）制御のための所望のスイッチング周波数とほぼ等しい周波数を有する信号である。基準クロックジェネレータ２３４の（又は、基準クロックジェネレータ２３４がキャリブレーションループ２１０又はコントローラ２００内に含まれない場合に基準クロックが受け取られる端子における）出力が、第２の周波数－電圧コンバータ２３６の入力に結合され、第２の周波数・電圧コンバータ２３６の出力がノード２５８に結合される。

電圧源２３８及びスイッチ２４０の各々は、ノード２５８とノード２６０の間に結合され、電圧源２４２及びスイッチ２４４の各々は、ノード２５４とノード２５６の間に結合される。スイッチ２４０及びスイッチ２４４の各々は、幾つかの例において、例えば、ＦＥＴ（例えば、ＭＯＳＦＥＴ）、ＢＪＴ、及び／又は、リレーなどの機械構造などのスイッチングを行うのに適切な任意の適切な技術又はアーキテクチャに従って実装される。少なくとも１つの例において、スイッチ２４０は、（図２にφ１として図示される）第１のパルス幅変調信号をスイッチ２４０の制御端子において受け取るように構成され、スイッチ２４４は、（図２にφ２として図示される）第２のパルス幅変調信号をスイッチ２４４の制御端子において受け取るように構成される。第１及び第２のパルス幅変調信号は、キャリブレーションループ２１０及び／又はコントローラ２００内、又はこれらの外において実装される、任意の適切な構成要素から受け取られ得、その範囲は本明細書において限定されない。少なくとも１つの例において、電圧源２３８は、電圧源２３８の正端子がノード２５８に結合されるか又は結合するように構成され、電圧源２３８の負端子がノード２６０に結合されるか又は結合するように構成されるように方向付けられる。少なくとも１つの例において、電圧源２４２は、電圧源２４２の正端子がノード２５６に結合されるか又は結合するように構成され、電圧源２４２の負端子がノード２５４に結合されるか又は結合するように構成されるように方向付けられる。幾つかの例において、電圧源２３８、スイッチ２４０、電圧源２４２、及びスイッチ２４４は、（例えば、電圧源２３８の値、電圧源２４２の値、及び／又は、スイッチ２４０及びスイッチ２４４のスイッチングを介して）不感帯（例えば、トラップゾーン）を設定し、この不感帯は、スイッチング周波数が不感帯に包含される範囲に存在するように本記載に従ってキャリブレーションされた後、不感帯に包含される範囲外でスイッチング周波数が変動することを防止する。

コンパレータ２４６は、第１の入力端子においてノード２６０に、第２の入力端子においてノード２５６に、結合されるか又は結合するように構成される。コンパレータ２４６はさらに、出力端子において論理回路２４８の入力端子に結合されるか又は結合するように構成される。論理回路２４８は、出力においてカウンタ２５０の入力に結合される。カウンタ２５０は、幾つかの例において、スイッチ２４０が受け取った（図２にφ１ｄｅｌａｙとして図示される）第１のパルス幅変調信号の遅延版を受け取るように構成される。第１のパルス幅変調信号の遅延版は、幾つかの例において、カウンタ２５０の計数動作の前にコンパレータ２４６及び／又は論理回路２４８の処理時間を補償するために、１つ又は複数の直列接続インバータに第１のパルス幅変調信号を通過させて第１のパルス幅変調信号を遅延させることによって遅延される。例えば、第１のパルス幅変調信号の遅延版の各立ち上がりエッジ（あるいは各立ち下りエッジ）において、カウンタ２５０は値１だけカウントアップ又はダウンし得る。少なくとも幾つかの例において、カウンタ２５０の出力が、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎのうちの１つ又は複数のスイッチの制御端子にカウンタ２５０の出力を提供するために信号ライン２５２が結合する、キャリブレーションループ２１０の出力端子（図示せず）に、結合されるか、又は結合するように構成される。幾つかの例において、その代わりに、カウンタ２５０は、スイッチ２４４が受け取る第２のパルス幅変調信号の遅延版を受け取り、第１のパルス幅変調信号に関して上述した動作と実質的に同様に動作するように構成される。

様々な例において、論理回路２４８は、本明細書において記載される、処理、動作、及び／又は制御を行うための任意の適切な回路要素を含み、その範囲は本記載によって限定されない。例えば、様々な実装形態において、論理回路２４８は、１つ又は複数のデジタル論理ゲート、１つ又は複数のデータストレージ要素及び／又は遅延要素、及び／又は、本明細書において記載される動作を行うための任意の他の適切な回路要素を含む。

同様に、様々な例において、第１の周波数－電圧コンバータ２３２及び第２の周波数－電圧コンバータ２３６は、各々、本明細書において記載される、処理、動作、及び／又は制御を行うための任意の適切な回路要素を含み、その範囲は本記載によって限定されない。例えば、様々な実装形態において、第１の周波数－電圧コンバータ２３２及び第２の周波数－電圧コンバータ２３６は、各々、１つ又は複数のデジタル論理ゲート、１つ又は複数のフィルタ（例えば、抵抗－コンパレータローパスフィルタ）、１つ又は複数の信号ジェネレータ（例えば、ＰＷＭジェネレータ）、及び／又は、本明細書において記載される動作を行うための任意の他の適切回路要素を含む。

コントローラ２００の動作の少なくとも１つの例において、キャリブレーションループ２１０は、基準クロックにほぼ等しいスイッチング周波数で電力コンバータ２２８を制御するようにＴＯＮジェネレータ２０２を制御するため、ＴＯＮを生成してゲートドライバ２０６を制御するように構成される。コンデンサ２１８及び抵抗２２０は、ゲートドライバ２０６を制御するためのＴＯＮを生成するためのタイミング回路を形成する。ＴＯＮは、幾つかの例において、抵抗２２０の抵抗値にコンデンサ２１８の容量値を乗算したものと等価である。例えば、抵抗２２０の抵抗値及びコンデンサ２１８の容量値に基づいて、ノード２２２に存在する電圧は、コンデンサ２１８が充電されるにつれゆっくりと増加し得る。ノード２２２に存在する電圧がノード２２６に存在する電圧に関する閾値を超えると（例えば、ノード２２２に存在する電圧がノード２２６に存在する電圧を超えると）、コンパレータ２０４の出力が、論理ハイ信号の出力から論理ロー信号の出力に切り替わる。少なくとも幾つかの例において、論理ロー信号を出力するコンパレータ２０４は、電力コンバータ２２８がＴＯＮフェーズで動作していないことを示し、例えば、ＴＯＮジェネレータ２０２の出力に少なくとも部分的に基づいて、ＴＯＮフェーズで動作するように電力コンバータ２２８を制御することをゲートドライバ２０６に示す。少なくとも幾つかの例において、ゲートドライバ２０６はさらに、検出器２０８の出力に少なくとも部分的に基づいて電力コンバータ２２８を制御する。例えば、検出器２０８がボトム検出器であり、フィードバック信号（ＦＢ）（例えば、１つ又は複数の構成要素を介して、スケーリングされるか、感知されるか、検出されるか、又は他の方式で相互作用を受けるなどの、Ｖｏｕｔ又はＶｏｕｔを表す信号）が、Ｖｏｕｔに対する所望の電圧値又はＶｏｕｔに対する所望の電圧値を表す信号に対する所望の電圧値を示すＲＥＦよりも小さく下がると、検出器２０８は、電力コンバータ２２８の出力が電力コンバータ２２８の出力に対する所望の電圧値より小さいことを示す出力をゲートドライバ２０６に提供する。幾つかの例において、検出器２０８のこの出力は、ゲートドライバ２０６を少なくとも部分的に制御してＴＯＮフェーズで動作するように電力コンバータ２２８を制御するためのトリガとして機能する。例えば、ゲートドライバ２０６は、コンパレータ２０４の出力に基づいて、検出器２０８の出力に基づいて、又はコンパレータ２０４の出力と検出器２０８の出力との組合せに基づいて、電力コンバータ２２８を制御し得る。検出器２０８はボトム検出器を参照して上述されるが、幾つかの例において、代わりに、検出器２０８はピーク検出器である。検出器２０８がピーク検出器であり、ＦＢがＲＥＦを超える場合、検出器２０８は、上述したように、電力コンバータ２２８の出力が電力コンバータ２２８の出力に対する所望の電圧値より大きいことを示すゲートドライバ２０６への出力を提供し、ゲートドライバ２０６は電力コンバータ２２８を制御する。

ゲートドライバ２０６は、任意の適切な制御方法及び／又はゲートドライバ２０６のアーキテクチャに従って電力コンバータ２２８を制御し、その範囲は本明細書において限定されない。少なくとも１つの例において、コンパレータ２０４及び／又は検出器２０８の出力に基づいて、ゲートドライバ２０６は、ＴＯＮフェーズで動作するように電力コンバータ２２８を制御する。ゲートドライバ２０６は、１つ又は複数のゲート制御信号を、電力コンバータ２２８に、例えば、電力コンバータ２２８のトランジスタのそれぞれのゲート端子に送信して、これらのトランジスタにそれらのそれぞれのソース端子とドレイン端子の間でエネルギーを伝達させるか又はさせないことによって、ＴＯＮフェーズで動作するように電力コンバータ２２８を制御する。幾つかの例において、ゲートドライバ２０６の出力がさらに、ゲートドライバ２０６が電力コンバータ２２８を制御している（例えば、エネルギーを伝達させるか又は伝達させないように電力コンバータ２２８のハイサイドトランジスタ２５４を制御している）周波数をキャリブレーションループ２１０が監視し得るように、キャリブレーションループ２１０に提供される。さらに他の例において、ゲートドライバ２０６の出力が、トランジスタ２１４の動作を制御するためにトランジスタ２１４のゲート端子に提供される。例えば、ゲートドライバ２０６は、ノード２２２を接地ノード２２４にショートさせてＴＯＮジェネレータ２０２をクリアにするか又はリセットする（例えば、コンデンサ２１８、及び／又は、コンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎの少なくともいくつかを放電させる）ようにトランジスタ２１４を制御する。幾つかの例において、ゲートドライバ２０６は、ゲートドライバ２０６が電力コンバータ２２８のハイサイドトランジスタ２５４を制御してそのそれぞれのソース端子とドレイン端子の間で電流が伝達されなくなるのとほぼ同時に、トランジスタ２１４がそのそれぞれのソース端子とドレイン端子の間で電流を伝達させるのに十分な制御信号を提供する。また、ゲートドライバ２０６は、電力コンバータ２２８の出力の値が電力コンバータ２２８の出力に対する所望の電圧値に対して不十分であることを示す信号を検出器２０８がゲートドライバ２０６に提供するのとほぼ同時に、トランジスタ２１４がそのそれぞれのソース端子とドレイン端子の間で電流を伝達させるには不十分な制御信号を提供する。

ゲートドライバ２０６から受け取ったゲート制御信号に基づいて、キャリブレーションループ２１０は、ゲートドライバ２０６が電力コンバータ２２８を制御している周波数を監視し、ＴＯＮジェネレータ２０２のスイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの少なくとも幾つかを制御するための（例えば、信号ライン２５２を介して提供される）制御信号を改変する。例えば、ＰＷＭジェネレータ２３０は、ゲートドライバ２０６からゲート制御信号を受け取り、ゲートドライバ２０６が電力コンバータ２２８を制御している周波数を表すＰＷＭスイッチング周波数信号（例えば、ＰＷＭ信号）を生成する。幾つかの例において、基準クロックジェネレータ２３４は、スイッチング周波数の所望の近似値を表す近似値を有する基準クロックを生成する。他の例において、基準クロックジェネレータ２３４は、別の構成要素から基準クロックが受け取られる端子を表す。第１の周波数・電圧コンバータ２３２は、スイッチング周波数信号を、ノード２５４に存在しスイッチング周波数信号の周波数を表す電圧を有する新たな信号に変換し、第２の周波数－電圧コンバータ２３６は、基準クロックを、ノード２５８に存在し基準クロックの周波数を表す電圧を有する新たな信号に変換する。第１の周波数－電圧コンバータ２３２及び第２の周波数－電圧コンバータ２３６は、それぞれ、任意の適切な手段に従って及び任意の適切な回路アーキテクチャに従ってスイッチング周波数信号及び基準クロックを新たな信号に変換し、その範囲は本明細書において限定されない。

幾つかの例において、電圧源２３８は、基準クロックからのスイッチング周波数の変動の上限を設定するようにノード２５８をバイアスし、電圧源２４２は、基準クロックからのスイッチング周波数の変動の下限を設定するようにノード２５４をバイアスする。例えば、基準クロックからのスイッチング周波数の変動が±５％になるように、電圧源２３８は第２の周波数－電圧コンバータ２３６の出力よりも約５％高い値を有する電圧でノード２５８をバイアスし、電圧源２４２は第２の周波数－電圧コンバータ２３６の出力よりも約５％低い値を有する電圧でノード２５４をバイアスする。様々な例において、電圧源２３８及び／又は電圧源２４２の一方又は両方の電圧の値を変えることによって、基準クロックに対するスイッチング周波数の上限及び下限が設定される。例えば、電圧源２３８の電圧の値を増大させることによって、基準クロックに対するスイッチング周波数の上限が増大され、電圧源２３８の電圧の値を低下させることによって、基準クロックに対するスイッチング周波数の上限が低減される。同様に、（ａ）電圧源２４２の電圧の値を増大させることによって、基準クロックに対するスイッチング周波数の下限が増大され、電圧源２４２の電圧の値を低下させることによって、基準クロックに対するスイッチング周波数の下限が低減される。

スイッチ２４０はノード２５８をノード２６０に選択的に結合し、第２のスイッチ２４４はノード２５４をノード２５６に選択的に結合する。スイッチ２４０は、スイッチ２４０が受け取る第１のパルス幅変調信号によって決定されるレートでノード２５８をノード２６０に選択的に結合する。少なくとも幾つかの例において、第１のパルス幅変調信号は５０％デューティサイクル信号である。スイッチ２４４は、第２のスイッチ２４４が受け取る第２のパルス幅変調信号によって決定されるレートでノード２５４をノード２５６に選択的に結合する。少なくとも幾つかの例において、第２のパルス幅変調信号は５０％デューティサイクル信号である。他の例において、第１のパルス幅変調信号及び第２のパルス幅変調信号は、各々、スイッチ２４０とスイッチ２４４を切り替えることによりコンパレータ２４６が受け取る入力の値が変わる前に、少なくともコンパレータ２４６（及び、任意選択で論理回路２４８）による処理のための十分な時間を可能にする任意の適切なデューティサイクルを有する。

少なくとも１つの例において、コンパレータ２４６は、ノード２６０及び２５６に存在する信号の値を比較し、ノード２６０に存在する信号の値がノード２５６に存在する信号の値を超えるかどうかを示す比較結果を出力する。幾つかの例において、ノード２５８をノード２６０に選択的に結合するスイッチ２４０及びノード２５４をノード２５６に選択的に結合する第２のスイッチ２５５により、単一のコンパレータ２４６が（及び、幾つかの例において、論理回路２４８の動作との組合せで）２つの個別のコンパレータとして機能的に動作し得るが、２つの個別のコンパレータ間で固有に生じるプロセス不整合はない。このようにして、本明細書において記載されるキャリブレーションを行う際にコンパレータ不整合を考慮しないですむことによって、キャリブレーションループ２１０の効率及び精度が増大される。

例えば、スイッチ２４０及びスイッチ２４４を上述のデューティサイクルで切り替えることに基づいて、コンパレータ２４６は第１のフェーズ（例えば、第１のコンパレータとしての動作に対応する）及び第２のフェーズ（例えば、第２のコンパレータとしての動作に対応する）で動作する。第１のフェーズの間、スイッチ２４０は閉じており、スイッチ２４４は開いている。第１のフェーズの間、ノード２６０に存在する信号の値は、ノード２５８に存在する信号の値とほぼ同じであり、ノード２５６に存在する信号の値は、ノード２５４に存在する信号の値に電圧源２４２の値を加えたものとほぼ等しい。また、第１のフェーズの間、コンパレータ２４６は、スイッチング周波数が基準クロックの周波数より高い（例えば、電圧源２４２によって設定される、基準クロックの基準周波数に対する上限の外）かどうかを判定する。第２のフェーズの間、スイッチ２４０は開いており、スイッチ２４４は閉じている。第２のフェーズの間、ノード２６０に存在する信号の値は、ノード２５８に存在する信号の値から電圧源２３８の値を減算したものとほぼ同じであり、ノード２５６に存在する信号の値は、ノード２５４に存在する信号の値とほぼ等しい。また、第２のフェーズの間、コンパレータ２４６は、スイッチング周波数が基準クロックの周波数よりも小さ（例えば、電圧源２３８によって設定される、基準クロックの基準周波数に対する下限の外）かどうかを判定する。

比較の結果に基づいて、論理回路２４８はカウンタ２５０を制御するための制御信号を生成する。例えば、コンパレータ２４６が、スイッチング周波数が基準クロックの周波数より大きくないことを第１のフェーズの間に示し、スイッチング周波数が基準クロックの周波数より小さくないと第２のフェーズの間に判定すると、論理回路２４８は、スイッチング周波数が電圧源２３８及び電圧源２４２によって設定される、基準クロックの周波数に対する上限及び下限内にあることを示す信号を出力する。スイッチング周波数が基準クロックの周波数より大きいことをコンパレータ２４６が第１のフェーズの間に示すと、論理回路２４８は、カウンタの計数値を減少させるようにカウンタ２５０を制御する信号をカウンタ２５０に出力する。スイッチング周波数が基準クロックの周波数より小さいことをコンパレータ２４６が第２のフェーズの間に示すと、論理回路２４８は、カウンタの計数値を増加させるようにカウンタ２５０を制御する信号をカウンタ２５０に出力する。

少なくとも幾つかの例において、上述したように、カウンタ２５０は、正及び負の両方向に計数を行い得る（例えば、アップ／ダウンカウンタ）。論理回路２４８の出力に基づいて、第１のパルス幅変調信号の遅延版（又は、例えば、第１のパルス幅変調信号の遅延版の代わりにカウンタ２５０が受け取る任意の他のクロック信号）の立ち上がりエッジで、カウンタ２５０は、内部に記憶された値を増加又は減少させ、内部に記憶された値を信号ライン２５２に出力する。少なくとも１つの例において、カウンタ２５０の出力は、ビット（例えば、Ｑ＜５：０＞と表される６ビット）を有するデジタル値である。幾つかの例においてコントローラ２００の初期化の際、正及び負の方向の移動のための余裕をもたらすために、Ｑはその最大値の約半分の値から始まる。様々な例において、コントローラ２００は、Ｑが任意の適切な及び／又は所望の数のビットを有するように、例えば、ＴＯＮジェネレータ２０２のノード２２２と接地ノード２２４の間に存在する容量値を制御する際の粒度の所望の度合いに少なくとも部分的に基づいて、改変され得る。

少なくとも１つの例において、信号ライン２５２を介して提供されるカウンタ２５０の出力に基づいて、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの１つ又は複数が、コンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎの１つ又は複数の対応するコンデンサをノード２２２に結合する（又はノード２２２から結合解除する）ように切り替わる。例えば、カウンタ２５０の出力の値が増大すると、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの１つ又は複数が、コンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎの１つ又は複数の対応するコンデンサをノード２２２に結合するように切り替わる。カウンタ２５０の出力の値が低下すると、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの１つ又は複数が、コンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎの１つ又は複数の対応するコンデンサをノード２２２から結合解除するように切り替わる。ノード２２２と接地ノード２２４との間に存在する容量値は、ノード２２２と接地ノード２２４との間に結合されるコンデンサ２１２Ａ，２１２Ｂ、・・・、２１２Ｎ及びコンデンサ２１８の容量値の合計にほぼ等しい。ノード２２２と接地ノード２２４との間に結合される容量値を改変することによって、ＴＯＮ時間が増大又は低減される。例えば、ノード２２２と接地ノード２２４との間に結合される容量値を増大させることによって、ＴＯＮが増大される。ノード２２２と接地ノード２２４との間に結合される容量値を低下させることによって、ＴＯＮが低減される。

他の例において、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの状態はカウンタ２５０の出力に基づいて変更されない。例えば、カウンタ２５０の出力に変化が生じない場合、及び／又は、スイッチング周波数が電圧源２３８及び第２の電圧源２４２によって基準クロックに対して設定される、基準クロックに対する上下限内にある場合、スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの状態はカウンタ２５０の出力に基づいて変更されない。スイッチ２１６Ａ、２１６Ｂ、・・・、２１６Ｎの状態と、その結果得られるノード２２２と接地ノード２２４の間の容量値とに基づいて、コントローラ２００は、上述したように電力コンバータ２２８を制御するようにゲートドライバ２０６を制御し続ける。

図３は、様々な例に従った例示の信号波形のタイミング図３００を示す。少なくとも１つの例において、図３００は、図１のシステム１００及び／又は図２のコントローラ２００に存在する少なくとも幾つかの信号を表す。

図３００において、電力コンバータのトランジスタ（ハイサイドトランジスタなど）の端子における電圧を示す制御信号（ＳＷ）、ビット（上述の信号Ｑ＜５：０＞など）を有するデジタル制御信号を生成するカウンタのカウンタ出力（ＣＯＵＮＴ）、ＳＷの周波数（ＦＲＥＱ）を表現するもの、ＳＷの所望の周波数（ＦＲＥＱ＿ＲＥＦ）を表現するもの、及び、ＦＲＥＱをＦＲＥＱ＿ＲＥＦにほぼロックすることを示す信号（ＦＲＥＱ＿ＬＯＣＫＥＤ）が図示されている。

幾つかの例において、ＳＷは電力コンバータのハイサイドトランジスタを制御するための制御信号である。他の例において、ＳＷは、電力コンバータのトランジスタの端子（例えば、ソース端子）に存在する電圧を表す。幾つかの例において、ＣＯＵＮＴは、ＦＲＥＱ＿ＲＥＦに対するＦＲＥＱの値に基づいてカウントアップ及び／又はカウントダウンするカウンタが出力する生成された制御信号である。例えば、図３に図示されるように、ＦＲＥＱがＦＲＥＱ＿ＲＥＦより大きいとき、ＣＯＵＮＴはＦＲＥＱがＦＲＥＱ＿ＲＥＦとほぼ等しくなるまでカウントダウンされる。逆に、図３には示さないが、ＦＲＥＱがＦＲＥＱ＿ＲＥＦより小さいとき、ＣＯＵＮＴはＦＲＥＱがＦＲＥＱ＿ＲＥＦとほぼ等しくなるまでカウントアップされる。少なくとも幾つかの例において、ＣＯＵＮＴはＴＯＮに関係する。例えば、ＣＯＵＮＴは、ＴＯＮの時間期間を直接又は間接的に制御するＴＯＮジェネレータを制御するために用いられ得る。図３に示されるように、ＦＲＥＱがＦＲＥＱＮ＋２からＦＲＥＱＮ＋１に、そしてＦＲＥＱＮに低下することに対応して、ＣＯＵＮＴがＣＯＤＥ＜Ｎ＋２＞からＣＯＤＥ＜Ｎ＋１＞に、そしてＣＯＤＥ＜Ｎ＞に低下するにつれて、ＴＯＮは、ＴＯＮ１の第１のＴＯＮ時間からＴＯＮ２の第２のＴＯＮ時間及びＴＯＮ３の第３のＴＯＮ時間に増大する（例えば、ＦＲＥＱが減少する）。ここで、ＴＯＮ２はＴＯＮ１より大きく、ＴＯＮ３はＴＯＮ２より大きい。図示しないが、ＣＯＵＮＴが増大すると、ＴＯＮは低下する（例えば、ＦＲＥＱは増加する）。ＦＲＥＱがＦＲＥＱ＿ＲＥＦにほぼ等しい場合（又は少し後で、処理遅延の後など）、ＦＲＥＱ＿ＬＯＣＫＥＤは小さな値から大きな値に移行する。

様々な例において、ＳＷは、図２のノード２２６に存在する信号に対応し、電圧対時間で表される。ＣＯＵＮＴは、図２のカウンタ２５０の、図２の信号ライン２５２上に存在する出力に対応し、デジタルビット対時間で表される。ＦＲＥＱは、ＳＷ（例えば、図２のＰＷＭジェネレータ回路２３０による出力、及び／又は、図２のノード２５４に存在する信号）の周波数を表し、電圧対時間で表される。ＦＲＥＱ＿ＲＥＦは、図２のノード２５８に存在する信号を表し、電圧対時間で表される。ＦＲＥＱ＿ＬＯＣＫＥＤは、図２の論理回路２４８の出力を表し、電圧対時間で表される。

図４は、様々な例に従った例示の方法４００のフローチャートを示す。幾つかの実施形態において、方法４００は電力コンバータを制御する方法を図示する。したがって、少なくとも幾つかの例において、方法４００の少なくとも幾つかの態様が、図２のコントローラ２００及び／又は図１のコントローラ１１５などのコントローラによって実装される。少なくとも幾つかの例において、方法４００は、電力コンバータを制御するように構成されるコントローラにおいてＴＯＮの自己キャリブレーションを少なくとも部分的に実装する。

動作４０５において、ＴＯＮが生成される。少なくとも幾つかの例において、（例えば、ＴＯＮジェネレータの）抵抗－コンデンサタイマなどのタイミング回路に基づいて、ＴＯＮが生成される。様々な例において、ＲＣタイマは、スイッチドコンデンサアレイ、プログラマブルコンデンサ、可変コンデンサ、チューナブルコンデンサ、又は２つのノード間に存在する容量値を変動させる能力を有する任意の他の要素を含む。

動作４１０において、生成されたＴＯＮに従って電力コンバータが少なくとも部分的に制御される。幾つかの例において、生成されたＴＯＮに少なくとも部分的に基づいてそれ自体が制御されるゲートドライバが、電力コンバータを制御する。様々な例において、ゲートドライバはさらに、電力コンバータに存在する信号の値（例えば、電力コンバータの出力信号、電力コンバータのインダクタ電流信号の値など）を示すか又は表す、１つ又は複数の信号に従って制御される。ゲートドライバは、幾つかの例において、１つ又は複数の信号を生成し、生成された信号を電力コンバータのトランジスタのゲート端子に提供することによって、電力コンバータを制御する。

動作４１５において、ゲートドライバによって生成され提供される１つ又は複数の制御信号の少なくとも１つにほぼ等しい周波数を有するスイッチング周波数信号が生成される。動作４２０において、スイッチング周波数信号は、スイッチング周波数信号の周波数を表す電圧を有する信号に変換され、基準クロックが基準クロックの周波数を表す電圧を有する信号に変換される。動作４２５において、動作４２０において生成された信号がバイアスされる。幾つかの例において、このバイアスによって、基準クロックの周波数（及びそれに対応して基準クロックの周波数を表す電圧を有する信号の値）からのスイッチング周波数信号の周波数（及びそれに対応してスイッチング周波数信号の周波数を表す電圧を有する信号の値）の変動のための上限及び下限が定義される。幾つかの例において、バイアスは、動作４２０において生成された信号にＤＣバイアスを導入することによって成される。幾つかの例において、バイアス値は事前設定され変化しないが、他の例において、バイアス値は、プログラム可能であり、及び／又は、基準クロックの周波数からのスイッチング周波数信号の周波数の許容し得る変動のための上限及び下限を変えるように可変である。

動作４３０において、バイアスされた信号は比較されて、スイッチング周波数信号の周波数が基準クロックの周波数からの許容し得る変動のための上下限内かどうかが判定される。スイッチング周波数信号の周波数が基準クロックの周波数からの許容し得る変動のための上下限内である場合、コントローラは、現在用いられているパラメータに従って電力コンバータを制御し続ける。

動作４３５において、スイッチング周波数信号の周波数が、基準クロックの周波数からの許容し得る変動のための上下限内でない場合、比較の結果に基づいてカウンタが出力を改変する。例えば、スイッチング周波数信号の周波数が基準クロックの周波数より高い場合、カウンタは出力値を減少させる。スイッチング周波数信号の周波数が基準クロックの周波数より低い場合、カウンタは出力値を増加させる。

動作４４０において、カウンタによって生成された出力値に基づいてＲＣタイマにおける容量値が改変されて、スイッチング周波数信号の周波数が改変される。例えば、カウンタによって生成された出力値が増大すると、ＲＣタイマにおける容量値が増大される。カウンタによって生成された出力値が低下すると、ＲＣタイマにおける容量値が低減される。様々な例において、カウンタによって生成される出力値に基づいて１つ又は複数のスイッチを切り替えること、カウンタによって生成された出力値に基づいてチューナブルコンデンサを調節すること、カウンタによって生成された出力値に基づいて可変コンデンサをプログラムすること、又は、カウンタによって生成されたる出力値に基づいてＲＣタイマにおける容量値を改変するための任意の他の適切なプロセスによって、ＲＣタイマにおける容量値が改変される。

方法４００の動作は、本明細書において記載され、参照数字が付されるが、方法４００は、本明細書に記載されない付加的な動作を含み得、及び／又は、本明細書に記載される動作の任意の１つ又は複数が、１つ又は複数の副動作を含み得、及び／又は、本明細書に記載される動作の任意の１つ又は複数は省かれ得、及び／又は、本明細書に記載される動作の任意の１つ又は複数が、本明細書に記載されるものとは異なる順で（例えば、逆順で、実質的に同時に、又は重複して）成され得、これらすべて本記載の範囲内に含まれる。

本記載において、「結合する」という用語は、間接的又は直接的な有線又は無線の接続を意味する。そのため、第１のデバイス、要素、又は構成要素が、第２のデバイス、要素、又は構成要素に結合する場合、その結合は、直接結合を介するもの、或いは、他のデバイス、要素、又は構成要素、及び接続を介する間接結合を介するものであり得る。同様に、第１の構成要素又は場所と第２の構成要素又は場所との間で結合されるデバイス、要素、構成要素が、直接接続を介し得、或いは、他のデバイス、要素、又は構成要素、及び／又は結合を介する間接接続を介し得る。或るタスク又は機能を行うように「構成される」デバイスが、その機能を行うように製造者によって製造時に構成され（例えば、プログラムされ及び／又は有線接続され）得、及び／又は、その機能を及び／又は他の付加的な又は代替の機能を行うように製造後にユーザによって構成可能（又は再構成可能）とされ得る。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミングを介して、又は、ハードウェア構成要素の構築及び／又はレイアウト、並びにデバイスの相互接続を介して、又はこれらの組合せによって成され得る。また、或る構成要素を含むように本明細書に記載される回路又はデバイスが、代わりに、記載された回路要素又はデバイスを形成するためそれらの構成要素に結合されるように構成され得る。例えば、１つ又は複数の半導体要素（トランジスタなど）、１つ又は複数の受動要素（抵抗、コンデンサ、及び／又はインダクタなど）、及び／又は、１つ又は複数のソース（電圧及び／又は電流源など）を含むように本明細書に記載される構造が、代わりに、単一の物理的デバイス（例えば、半導体ダイ及び／又は集積回路（ＩＣ）パッケージ）内の半導体要素のみを含み得、エンドユーザ及び／又は第三者などによって、記載された構造を製造時又は製造後に形成するために、受動要素及び／又はソースの少なくとも幾つかに結合するように構成され得る。

或る構成要素が、特定のプロセス技術（ＭＯＳＦＥＴ、ｎ型ＭＯＳＦＥＴ（ＮＭＯＳ）、ｐ型ＭＯＳＦＥＴ（ＰＭＯＳ）など）のものとして本明細書に記載されるが、これらの構成要素は、他のプロセス技術の構成要素に交換され得（例えば、ＭＯＳＦＥＴをバイポーラ接合トランジスタ（ＢＪＴ）で置き換える、ＮＭＯＳをＰＭＯＳで置き換える、又はその逆など）、置換された構成要素を含む回路を再構成することで、構成要素の置換以前に利用可能な機能性に少なくとも部分的に類似する所望の機能性が提供され得る。また、本記載において、「接地電圧電位」という語句は、シャーシ接地、アース接地、浮遊接地、仮想接地、デジタル接地、共通接地、及び／又は、本記載の教示に適用可能な又は適切な、接地接続の任意のその他の形態を含む。本明細書において特に断らない限り、値に先立つ「約」、「ほぼ」、「実質的に」という用語は、当該値の±１０％を意味する。

特許請求の範囲内で、記載した実施形態における改変が可能であり、他の実施形態が可能である。

Claims (20)

1. 回路であって、
   信号を受け取るように構成される入力と第１のノードに結合される出力とを有する第１の周波数－電圧コンバータと、
   基準クロック信号を受け取るように構成される入力と第２のノードに結合される出力とを有する第２の周波数－電圧コンバータと、
   前記第１のノードと第３のノードとの間に結合される第１の電圧源と、
   前記第２のノードと第４のノードとの間に結合される第２の電圧源と、
   前記第１のノードと前記第３のノードとの間に結合される第１のスイッチと、
   前記第２のノードと前記第４のノードとの間に結合される第２のスイッチと、
   前記第４のノードに結合される第１の入力と、前記第３のノードに結合される第２の入力と、出力とを有するコンパレータと、
   前記コンパレータの出力に結合される入力と、出力とを有する論理回路と、
   前記論理回路の出力に結合される入力と、出力とを有するカウンタと、
   を含む、回路。
2. 請求項１に記載の回路であって、
   オンタイム（ＴＯＮ）ジェネレータであって、
   ゲートドライバに結合するように構成されるゲート端子と、第５のノードに結合される第１の端子と、接地ノードに結合される第２の端子とを有するトランジスタと、
   前記第５のノードと前記接地ノードとの間に結合されるコンデンサと、
   第６のノードと前記第５のノードとの間に結合される抵抗と、
   前記第５のノードと前記接地ノードとの間に結合される可変容量要素であって、前記カウンタの出力に結合される制御端子を有する、前記可変容量要素と、
   を含む、前記オンタイム（ＴＯＮ）ジェネレータを更に含む、回路。
3. 請求項２に記載の回路であって、
   前記可変容量要素がスイッチドコンデンサアレイを含み、前記スイッチドコンデンサアレイのスイッチの制御端子が前記カウンタの出力に結合される、回路。
4. 請求項２に記載の回路であって、
   電力コンバータの出力を表す信号を受け取るように構成される第１の入力と、基準信号を受け取るように構成される第２の入力と、出力とを有する検出器と、
   前記電力コンバータに結合するように構成される第１の入力と、前記第５のノードに結合される第２の入力と、出力とを有する第２のコンパレータと、
   を更に含み、
   前記ゲートドライバが、前記第２のコンパレータの出力に結合される第１の入力と、前記検出器の出力に結合される第２の入力と、前記電力コンバータと前記第１の周波数－電圧コンバータの入力とに結合するように構成される第１の出力と、前記電力コンバータに結合するように構成される第２の出力と、前記トランジスタのゲート端子に結合される第３の出力とを有する、回路。
5. 請求項１に記載の回路であって、
   前記第２の周波数－電圧コンバータの入力に結合される出力を有する基準クロックジェネレータを更に含む、回路。
6. 請求項１に記載の回路であって、
   電力コンバータスイッチング制御信号を受け取るように構成される入力と前記第１の周波数－電圧コンバータの入力に結合される出力とを有するパルス幅変調（ＰＷＭ）ジェネレータを更に含む、回路。
7. 請求項１に記載の回路であって、
   第１周波数－電圧コンバータの入力に前記信号として提供される電力コンバータスイッチング制御信号を受け取るように構成される入力を有する電力コンバータを更に含む、回路。
8. 請求項１に記載の回路であって、
   前記第１の周波数－電圧コンバータが、電力コンバータに結合するように構成されるゲートドライバから前記信号を受け取るように構成される、回路。
9. システムであって、
   電源と、
   負荷と、
   複数の入力と複数の出力とを有するゲートドライバと、
   電力コンバータであって、
   前記ゲートドライバ出力の１つに結合されるゲート端子と、前記電源に結合される第１の端子と、第２の端子とを有する第１のトランジスタと、
   前記第１のトランジスタの第２の端子に結合される第１の端子と、前記負荷に結合される第２の端子とを有するエネルギーストレージ要素と、
   前記電力コンバータに結合される第１の入力と、第２の入力と、前記ゲートドライバ入力の１つに結合される出力とを有する第１のコンパレータと、
   を含む、前記電力コンバータと、
   コントローラであって、
   前記ゲートドライバ出力の１つに結合される入力と、出力とを有するキャリブレーションループと、
   前記キャリブレーションループの出力に結合される入力と前記第１のコンパレータの出力に結合される出力とを有するオンタイム（ＴＯＮ）ジェネレータと、
   を含む、前記コントローラと、
   を含み、
   前記ＴＯＮジェネレータが、前記第１のトランジスタのゲート端子を介して前記電力コンバータを制御して前記ゲートドライバを制御するためのＴＯＮを生成するように構成され、
   前記キャリブレーションループが、
   前記ゲートドライバによって前記第１のトランジスタに提供される信号の周波数を基準クロックの周波数と比較し、
   前記ゲートドライバによって前記第１のトランジスタに提供される前記信号の周波数と前記基準クロックの周波数との前記比較の結果に基づいてカウンタの値を改変し、
   前記カウンタの値に基づいて前記ＴＯＮジェネレータのタイミング回路に存在する容量値を改変するように前記ＴＯＮジェネレータを制御する、
   ように構成される、システム。
10. 請求項９に記載のシステムであって、
    前記キャリブレーションループが、
    前記ゲートドライバ出力の１つに結合される入力と、出力とを有するＰＷＭジェネレータと、
    前記ＰＷＭジェネレータの出力に結合される入力と第１のノードに結合される出力とを有する第１の周波数－電圧コンバータと、
    基準クロック受け取るように構成される入力と、第２のノードに結合される出力とを有する第２の周波数－電圧コンバータと、
    前記第１のノードと第３のノードとの間に結合される第１の電圧源と、
    前記第２のノードと第４のノードとの間に結合される第２の電圧源と、
    前記第１のノードと前記第３のノードとの間に結合される第１のスイッチと、
    前記第２のノードと前記第４のノードとの間に結合される第２のスイッチと、
    前記第４のノードに結合される第１の入力と、前記第３のノードに結合される第２の入力と、出力とを有する第２のコンパレータと、
    前記第２のコンパレータの出力に結合される入力と、出力とを有する論理回路と、
    前記論理回路の出力に結合される入力と、前記ＴＯＮジェネレータに結合される出力とを有する、前記カウンタと、
    を含む、システム。
11. 請求項９に記載のシステムであって、
    前記ＴＯＮジェネレータが、
    前記ゲートドライバ出力の１つに結合されるゲート端子と、第５のノードに結合される第１の端子と、接地ノードに結合される第２の端子とを有する第２のトランジスタと、
    前記第５のノードと前記接地ノードとの間に結合されるコンデンサと、
    前記電力コンバータと前記第５のノードとの間に結合される抵抗と、
    前記第５のノードと前記接地ノードとの間に結合される可変容量要素であって、前記カウンタ出力に結合される制御端子を有する、前記可変容量要素と、
    を含む、システム。
12. 請求項１１に記載のシステムであって、
    前記可変容量要素がスイッチドコンデンサアレイを含み、前記スイッチドコンデンサアレイのスイッチの制御端子が前記カウンタ出力に結合される、システム。
13. 請求項９に記載のシステムであって、
    前記ゲートドライバ入力の１つに結合される出力と、前記電力コンバータの出力を表す信号を受け取るように構成される第１の入力と、基準信号を受け取るように構成される第２の入力とを有する検出器を更に含む、システム。
14. 請求項９に記載のシステムであって、
    前記キャリブレーションループが、前記ゲートドライバによって前記第１のトランジスタに提供される信号の周波数を基準クロックの周波数と比較するように更に構成され、
    前記比較が、
    前記ゲートドライバによって前記第１のトランジスタに提供された前記信号の周波数を表す電圧値を有する第１の信号を生成し、
    前記基準クロックの周波数を表す電圧値を有する第２の信号を生成し、
    前記ゲートドライバによって前記第１のトランジスタに提供された前記信号の周波数の上側及び下側変動限界を前記基準クロックの周波数に関して設定するために前記第１の信号と前記第２の信号とをバイアスし、
    前記バイアスされた第１及び第２の信号を比較する、
    ことによってなされる、システム。
15. 請求項９に記載のシステムであって、
    前記キャリブレーションループが、前記ゲートドライバによって前記第１のトランジスタに提供される前記信号の周波数が前記基準クロックの周波数より小さいときに前記カウンタの値を増加させ、前記ゲートドライバによって前記第１のトランジスタに提供される前記信号の周波数が前記基準クロックの周波数より大きいときに前記カウンタの値を減少させることによって、前記カウンタの値を改変するように更に構成される、システム。
16. 請求項９に記載のシステムであって、
    前記キャリブレーションループが、前記カウンタの値が低減するときに前記タイミング回路における前記容量値を低減させ、前記カウンタの値が増大するときに前記タイミング回路における前記容量値を増大させることによって、前記ＴＯＮジェネレータの前記タイミング回路に存在する前記容量値を改変するように前記ＴＯＮジェネレータを制御するように更に構成される、システム。
17. 方法であって、
    オンタイム（ＴＯＮ）を生成することと、
    前記生成されたＴＯＮに従って少なくとも部分的に電力コンバータを制御することと、
    前記電力コンバータを制御するために前記電力コンバータに提供される少なくとも１つの制御信号にほぼ等しい周波数を有するスイッチング周波数信号を生成することと、
    前記スイッチング周波数信号を前記スイッチング周波数信号の前記周波数を表す電圧を有する第１の信号に変換することと、
    基準クロックを前記基準クロックの周波数を表す電圧を有する第２の信号に変換することと、
    前記第１及び第２の信号をバイアスすることと、
    前記バイアスされた第１及び第２の信号を比較することと、
    前記比較の結果に基づいてカウンタの出力値を改変することと、
    前記カウンタの出力値に基づいて前記スイッチング周波数信号の周波数を改変するようにＴＯＮを生成するＴＯＮジェネレータのタイマにおける容量値を改変することと、
    を含む、方法。
18. 請求項１７に記載の方法であって、
    前記比較の結果に基づいてカウンタの出力値を改変することが、
    前記スイッチング周波数信号の周波数が前記基準クロックの周波数より小さいときに前記カウンタの出力値を増加させることと、
    前記スイッチング周波数信号の周波数が前記基準クロックの周波数より大きいときに前記カウンタの出力値を減少させることと、
    を含む、方法。
19. 請求項１７に記載の方法であって、
    前記ＴＯＮジェネレータのタイマにおける容量値を改変することが、
    前記カウンタの出力値が減少するときに前記タイマに存在する前記容量値を減少させることと、
    前記カウンタの出力値が増大するときに前記タイマに存在する前記容量値を増大させることと、
    を含む、方法。
20. 請求項１７に記載の方法であって、
    前記ＴＯＮジェネレータのタイマにおける容量値を改変することが、前記カウンタの出力値に基づいて前記スイッチング周波数信号の周波数を改変して、環境変数とは無関係に前記電力コンバータの制御の周波数を較正する、方法。

Images