JP7388892B2 - operational amplifier - Google Patents
operational amplifier Download PDFInfo
- Publication number
- JP7388892B2 JP7388892B2 JP2019210368A JP2019210368A JP7388892B2 JP 7388892 B2 JP7388892 B2 JP 7388892B2 JP 2019210368 A JP2019210368 A JP 2019210368A JP 2019210368 A JP2019210368 A JP 2019210368A JP 7388892 B2 JP7388892 B2 JP 7388892B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- mirror circuit
- current mirror
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003503 early effect Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 5
- 102220060026 rs771378101 Human genes 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 102220295519 rs779762640 Human genes 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
本発明はバイポーラトランジスタを使用した演算増幅器に関する。 The present invention relates to an operational amplifier using bipolar transistors.
＜第１従来例＞
図１３に第１従来例の演算増幅器の回路を示す（例えば、非特許文献１の図４．２９、特許文献１の第１図参照）。１はＰＮＰトランジスタＱ１２，Ｑ１３からなる差動対回路、Ｑ１１はその差動対回路１のテール電流源としてのＰＮＰトランジスタである。このトランジスタＱ１１には、電流源３の基準電流ＩREFをＮＰＮトランジスタＱ１，Ｑ２からなるカレントミラー回路でミラーした電流を、さらにＰＮＰトランジスタＱ１０，Ｑ１１からなるカレントミラー回路でミラーしたテール電流Ｉｔ１が流れる。トランジスタＱ１２，Ｑ１３のコレクタに流れる電流は、負荷抵抗Ｒ１，Ｒ２によって電流／電圧変換されて、差動増幅器７に入力する。
<First conventional example>
FIG. 13 shows a circuit of a first conventional operational amplifier (see, for example, FIG. 4.29 of Non-Patent Document 1 and FIG. 1 of Patent Document 1). 1 is a differential pair circuit consisting of PNP transistors Q12 and Q13, and Q11 is a PNP transistor as a tail current source of the differential pair circuit 1. A tail current It1, which is obtained by mirroring the reference current I REF of current source 3 by a current mirror circuit consisting of NPN transistors Q1 and Q2, and further mirroring by a current mirror circuit consisting of PNP transistors Q10 and Q11, flows through this transistor Q11. . The currents flowing through the collectors of transistors Q12 and Q13 are converted into current/voltage by load resistors R1 and R2 and input to differential amplifier 7.
ところで、バイポーラトランジスタのコレクタ電流は、プロセスにより決定されるアーリー効果により変動する。つまり、コレクタ・エミッタ間電圧の変動によってコレクタ電流が変動する。図１３の演算増幅器では、テール電流Ｉｔ１が流れるトランジスタＱ１１は、電源電圧ＶCCと同相入力電圧の変動が、コレクタ・エミッタ間電圧の変動に直結するため、テール電流Ｉｔ１は電源電圧ＶCCや同相入力電圧の影響を受けてしまう。 Incidentally, the collector current of a bipolar transistor fluctuates due to the Early effect determined by the process. In other words, the collector current fluctuates due to fluctuations in the collector-emitter voltage. In the operational amplifier of FIG. 13, the transistor Q11 through which the tail current It1 flows is connected to the power supply voltage V CC and the common mode input voltage because fluctuations in the input voltage between the collector and emitter are directly connected to the fluctuations in the collector-emitter voltage. It will be affected by the input voltage.
テール電流Ｉｔ１が増大すると、差動対回路１のトランジスタＱ１２，Ｑ１３のトランスコンダクタンスが増大することで、周波数に対する位相特性がほぼ変化せずに初段の利得が上昇するため、演算増幅器の安定性が悪化してしまう。 When the tail current It1 increases, the transconductance of the transistors Q12 and Q13 of the differential pair circuit 1 increases, and the gain of the first stage increases without changing the phase characteristics with respect to frequency, which improves the stability of the operational amplifier. It gets worse.
＜第２従来例＞
そこで、電源電圧ＶCCと同相入力電圧の変動に対するテール電流源の影響を低減するために、出力抵抗を上げる公知の手法として、図１４に示すようなトランジスタＱ１０，Ｑ１１にＰＮＰトランジスタＱ２１，Ｑ２２を追加したカスコードカレントミラー回路、トランジスタＱ１，Ｑ２にＮＰＮトランジスタＱ２３，Ｑ２４を追加したカスコードカレントミラー回路を採用した第２従来例の演算増幅器がある（例えば、非特許文献２の図４．８参照）。
<Second conventional example>
Therefore, in order to reduce the influence of the tail current source on fluctuations in the power supply voltage V CC and the common-mode input voltage, a known method for increasing the output resistance is to replace the transistors Q10 and Q11 with PNP transistors Q21 and Q22 as shown in FIG. There is a second conventional operational amplifier that employs an added cascode current mirror circuit and a cascode current mirror circuit in which NPN transistors Q23 and Q24 are added to transistors Q1 and Q2 (for example, see Figure 4.8 of Non-Patent Document 2). .
しかし、図１４の第２従来例の構成では、差動対回路１のトランジスタＱ１２，Ｑ１３のエミッタ電圧が、図１３の第１従来例の場合よりもさらに電源電圧ＶCCから１ＶBE分だけ低下してしまうため、電源電圧ＶCCが低い場合の動作が難しくなる上、そのトランジスタＱ１２，Ｑ１３のエミッタ側の入力範囲が狭まってしまう。 However, in the configuration of the second conventional example shown in FIG. 14, the emitter voltage of the transistors Q12 and Q13 of the differential pair circuit 1 is further lowered by 1V BE from the power supply voltage V CC than in the first conventional example shown in FIG. This makes operation difficult when the power supply voltage V CC is low, and also narrows the input range on the emitter side of the transistors Q12 and Q13.
さらに、公知の技術として差動対トランジスタＱ１２，Ｑ１３のエミッタに抵抗を直列に接続して出力抵抗を上げる構成があるが、その場合も抵抗の電圧降下分だけ入力範囲が狭まる上、アーリー効果による影響を完全に打ち消すことはできない。 Furthermore, as a known technique, there is a configuration in which a resistor is connected in series to the emitters of the differential pair transistors Q12 and Q13 to increase the output resistance, but in this case as well, the input range is narrowed by the voltage drop of the resistor, and the Early effect It is not possible to completely cancel out the effects.
本発明は上記問題点を解消し、低電圧からの動作が可能で且つアーリー効果の影響を打ち消すことできる演算増幅器を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems and provide an operational amplifier that can operate from a low voltage and can cancel the influence of the Early effect.
上記目的を達成するために、請求項１にかかる発明は、基準電流を供給する基準電流源と、差動対回路と、バイポーラトランジスタで構成され出力側が前記差動対回路のテール電流源となるカレントミラー回路と、前記差動対回路の一対の入力ノードから同相入力電圧を検出し、検出した前記同相入力電圧の変動に応じて生じる前記バイポーラトランジスタのアーリー効果により変動する電流成分を前記基準電流から減算する第１減算回路と、電源電圧の変動に応じて生じる前記バイポーラトランジスタのアーリー効果により変動する電流成分を前記基準電流から減算する第２減算回路とを備え、前記基準電流を前記第１減算回路及び前記第２減算回路により減算した電流を、前記カレントミラー回路に入力することを特徴とする。 In order to achieve the above object, the invention according to claim 1 comprises a reference current source that supplies a reference current, a differential pair circuit, and a bipolar transistor, and the output side serves as a tail current source of the differential pair circuit. A common-mode input voltage is detected from a pair of input nodes of the current mirror circuit and the differential pair circuit, and a current component that fluctuates due to the Early effect of the bipolar transistor that occurs in response to fluctuations in the detected common-mode input voltage is detected by the current mirror circuit and the differential pair circuit. a first subtraction circuit that subtracts from the reference current; and a second subtraction circuit that subtracts from the reference current a current component that fluctuates due to the Early effect of the bipolar transistor that occurs in response to fluctuations in the power supply voltage; The current subtracted by the first subtraction circuit and the second subtraction circuit is input to the current mirror circuit.
請求項２にかかる発明は、基準電流を供給する基準電流源と、第１導電型のバイポーラトランジスタ対からなる差動対回路と、前記基準電流をミラーした電流を出力する第２導電型のバイポーラトランジスタからなる第１カレントミラー回路と、該第１カレントミラー回路の出力電流をミラーした電流を出力する第１導電型のバイポーラトランジスタからなる第２カレントミラー回路と、前記第２カレントミラー回路の出力電流をミラーした電流を出力する第２導電型のバイポーラトランジスタからなる第３カレントミラー回路と、該第３カレントミラー回路の出力電流をミラーした電流を出力する第１導電のバイポーラトランジスタからなる第４カレントミラー回路と、前記基準電流をミラーした電流を出力する第２導電型のバイポーラトランジスタからなる第５カレントミラー回路と、該第５カレントミラー回路の出力電流から前記第４カレントミラー回路の出力電流を差し引いた電流をミラーした電流を出力する第１導電型のバイポーラトランジスタからなる第６カレントミラー回路と、前記第２カレントミラー回路の出力側と前記第３カレントミラー回路の入力側の間に挿入され前記差動対回路に入力する同相入力電圧により前記第２カレントミラー回路の出力側の電圧が前記第６カレントミラー回路の出力側の電圧と等しくなるよう制御する制御回路とを備え、前記第６カレントミラー回路の出力電流を前記差動対回路のテール電流として供給することを特徴とする。 The invention according to claim 2 provides a reference current source that supplies a reference current, a differential pair circuit that includes a pair of bipolar transistors of a first conductivity type, and a bipolar transistor of a second conductivity type that outputs a current that is a mirror of the reference current. a first current mirror circuit made of a transistor; a second current mirror circuit made of a bipolar transistor of a first conductivity type that outputs a current obtained by mirroring the output current of the first current mirror circuit; and an output of the second current mirror circuit. a third current mirror circuit consisting of a bipolar transistor of a second conductivity type that outputs a current that is a mirrored current; and a fourth current mirror circuit that includes a bipolar transistor of a first conductivity that outputs a current that is a mirror of the output current of the third current mirror circuit. a current mirror circuit; a fifth current mirror circuit including a second conductivity type bipolar transistor that outputs a current mirrored from the reference current; and an output current of the fourth current mirror circuit based on the output current of the fifth current mirror circuit. a sixth current mirror circuit including a first conductivity type bipolar transistor that outputs a current that is a mirror of the current obtained by subtracting the current, and is inserted between the output side of the second current mirror circuit and the input side of the third current mirror circuit. and a control circuit that controls the voltage on the output side of the second current mirror circuit to be equal to the voltage on the output side of the sixth current mirror circuit by a common-mode input voltage input to the differential pair circuit, The present invention is characterized in that the output current of the six current mirror circuit is supplied as the tail current of the differential pair circuit.
請求項３にかかる発明は、請求項２に記載の演算増幅器において、前記第１カレントミラー回路の出力電流をミラーした電流を出力する第１導電型のバイポーラトランジスタからなる第７カレントミラー回路を備え、該第７カレントミラー回路の出力電流が前記第３カレントミラー回路の入力側に供給されることを特徴とする。 The invention according to claim 3 is the operational amplifier according to claim 2, further comprising a seventh current mirror circuit including a bipolar transistor of a first conductivity type that outputs a current obtained by mirroring the output current of the first current mirror circuit. , the output current of the seventh current mirror circuit is supplied to the input side of the third current mirror circuit.
請求項４にかかる発明は、基準電流を供給する基準電流源と、第１導電型のバイポーラトランジスタ対からなる差動対回路と、前記基準電流をミラーした電流を出力する第２導電型のバイポーラトランジスタからなる第１カレントミラー回路と、該第１カレントミラー回路の出力電流をミラーした電流を出力する第１導電型のバイポーラトランジスタからなる第２カレントミラー回路と、前記基準電流をミラーした電流を出力する第２導電型のバイポーラトランジスタからなる第５カレントミラー回路と、該第５カレントミラー回路の出力電流をミラーした電流を出力する第１導電型のバイポーラトランジスタからなる第６カレントミラー回路と、前記第２カレントミラー回路の出力側と前記第５カレントミラー回路の出力側の間に挿入され前記差動対回路に入力する同相入力電圧により前記第２カレントミラー回路の出力側の電圧が前記第６カレントミラー回路の出力側の電圧と等しくなるよう制御する制御回路と、前記第１カレントミラー回路の出力側にエミッタが接続され前記第２カレントミラー回路の入力側にコレクタが接続された第２導電型の第１７トランジスタと、前記第５カレントミラー回路の出力側にエミッタが接続され前記第６カレントミラー回路の入力側にコレクタが接続された第２導電型の第１８トランジスタと、前記第１７トランジスタ及び前記第１８トランジスタのベースに固定バイアスを与えるバイアス電源とを備え、該固定バイアスは前記差動対回路の同相入力電圧の範囲に対し前記制御回路と前記第５カレントミラー回路と前記第１７トランジスタ及び前記第１８トランジスタが動作する電圧とし、前記第６カレントミラー回路の出力電流を前記差動対回路のテール電流として供給することを特徴とする。 The invention according to claim 4 provides a reference current source that supplies a reference current, a differential pair circuit that includes a pair of bipolar transistors of a first conductivity type, and a bipolar transistor of a second conductivity type that outputs a current that is a mirror of the reference current. a first current mirror circuit comprising a transistor; a second current mirror circuit comprising a bipolar transistor of a first conductivity type that outputs a current that mirrors the output current of the first current mirror circuit; and a second current mirror circuit that outputs a current that mirrors the output current of the first current mirror circuit; a fifth current mirror circuit composed of a bipolar transistor of a second conductivity type that outputs; a sixth current mirror circuit composed of a bipolar transistor of a first conductivity type that outputs a current obtained by mirroring the output current of the fifth current mirror circuit; The common mode input voltage inserted between the output side of the second current mirror circuit and the output side of the fifth current mirror circuit and input to the differential pair circuit changes the voltage on the output side of the second current mirror circuit to the fifth current mirror circuit. 6 a control circuit for controlling the voltage to be equal to the voltage on the output side of the first current mirror circuit; and a second current mirror circuit having an emitter connected to the output side of the first current mirror circuit and a collector connected to the input side of the second current mirror circuit. a 17th transistor of a conductivity type; an 18th transistor of a second conductivity type whose emitter is connected to the output side of the fifth current mirror circuit and whose collector is connected to the input side of the sixth current mirror circuit; transistor and a bias power supply that applies a fixed bias to the base of the eighteenth transistor, and the fixed bias is applied to the control circuit, the fifth current mirror circuit, and the seventeenth transistor for a range of common-mode input voltage of the differential pair circuit. The voltage is set to operate the transistor and the eighteenth transistor, and the output current of the sixth current mirror circuit is supplied as the tail current of the differential pair circuit.
請求項５にかかる発明は、請求項４に記載の演算増幅器において、前記第１カレントミラー回路の出力電流をミラーした電流を前記第５カレントミラー回路の出力側に出力する第１導電型のバイポーラトランジスタからなる第７カレントミラー回路を備えることを特徴とする。 According to a fifth aspect of the present invention, in the operational amplifier according to the fourth aspect, a bipolar amplifier of a first conductivity type outputs a current obtained by mirroring the output current of the first current mirror circuit to the output side of the fifth current mirror circuit. The present invention is characterized in that it includes a seventh current mirror circuit composed of a transistor.
請求項６にかかる発明は、請求項３又は５に記載の演算増幅器において、前記第５カレントミラー回路および前記第７カレントミラー回路のミラー比は、電源電圧の変動に応じて生じる前記基準電流の変動に対応して設定されることを特徴とする。 The invention according to claim 6 is the operational amplifier according to claim 3 or 5, wherein the mirror ratio of the fifth current mirror circuit and the seventh current mirror circuit is equal to It is characterized by being set in response to fluctuations.
本発明によれば、電源電圧の変動によるアーリー効果の影響及び差動対回路の同相入力電圧によるアーリー効果の影響を検出して、差動対回路のテール電流を調整するので、電源電圧や同相入力電圧の変動によるテール電流源のアーリー効果による影響を打ち消すことができる。また、テール電流源はトランジスタ1つで構成できるため、低電圧の電源で動作可能となる。 According to the present invention, the influence of the Early effect due to fluctuations in the power supply voltage and the influence of the Early effect due to the common-mode input voltage of the differential pair circuit are detected, and the tail current of the differential pair circuit is adjusted. The influence of the Early effect of the tail current source due to input voltage fluctuations can be canceled out. Additionally, since the tail current source can be configured with a single transistor, it can be operated with a low-voltage power supply.
＜原理説明＞
図１に本発明の演算増幅器の原理説明図を示す。１はＰＮＰトランジスタＱ１２，Ｑ１３のエミッタを共通接続した差動対回路、２は基準電流源３から供給される基準電流ＩREFに基づき差動対回路１にテール電流を供給するＰＮＰトランジスタＱ１０，Ｑ１１からなるカレントミラー回路、４は差動対回路１の同相入力電圧を検出してその検出電圧に応じてトランジスタのアーリー効果により変動する電流成分を基準電流ＩREFから減算する第１減算回路、５は電源電圧ＶCCの変動に応じたアーリー効果により変動する電流成分を基準電流ＩREFから減算する第２減算回路である。トランジスタＱ１０には、基準電流ＩREFから第１減算回路４と第２減算回路５の電流を減算された電流が入力する。そして、トランジスタＱ１１には、トランジスタＱ１０の電流をミラーした電流とトランジスタＱ１１自体でアーリー効果の影響を受けた電流が、テール電流として流れる。
<Explanation of principle>
FIG. 1 shows a diagram explaining the principle of the operational amplifier of the present invention. 1 is a differential pair circuit in which the emitters of PNP transistors Q12 and Q13 are commonly connected; 2 is a PNP transistor Q10 and Q11 that supplies a tail current to the differential pair circuit 1 based on the reference current I REF supplied from the reference current source 3; 4 is a first subtraction circuit that detects the common-mode input voltage of the differential pair circuit 1 and subtracts a current component that fluctuates due to the Early effect of the transistor from the reference current I REF in accordance with the detected voltage; 5; is a second subtraction circuit that subtracts from the reference current I REF a current component that fluctuates due to the Early effect in response to fluctuations in the power supply voltage V CC . A current obtained by subtracting the currents of the first subtraction circuit 4 and the second subtraction circuit 5 from the reference current I REF is input to the transistor Q10. A current obtained by mirroring the current of the transistor Q10 and a current affected by the Early effect in the transistor Q11 itself flow as a tail current in the transistor Q11.
テール電流を供給するトランジスタＱ１１のコレクタ電圧は、アーリー効果の影響を受けるが、基準電流ＩREFは第１減算回路４と第２減算回路５によりアーリー効果の影響をすでに受けているので、これをトランジスタＱ１１にミラーすることにより、トランジスタＱ１１におけるアーリー効果の影響をキャンセルすることができる。つまり、トランジスタＱ１１に流れるテール電流は、電源電圧の変動及び同相入力電圧の変動の影響を受けない。 The collector voltage of the transistor Q11 that supplies the tail current is affected by the Early effect, but the reference current I REF is already affected by the Early effect by the first subtraction circuit 4 and the second subtraction circuit 5, so this By mirroring to transistor Q11, the influence of the Early effect in transistor Q11 can be canceled. In other words, the tail current flowing through transistor Q11 is not affected by fluctuations in the power supply voltage and fluctuations in the common-mode input voltage.
＜第１実施例＞
図２に第１実施例の原理説明用の回路を示す。ＮＰＮトランジスタＱ１，Ｑ２と、ＮＰＮトランジスタＱ１，Ｑ３と、ＰＮＰトランジスタＱ４，Ｑ５と、ＮＰＮトランジスタＱ６，Ｑ７と、ＰＮＰトランジスタＱ８，Ｑ９は、それぞれカレントミラー回路を構成している。６は差動対回路１の同相入力電圧を検出してトランジスタＱ５のコレクタ電圧とトランジスタＱ１１のコレクタ電圧を等しくするための制御回路である。
<First example>
FIG. 2 shows a circuit for explaining the principle of the first embodiment. NPN transistors Q1, Q2, NPN transistors Q1, Q3, PNP transistors Q4, Q5, NPN transistors Q6, Q7, and PNP transistors Q8, Q9 constitute a current mirror circuit, respectively. 6 is a control circuit for detecting the common mode input voltage of the differential pair circuit 1 and making the collector voltage of the transistor Q5 equal to the collector voltage of the transistor Q11.
請求項との関係では、第１カレントミラー回路はトランジスタＱ１，Ｑ２で構成され、第２カレントミラー回路はトランジスタＱ４，Ｑ５で構成され、第３カレントミラー回路はトランジスタＱ６，Ｑ７で構成され、第４カレントミラー回路はトランジスタＱ８，Ｑ９で構成され、第５カレントミラー回路はトランジスタＱ１，Ｑ３で構成され、第６カレントミラー回路はトランジスタＱ１０，Ｑ１１で構成されている。 In relation to the claims, the first current mirror circuit is composed of transistors Q1 and Q2, the second current mirror circuit is composed of transistors Q4 and Q5, the third current mirror circuit is composed of transistors Q6 and Q7, and the third current mirror circuit is composed of transistors Q6 and Q7. The four current mirror circuits are composed of transistors Q8 and Q9, the fifth current mirror circuit is composed of transistors Q1 and Q3, and the sixth current mirror circuit is composed of transistors Q10 and Q11.
トランジスタＱ１のコレクタ電流ＩCQ1は基準電流IREFとなるので、そのコレクタ電流ＩCQ1は、
となる。ＩSNはＮＰＮトランジスタの逆方向飽和電流、Ｖｔは熱電圧、ＶBEQ1はトランジスタＱ１のベース・エミッタ間電圧である。
Since the collector current I CQ1 of transistor Q1 becomes the reference current I REF , its collector current I CQ1 is
becomes. I SN is the reverse saturation current of the NPN transistor, Vt is the thermal voltage, and V BEQ1 is the base-emitter voltage of the transistor Q1.
トランジスタＱ１，Ｑ２のサイズ比をＱ１：Ｑ２＝１：１とすると、トランジスタＱ２のコレクタ電流ＩCQ2は、基準電流ＩREFを用いて、
となる。ＶBEQ4はトランジスタＱ４のベース・エミッタ間電圧、ＶANはＮＰＮトランジスタのアーリー電圧である。
Assuming that the size ratio of transistors Q1 and Q2 is Q1:Q2=1:1, the collector current I CQ2 of transistor Q2 is calculated using the reference current I REF as follows:
becomes. V BEQ4 is the base-emitter voltage of transistor Q4, and V AN is the early voltage of the NPN transistor.
次に、トランジスタＱ４，Ｑ５のサイズ比をＱ４：Ｑ５＝１：１とし、トランジスタＱ５のコレクタ・エミッタ間電圧をＶ５とすると、トランジスタＱ５のコレクタ電流ＩCQ5は、
となる。ＶAPはＰＮＰトランジスタのアーリー電圧である。
Next, if the size ratio of transistors Q4 and Q5 is Q4:Q5=1:1, and the voltage between the collector and emitter of transistor Q5 is V5 , then the collector current I CQ5 of transistor Q5 is:
becomes. V AP is the early voltage of the PNP transistor.
ここで、通常、ＶAN，ＶAP＞＞１であるので、
という近似を適用すると、式（３）は、
となる。
Here, since V AN and V AP are usually >>1,
Applying the approximation, equation (3) becomes
becomes.
次に、トランジスタＱ６，Ｑ７のサイズ比をＱ６：Ｑ７＝１：１とすると、トランジスタＱ７のコレクタ電流ＩCQ7は、式（５）と同様の近似を用いて、
となる。ただし、式（６）の右辺は各ＰＮＰトランジスタのベース・エミッタ間電圧ＶBEはほぼ等しいとして、ＶBEQP＝ＶBEQ4 ≒ＶBEQ8としている。
Next, if the size ratio of transistors Q6 and Q7 is Q6:Q7=1:1, the collector current I CQ7 of transistor Q7 can be calculated using the same approximation as equation (5).
becomes. However, on the right side of equation (6), assuming that the base-emitter voltage V BE of each PNP transistor is approximately equal, V BEQP = V BEQ4 ≈ V BEQ8 .
同様にトランジスタＱ８，Ｑ９のサイズ比をＱ８：Ｑ９＝１：１とすると、トランジスタＱ１０のダイオード接続により、トランジスタＱ９のコレクタ電圧はトランジスタＱ８のコレクタ電圧と等しくなるため、トランジスタＱ９のコレクタ電流ＩCQ9は、
となる。
Similarly, if the size ratio of transistors Q8 and Q9 is Q8:Q9=1:1, the collector voltage of transistor Q9 becomes equal to the collector voltage of transistor Q8 due to the diode connection of transistor Q10, so the collector current of transistor Q9 I CQ9 teeth,
becomes.
一方、トランジスタＱ３のコレクタ電流ＩCQ3は、トランジスタＱ１，Ｑ３のサイズ比をＱ１：Ｑ３＝１：２とすると、
となる。
On the other hand, if the size ratio of transistors Q1 and Q3 is Q1:Q3=1:2, the collector current I CQ3 of transistor Q3 is as follows.
becomes.
そして、トランジスタＱ１０のコレクタ電流ＩCQ10は、コレクタ電流ＩCQ3からICQ9を減算した値となるので、
となる。
The collector current I CQ10 of the transistor Q10 is the value obtained by subtracting I CQ9 from the collector current I CQ3 , so
becomes.
従って、トランジスタＱ１１のコレクタ電流ＩCQ11は、トランジスタＱ１０，Ｑ１１のサイズ比をＱ１０：Ｑ１１＝１：１とし、トランジスタＱ１１のコレクタ・エミッタ間電圧をＶ11とすると、
となる。
Therefore, when the size ratio of transistors Q10 and Q11 is Q10:Q11=1:1, and the collector-emitter voltage of transistor Q11 is V11 , the collector current I CQ11 of transistor Q11 is as follows.
becomes.
ここで制御回路６の効果により、トランジスタＱ５，Ｑ１１のコレクタ電圧が等しくなり、Ｖ5＝Ｖ11となるので、
となり、トランジスタＱ１１のコレクタ電流ＩCQ11、つまり差動対回路１のテール電流Ｉｔ３は、電源電圧ＶCCと同相入力電圧の変動の影響を受けなくなる。
Here, due to the effect of the control circuit 6, the collector voltages of the transistors Q5 and Q11 become equal, and V 5 =V 11 , so
Therefore, the collector current I CQ11 of the transistor Q11, that is, the tail current It3 of the differential pair circuit 1, is no longer affected by fluctuations in the power supply voltage V CC and the common-mode input voltage.
図３は図２の演算増幅器を具体化した回路であり、制御回路６はコレクタ同士、エミッタ同士を共通接続したＰＮＰトランジスタＱ１５，Ｑ１６により構成されている。また、トランジスタＱ１２，Ｑ１３のコレクタに現れる電圧は、負荷抵抗Ｒ１，Ｒ２によって電流／電圧変換されて、差動増幅器７に入力している。 FIG. 3 is a circuit embodying the operational amplifier of FIG. 2, and the control circuit 6 is composed of PNP transistors Q15 and Q16 whose collectors are commonly connected and whose emitters are commonly connected. Further, the voltages appearing at the collectors of the transistors Q12 and Q13 are converted into current/voltage by the load resistors R1 and R2, and are input to the differential amplifier 7.
図４に第１実施例の演算増幅器の基準電流ＩREFとテール電流のシミュレーションにより得られた特性を示す。（ａ）は差動対回路１の同相入力電圧が変化したときの同相入力電圧依存特性、（ｂ）は電源電圧ＶCCが変化したときの電源電圧依存特性である。Ｉｔ１は図１３の第１従来例の演算増幅器の差動対回路１のテール電流、Ｉｔ２は図１４の第２従来例の演算増幅器の差動対回路１のテール電流、Ｉｔ３は第１実施例の演算増幅器の差動対回路１のテール電流である。 FIG. 4 shows the characteristics obtained by simulation of the reference current I REF and tail current of the operational amplifier of the first embodiment. (a) shows the common mode input voltage dependence characteristic when the common mode input voltage of the differential pair circuit 1 changes, and (b) shows the power supply voltage dependence characteristic when the power supply voltage V CC changes. It1 is the tail current of the differential pair circuit 1 of the operational amplifier of the first conventional example shown in FIG. 13, It2 is the tail current of the differential pair circuit 1 of the operational amplifier of the second conventional example of FIG. 14, and It3 is the tail current of the differential pair circuit 1 of the operational amplifier of the first conventional example shown in FIG. is the tail current of the differential pair circuit 1 of the operational amplifier.
図４（ａ）においては、図１４で説明した第２従来例の演算増幅器のテール電流Ｉｔ２では、図１３で説明した第１従来例の演算増幅器のテール電流Ｉｔ１に比べてテール電流の同相入力電圧依存性は低下しているが、同相入力電圧を上げると電流が流れなくなってしまう。しかし、第１実施例の演算増幅器のテール電流Ｉｔ３では、図１４の第２従来例の演算増幅器のテール電流Ｉｔ２と同等の低下した同相入力電圧依存性を有しながら、図１３の第１従来例の演算増幅器のテール電流Ｉｔ１と同等の広い同相入力範囲を持っていることが確認できる。 In FIG. 4(a), the tail current It2 of the operational amplifier of the second conventional example explained in FIG. Although the voltage dependence has decreased, current no longer flows when the common-mode input voltage is increased. However, the tail current It3 of the operational amplifier of the first embodiment has a reduced common-mode input voltage dependence equivalent to the tail current It2 of the operational amplifier of the second conventional example of FIG. It can be confirmed that it has a wide common mode input range equivalent to the tail current It1 of the example operational amplifier.
また、図４（ｂ）においては、図１４の第２従来例の演算増幅器のテール電流Ｉｔ２では、図１３で説明した第１従来例の演算増幅器のテール電流Ｉｔ１に比べてテール電流の電源電圧依存性は低下するが、低電源電圧からの動作が不可能となっている。しかし、第１実施例の演算増幅器のテール電流Ｉｔ３では、図１４の第２従来例の演算増幅器のテール電流Ｉｔ２と同等の低い電源電圧依存性を有しながら、図１３の第１従来例の演算増幅器のテール電流Ｉｔ１と同等の低電源電圧動作特性を持っていることが確認できる。 In addition, in FIG. 4(b), the tail current It2 of the operational amplifier of the second conventional example shown in FIG. The dependence is reduced, but operation from a low power supply voltage is no longer possible. However, the tail current It3 of the operational amplifier of the first embodiment has the same low dependence on power supply voltage as the tail current It2 of the operational amplifier of the second conventional example shown in FIG. It can be confirmed that it has low power supply voltage operating characteristics equivalent to the tail current It1 of the operational amplifier.
＜第２実施例＞
図２、図３の第１実施例の演算増幅器では、上記のように基準電流ＩREFが一定の場合、電源電圧ＶCCの変動のテール電流への影響を打ち消すことができるが、基準電流ＩREFが電源電圧ＶCCに応じて変動する場合、その変動のテール電流への影響を打ち消すことができない。
<Second example>
In the operational amplifier of the first embodiment shown in FIGS. 2 and 3, when the reference current I REF is constant as described above, the influence of fluctuations in the power supply voltage V CC on the tail current can be canceled out. If REF fluctuates in response to the power supply voltage V CC , the effect of that fluctuation on the tail current cannot be canceled out.
図５、図６の第２実施例の演算増幅器はこの点を改善したものであり、図２、図３で説明した第１実施例の演算増幅器に、トランジスタＱ４とカレントミラー接続されるＰＮＰトランジスタＱ１４を追加したものである。Ｑ４，Ｑ１４のサイズ比はＱ４：Ｑ１４＝１：Ｎである。請求項との関係では、第７カレントミラー回路がトランジスタＱ４，Ｑ１４で構成されている。 The operational amplifier of the second embodiment shown in FIGS. 5 and 6 improves this point, and is a PNP transistor connected in a current mirror with the transistor Q4 in the operational amplifier of the first embodiment explained in FIGS. 2 and 3. Q14 has been added. The size ratio of Q4 and Q14 is Q4:Q14=1:N. In relation to the claims, the seventh current mirror circuit is composed of transistors Q4 and Q14.
図５、図６の第２実施例の演算増幅器において、トランジスタＱ５のコレクタ電流ＩCQ5までは図２、図３の第１実施例の演算増幅器と同様となるので、そのコレクタ電流ＩCQ5は式（５）となる。 In the operational amplifier of the second embodiment shown in FIGS. 5 and 6, the collector current I CQ5 of the transistor Q5 is the same as the operational amplifier of the first embodiment shown in FIGS. 2 and 3, so the collector current I CQ5 is calculated by the formula (5) becomes.
一方、トランジスタＱ１４のコレクタ電流ＩCQ14は、式（３）～（５）と同様に考え、且つトランジスタＱ４，Ｑ１４のサイズ比がＱ４：Ｑ１４＝１：Ｎであることから、
となる。トランジスタＱ６のコレクタ電流ＩCQ6は、ＩCQ5とＩCQ14の合計となるので、
となる。よって、式（６）～（７）と同様に考えて計算すると、コレクタ電流ＩCQ9は、
となる。
On the other hand, the collector current I CQ14 of the transistor Q14 is considered in the same way as equations (3) to (5), and since the size ratio of the transistors Q4 and Q14 is Q4:Q14=1:N,
becomes. The collector current I CQ6 of transistor Q6 is the sum of I CQ5 and I CQ14 , so
becomes. Therefore, when calculated in the same way as equations (6) to (7), the collector current I CQ9 is:
becomes.
次に、トランジスタＱ１，Ｑ３のサイズ比をＱ１：Ｑ３＝１：（２＋Ｎ）とすると、トランジスタＱ３のコレクタ電流ＩCQ3は、
となる。よって、トランジスタＱ１０のコレクタ電流ＩCQ10は、
となる。
Next, if the size ratio of transistors Q1 and Q3 is Q1:Q3=1:(2+N), the collector current I CQ3 of transistor Q3 is
becomes. Therefore, the collector current I CQ10 of transistor Q10 is
becomes.
従って、トランジスタＱ１１のコレクタ電流ＩCQ11は、トランジスタＱ１０，Ｑ１１のサイズ比がＱ１０：Ｑ１１＝１：１であるので、Ｖ５＝Ｖ11より、
となる。
Therefore, since the size ratio of transistors Q10 and Q11 is Q10:Q11=1:1, the collector current I CQ11 of transistor Q11 is given by V 5 =V 11 .
becomes.
ここで、以下の式（１８）のように、基準電流ＩREFが電源電圧ＶCCの増加に比例してΔIrefだけ増加する特性を持つとする（ＩREF0は定数）。
Here, it is assumed that the reference current I REF has a characteristic that it increases by ΔIref in proportion to the increase in the power supply voltage V CC (I REF0 is a constant), as shown in the following equation (18).
近似を用いて
とすると、トランジスタＱ１１のコレクタ電流ＩCQ11は、
となる。
using an approximation
Then, the collector current I CQ11 of transistor Q11 is
becomes.
従って、
となるようにＮを設定すれば、電源電圧ＶCCの変動の影響を打ち消すことができる。つまり、Ｎの値は電源電圧ＶCCの変動に応じて生じる基準電流ＩREFの変動分ΔIrefに対応して設定すれば良い。ＶCCの変動とΔIrefは一定の関係にあるので、これを求めることにより、Ｎの値を所定の値に設定することができる。
Therefore,
If N is set so that , the influence of fluctuations in the power supply voltage V CC can be canceled out. In other words, the value of N may be set in accordance with the variation ΔIref of the reference current I REF that occurs in response to variations in the power supply voltage V CC . Since there is a constant relationship between the fluctuation of V CC and ΔIref, by determining this relationship, the value of N can be set to a predetermined value.
図７に第２実施例の演算増幅器の基準電流ＩREFとテール電流のシミュレーションにより得られた特性を示す。ここでは、基準電流ＩREFに電源電圧ＶCCの変動に対して正の変動特性を有する電流源を用いて、電源電圧ＶCCとテール電流の関係を求めた。Ｉｔ２は図１４の第２従来例の演算増幅器のテール電流、Ｉｔ３は図２、図３の第１実施例の演算増幅器のテール電流、Ｉｔ４は図５、図６の第２実施例の演算増幅器のテール電流である。図７に示すように、図１４の第２従来例の演算増幅器のテール電流Ｉｔ２や、図２、図３の第１実施例の演算増幅器のテール電流Ｉｔ３は、基準電流ＩREFに依存して電源電圧ＶCCの変動に対して正の電流特性となる。しかし、図５、図６の第２実施例の演算増幅器のテール電流Ｉｔ４は、基準電流ＩREFが電源電圧ＶCCの増加に応じて増加する特性を有していても、その影響を低減した電流特性となることが確認できる。 FIG. 7 shows the characteristics obtained by simulation of the reference current I REF and tail current of the operational amplifier of the second embodiment. Here, the relationship between the power supply voltage V CC and the tail current was determined using a current source having positive fluctuation characteristics with respect to fluctuations in the power supply voltage V CC as the reference current I REF . It2 is the tail current of the operational amplifier of the second conventional example shown in FIG. 14, It3 is the tail current of the operational amplifier of the first example shown in FIGS. 2 and 3, and It4 is the operational amplifier of the second example shown in FIGS. 5 and 6. is the tail current of As shown in FIG. 7, the tail current It2 of the operational amplifier of the second conventional example shown in FIG. 14 and the tail current It3 of the operational amplifier of the first embodiment shown in FIGS. 2 and 3 depend on the reference current I REF . It has a positive current characteristic with respect to fluctuations in the power supply voltage V CC . However, the tail current It4 of the operational amplifier of the second embodiment shown in FIGS. 5 and 6 reduces the influence even though the reference current I REF has a characteristic of increasing as the power supply voltage V CC increases. It can be confirmed that the current characteristics are the same.
＜第３実施例＞
図２、図３で説明した第１実施例の演算増幅器では、同相入力電圧が０Ｖ付近でテール電流Ｉｔ３が増大する傾向があった。そこで、第３実施例の演算増幅器では、図８、図９に示すように、図２、図３におけるカレントミラー回路を構成するトランジスタＱ６，Ｑ７，Ｑ８，Ｑ９を削除する。そして、トランジスタＱ３のコレクタを制御回路６に接続し、トランジスタＱ２，Ｑ４の間にＮＰＮトランジスタＱ１７を挿入し、トランジスタＱ３，Ｑ１０の間にＮＰＮトランジスタＱ１８を挿入し、それらのトランジスタＱ１７，Ｑ１８のベースと電源電圧ＶEEの間に固定のバイアス電圧ＶBIASを印加している。本実施例では、差動対回路１と制御回路６はＰＮＰトランジスタで構成しているため、演算増幅器の同相入力電圧の範囲はＶEE以上で入力可能となる。同相入力電圧がＶEEまで変動しても制御回路６とトランジスタＱ３とトランジスタＱ１７，Ｑ１８が正常に動作するようにバイアス電圧ＶBIASを設定する必要がある。
<Third Example>
In the operational amplifier of the first embodiment described with reference to FIGS. 2 and 3, the tail current It3 tended to increase when the common-mode input voltage was around 0V. Therefore, in the operational amplifier of the third embodiment, as shown in FIGS. 8 and 9, the transistors Q6, Q7, Q8, and Q9 forming the current mirror circuit in FIGS. 2 and 3 are deleted. Then, the collector of the transistor Q3 is connected to the control circuit 6, the NPN transistor Q17 is inserted between the transistors Q2 and Q4, the NPN transistor Q18 is inserted between the transistors Q3 and Q10, and the bases of these transistors Q17 and Q18 are inserted. A fixed bias voltage V BIAS is applied between the power supply voltage V EE and the power supply voltage V EE . In this embodiment, since the differential pair circuit 1 and the control circuit 6 are constructed of PNP transistors, the common mode input voltage range of the operational amplifier can be input in the range of V EE or more. It is necessary to set the bias voltage V BIAS so that the control circuit 6, transistor Q3, and transistors Q17 and Q18 operate normally even if the common - mode input voltage varies up to V EE.
請求項との関係では、第１のカレントミラー回路はトランジスタＱ１，Ｑ２で構成され、第２カレントミラー回路はトランジスタＱ４，Ｑ５で構成され、第５カレントミラー回路はトランジスタＱ１，Ｑ３で構成され、第６カレントミラー回路はトランジスタＱ１０，Ｑ１１で構成されている。第１７トランジスタはＱ１７、第１８トランジスタはＱ１８である。 In relation to the claims, the first current mirror circuit is composed of transistors Q1 and Q2, the second current mirror circuit is composed of transistors Q4 and Q5, and the fifth current mirror circuit is composed of transistors Q1 and Q3, The sixth current mirror circuit is composed of transistors Q10 and Q11. The 17th transistor is Q17, and the 18th transistor is Q18.
トランジスタＱ１のコレクタ電流ICQ1は前記した式（１）に示すとおりである。トランジスタＱ２のコレクタ電圧は、トランジスタＱ１７により一定値となるためにアーリー効果が抑えられるので、Ｑ１，Ｑ２のサイズ比をＱ１：Ｑ２＝１：１とすると、トランジスタＱ２のコレクタ電流ＩCQ2は基準電流ＩREFと等しく、
となる。
Collector current I CQ1 of transistor Q1 is as shown in equation (1) above. Since the collector voltage of transistor Q2 is kept at a constant value by transistor Q17, the Early effect is suppressed. Therefore, if the size ratio of Q1 and Q2 is Q1:Q2=1:1, the collector current I CQ2 of transistor Q2 is the reference current. equal to I REF ,
becomes.
次に、トランジスタＱ４，Ｑ５のサイズ比はＱ４：Ｑ５＝１：１であり、トランジスタＱ５のコレクタ・エミッタ間電圧をＶ5とすると、トランジスタＱ５のコレクタ電流ＩCQ5は式（３）と異なって、
となる。
Next, the size ratio of transistors Q4 and Q5 is Q4:Q5=1:1, and assuming that the collector-emitter voltage of transistor Q5 is V5 , the collector current I CQ5 of transistor Q5 is different from equation (3). ,
becomes.
一方、トランジスタＱ３については、トランジスタＱ１８によりアーリー効果が抑えられるため、そのコレクタ電流ＩCQ3は、トランジスタＱ１，Ｑ３のサイズ比をＱ１：Ｑ３＝１：２とすると、
となる。
On the other hand, as for transistor Q3, since the Early effect is suppressed by transistor Q18, its collector current I CQ3 is as follows, assuming that the size ratio of transistors Q1 and Q3 is Q1:Q3=1:2.
becomes.
よって、トランジスタＱ１８のコレクタ電流ICQ18は、ICQ3からICQ5を差し引いた値となり、トランジスタＱ１０にはトランジスタＱ１８の電流がそのまま供給されるので、トランジスタＱ１０のコレクタ電流ＩCQ10は、
となる。
Therefore, the collector current I CQ18 of the transistor Q18 is the value obtained by subtracting I CQ5 from I CQ3 , and since the current of the transistor Q18 is directly supplied to the transistor Q10, the collector current I CQ10 of the transistor Q10 is
becomes.
従って、トランジスタＱ１１のコレクタ電流ＩCQ11は、トランジスタＱ１０，Ｑ１１のサイズ比がＱ１０：Ｑ１１＝１：１であるので、トランジスタＱ１１のコレクタ・エミッタ間電圧をＶ11とすると、
と、式（１０）と同じになる。
Therefore, since the size ratio of transistors Q10 and Q11 is Q10:Q11=1:1, the collector current I CQ11 of transistor Q11 is expressed as follows:
is the same as equation (10).
ここで制御回路６の効果により、トランジスタＱ５，Ｑ１１のコレクタ電圧が等しくなるため、Ｖ5＝Ｖ11となるので、
と式（１１）と同じになり、トランジスタＱ１１のコレクタ電流ＩCQ11、つまり差動対回路１のテール電流は、電源電圧ＶCCと同相入力電圧の変動の影響を受けなくなる。
Here, due to the effect of the control circuit 6, the collector voltages of transistors Q5 and Q11 become equal, so V 5 =V 11 , so
is the same as Equation (11), and the collector current I CQ11 of the transistor Q11, that is, the tail current of the differential pair circuit 1, is not affected by fluctuations in the power supply voltage V CC and the common-mode input voltage.
図１０に第３実施例の演算増幅器の基準電流ＩREFとテール電流のシミュレーションにより得られた特性を示す。（ａ）は差動対回路１の同相入力電圧が変化したときの同相入力電圧依存特性、（ｂ）は（ａ）の横軸の同相入力電圧の０Ｖ付近を拡大したグラフである。Ｉｔ３は第１実施例の演算増幅器のテール電流、Ｉｔ５は本実施例の演算増幅器のテール電流である。このように、第３実施例の演算増幅器では、０Ｖまで同相入力電圧依存性が低下したテール電流を得ることが確認できる。また、（ｃ）は電源電圧ＶCCが変化したときの電源電圧依存特性である。このように、第３実施例の演算増幅器でも第１実施例の演算増幅器と同等の低電源電圧動作特性を持つことが確認できる。 FIG. 10 shows the characteristics obtained by simulation of the reference current I REF and tail current of the operational amplifier of the third embodiment. (a) is a common-mode input voltage dependence characteristic when the common-mode input voltage of the differential pair circuit 1 changes, and (b) is an enlarged graph of the common-mode input voltage near 0 V on the horizontal axis of (a). It3 is the tail current of the operational amplifier of the first embodiment, and It5 is the tail current of the operational amplifier of the present embodiment. In this manner, it can be confirmed that the operational amplifier of the third embodiment can obtain a tail current with reduced dependence on the common-mode input voltage down to 0V. Further, (c) shows the power supply voltage dependence characteristics when the power supply voltage V CC changes. In this way, it can be confirmed that the operational amplifier of the third embodiment has the same low power supply voltage operating characteristics as the operational amplifier of the first embodiment.
＜第４実施例＞
図１１、図１２に第４実施例の演算増幅器の回路を示す。この第４実施例では、図８、図９で説明した第３実施例において、図５、図６で説明した第２実施例と同様に、トランジスタＱ１４を追加することで、第２実施例と同様の効果を得るようにしたものである。トランジスタＱ４，Ｑ１４のサイズ比をＱ４：Ｑ１４＝１：Ｎとする。請求項との関係では、第７カレントミラー回路がトランジスタＱ４，Ｑ１４で構成されている。
<Fourth Example>
FIGS. 11 and 12 show circuits of an operational amplifier according to a fourth embodiment. This fourth embodiment differs from the second embodiment by adding a transistor Q14, similar to the second embodiment explained in FIGS. 5 and 6, in the third embodiment explained in FIGS. 8 and 9. This is intended to achieve a similar effect. It is assumed that the size ratio of transistors Q4 and Q14 is Q4:Q14=1:N. In relation to the claims, the seventh current mirror circuit is composed of transistors Q4 and Q14.
トランジスタＱ５のコレクタ電流ICQ5は、図９と同様となるので、そのコレクタ電流ICQ5は式（２３）となる。一方、トランジスタＱ１４のコレクタ電流ＩCQ14は、トランジスタＱ４，Ｑ１４のサイズ比がＱ４：Ｑ１４＝１：Ｎであることから、
となる。
Since the collector current I CQ5 of the transistor Q5 is the same as that shown in FIG. 9, the collector current I CQ5 is expressed by equation (23). On the other hand, since the size ratio of transistors Q4 and Q14 is Q4:Q14=1:N, the collector current I CQ14 of transistor Q14 is
becomes.
次に、トランジスタＱ１，Ｑ３のサイズ比をＱ１：Ｑ３＝１：（２＋Ｎ）とすると、トランジスタＱ３のコレクタ電流ＩCQ3は、
となる。
Next, if the size ratio of transistors Q1 and Q3 is Q1:Q3=1:(2+N), the collector current I CQ3 of transistor Q3 is
becomes.
よって、トランジスタＱ１８のコレクタ電流ＩCQ18は、ＩCQ3からＩCQ5及びＩCQ14を差し引いた値となり、トランジスタＱ１０にはトランジスタＱ１８の電流がそのまま供給されるので、トランジスタＱ１０のコレクタ電流ＩCQ10は、
となる。
Therefore, the collector current I CQ18 of transistor Q18 is the value obtained by subtracting I CQ5 and I CQ14 from I CQ3 , and since the current of transistor Q18 is directly supplied to transistor Q10, the collector current I CQ10 of transistor Q10 is
becomes.
以降、第２実施例と同様に計算すると、
となる。
From then on, calculations are made in the same manner as in the second example.
becomes.
従って、
となるようにＮを設定すれば、基準電流源３の基準電流ＩREFが有する電源電圧の影響を打ち消すことができる。
Therefore,
If N is set so that
なお、本実施例では第１、第２、第３、第４、第６カレントミラー回路のミラー比を１：１とし、第５カレントミラー回路のミラー比を１：２または１：２＋Ｎとし、第７カレントミラー回路のミラー比を１：Ｎとして説明したが、各カレントミラー回路のミラー比は、テール電流でアーリー効果の影響をキャンセルするように設定すればよい。例えば、第１カレントミラー回路のミラー比を０．５倍とし、第４カレントミラー回路のミラー比を２倍としても、同様にアーリー効果の影響を受けないテール電流を得ることが可能である。 In this embodiment, the mirror ratio of the first, second, third, fourth, and sixth current mirror circuits is 1:1, and the mirror ratio of the fifth current mirror circuit is 1:2 or 1:2+N. Although the mirror ratio of the seventh current mirror circuit was described as 1:N, the mirror ratio of each current mirror circuit may be set so that the influence of the Early effect is canceled by the tail current. For example, even if the mirror ratio of the first current mirror circuit is set to 0.5 times and the mirror ratio of the fourth current mirror circuit is set to 2 times, it is possible to obtain a tail current that is similarly unaffected by the Early effect.
１：差動対回路
２：カレントミラー回路
３：基準電流源
４：第１減算回路
５：第２減算回路
６：制御回路
７：差動増幅器
Ｑ１，Ｑ２：第１カレントミラー回路を構成するＮＰＮトランジスタ
Ｑ４，Ｑ５：第２カレントミラー回路を構成するＰＮＰトランジスタ
Ｑ６，Ｑ７：第３カレントミラー回路を構成するＮＰＮトランジスタ
Ｑ８，Ｑ９：第４カレントミラー回路を構成するＰＮＰトランジスタ
Ｑ１，Ｑ３：第５カレントミラー回路を構成するＮＰＮトランジスタ
Ｑ１０，Ｑ１１：第６カレントミラー回路を構成するＰＮＰトランジスタ
Ｑ４，Ｑ１４：第７カレントミラー回路を構成するＰＮＰトランジスタ
1: Differential pair circuit 2: Current mirror circuit 3: Reference current source 4: First subtraction circuit 5: Second subtraction circuit 6: Control circuit 7: Differential amplifier Q1, Q2: NPN forming the first current mirror circuit Transistors Q4, Q5: PNP transistors forming the second current mirror circuit Q6, Q7: NPN transistors forming the third current mirror circuit Q8, Q9: PNP transistors forming the fourth current mirror circuit Q1, Q3: Fifth current transistors NPN transistors forming the mirror circuit Q10, Q11: PNP transistors forming the sixth current mirror circuit Q4, Q14: PNP transistors forming the seventh current mirror circuit
Claims (6)
前記第６カレントミラー回路の出力電流を前記差動対回路のテール電流として供給する
ことを特徴とする演算増幅器。 a reference current source that supplies a reference current; a differential pair circuit that includes a pair of first conductivity type bipolar transistors; and a first current mirror circuit that includes a second conductivity type bipolar transistor that outputs a current that is a mirror of the reference current. a second current mirror circuit including a first conductivity type bipolar transistor that outputs a current that is a mirror of the output current of the first current mirror circuit; and a second current mirror circuit that outputs a current that is a mirror of the output current of the second current mirror circuit. a third current mirror circuit consisting of a bipolar transistor of a second conductivity type; a fourth current mirror circuit consisting of a bipolar transistor of a first conductivity that outputs a current obtained by mirroring the output current of the third current mirror circuit; and the reference current. a fifth current mirror circuit consisting of a bipolar transistor of a second conductivity type that outputs a mirrored current; and a current obtained by mirroring the current obtained by subtracting the output current of the fourth current mirror circuit from the output current of the fifth current mirror circuit. a sixth current mirror circuit consisting of a bipolar transistor of a first conductivity type that outputs; a sixth current mirror circuit that is inserted between the output side of the second current mirror circuit and the input side of the third current mirror circuit and input to the differential pair circuit; a control circuit that controls the voltage on the output side of the second current mirror circuit to be equal to the voltage on the output side of the sixth current mirror circuit using a common-mode input voltage;
An operational amplifier characterized in that the output current of the sixth current mirror circuit is supplied as a tail current of the differential pair circuit.
前記第１カレントミラー回路の出力電流をミラーした電流を出力する第１導電型のバイポーラトランジスタからなる第７カレントミラー回路を備え、該第７カレントミラー回路の出力電流が前記第３カレントミラー回路の入力側に供給されることを特徴とする演算増幅器。 The operational amplifier according to claim 2,
A seventh current mirror circuit including a bipolar transistor of a first conductivity type outputs a current obtained by mirroring the output current of the first current mirror circuit, and the output current of the seventh current mirror circuit outputs a current that is a mirror of the output current of the first current mirror circuit. An operational amplifier characterized in that it is supplied to the input side.
前記第６カレントミラー回路の出力電流を前記差動対回路のテール電流として供給することを特徴とする演算増幅器。 a reference current source that supplies a reference current; a differential pair circuit that includes a pair of first conductivity type bipolar transistors; and a first current mirror circuit that includes a second conductivity type bipolar transistor that outputs a current that is a mirror of the reference current. a second current mirror circuit including a first conductivity type bipolar transistor that outputs a current that mirrors the output current of the first current mirror circuit; and a second conductivity type bipolar transistor that outputs a current that mirrors the reference current. a fifth current mirror circuit consisting of a transistor; a sixth current mirror circuit consisting of a first conductivity type bipolar transistor that outputs a current obtained by mirroring the output current of the fifth current mirror circuit; and an output of the second current mirror circuit. The voltage on the output side of the second current mirror circuit changes to the voltage on the output side of the sixth current mirror circuit due to the common mode input voltage inserted between the side and the output side of the fifth current mirror circuit and input to the differential pair circuit. a control circuit for controlling the voltage to be equal to the voltage; a seventeenth transistor of a second conductivity type, the emitter of which is connected to the output side of the first current mirror circuit, and the collector of which is connected to the input side of the second current mirror circuit; an 18th transistor of a second conductivity type, the emitter of which is connected to the output side of the fifth current mirror circuit and the collector connected to the input side of the sixth current mirror circuit; and the bases of the 17th transistor and the 18th transistor. a bias power source that applies a fixed bias to the differential pair circuit, and the fixed bias is such that the control circuit, the fifth current mirror circuit, the seventeenth transistor, and the eighteenth transistor operate over a range of common-mode input voltages of the differential pair circuit. with a voltage of
An operational amplifier characterized in that the output current of the sixth current mirror circuit is supplied as a tail current of the differential pair circuit.
前記第１カレントミラー回路の出力電流をミラーした電流を前記第５カレントミラー回路の出力側に出力する第１導電型のバイポーラトランジスタからなる第７カレントミラー回路を備えることを特徴とする演算増幅器。 The operational amplifier according to claim 4,
An operational amplifier comprising a seventh current mirror circuit including a first conductivity type bipolar transistor that outputs a current obtained by mirroring the output current of the first current mirror circuit to the output side of the fifth current mirror circuit.
前記第５カレントミラー回路および前記第７カレントミラー回路のミラー比は、電源電圧の変動に応じて生じる前記基準電流の変動に対応して設定されることを特徴とする演算増幅器。 The operational amplifier according to claim 3 or 5,
An operational amplifier, wherein mirror ratios of the fifth current mirror circuit and the seventh current mirror circuit are set in response to fluctuations in the reference current that occur in response to fluctuations in power supply voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019210368A JP7388892B2 (en) | 2019-11-21 | 2019-11-21 | operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019210368A JP7388892B2 (en) | 2019-11-21 | 2019-11-21 | operational amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021082986A JP2021082986A (en) | 2021-05-27 |
| JP7388892B2 true JP7388892B2 (en) | 2023-11-29 |
Family
ID=75963323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019210368A Active JP7388892B2 (en) | 2019-11-21 | 2019-11-21 | operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7388892B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043871A (en) | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | Bias current control method for operational amplifier circuit, the operational amplifier circuit, current control circuit and semiconductor device |
| JP2006314040A (en) | 2005-05-09 | 2006-11-16 | New Japan Radio Co Ltd | Differential amplification circuit |
| JP2011039871A (en) | 2009-08-13 | 2011-02-24 | Fuji Xerox Co Ltd | Image forming system, image forming request apparatus, image forming apparatus, image forming request program, and control program of image forming apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2568690B2 (en) * | 1989-06-14 | 1997-01-08 | 松下電器産業株式会社 | Constant current circuit |
| JPH0653747A (en) * | 1992-07-30 | 1994-02-25 | Rohm Co Ltd | Noise reduction circuit |
| JPH0681127U (en) * | 1993-04-13 | 1994-11-15 | 日立電子株式会社 | Differential amplifier circuit |
| US6963244B1 (en) * | 2003-12-12 | 2005-11-08 | Analog Devices, Inc. | Common mode linearized input stage and amplifier topology |
| WO2011039871A1 (en) * | 2009-09-30 | 2011-04-07 | ルネサスエレクトロニクス株式会社 | Bias generating circuit, power amplifier module, and semiconductor device |
-
2019
- 2019-11-21 JP JP2019210368A patent/JP7388892B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043871A (en) | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | Bias current control method for operational amplifier circuit, the operational amplifier circuit, current control circuit and semiconductor device |
| JP2006314040A (en) | 2005-05-09 | 2006-11-16 | New Japan Radio Co Ltd | Differential amplification circuit |
| JP2011039871A (en) | 2009-08-13 | 2011-02-24 | Fuji Xerox Co Ltd | Image forming system, image forming request apparatus, image forming apparatus, image forming request program, and control program of image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021082986A (en) | 2021-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724978B2 (en) | Amplifier with differential input and output | |
| US7395308B1 (en) | Grounded emitter logarithmic circuit | |
| JPH0121642B2 (en) | ||
| JP3118393B2 (en) | Differential amplifier circuit | |
| JP4560541B2 (en) | Bipolar differential input stage with input bias current cancellation circuit | |
| JPS6155288B2 (en) | ||
| JP7388892B2 (en) | operational amplifier | |
| JP4749368B2 (en) | Differential amplifier circuit | |
| JPWO2004032319A1 (en) | Differential amplifier with temperature compensation function | |
| JP4587540B2 (en) | Constant current circuit | |
| JPH0252892B2 (en) | ||
| JPH0851324A (en) | Buffer amplifier | |
| JPH09162721A (en) | Current switching type logic circuit | |
| JP5003176B2 (en) | Differential amplifier circuit | |
| JP3406468B2 (en) | Constant voltage generator | |
| JP5108559B2 (en) | Buffer circuit and light receiving circuit using the same | |
| JP3400354B2 (en) | Current source circuit | |
| JP3114927B2 (en) | Current supply circuit and filter circuit using the same | |
| JP3161929B2 (en) | Voltage conversion circuit | |
| JP2935781B2 (en) | Equivalent floating resistance circuit | |
| JP3294355B2 (en) | Current source circuit | |
| JPH06140844A (en) | Current amplifier circuit | |
| JP5857931B2 (en) | Differential amplifier | |
| JP2001195141A (en) | Band gap reference circuit | |
| JPH0363847B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7388892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |