JP7367774B2 - ドライバ回路 - Google Patents
ドライバ回路 Download PDFInfo
- Publication number
- JP7367774B2 JP7367774B2 JP2021563530A JP2021563530A JP7367774B2 JP 7367774 B2 JP7367774 B2 JP 7367774B2 JP 2021563530 A JP2021563530 A JP 2021563530A JP 2021563530 A JP2021563530 A JP 2021563530A JP 7367774 B2 JP7367774 B2 JP 7367774B2
- Authority
- JP
- Japan
- Prior art keywords
- signal output
- driver circuit
- capacitor
- switch
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Description
このように、図7に示した構成によれば、信号を出力しないシャットダウンモードを実現することができる。
以下、本発明の実施例について図面を参照して説明する。図1は本発明の第1の実施例に係るドライバ回路の構成を示す回路図である。本実施例のドライバ回路は、ゲート端子が信号入力端子1,2に接続され、ドレイン端子が信号出力端子3,4に接続されたNMOSトランジスタQ1,Q2(差動対トランジスタ)と、ドレイン端子がNMOSトランジスタQ1,Q2のソース端子に接続され、ソース端子がグラウンドに接続され、NMOSトランジスタQ1,Q2に定電流を供給する電流源となるNMOSトランジスタQ3と、一端が電圧電圧VDDに接続され、他端が信号出力端子3,4に接続された負荷抵抗R1,R2と、通常の増幅モード時にオンとなってバイアス電圧VbをNMOSトランジスタQ3のゲート端子に印加し、シャットダウンモード時にオフとなってNMOSトランジスタQ3のゲート端子へのバイアス電圧印加を停止するスイッチSW1と、一端がグラウンドに接続されたキャパシタC3,C4と、シャットダウンモード時にオンとなってキャパシタC3の他端と正相側の信号出力端子3とを接続し、増幅モード時にオフとなってキャパシタC3を信号出力端子3から切り離すスイッチSW2と、シャットダウンモード時にオンとなってキャパシタC4の他端と逆相側の信号出力端子4とを接続し、増幅モード時にオフとなってキャパシタC4を信号出力端子4から切り離すスイッチSW3と、スイッチSW1~SW3を制御する制御回路10とから構成される。
シャットダウンモード時には、スイッチSW1への制御入力としてシャットダウン信号SDが入力され、またスイッチSW2,SW3の制御入力としてシャットダウン信号SDの反転信号バーSDがスイッチSW2,SW3に入力される。
従来のドライバ回路の中には可変利得機能を持つものが存在する。本実施例は、この可変利得機能を応用して、シャットダウンモード時における入出力アイソレーション特性を改善する例である。図3は本実施例のドライバ回路の構成を示す回路図である。
第1の実施例と第2の実施例を組み合わせることで、シャットダウンモード時の入出力アイソレーション特性をさらに改善することが可能である。
第1の実施例と第2の実施例を組み合わせた構成を図6に示す。図6の各構成要素の動作は第1、第2の実施例で説明したとおりである。
Claims (5)
- 差動入力信号を増幅して一対の信号出力端子から出力するように構成された差動対トランジスタと、
前記差動対トランジスタに定電流を供給するように構成された電流源と、
シャットダウンモード時に前記電流源から前記差動対トランジスタへの電流供給を停止させるように構成された第1のスイッチと、
一端がグラウンドに接続された第1のキャパシタおよび第2のキャパシタと、
前記シャットダウンモード時に前記第1のキャパシタの他端と正相側の前記信号出力端子とを接続し、通常の増幅モード時に前記第1のキャパシタを正相側の前記信号出力端子から切り離すように構成された第2のスイッチと、
前記シャットダウンモード時に前記第2のキャパシタの他端と逆相側の前記信号出力端子とを接続し、前記増幅モード時に前記第2のキャパシタを逆相側の前記信号出力端子から切り離すように構成された第3のスイッチとを備えることを特徴とするドライバ回路。 - 請求項1記載のドライバ回路において、
前記増幅モード時に前記第1のスイッチがオン、前記第2、第3のスイッチがオフとなり、前記シャットダウンモード時に前記第1のスイッチがオフ、前記第2、第3のスイッチがオンとなるように制御するように構成された制御回路をさらに備えることを特徴とするドライバ回路。 - 差動入力信号を増幅して一対の信号出力端子から出力するように構成された差動対トランジスタと、
前記差動対トランジスタに定電流を供給するように構成された電流源と、
シャットダウンモード時に前記電流源から前記差動対トランジスタへの電流供給を停止させるように構成された第1のスイッチと、
一端がグラウンドに接続された第1のキャパシタおよび第2のキャパシタと、
前記シャットダウンモード時に前記第1のキャパシタの他端と正相側の前記信号出力端子とを接続し、通常の増幅モード時に前記第1のキャパシタを正相側の前記信号出力端子から切り離すように構成された第2のスイッチと、
前記シャットダウンモード時に前記第2のキャパシタの他端と逆相側の前記信号出力端子とを接続し、前記増幅モード時に前記第2のキャパシタを逆相側の前記信号出力端子から切り離すように構成された第3のスイッチと、
前記一対の信号出力端子間に挿入されたMOSトランジスタからなる可変抵抗と、
通常の増幅モード時にドライバ回路の利得を所望の値に設定するための利得制御信号に応じて前記MOSトランジスタのゲート端子に印加する制御電圧を設定し、前記シャットダウンモード時に前記制御電圧をドライバ回路の電源電圧よりも高く設定するように構成された第1の制御回路とを備えることを特徴とするドライバ回路。 - 請求項3記載のドライバ回路において、
前記増幅モード時に前記第1のスイッチがオン、前記第2、第3のスイッチがオフとなり、前記シャットダウンモード時に前記第1のスイッチがオフ、前記第2、第3のスイッチがオンとなるように制御するように構成された第2の制御回路をさらに備えることを特徴とするドライバ回路。 - 請求項3または4記載のドライバ回路において、
前記MOSトランジスタは、
ソース端子が正相側の前記信号出力端子に接続された第1のMOSトランジスタと、
ドレイン端子が前記第1のMOSトランジスタのドレイン端子に接続され、ソース端子が逆相側の前記信号出力端子に接続された第2のMOSトランジスタとを含み、
前記第1の制御回路は、前記第1、第2のMOSトランジスタのゲート-ソース間に加えることができる最大電圧にドライバ回路の電源電圧を足した電圧を、前記シャットダウンモード時の前記制御電圧とすることを特徴とするドライバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023119800A JP2023126671A (ja) | 2019-12-12 | 2023-07-24 | ドライバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/048635 WO2021117181A1 (ja) | 2019-12-12 | 2019-12-12 | ドライバ回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023119800A Division JP2023126671A (ja) | 2019-12-12 | 2023-07-24 | ドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021117181A1 JPWO2021117181A1 (ja) | 2021-06-17 |
JP7367774B2 true JP7367774B2 (ja) | 2023-10-24 |
Family
ID=76330048
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021563530A Active JP7367774B2 (ja) | 2019-12-12 | 2019-12-12 | ドライバ回路 |
JP2023119800A Pending JP2023126671A (ja) | 2019-12-12 | 2023-07-24 | ドライバ回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023119800A Pending JP2023126671A (ja) | 2019-12-12 | 2023-07-24 | ドライバ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230018906A1 (ja) |
JP (2) | JP7367774B2 (ja) |
WO (1) | WO2021117181A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116961653A (zh) * | 2023-07-27 | 2023-10-27 | 深圳飞渡微电子有限公司 | 一种动态电流舵dac及其控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158084A (ja) | 2005-12-06 | 2007-06-21 | Nippon Telegr & Teleph Corp <Ntt> | Ldドライバ回路 |
JP2011104786A (ja) | 2009-11-12 | 2011-06-02 | Sekisui Chem Co Ltd | ライニング材 |
US20140077845A1 (en) | 2010-12-28 | 2014-03-20 | Stmicroelectronics (Canada) Inc. | Transmit driver circuit |
JP2014175763A (ja) | 2013-03-07 | 2014-09-22 | Toshiba Corp | 可変利得増幅回路 |
US20160173098A1 (en) | 2014-12-12 | 2016-06-16 | Samsung Display Co., Ltd. | Fast fall and rise time current mode logic buffer |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642077A (en) * | 1995-07-31 | 1997-06-24 | Lucent Technologies Inc. | Wide band constant gain amplifier |
TW499794B (en) * | 2000-05-05 | 2002-08-21 | Ind Tech Res Inst | Receiver and transmitter for signal transmission |
WO2002099619A1 (fr) * | 2001-05-30 | 2002-12-12 | Thine Electronics, Inc. | Circuit integre a semi-conducteur |
US6891436B2 (en) * | 2002-09-30 | 2005-05-10 | Integrant Technologies Inc. | Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter |
JP2007281876A (ja) * | 2006-04-06 | 2007-10-25 | Nec Electronics Corp | 比較回路及びその増幅回路 |
WO2011104761A1 (ja) * | 2010-02-26 | 2011-09-01 | 国立大学法人東京工業大学 | パイプライン型a/dコンバータおよびa/d変換方法 |
JP5515126B2 (ja) * | 2010-02-26 | 2014-06-11 | 国立大学法人東京工業大学 | パイプライン型a/dコンバータおよびa/d変換方法、ならびにダイナミック型差動増幅器 |
JP5890267B2 (ja) * | 2012-07-06 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | 積分回路及びそれを備えたad変換回路 |
US10454435B2 (en) * | 2016-12-27 | 2019-10-22 | Mediatek Inc. | Dynamic amplifier and chip using the same |
-
2019
- 2019-12-12 US US17/782,912 patent/US20230018906A1/en active Pending
- 2019-12-12 JP JP2021563530A patent/JP7367774B2/ja active Active
- 2019-12-12 WO PCT/JP2019/048635 patent/WO2021117181A1/ja active Application Filing
-
2023
- 2023-07-24 JP JP2023119800A patent/JP2023126671A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158084A (ja) | 2005-12-06 | 2007-06-21 | Nippon Telegr & Teleph Corp <Ntt> | Ldドライバ回路 |
JP2011104786A (ja) | 2009-11-12 | 2011-06-02 | Sekisui Chem Co Ltd | ライニング材 |
US20140077845A1 (en) | 2010-12-28 | 2014-03-20 | Stmicroelectronics (Canada) Inc. | Transmit driver circuit |
JP2014175763A (ja) | 2013-03-07 | 2014-09-22 | Toshiba Corp | 可変利得増幅回路 |
US20160173098A1 (en) | 2014-12-12 | 2016-06-16 | Samsung Display Co., Ltd. | Fast fall and rise time current mode logic buffer |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021117181A1 (ja) | 2021-06-17 |
JP2023126671A (ja) | 2023-09-07 |
US20230018906A1 (en) | 2023-01-19 |
WO2021117181A1 (ja) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8410854B2 (en) | Semiconductor integrated circuit device | |
US8395448B2 (en) | Apparatus and method for miller compensation for multi-stage amplifier | |
JP6229369B2 (ja) | 電力増幅器 | |
US11133782B2 (en) | Bias techniques for amplifiers with mixed polarity transistor stacks | |
US7649411B2 (en) | Segmented power amplifier | |
US9287834B2 (en) | Read-out for MEMS capacitive transducers | |
JP5239451B2 (ja) | 差動単相変換回路 | |
US10673400B2 (en) | Gain stabilization for supply modulated RF and microwave integrated circuits | |
US8519786B2 (en) | Variable gain amplifier with fixed bandwidth | |
JP2023126671A (ja) | ドライバ回路 | |
JP2007221402A (ja) | 可変利得増幅器及びその半導体集積装置 | |
WO2019160684A1 (en) | Dual bootstrapping for an open-loop pulse width modulation driver | |
US7688145B2 (en) | Variable gain amplifying device | |
US9847758B2 (en) | Low noise amplifier | |
US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
US6937100B2 (en) | Amplifier circuit with common mode feedback | |
US7193468B2 (en) | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic | |
KR101496004B1 (ko) | 피드백 신호를 이용한 전력 증폭기 | |
KR101894664B1 (ko) | 오프셋 전압의 보정 기능을 가지는 cmos차동증폭기 | |
JP2010109710A (ja) | 利得可変型増幅器 | |
JP6571518B2 (ja) | 差動増幅回路 | |
KR20240094963A (ko) | 이중모드 차동 증폭기 | |
JP2017143473A (ja) | 差動増幅回路 | |
JPH0549124B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7367774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |