JP7352209B2 - 異常電流を検出する機構 - Google Patents

Description

本発明は、積層セラミックコンデンサの検査方法及び積層セラミックコンデンサの製造方法に関する。

従来、種々の電子装置に、積層セラミックコンデンサが用いられている。積層セラミックコンデンサは、通常、セラミック素体と、セラミック素体内に配されており、セラミック部を介して対向している第１及び第２の内部電極を有する。積層セラミックコンデンサでは、セラミック素体にデラミネーションなどの構造欠陥が存在すると、電圧印加時に絶縁不良が発生する場合がある。このため、製造された積層セラミックコンデンサに対して、出荷前に、構造欠陥の有無を検査することが行われている。特許文献１では、検査方法の一例として、第１及び第２の内部電極間に高電圧を印加することにより、絶縁不良の原因となり得る構造欠陥の有無を検査する方法が提案されている。第１及び第２の内部電極間に高電圧を印加すると、構造欠陥を有する積層セラミックコンデンサは、絶縁破壊される。このため、積層セラミックコンデンサの電気抵抗が低下し、積層セラミックコンデンサを流れる電流が増大する。よって、第１及び第２の内部電極間に高電圧を印加した後に、第１及び第２の内部電極間に流れる電流をモニタリングすることにより積層セラミックコンデンサの構造欠陥を検査し得る。

特開２００１－３５７５８号公報

しかしながら、構造欠陥を検査する際に積層セラミックコンデンサに高電圧を印加すると、電歪と呼ばれるセラミックの歪みが顕著となる。このため、積層セラミックコンデンサに新たにクラックが生じることがある。この新たに生じたクラックは、構造欠陥の検査中に生じるものであり、クラックが生じても検査中に絶縁破壊されない場合がある。しかしながら、クラックが存在すると、積層セラミックコンデンサの使用時において、クラックが進展し、絶縁不良が生じるおそれがある。従って、検査工程において生じたクラックも検出する必要がある。

しかしながら、特許文献１に記載の検査方法では、構造欠陥を検査するために高電圧を印加したときに生じたクラックを検出することはできない。

本発明の主な目的は、構造欠陥の検査中に生じた新たなクラックも高い確実性で検出し得る積層セラミックコンデンサの検査方法を提供することにある。

本発明に係る積層セラミックコンデンサの検査方法では、積層セラミックコンデンサに電圧を印加しながら、積層セラミックコンデンサに流れる電流値を測定する測定工程を行う。測定工程において異常電流が検出された積層セラミックコンデンサを異常と判定する判定工程を行う。測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように積層セラミックコンデンサに電圧を印加する。

本発明に係る積層セラミックコンデンサの検査方法のある特定の局面では、測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように、積層セラミックコンデンサに印加する電圧を、積層セラミックコンデンサの定格電圧よりも高い電圧まで漸増させる。

本発明に係る積層セラミックコンデンサの検査方法の別の特定の局面では、測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように、積層セラミックコンデンサに印加する電圧を、積層セラミックコンデンサの定格電圧よりも高い電圧から定格電圧以下まで漸減させる。

本発明に係る積層セラミックコンデンサの検査方法の他の特定の局面では、測定工程において、積層セラミックコンデンサに印加する電圧を、積層セラミックコンデンサの定格電圧よりも高い電圧まで上昇させた後に、当該電圧で保持し、その後、積層セラミックコンデンサの定格電圧以下の電圧まで低下させる。

本発明に係る積層セラミックコンデンサの検査方法のさらに他の特定の局面では、測定工程において、積層セラミックコンデンサに正電圧及び負電圧の一方を印加した後に正電圧及び負電圧の他方を印加するサイクルを少なくとも一回行う。

本発明に係る積層セラミックコンデンサの製造方法では、積層セラミックコンデンサを作製する。積層セラミックコンデンサに電圧を印加しながら、積層セラミックコンデンサに流れる電流値を測定する測定工程を行う。測定工程において異常電流が検出された積層セラミックコンデンサを異常と判定する判定工程を行う。測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように積層セラミックコンデンサに電圧を印加する。

本発明によれば、構造欠陥の検査中に、新たに生じたクラックも高い確実性で検出し得る積層セラミックコンデンサの検査方法を提供することができる。

本発明の一実施形態における積層セラミックコンデンサの略図的斜視図である。 図１の線ＩＩ－ＩＩにおける略図的断面図である。 本発明の一実施形態における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）と、積層セラミックコンデンサが良品であった場合に測定される電流（実線）とを表すグラフである。 本発明の一実施形態における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）と、積層セラミックコンデンサに短絡不良が発生した場合に測定される電流（実線）とを表すグラフである。 本発明の一実施形態における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）と、積層セラミックコンデンサにクラックが発生した場合に測定される電流（実線）とを表すグラフである。 第１の変形例における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）を表すグラフである。 第２の変形例における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）を表すグラフである。 第４の変形例における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）を表すグラフである。 第５の変形例における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）を表すグラフである。 第７の変形例における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）を表すグラフである。 第８の変形例における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）を表すグラフである。 第９の変形例における測定工程において積層セラミックコンデンサに印加する電圧（一点鎖線）を表すグラフである。

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。

図１は、本実施形態における積層セラミックコンデンサの略図的斜視図である。図２は、図１の線ＩＩ－ＩＩにおける略図的断面図である。まず、図１及び図２を参照しながら、検査対象となる積層セラミックコンデンサの一例について説明する。本発明において、積層セラミックコンデンサは、以下に説明する積層セラミックコンデンサ１に特に限定されない。本発明において、積層セラミックコンデンサは、セラミック素体を有するものである限りにおいて特に限定されない。

（積層セラミックコンデンサ１の構成）
図１及び図２に示されるように、積層セラミックコンデンサ１は、セラミック素体１０を備えている。セラミック素体１０は、略直方体状である。セラミック素体１０は、第１及び第２の主面１０ａ，１０ｂと、第１及び第２の側面１０ｃ，１０ｄと、第１及び第２の端面１０ｅ，１０ｆ（図２を参照）とを有する。第１及び第２の主面１０ａ，１０ｂは、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１の主面１０ａと第２の主面１０ｂとは、互いに平行である。第１及び第２の側面１０ｃ，１０ｄは、それぞれ、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１の側面１０ｃと第２の側面１０ｄとは、互いに平行である。第１及び第２の端面１０ｅ，１０ｆは、それぞれ、幅方向Ｗ及び厚み方向Ｔに沿って延びている。第１の端面１０ｅと第２の端面１０ｆとは互いに平行である。

セラミック素体１０は、例えば、誘電体セラミックを主成分とする材料により構成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。セラミック素体１０には、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。

なお、「略直方体」には、角部や稜線部が面取りされた直方体や、角部や稜線部が丸められた直方体が含まれるものとする。

図２に示されるように、セラミック素体１０の内部には、複数の内部電極１１，１２が設けられている。複数の内部電極１１，１２は、厚み方向Ｔに沿って積層されている。各内部電極１１，１２は、長さ方向Ｌ及び幅方向Ｗに平行に設けられている。セラミック素体１０の内部において、内部電極１１と内部電極１２とは、厚み方向Ｔに沿って交互に設けられている。厚み方向Ｔにおいて隣り合う内部電極１１，１２間には、セラミック部１５が配されている。すなわち、厚み方向Ｔにおいて隣り合う内部電極１１，１２は、セラミック部１５を介して対向している。

内部電極１１は、第１の端面１０ｅに引き出されている。第１の端面１０ｅの上には、外部電極１３が設けられている。外部電極１３は、内部電極１１と電気的に接続されている。

内部電極１２は、第２の端面１０ｆに引き出されている。第２の端面１０ｆの上には、外部電極１４が設けられている。外部電極１４は、内部電極１２と電気的に接続されている。

内部電極１１，１２及び外部電極１３，１４は、例えば、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ－Ｐｄ合金などの適宜の導電材料により構成することができる。

（積層セラミックコンデンサ１の製造方法）
積層セラミックコンデンサ１の製造に際しては、まず、積層セラミックコンデンサ１を作製する。その後、下記の検査方法による検査を行う。その検査結果を踏まえ、良品と不良品とに選別する。このようにすることにより、絶縁不良品や検査中に新たに生じたクラックを有する積層セラミックコンデンサの割合が低い、複数の積層セラミックコンデンサを製造することができる。

（積層セラミックコンデンサ１の検査方法）
本実施形態における積層セラミックコンデンサ１の検査方法では、検査前に生じていた構造欠陥を有する積層セラミックコンデンサの判別だけでなく、検査中に新たに生じたクラックも高い確実性で検出することができる。

具体的には、積層セラミックコンデンサ１に電圧を印加しながら、積層セラミックコンデンサ１に流れる電流値を測定する（測定工程）。測定工程において、異常電流が検出された積層セラミックコンデンサ１を異常（不良品）と判断する（判定工程）。測定工程において、積層セラミックコンデンサ１に構造欠陥が存在しない場合に積層セラミックコンデンサ１を流れる電流が予め定められた電流値（制限電流値）を下回るように積層セラミックコンデンサ１に電圧を印加する。予め定められた電流値は、例えば、１０ｍＡ、３０ｍＡ、５０ｍＡなどの値である。予め定められた電流値は、検査に用いられる電源や回路上に設けられた過電流を防止する機構により設定された電流の制限値であることが好ましい。

例えば、積層セラミックコンデンサに印加する電圧を一気に上昇させた場合は、積層セラミックコンデンサに大電流が流れる。このため、積層セラミックコンデンサ１に流れる電流が制限電流値に達する場合がある。一方、本実施形態では、積層セラミックコンデンサ１に印加する電圧を、積層セラミックコンデンサ１の定格電圧よりも低い電圧（例えば、０Ｖ）から、積層セラミックコンデンサ１の定格電圧よりも高い電圧（Ｖ１）まで漸増させる。また、積層セラミックコンデンサ１に印加する電圧を、積層セラミックコンデンサ１の定格電圧よりも高い電圧（Ｖ１）から積層セラミックコンデンサ１の定格電圧よりも低い電圧（例えば、０Ｖ）まで漸減させる。より具体的には、本実施形態では、積層セラミックコンデンサ１に印加する電圧を、積層セラミックコンデンサ１の定格電圧よりも低い電圧（例えば、０Ｖ）から、積層セラミックコンデンサ１の定格電圧よりも高い電圧（Ｖ１）まで漸増させる。その後、積層セラミックコンデンサ１に印加する電圧をＶ１で所定の時間保持し、その後、積層セラミックコンデンサ１に印加する電圧を、積層セラミックコンデンサ１の定格電圧よりも高い電圧（Ｖ１）から積層セラミックコンデンサ１の定格電圧よりも低い電圧（例えば、０Ｖ）まで漸減させる。このため、積層セラミックコンデンサ１に構造欠陥が存在しない場合に積層セラミックコンデンサ１を流れる電流が予め定められた電流値（制限電流値）を下回る。

上記のような電圧の印加を行った場合、積層セラミックコンデンサ１に構造欠陥がなければ、積層セラミックコンデンサ１を流れる電流は、図３の実線で示すグラフのようになる。すなわち、まず、積層セラミックコンデンサ１に対して電圧の印加が開始されると、積層セラミックコンデンサ１への充電が開始する。このため、積層セラミックコンデンサ１を流れる電流値が増大する。図３においては、電圧を直線的に漸増させている。その後、積層セラミックコンデンサ１のＤＣバイアス特性に従って電流が漸減する。印加電圧が一定の状態では、積層セラミックコンデンサ１の充電がさらに進み、電流はさらに漸減する。一方、電圧が漸減すると、放電が起こるため、正逆が反対方向の電流が流れる。図３においては、電圧を直線的に漸減させている。

図４に、測定工程において積層セラミックコンデンサに印加される電圧と、積層セラミックコンデンサに短絡不良が発生した場合に測定される電流とを表すグラフを示す。例えば、測定工程の途中で積層セラミックコンデンサ１に短絡不良が発生すると、積層セラミックコンデンサ１を流れる電流値が制限電流値に達し、積層セラミックコンデンサ１への電圧印加が終了するまで、制限電流値の電流が流れる。図４に示す例では、時間ｔ１において短絡不良が発生したため、時間ｔ１までは、図３に示す場合と同様に電流値が変化するが、時間ｔ１から積層セラミックコンデンサ１への電圧印加が終了する時間ｔ２までは、積層セラミックコンデンサ１に制限電流値の電流が流れ続ける。仮に、測定工程の実施前から積層セラミックコンデンサ１に短絡不良が発生している場合は、測定工程の全期間において積層セラミックコンデンサ１に制限電流値の電流が流れ続ける。

このため、測定工程において、測定された電流値が、制限電流値に達した場合は、測定対象である積層セラミックコンデンサ１に短絡不良があるものと判断することができる。

図５に、測定工程において積層セラミックコンデンサに印加する電圧と、積層セラミックコンデンサに短絡不良は発生しなかったものの、クラックが発生した場合に測定される電流とを表すグラフを示す。図５に示される例では、時間ｔ３において、図３に示される良品の場合とは異なり、積層セラミックコンデンサ１を流れる電流値の一時的な増大が生じている。すなわち、異常電流が検出されている。本発明者らが鋭意研究した結果、このような異常電流が検出された積層セラミックコンデンサ１には、クラックが発生していることが見いだされた。よって、積層セラミックコンデンサ１を流れる電流が制限電流値に至らないものの、図５に示されるような異常電流が発生した場合は、測定対象である積層セラミックコンデンサ１にクラックが発生したものと判断することができる。なお、このような異常電流が生じている区間において、積層セラミックコンデンサを流れる電流が制限電流値に達することはあり得る。

本実施形態のように、測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサ１を流れる電流が予め定められた電流値（例えば、制限電流値）を下回るように積層セラミックコンデンサ１に電圧を印加することにより、図５に示されるような異常電流を正確に検出することが可能となる。従って、絶縁不良が発生していないものの、クラックが発生した積層セラミックコンデンサ１を判別することが可能となる。よって、検査前に生じていた構造欠陥だけでなく、検査中に新たに生じたクラックも高い確実性で検出し得る。また、クラックの検出に、超音波探傷等の他の工程を必要としないため、積層セラミックコンデンサ１の測定工程に要する工数及び時間を低減することができる。

一方、測定工程において、例えば電圧を一気に昇圧した場合は、積層セラミックコンデンサに流れる電流が制限電流値に達するため、その時点でクラックが生じたとしても、図５において観測されるような異常電流のピークは観測されない。電圧印加が開始する時間から電圧印加が終了する時間までの全区間において、積層セラミックコンデンサに流れる電流が制限電流値を下回ることが好ましい。

なお、積層セラミックコンデンサ１にクラックが発生した場合に異常電流が流れる理由としては、定かではないが、クラックが発生した瞬間に積層セラミックコンデンサ１の性状が変化するためであると考えられる。

本発明において、「異常電流」とは、測定工程において、良品である積層セラミックコンデンサに流れる電流の変化とは異なり、一時的な増大を示す電流のことである。「異常電流」は、例えば、積層セラミックコンデンサが良品である場合には検出されない電流のピーク（正電圧の場合は極大ピーク、負電圧の場合は極小ピーク）である。通常、「異常電流」は急峻なピークとして観測され、電流の増大が観測される時間は１～３００μｓｅｃ程度である。この時間は、測定する積層セラミックコンデンサの静電容量などによって６０μｓｅｃ程度、１５０μｓｅｃ程度、２００μｓｅｃ程度などと変化する。

本実施形態では、積層セラミックコンデンサ１に印加する電圧を漸増させた後ないし漸減させる前に、一定の電圧で保持する時間を設ける例について説明したが、図６に示されるように、電圧を漸増させた後に、直ちに電圧を漸減させてもよい。

本実施形態では、電圧を漸増する速度、電圧を漸減する速度が、それぞれ一定である例について説明した。但し、本発明は、この構成に限定されない。例えば、図７及び図８に示されるように、電圧を漸増する速度、電圧を漸減する速度を、それぞれ変化させてもよい。図７及び図８に示す例では、電圧を漸増する速度を、時間と共に低くしている。図７に示す例では、電圧を漸減する速度を、時間と共に高くしている。図８に示す例では、電圧を漸減する速度を、時間と共に低くしている。

本実施形態では、電圧を漸増させた後に漸減させる例について説明したが、図９に示されるように、電圧を漸増させた後に、電圧を一気に低下させてもよい。また、電圧を一気に上昇させた後に、電圧を漸減してもよい。好ましくは、電圧を漸増させた後に漸減させる。

図１０に示されるように、定格電圧以下の電圧まで一気に昇圧した後に、電圧を漸増させ、その後、定格電圧以下の電圧まで漸減した後に、一気に電圧を低下させてもよい。このようにすることにより、クラックが発生する可能性の低い低電圧領域にかかる時間を縮め、測定工程の実施に要する時間を短縮することができる。

図１１や図１２に示されるように、測定工程において、積層セラミックコンデンサ１に正電圧及び負電圧の一方を印加した後に、正電圧及び負電圧の他方を印加するサイクルを少なくとも一回行ってもよい。例えば、正弦波状の電圧を積層セラミックコンデンサ１に印加してもよい。そうすることにより、積層セラミックコンデンサ１の検査中に新たに生じたクラックをさらに確実に検出することが可能となる。

なお、積層セラミックコンデンサ１に流れる電流を測定する電流測定部と、異常電流を検出する異常電流検出部との間に、ＤＣカットフィルタ（ハイパスフィルタ）を配してもよい。そうすることにより、周波数の低い電流変化をカットすることができるため、異常電流の検出が容易となる。

１…積層セラミックコンデンサ
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１１，１２…内部電極
１３，１４…外部電極
１５…セラミック部

Claims (5)

1. 厚み方向において隣り合う複数の内部電極が設けられた積層セラミックコンデンサである素体を測定する機構であって、
   電圧を印加し、前記素体に制限電流値以下の電流を流す電源および回路を備え、
   前記電圧は、前記素体に流す定格電圧より高く、前記素体に流す電流は、制限電流より低く、
   前記電圧を印加する全期間において、前記素体に流れる異常電流を検出する機構。
2. 前記電流が前記制限電流値以下の電流値を下回るように、前記素体に印加する電圧を、前記素体の定格電圧よりも高い電圧まで漸増させる、請求項１に記載の異常電流を検出する機構。
3. 前記電流が前記制限電流値以下の電流値を下回るように、前記素体に印加する電圧を、前記素体の定格電圧よりも高い電圧から定格電圧以下の電圧まで漸減させる、請求項１または２に記載の異常電流を検出する機構。
4. 前記素体に印加する電圧を、前記定格電圧よりも高い電圧まで上昇させた後に、当該電圧で保持し、その後、前記定格電圧以下の電圧まで低下させる、請求項１～３のいずれか一項に記載の異常電流を検出する機構。
5. 前記電圧として、正電圧及び負電圧の一方を印加した後に正電圧及び負電圧の他方を印加するサイクルを少なくとも一回行う、請求項１～４のいずれか一項に記載の異常電流を検出する機構。

Images