JP7350197B1

JP7350197B1 - 誤り訂正符号化装置及び誤り訂正符号化方法

Info

Publication number: JP7350197B1
Application number: JP2022575179A
Authority: JP
Inventors: 剛吉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2022-08-25
Filing date: 2022-08-25
Publication date: 2023-09-25
Anticipated expiration: 2042-08-25
Also published as: WO2024042665A1; JPWO2024042665A1

Abstract

複数の多値変調シンボルにおけるそれぞれのラベルである複数の情報ビット列が並んでいるフレームから、それぞれの多値変調シンボルのラベルである複数の情報ビット列を取得し、それぞれの多値変調シンボルのラベルである複数の情報ビットについての排他的論理和を演算する排他的論理和演算部（３）と、排他的論理和演算部（３）による複数の排他的論理和の演算結果に対する軟判定誤り訂正符号化を行うことで軟判定誤り訂正冗長ビットを生成する軟判定誤り訂正符号化部（４）とを備えるように、誤り訂正符号化装置を構成した。

Description

本開示は、誤り訂正符号化装置及び誤り訂正符号化方法に関するものである。

多値変調シンボルに対する軟判定誤り訂正符号化を行うことで軟判定誤り訂正冗長ビットを生成する誤り訂正符号化装置を備える送信装置がある（例えば、非特許文献１を参照）。
多値変調シンボルを示すビット列は、次元数分の最上位ビットと、次元数×Ｋ（Ｋは、１以上の整数）分の中位ビットと、次元数分の最下位ビットとを含むものである。中位ビットは、最上位ビットと最下位ビットとの間に存在しているビットである。
当該誤り訂正符号化装置は、複数の多値変調シンボルが並んでいるフレームから、それぞれの多値変調シンボルを取得する。当該誤り訂正符号化装置は、それぞれの多値変調シンボルの最下位ビットに割り当てられている情報ビットと、それぞれの多値変調シンボルの中位ビットに割り当てられている情報ビットとを用いて、それぞれの多値変調シンボルに対する軟判定誤り訂正符号化を行うことで、軟判定誤り訂正冗長ビットを生成する。

Ｋ．Ｓｕｇｉｔａｎｉ他、"Ｐａｒｔｉａｌｍｕｌｔｉｌｅｖｅｌｃｏｄｉｎｇｗｉｔｈｐｒｏｂａｂｉｌｉｓｔｉｃｓｈａｐｉｎｇｆｏｒｌｏｗ－ｐｏｗｅｒｏｐｔｉｃａｌｔｒａｎｓｍｉｓｓｉоｎ"、Ｐｒｏｃ．ＯＥＣＣ／ＰＳＣ２０１９、ＰａｐｅｒＴｕＢ１－５．

非特許文献１に開示されている誤り訂正符号化装置は、多値変調シンボルの中位ビットの数が多く、かつ、多値変調シンボルの数が多いほど、軟判定誤り訂正符号化処理の演算量が増加してしまうという課題があった。

本開示は、上記のような課題を解決するためになされたもので、多値変調シンボルの中位ビットの数及び多値変調シンボルの数のそれぞれが増えた場合に、非特許文献１に開示されている誤り訂正符号化装置よりも、軟判定誤り訂正符号化処理の演算量を低減することができる誤り訂正符号化装置を得ることを目的とする。

本開示に係る誤り訂正符号化装置は、複数の多値変調シンボルにおけるそれぞれのラベルである複数の情報ビット列が並んでいるフレームから、それぞれの多値変調シンボルにおけるそれぞれのラベルである情報ビット列を取得し、それぞれの多値変調シンボルのラベルである情報ビット列の各ビット同士の排他的論理和を演算する排他的論理和演算部と、排他的論理和演算部による複数の排他的論理和の演算結果に対する軟判定誤り訂正符号化を行うことで軟判定誤り訂正冗長ビットを生成する軟判定誤り訂正符号化部と、フレームから、それぞれの多値変調シンボルのラベルである複数の情報ビット列を取得し、複数の情報ビットに対する硬判定誤り訂正符号化を行うことで硬判定誤り訂正冗長ビットを生成する硬判定誤り訂正符号化部と、
それぞれの多値変調シンボルのラベルの一部又はそれぞれの多値変調シンボルのラベルの全部と、硬判定誤り訂正冗長ビットと、軟判定誤り訂正冗長ビットとから、複数のパルス振幅変調シンボルを生成するシンボル生成部とを備え、それぞれの多値変調シンボルのラベルである複数のビットにおけるそれぞれの次元がＤ（Ｄは、１以上の整数）であり、それぞれの多値変調シンボルが有するビットの数がＤ×Ｍ（Ｍは、２以上の整数）であるとき、シンボル生成部は、それぞれの多値変調シンボルが有するＤ×Ｍ個のビットを反射２進グレイ符号化することで、それぞれの多値変調シンボルの１次元分のシンボルであるパルス振幅変調シンボルを生成することを特徴とする。

本開示によれば、多値変調シンボルの中位ビットの数及び多値変調シンボルの数のそれぞれが増えた場合に、非特許文献１に開示されている誤り訂正符号化装置よりも、軟判定誤り訂正符号化処理の演算量を低減することができる。

実施の形態１に係る誤り訂正符号化装置を示す構成図である。実施の形態１に係る誤り訂正符号化装置のハードウェアを示すハードウェア構成図である。誤り訂正符号化装置が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。誤り訂正符号化装置の処理手順である誤り訂正符号化方法を示すフローチャートである。図５Ａは、確率整形符号化部１に与えられる第１のビット列の一例を示す説明図、図５Ｂは、確率整形符号化部１により生成されたフレームを示す説明図である。図６Ａは、確率整形符号化部１から硬判定誤り訂正符号化部２に出力されたフレームを示す説明図、図６Ａは、確率整形符号化部１から硬判定誤り訂正符号化部２に出力されたフレームを示す説明図である。図７Ａは、硬判定誤り訂正符号化部２から排他的論理和演算部３に出力されたフレームを示す説明図、図７Ｂは、排他的論理和演算部３から出力されたセット分割ビットを示す説明図である。排他的論理和演算部３による排他的論理和の演算処理を示す説明図である。軟判定誤り訂正符号化部４による軟判定誤り訂正符号化対象のセット分割ビットを示す説明図である。図１０Ａは、硬判定誤り訂正冗長ビット及び軟判定誤り訂正冗長ビットのそれぞれが格納されているフレームを示す説明図、図１０Ｂは、Ｘ［１］［１：Ｎ３］とＸ［２］［１：Ｎ３］とを含むパルス振幅変調シンボル列を格納したフレームを示す説明図である。図１１Ａは、２つの８値パルス振幅変調シンボルを実部と虚部に配置した場合の、信号点位置とそのラベルであるビット列との対応を示す説明図、図１１Ｂは、図１１Ａの各信号点に対応するラベルであるビット列の排他的論理和演算結果を示す説明図である。

以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
図１は、実施の形態１に係る誤り訂正符号化装置を示す構成図である。
図２は、実施の形態１に係る誤り訂正符号化装置のハードウェアを示すハードウェア構成図である。
図１に示す誤り訂正符号化装置は、例えば、図示せぬ送信装置に実装される。図１に示す誤り訂正符号化装置は、確率整形符号化部１、硬判定誤り訂正符号化部２、排他的論理和演算部３、軟判定誤り訂正符号化部４及びシンボル生成部５を備えている。
図示せぬ送信装置が、図１に示す誤り訂正符号化装置を備えることで、図示せぬ受信装置は、例えば、通信路で生じるビット誤りを訂正することが可能になる。

確率整形符号化部１は、例えば、図２に示す確率整形符号化回路１１によって実現される。
確率整形符号化部１には、外部から、通信対象である第１のビット列が与えられる。
確率整形符号化部１は、第１のビット列に対する確率整形符号化を行う。確率整形符号化部１により確率整形符号化が行われることで、後段の処理によって第１のビット列が多値変調シンボルに変換された際に、信号点の発生確率に偏りが生じて、通信品質の向上が図られる。
確率整形符号化部１は、確率整形符号化後の第１のビット列である第２のビット列を情報ビット列として、情報ビット列が複数並んでいるフレームを硬判定誤り訂正符号化部２に出力する。

硬判定誤り訂正符号化部２は、例えば、図２に示す硬判定誤り訂正符号化回路１２によって実現される。
硬判定誤り訂正符号化部２は、確率整形符号化部１から、フレームを取得する。
硬判定誤り訂正符号化部２は、フレームから、複数の情報ビット列を取得する。多値変調シンボルのラベルである第２のビット列は、次元数Ｄ分の最上位ビット（以下「ＭＳＢ」という）と、次元数Ｄ×Ｋ分の中位ビット（以下「ＳＳＢ」という）と、次元数Ｄ分の最下位ビット（以下「ＬＳＢ」という）とを含んでいる。ＳＳＢは、ＭＳＢとＬＳＢとの間に存在しているビットである。硬判定誤り訂正冗長ビット及び軟判定誤り訂正冗長ビットのそれぞれが揃わなければ、完全なラベルにならない。このような場合、第２のビット列は、多値変調シンボルのラベルの一部である。Ｄは、多値変調シンボルに含まれている複数のビットにおけるそれぞれの次元数を示すものである。Ｄは、１以上の整数である。Ｋは、０以上の整数である。Ｋ＝０の場合、Ｍ＝２であり、この場合、第２のビット列は、ＭＳＢとＬＳＢとを含み、ＳＳＢを含まない。
硬判定誤り訂正符号化部２は、取得した複数の情報ビットに対する硬判定誤り訂正符号化を行うことで硬判定誤り訂正冗長ビットを生成する。
硬判定誤り訂正符号化部２は、硬判定誤り訂正冗長ビットをフレーム内の硬判定誤り訂正冗長ビット格納領域に格納する。
硬判定誤り訂正符号化部２は、硬判定誤り訂正冗長ビット格納後のフレームを排他的論理和演算部３及びシンボル生成部５のそれぞれに出力する。

排他的論理和演算部３は、例えば、図２に示す排他的論理和演算回路１３によって実現される。
排他的論理和演算部３は、硬判定誤り訂正符号化部２から、フレームを取得する。
排他的論理和演算部３は、フレームから、それぞれの多値変調シンボルのラベルである複数の情報ビット列を取得し、複数の情報ビットについての排他的論理和を演算する。
排他的論理和演算部３は、それぞれの排他的論理和の演算結果を示すセット分割ビットを軟判定誤り訂正符号化部４に出力する。

軟判定誤り訂正符号化部４は、例えば、図２に示す軟判定誤り訂正符号化回路１４によって実現される。
軟判定誤り訂正符号化部４は、排他的論理和演算部３から、複数のセット分割ビットを取得する。
軟判定誤り訂正符号化部４は、複数のセット分割ビットが示す排他的論理和の演算結果に対する軟判定誤り訂正符号化を行うことで軟判定誤り訂正冗長ビットを生成する。
軟判定誤り訂正符号化部４は、軟判定誤り訂正冗長ビットをシンボル生成部５に出力する。

シンボル生成部５は、例えば、図２に示すシンボル生成回路１５によって実現される。
シンボル生成部５は、硬判定誤り訂正符号化部２からフレームを取得し、軟判定誤り訂正符号化部４から軟判定誤り訂正冗長ビットを取得する。
シンボル生成部５は、フレームから、第２のビット列を取得し、第２のビット列と硬判定誤り訂正冗長ビットと軟判定誤り訂正冗長ビットとから、複数のパルス振幅変調シンボルを生成する。第２のビット列は、それぞれの多値変調シンボルのラベルの一部、又は、それぞれの多値変調シンボルのラベルの全部である。
シンボル生成部５は、複数のパルス振幅変調シンボルが並んでいる通信シンボル系列を、図示せぬ通信路を介して、図示せぬ受信装置に出力する。

図１では、誤り訂正符号化装置の構成要素である確率整形符号化部１、硬判定誤り訂正符号化部２、排他的論理和演算部３、軟判定誤り訂正符号化部４及びシンボル生成部５のそれぞれが、図２に示すような専用のハードウェアによって実現されるものを想定している。即ち、誤り訂正符号化装置が、確率整形符号化回路１１、硬判定誤り訂正符号化回路１２、排他的論理和演算回路１３、軟判定誤り訂正符号化回路１４及びシンボル生成回路１５によって実現されるものを想定している。
確率整形符号化回路１１、硬判定誤り訂正符号化回路１２、排他的論理和演算回路１３、軟判定誤り訂正符号化回路１４及びシンボル生成回路１５のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－ＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）、又は、これらを組み合わせたものが該当する。

誤り訂正符号化装置の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、誤り訂正符号化装置が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
ソフトウェア又はファームウェアは、プログラムとして、コンピュータのメモリに格納される。コンピュータは、プログラムを実行するハードウェアを意味し、例えば、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、あるいは、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）が該当する。

図３は、誤り訂正符号化装置が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。
誤り訂正符号化装置が、ソフトウェア又はファームウェア等によって実現される場合、確率整形符号化部１、硬判定誤り訂正符号化部２、排他的論理和演算部３、軟判定誤り訂正符号化部４及びシンボル生成部５におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムがメモリ２１に格納される。そして、コンピュータのプロセッサ２２がメモリ２１に格納されているプログラムを実行する。

また、図２では、誤り訂正符号化装置の構成要素のそれぞれが専用のハードウェアによって実現される例を示し、図３では、誤り訂正符号化装置がソフトウェア又はファームウェア等によって実現される例を示している。しかし、これは一例に過ぎず、誤り訂正符号化装置における一部の構成要素が専用のハードウェアによって実現され、残りの構成要素がソフトウェア又はファームウェア等によって実現されるものであってもよい。

次に、図１に示す誤り訂正符号化装置の動作について説明する。
図４は、誤り訂正符号化装置の処理手順である誤り訂正符号化方法を示すフローチャートである。
確率整形符号化部１は、外部から、図５Ａに示すような、通信対象である第１のビット列を取得する。
図５Ａは、確率整形符号化部１に与えられる第１のビット列の一例を示す説明図である。
第１のビット列は、複数のフレームが並んでいるものである。それぞれのフレームは、ＭＳＢとＭＳＢ以外とに分けられる。
ＭＳＢに割り当てられているＡ［１］［１：２Ｎ１］及びＭＳＢ以外に割り当てられているＡ［２］［１：Ｎ０］のそれぞれは、情報ビットである。Ｎ１及びＮ０のそれぞれは、１以上の整数である。
［１：２Ｎ１］は、１列目から２×Ｎ１列目までを意味する記号である。［１：Ｎ０］は、１列目からＮ０列目までを意味する記号である。
ＭＳＢに割り当てられているＨＤ－ＦＥＣ予約領域は、硬判定誤り訂正冗長ビット格納領域であり、第１のダミービットが格納されている。
ＭＳＢに割り当てられているＳＤ－ＦＥＣ予約領域は、軟判定誤り訂正冗長ビット格納領域であり、第２のダミービットが格納されている。
ＭＳＢ以外に割り当てられているＰＣＳ（ＰｒｏｂａｂｉｌｉｓｔｉｃＣｏｎｓｔｅｌｌａｔｉｏｎＳｈａｐｉｎｇ）予約領域は、確率整形符号化により増加するビットを格納する領域であり、第３のダミービットが格納されている。

確率整形符号化部１は、通信対象である第１のビット列に対する確率整形符号化を行う。
即ち、確率整形符号化部１は、第１のビット列に対する確率整形符号化を行うことで、シンボル生成部５により生成されるパルス振幅変調シンボルＸ_ｊ（ｊ＝１，・・・，Ｄ）における複数の信号点の生起確率に偏りが生じるように、フレームを生成する（図４のステップＳＴ１）。
確率整形符号化部１は、確率整形符号化後の第１のビット列である第２のビット列が複数並んでいるフレームを硬判定誤り訂正符号化部２に出力する。

図５Ｂは、確率整形符号化部１により生成されたフレームを示す説明図である。
確率整形符号化部１により生成されたフレームは、グループ“１”（ｇ＝１）とグループ“２”（ｇ＝２）とを有している。グループ“１”は、第１のグループであり、グループ“２”は、第２のグループである。
グループ“１”は、第１のダミービット及び第２のダミービットのいずれもがＭＳＢに含まれていない多値変調シンボル又は当該多値変調シンボルのラベルと、第１のダミービットがＭＳＢに含まれている多値変調シンボル又は当該多値変調シンボルのラベルとを含んでいる。
グループ“２”は、ＭＳＢに割り当てられているＳＤ－ＦＥＣ予約領域を含むグループである。つまり、グループ“２”は、第２のダミービットがＭＳＢに含まれている多値変調シンボル又は当該多値変調シンボルのラベルを含んでいる。
図５の例では、Ｄ＝２である。ｊは、次元を示す次元インデックスであり、ｊ＝１は、１次元目を示し、ｊ＝２は、２次元目を示している。
Ｄ次元の多値変調シンボルが有するビットの数は、Ｄ×Ｍである。Ｍは、２以上の整数である。図５の例では、Ｍ＝３であり、Ｄ次元の多値変調シンボルが有するビットの数は、６（＝２×３）である。ｉは、ビット系列インデックスであり、図５の例では、Ｍ＝３であるため、ｉ＝１，２，３である。
多値変調シンボルが有するビットは、Ｂ［ｉ］［ｊ］［ｇ］［ｃ］のように表されるものとする。ｇは、グループインデックス、ｃは、列インデックスである。ｃ＝［１：Ｎ１］は、１列目からＮ１列目までを意味する。

確率整形符号化部１は、図５Ａにおいて、ＭＳＢに割り当てられているＡ［１］［１：２Ｎ１］を、図５Ｂに示すように、１次元目のＢ［１］［１］［１］［１：Ｎ１］及び２次元目のＢ［１］［２］［１］［１：Ｎ１］に割り当てる。
具体的には、確率整形符号化部１は、例えば、Ａ［１］［１］をＭＳＢの１列目における１次元目（ｉ，ｊ）＝（１，１）にＢ［１］［１］［１］［１］として割り当て、Ａ［１］［２］をＭＳＢの１列目における２次元目（ｉ，ｊ）＝（１，２）にＢ［１］［２］［１］［１］として割り当てる。
また、確率整形符号化部１は、例えば、Ａ［１］［３］をＭＳＢの２列目における１次元目（ｉ，ｊ）＝（１，１）にＢ［１］［１］［１］［２］として割り当て、Ａ［１］［４］をＭＳＢの２列目における２次元目（ｉ，ｊ）＝（１，２）にＢ［１］［２］［１］［２］として割り当てる。

確率整形符号化部１は、図５Ｂにおいて、ＭＳＢ以外に割り当てられているＡ［２］［１：Ｎ０］については、確率整形された４×Ｎ３ビットに変換する。Ｎ３は、１以上の整数である。
確率整形符号化部１は、例えば、Ｂ［２］［１］［１］［１：Ｎ２］を、グループ“１”におけるＳＳＢの１次元目（ｉ，ｊ）＝（２，１）に割り当て、Ｂ［２］［１］［２］［Ｎ２＋１：Ｎ３］を、グループ“２”におけるＳＳＢの１次元目（ｉ，ｊ）＝（２，１）に割り当てる。
確率整形符号化部１は、例えば、Ｂ［２］［２］［１］［１：Ｎ２］を、グループ“１”におけるＳＳＢの２次元目（ｉ，ｊ）＝（２，２）に割り当て、Ｂ［２］［１］［２］［Ｎ２＋１：Ｎ３］を、グループ“２”におけるＳＳＢの２次元目（ｉ，ｊ）＝（２，２）に割り当てる。

確率整形符号化部１は、例えば、Ｂ［３］［１］［１］［１：Ｎ２］を、グループ“１”におけるＬＳＢの１次元目（ｉ，ｊ）＝（３，１）に割り当て、Ｂ［３］［１］［２］［Ｎ２＋１：Ｎ３］を、グループ“２”におけるＬＳＢの１次元目（ｉ，ｊ）＝（３，１）に割り当てる。
確率整形符号化部１は、例えば、Ｂ［３］［２］［１］［１：Ｎ２］を、グループ“１”におけるＬＳＢの２次元目（ｉ，ｊ）＝（３，２）に割り当て、Ｂ［３］［２］［２］［Ｎ２＋１：Ｎ３］を、グループ“２”におけるＬＳＢの２次元目（ｉ，ｊ）＝（３，２）に割り当てる。

ＭＳＢに割り当てられているＨＤ－ＦＥＣ予約領域には、第１のダミービットが格納されており、ＭＳＢに割り当てられているＳＤ－ＦＥＣ予約領域には、第２のダミービットが格納されている。

硬判定誤り訂正符号化部２は、確率整形符号化部１から、図６Ａに示すようなフレームを取得する。
図６Ａは、確率整形符号化部１から硬判定誤り訂正符号化部２に出力されたフレームを示す説明図である。
硬判定誤り訂正符号化部２は、フレームから、複数の多値変調シンボルのラベルの一部である複数の情報ビットをそれぞれ取得する。
具体的には、硬判定誤り訂正符号化部２は、ｃ列目（ｃ＝１，・・・，Ｎ２）に配置されている多値変調シンボルに含まれているＤ×Ｍ個の情報ビットとして、Ｂ［１］［１］［１］［ｃ］、Ｂ［１］［２］［１］［ｃ］、Ｂ［２］［１］［１］［ｃ］、Ｂ［２］［２］［１］［ｃ］、Ｂ［３］［１］［１］［ｃ］及びＢ［３］［２］［１］［ｃ］のそれぞれを取得する。ただし、硬判定誤り訂正符号化部２は、ＨＤ－ＦＥＣ予約領域に格納されている第１のダミービットについては取得しない。
また、硬判定誤り訂正符号化部２は、ｃ列目（ｃ＝Ｎ２＋１，・・・，Ｎ３）に配置されている多値変調シンボルに含まれているＤ×（Ｍ－１）個の情報ビットとして、Ｂ［２］［１］［２］［ｃ］、Ｂ［２］［２］［２］［ｃ］、Ｂ［３］［１］［２］［ｃ］及びＢ［３］［２］［２］［ｃ］のそれぞれを取得する。

硬判定誤り訂正符号化部２は、ｃ列目（ｃ＝１，・・・，Ｎ２）に配置されている多値変調シンボルに含まれているＤ×Ｍ個の情報ビット等を取得した後、図６Ｂに示すように、破線の囲み部分に含まれている情報ビットを、ＨＤ－ＦＥＣ情報ビットに設定する。ＨＤ－ＦＥＣ情報ビットは、硬判定誤り訂正符号化対象のビットである。
破線の囲み部分に含まれている情報ビットは、Ｂ［２：３］［１：２］［２］［Ｎ２＋１：Ｎ３］、Ｂ［１］［１：２］［１］［１：Ｎ１］及びＢ［２：３］［１：２］［１］［１：Ｎ２］である。
硬判定誤り訂正符号化部２は、ＨＤ－ＦＥＣ情報ビットに対する硬判定誤り訂正符号化を行うことで硬判定誤り訂正冗長ビットを生成する（図４のステップＳＴ２）。硬判定誤り訂正符号化処理自体は、公知の技術であるため詳細な説明を省略する。

硬判定誤り訂正符号化処理に用いる硬判定誤り訂正符号としては、例えば、ＢＣＨ符号、Ｓｔａｉｒｃａｓｅ符号、又は、Ｚｉｐｐｅｒ符号、のような公知の符号を用いることができる。ＢＣＨ符号は、例えば、「R. Bose and D. Ray-Chaudhuri, “On a class of error correcting binary group codes,” Information and Control, vol. 3, no. 1, pp. 68-79, March 1960」に開示されている。
Ｓｔａｉｒｃａｓｅ符号は、例えば、「B. P. Smith et al., “Staircase codes: FEC for 100 Gb/s OTN,” J. Lightw. Technol., vol. 30, no. 1, pp. 110-117, Jan. 2012, doi: 10.1109/JLT.2011.2175479」に開示されている。
Ｚｉｐｐｅｒ符号は、例えば、「A. Y. Sukmadji et al., “Zipper codes: Spatially-coupled product-like codes with iterative algebraic decoding,” Canadian Workshop on Information Theory (CWIT), Hamilton, ON, Canada, June 2019, pp. 1-6, doi: 10.1109/CWIT.2019.8929906」に開示されている。

硬判定誤り訂正符号化部２は、図６Ｂに示すように、生成した硬判定誤り訂正冗長ビットをＢ［１］［１：２］［１］［Ｎ１＋１：Ｎ２］として、ＭＳＢに割り当てられているＨＤ－ＦＥＣ予約領域に格納する。即ち、硬判定誤り訂正符号化部２は、ＨＤ－ＦＥＣ予約領域に格納されている第１のダミーデータの代わりに、硬判定誤り訂正冗長ビットをＨＤ－ＦＥＣ予約領域に格納する。
図６Ｂは、硬判定誤り訂正冗長ビットがＨＤ－ＦＥＣ予約領域に格納されたフレームを示す説明図である。
硬判定誤り訂正符号化部２は、硬判定誤り訂正冗長ビット格納後のフレームを排他的論理和演算部３及びシンボル生成部５のそれぞれに出力する。
硬判定誤り訂正符号化部２は、ＨＤ－ＦＥＣ情報ビットに対する硬判定誤り訂正符号化を行ったのち、ビット位置の並べ替えを行うようにしてもよい。ビット位置の並べ替えを行うことで、通信路で生じる連続的なビット誤りの影響を復号前に低減することが可能である。

排他的論理和演算部３は、図７Ａに示すように、硬判定誤り訂正符号化部２から、硬判定誤り訂正冗長ビット格納後のフレームを取得する。
図７Ａは、硬判定誤り訂正符号化部２から排他的論理和演算部３に出力されたフレームを示す説明図である。図７Ａに示すフレームは、図６Ｂに示すフレームと同じフレームである。
図８は、排他的論理和演算部３による排他的論理和の演算処理を示す説明図である。
排他的論理和演算部３は、フレームから、それぞれの多値変調シンボルのラベルの一部である複数の情報ビットを取得する。
具体的には、グループ“１”のフレームからは、排他的論理和演算部３は、図８に示すように、ｃ列目（ｃ＝１，・・・，Ｎ２）に配置されている、多値変調シンボルのラベルであるＤ×Ｍ個の情報ビットとして、Ｂ［１］［１］［１］［ｃ］、Ｂ［１］［２］［１］［ｃ］、Ｂ［２］［１］［１］［ｃ］、Ｂ［２］［２］［１］［ｃ］、Ｂ［３］［１］［１］［ｃ］及びＢ［３］［２］［１］［ｃ］のそれぞれを取得する。
図８に表記されている“１２３４５６”は、（ｉ，ｊ）＝（１，１）から（ｉ，ｊ）＝（３，２）に至るまでのビットの順番を示しているものであって、Ｂ［１］［１］［１］［ｃ］等に格納されている値を示しているものではない。Ｂ［１］［１］［１］［ｃ］等に格納されている値は、“０”、又は、“１”である。

グループ“２”のフレームからは、排他的論理和演算部３は、多値変調シンボルのラベルであるＤ×（Ｍ－１）個の情報ビットを取得する。Ｔは、Ｄ×（Ｍ－１）×Ｔが整数になるように設定された１以上の整数である。
Ｔ＝２の場合、グループ“２”のフレームからは、排他的論理和演算部３は、図８に示すように、ｃ列目（ｃ＝Ｎ２＋１，・・・，Ｎ３）に配置されているＤ×（Ｍ－１）個の情報ビットとして、Ｂ［２］［１］［２］［ｃ］、Ｂ［２］［２］［２］［ｃ：ｃ］、Ｂ［３］［１］［２］［ｃ］及びＢ［３］［２］［２］［ｃ］のそれぞれを取得する。
また、排他的論理和演算部３は、ｃ＋１列目（ｃ＝Ｎ２＋１，・・・，Ｎ３）に配置されているＤ×（Ｍ－１）個の情報ビットとして、Ｂ［２］［１］［２］［ｃ＋１］、Ｂ［２］［２］［２］［ｃ＋１］、Ｂ［３］［１］［２］［ｃ＋１］及びＢ［３］［２］［２］［ｃ＋１］のそれぞれを取得する。
図８に表記されている“１２３４５６７８”は、（ｉ，ｊ）＝（２，１）の１次元目から、（ｉ，ｊ）＝（３，２）の２次元目に至るまでのビットの順番を示しているものであって、Ｂ［２］［１］［２］［ｃ＋１］等に格納されている値を示しているものではない。Ｂ［２］［１］［２］［ｃ＋１］等に格納されている値は、“０”、又は、“１”である。

排他的論理和演算部３は、図８に示すように、グループ“１”のフレームから、Ｎ２個分のビット列として、Ｄ×Ｍ個の情報ビットのビット列をそれぞれ取得すると、それぞれのビット列に含まれているＤ×Ｍ個の情報ビットについての排他的論理和を演算する（図４のステップＳＴ３）。ただし、ＨＤ－ＦＥＣ予約領域に含まれている硬判定誤り訂正冗長ビットは、排他的論理和の演算対象に含まれない。
また、排他的論理和演算部３は、図８に示すように、グループ“２”のフレームから、（Ｎ３－Ｎ２）／Ｔ個分のビット列として、Ｄ×（Ｍ－１）×Ｔ個の情報ビットのビット列をそれぞれ取得すると、それぞれのビット列に含まれているＤ×（Ｍ－１）×Ｔ個の情報ビットについての排他的論理和を演算する（図４のステップＳＴ３）。
排他的論理和演算部３は、図７Ｂに示すように、グループ“１”のフレームから取得した、それぞれのＤ×Ｍ個の情報ビットについての排他的論理和の演算結果を示すセット分割ビットをＳＰＢ［１：Ｎ２］として軟判定誤り訂正符号化部４に出力する。
排他的論理和演算部３は、図７Ｂに示すように、グループ“２”のフレームから取得した、それぞれのＤ×（Ｍ－１）×Ｔ個の情報ビットについての排他的論理和の演算結果を示すセット分割ビットをＳＰＢ［Ｎ２＋１：Ｎ４］として軟判定誤り訂正符号化部４に出力する。Ｎ４は、１以上の整数であって、Ｎ４≦Ｎ３である。
図７Ｂは、排他的論理和演算部３から出力されたセット分割ビットを示す説明図である。
排他的論理和演算部３による排他的論理和の演算量は、軟判定誤り訂正符号化部４による軟判定誤り訂正符号化処理の演算量と比べて、無視できるほどに少ない。

軟判定誤り訂正符号化部４は、図９に示すように、排他的論理和演算部３から、ＳＰＢ［１：Ｎ２］とＳＰＢ［Ｎ２＋１：Ｎ４］とを含むＳＰＢ［１：Ｎ４］を取得する。
軟判定誤り訂正符号化部４は、ＳＰＢ［１：Ｎ４］に含まれているＮ４個のセット分割ビットに対する軟判定誤り訂正符号化を行うことで軟判定誤り訂正冗長ビットを生成する（図４のステップＳＴ４）。軟判定誤り訂正符号化処理自体は、公知の技術であるため詳細な説明を省略する。
軟判定誤り訂正符号化部４は、図９に示すように、軟判定誤り訂正冗長ビットをＢ［１］［１：２］［２］［Ｎ２＋１：Ｎ３］として、ＭＳＢに割り当てられているＳＤ－ＦＥＣ予約領域に格納する。即ち、軟判定誤り訂正符号化部４は、ＳＤ－ＦＥＣ予約領域に格納されている第２のダミーデータの代わりに、軟判定誤り訂正冗長ビットをＳＤ－ＦＥＣ予約領域に格納する。
軟判定誤り訂正符号化部４は、軟判定誤り訂正冗長ビットをシンボル生成部５に出力する。
図９は、軟判定誤り訂正符号化部４による軟判定誤り訂正符号化対象のセット分割ビットを示す説明図である。

非特許文献１に開示されている誤り訂正符号化装置による軟判定誤り訂正符号化処理の対象の１つは、多値変調シンボルのＬＳＢに割り当てられている全ての情報ビットと、グループ２の多値変調シンボルのＳＳＢに割り当てられている情報ビットとである。図９の例では、軟判定誤り訂正符号化処理対象は、ＬＳＢの２つの情報ビットについてＮ３シンボル分と、ＳＳＢの２つの情報ビットについてＮ３－Ｎ２シンボル分とである。
したがって、図９の例では、非特許文献１に開示されている誤り訂正符号化装置は、２×Ｎ３＋２×（Ｎ３－Ｎ２）個のビットに対する軟判定誤り訂正符号化を行う。
図１に示す誤り訂正符号化装置による軟判定誤り訂正符号化処理対象の数は、１つである。図９の例では、軟判定誤り訂正符号化処理の対象は、Ｎ４個のビットである。Ｎ４≦Ｎ３である。
したがって、図１に示す誤り訂正符号化装置による軟判定誤り訂正符号化処理の演算量は、非特許文献１に開示されている誤り訂正符号化装置による軟判定誤り訂正符号化処理の演算量と比べて、（２×Ｎ３＋２×（Ｎ３－Ｎ２）－Ｎ４）ビット分少ない。Ｄ次元の２＾Ｍ値のパルス振幅変調シンボルの軟判定符号化処理の対象では、非特許文献１に開示されている誤り訂正符号化装置の場合、Ｄ×Ｎ３＋Ｄ×（Ｍ－２）×（Ｎ３－Ｎ２）であり、図１に示す誤り訂正符号化装置の場合、Ｎ４である。このため、図１に示す誤り訂正符号化装置は、特許文献１に開示されている誤り訂正符号化装置と比べて、１／Ｄよりも小さな演算量となり、Ｄ、Ｍ、Ｔのそれぞれが大きいほど、その効果が高まる。

シンボル生成部５は、硬判定誤り訂正符号化部２からフレームを取得し、軟判定誤り訂正符号化部４から軟判定誤り訂正冗長ビットを取得する。
シンボル生成部５は、硬判定誤り訂正符号化部２からフレームを取得する代わりに、軟判定誤り訂正符号化部４から軟判定誤り訂正冗長ビット格納後のフレームを取得するようにしてもよい。
図１０Ａは、硬判定誤り訂正冗長ビット及び軟判定誤り訂正冗長ビットのそれぞれが格納されているフレームを示す説明図である。
図１０Ａに示すフレームにおけるＨＤ－ＦＥＣ予約領域には、硬判定誤り訂正冗長ビットが格納されており、ＳＤ－ＦＥＣ予約領域には、軟判定誤り訂正冗長ビットが格納されている。
ただし、図１０Ａでは、ＨＤ－ＦＥＣ予約領域及びＳＤ－ＦＥＣ予約領域のそれぞれが明記されていない。
また、図１０Ａでは、グループがグループ“１”とグループ“２”とに分けられていない。

例えば、Ｄ＝２の場合、シンボル生成部５は、上記のフレームから、１次元目のｃ列目（ｃ＝１，・・・，Ｎ３）に配置されている、多値変調シンボルのラベルであるＭ個の情報ビットとして、Ｂ［１］［１］［ｃ］、Ｂ［２］［１］［ｃ］及びＢ［３］［１］［ｃ］のそれぞれを取得する。グループ分けされていないため、上記の情報ビットのグループインデックスｇは、省略されている。
また、シンボル生成部５は、上記のフレームから、２次元目のｃ列目（ｃ＝１，・・・，Ｎ３）に配置されているＭ個の情報ビットとして、Ｂ［１］［２］［ｃ］、Ｂ［２］［２］［ｃ］及びＢ［３］［２］［ｃ］のそれぞれを取得する。

Ｄ＝２の場合、シンボル生成部５は、図１０Ｂに示すように、１次元目のＭ個の情報ビットである、Ｂ［１］［１］［ｃ］、Ｂ［２］［１］［ｃ］及びＢ［３］［１］［ｃ］から、パルス振幅変調シンボルＸ_ｊ（ｊ＝１，・・・，Ｄ）を生成し、パルス振幅変調シンボルＸ_ｊをＸ［１］［１：Ｎ３］の領域に格納する（図４のステップＳＴ５）。
また、シンボル生成部５は、図１０Ｂに示すように、２次元目のＭ個の情報ビットである、Ｂ［１］［２］［ｃ］、Ｂ［２］［２］［ｃ］及びＢ［３］［２］［ｃ］から、パルス振幅変調シンボルＸ_ｊを生成し、パルス振幅変調シンボルＸ_ｊをＸ［２］［１：Ｎ３］の領域に格納する（図４のステップＳＴ５）。
図１０Ｂは、Ｘ［１］［１：Ｎ３］とＸ［２］［１：Ｎ３］とを含むパルス振幅変調シンボル列を格納したフレームを示す説明図である。
シンボル生成部５は、Ｘ［１］［１：Ｎ３］とＸ［２］［１：Ｎ３］とを含むパルス振幅変調シンボルＸ_ｊがＤ個並んでいる通信シンボル系列を、図示せぬ通信路を介して、図示せぬ受信装置に出力する。

ここで、１次元当たり２のＭ乗個以下の値をとるパルス振幅変調シンボルを生成する場合、シンボル生成部５は、Ｄ×Ｍ個のビットを、隣接シンボル間のビット差分を１ビットのみとする反射２進グレイ符号化することで、パルス振幅変調シンボルＸ_ｊ（ｊ＝１，・・・，Ｄ）を生成することができる。
１個のパルス振幅変調シンボルを生成する際には、例えば、Ｍ＝３で、信号点間のユークリッド距離を２とする場合、シンボル生成部５は、図１１Ａに示すように、ビット「０００」をシンボル「１」に、ビット「００１」をシンボル「３」に、ビット「０１１」をシンボル「５」に、ビット「０１０」をシンボル「７」に、それぞれ割り当てることができる。また、シンボル生成部５は、ビット「１００」をシンボル「－１」に、ビット「１０１」をシンボル「－３」に、ビット「１１１」をシンボル「－５」に、ビット「１１０」をシンボル「－７」に、それぞれ割り当てることができる。
また、シンボル生成部５は、ビットを排他的論理和することで、図１１Ｂに示すように、「０」又は「１」を、シンボル「－７」、シンボル「－５」、シンボル「－３」、シンボル「－１」、シンボル「１」、シンボル「３」、シンボル「５」、又は、シンボル「７」に割り当てることができる。
図１１Ａは、２つの８値パルス振幅変調シンボルを実部と虚部に配置した場合の、信号点位置とそのラベルであるビット列との対応を示す説明図である。
図１１Ｂは、図１１Ａの各信号点に対応するラベルであるビット列の排他的論理和演算結果を示す説明図である。各信号点に対して、セット分割ビットは、図１１Ｂのような値をとり、「０」側と「１」側との２つのセットに分割することができる。

以上の実施の形態１では、複数の多値変調シンボルにおけるそれぞれのラベルである複数の情報ビット列が並んでいるフレームから、それぞれの多値変調シンボルのラベルである複数の情報ビット列を取得し、それぞれの多値変調シンボルのラベルである複数の情報ビットについての排他的論理和を演算する排他的論理和演算部３と、排他的論理和演算部３による複数の排他的論理和の演算結果に対する軟判定誤り訂正符号化を行うことで軟判定誤り訂正冗長ビットを生成する軟判定誤り訂正符号化部４とを備えるように、誤り訂正符号化装置を構成した。したがって、誤り訂正符号化装置は、多値変調シンボルの中位ビットの数及び多値変調シンボルの数のそれぞれが増えた場合に、非特許文献１に開示されている誤り訂正符号化装置よりも、軟判定誤り訂正符号化処理の演算量を低減することができる。

また、実施の形態１では、フレームから、それぞれの多値変調シンボルのラベルである複数の情報ビットを取得し、複数の情報ビットに対する硬判定誤り訂正符号化を行うことで硬判定誤り訂正冗長ビットを生成する硬判定誤り訂正符号化部２と、それぞれの多値変調シンボルのラベルの一部又はそれぞれの多値変調シンボルのラベルの全部と硬判定誤り訂正冗長ビットと軟判定誤り訂正冗長ビットとから、複数のパルス振幅変調シンボルを生成するシンボル生成部５とを備えるように、誤り訂正符号化装置を構成した。したがって、誤り訂正符号化装置は、軟判定誤り訂正符号化処理の演算量の増加を抑えつつ、複数のパルス振幅変調シンボルを生成することができる。

なお、本開示は、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。

本開示は、誤り訂正符号化装置及び誤り訂正符号化方法に適している。

１確率整形符号化部、２硬判定誤り訂正符号化部、３排他的論理和演算部、４軟判定誤り訂正符号化部、５シンボル生成部、１１確率整形符号化回路、１２硬判定誤り訂正符号化回路、１３排他的論理和演算回路、１４軟判定誤り訂正符号化回路、１５シンボル生成回路、２１メモリ、２２プロセッサ。

Claims

複数の多値変調シンボルにおけるそれぞれのラベルである複数の情報ビット列が並んでいるフレームから、それぞれの多値変調シンボルにおけるそれぞれのラベルである情報ビット列を取得し、それぞれの多値変調シンボルのラベルである情報ビット列の各ビット同士の排他的論理和を演算する排他的論理和演算部と、
前記排他的論理和演算部による複数の排他的論理和の演算結果に対する軟判定誤り訂正符号化を行うことで軟判定誤り訂正冗長ビットを生成する軟判定誤り訂正符号化部と、
前記フレームから、それぞれの多値変調シンボルのラベルである複数の情報ビット列を取得し、前記複数の情報ビットに対する硬判定誤り訂正符号化を行うことで硬判定誤り訂正冗長ビットを生成する硬判定誤り訂正符号化部と、
それぞれの多値変調シンボルのラベルの一部又はそれぞれの多値変調シンボルのラベルの全部と、前記硬判定誤り訂正冗長ビットと、前記軟判定誤り訂正冗長ビットとから、複数のパルス振幅変調シンボルを生成するシンボル生成部とを備え、
それぞれの多値変調シンボルのラベルである複数のビットにおけるそれぞれの次元がＤ（Ｄは、１以上の整数）であり、
それぞれの多値変調シンボルが有するビットの数がＤ×Ｍ（Ｍは、２以上の整数）であるとき、
前記シンボル生成部は、
それぞれの多値変調シンボルが有するＤ×Ｍ個のビットを反射２進グレイ符号化することで、それぞれの多値変調シンボルの１次元分のシンボルであるパルス振幅変調シンボルを生成する
ことを特徴とする誤り訂正符号化装置。
前記複数の多値変調シンボルのうち、一部の多値変調シンボルのラベルである情報ビット列の最上位ビットには、第１のダミービット、又は、第２のダミービットが含まれており、
前記硬判定誤り訂正符号化部は、
前記第１のダミービットが含まれている最上位ビットに、前記第１のダミービットの代わりに前記硬判定誤り訂正冗長ビットを含め、
前記軟判定誤り訂正符号化部は、
前記第２のダミービットが含まれている最上位ビットに、前記第２のダミービットの代わりに前記軟判定誤り訂正冗長ビットを含めることを特徴とする請求項１記載の誤り訂正符号化装置。
前記フレームは、
前記第１のダミービット及び前記第２のダミービットのいずれもが前記最上位ビットに含まれていない多値変調シンボル又は当該多値変調シンボルのラベルと、前記第１のダミービットが前記最上位ビットに含まれている多値変調シンボル又は当該多値変調シンボルのラベルとを含む第１のグループと、
前記第２のダミービットが前記最上位ビットに含まれている多値変調シンボル又は当該多値変調シンボルのラベルを含む第２のグループとを有しており、
前記排他的論理和演算部は、
前記第１のグループに含まれているそれぞれの多値変調シンボルのラベルである複数の情報ビットについての排他的論理和を演算し、
前記第２のグループに含まれているＴ（Ｔは、１以上の整数）個の多値変調シンボルにおけるそれぞれのラベルである複数の情報ビットについての排他的論理和を演算することを特徴とする請求項２記載の誤り訂正符号化装置。
通信対象である第１のビット列に対する確率整形符号化を行い、確率整形符号化後の第１のビット列である第２のビット列を情報ビット列として、当該情報ビット列が複数並んでいるフレームを前記硬判定誤り訂正符号化部に出力する確率整形符号化部を備えたことを特徴とする請求項１記載の誤り訂正符号化装置。
排他的論理和演算部が、複数の多値変調シンボルにおけるそれぞれのラベルである複数の情報ビット列が並んでいるフレームから、それぞれの多値変調シンボルにおけるそれぞれのラベルである情報ビット列を取得し、それぞれの多値変調シンボルのラベルである情報ビット列の各ビット同士の排他的論理和を演算し、
軟判定誤り訂正符号化部が、前記排他的論理和演算部による複数の排他的論理和の演算結果に対する軟判定誤り訂正符号化を行うことで軟判定誤り訂正冗長ビットを生成し、
硬判定誤り訂正符号化部が、前記フレームから、それぞれの多値変調シンボルのラベルである複数の情報ビット列を取得し、前記複数の情報ビットに対する硬判定誤り訂正符号化を行うことで硬判定誤り訂正冗長ビットを生成し、
シンボル生成部が、それぞれの多値変調シンボルのラベルの一部又はそれぞれの多値変調シンボルのラベルの全部と、前記硬判定誤り訂正冗長ビットと、前記軟判定誤り訂正冗長ビットとから、複数のパルス振幅変調シンボルを生成し、
それぞれの多値変調シンボルのラベルである複数のビットにおけるそれぞれの次元がＤ（Ｄは、１以上の整数）であり、
それぞれの多値変調シンボルが有するビットの数がＤ×Ｍ（Ｍは、２以上の整数）であるとき、
前記シンボル生成部は、
それぞれの多値変調シンボルが有するＤ×Ｍ個のビットを反射２進グレイ符号化することで、それぞれの多値変調シンボルの１次元分のシンボルであるパルス振幅変調シンボルを生成する
ことを特徴とする誤り訂正符号化方法。