JP7347955B2 - Acoustic wave devices and their manufacturing methods, filters and multiplexers - Google Patents

Acoustic wave devices and their manufacturing methods, filters and multiplexers Download PDF

Info

Publication number
JP7347955B2
JP7347955B2 JP2019083405A JP2019083405A JP7347955B2 JP 7347955 B2 JP7347955 B2 JP 7347955B2 JP 2019083405 A JP2019083405 A JP 2019083405A JP 2019083405 A JP2019083405 A JP 2019083405A JP 7347955 B2 JP7347955 B2 JP 7347955B2
Authority
JP
Japan
Prior art keywords
substrate
metal layer
annular metal
annular
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019083405A
Other languages
Japanese (ja)
Other versions
JP2020182091A (en
Inventor
基 山内
努 菊地
卓 宮川
光彦 濱野
和重 畑山
亮太 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019083405A priority Critical patent/JP7347955B2/en
Publication of JP2020182091A publication Critical patent/JP2020182091A/en
Application granted granted Critical
Publication of JP7347955B2 publication Critical patent/JP7347955B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサに関し、例えば基板を半田で封止する弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサに関する。 The present invention relates to an acoustic wave device, a method of manufacturing the same, a filter, and a multiplexer, and more particularly, to an acoustic wave device whose substrate is sealed with solder, a method of manufacturing the same, a filter, and a multiplexer.

第1基板上に第2基板を搭載し、第2基板を囲み第1基板上の環状金属層と接合した半田により弾性波素子を封止する構造が知られている(例えば特許文献1、2)。 A structure is known in which a second substrate is mounted on a first substrate, and an acoustic wave element is sealed with solder that surrounds the second substrate and is bonded to an annular metal layer on the first substrate (for example, Patent Documents 1 and 2). ).

特開2017-204827号公報JP2017-204827A 特開2017-157922号公報JP 2017-157922 Publication

半田は線膨張係数が大きいため、熱応力により第1基板内にクラックが形成される、または環状金属層が第1基板から剥がれることがある。 Since solder has a large linear expansion coefficient, cracks may be formed in the first substrate due to thermal stress, or the annular metal layer may peel off from the first substrate.

本発明は、上記課題に鑑みなされたものであり、熱応力に起因した劣化を抑制することを目的とする。 The present invention was made in view of the above problems, and an object of the present invention is to suppress deterioration caused by thermal stress.

本発明は、第1面を有する第1基板と、前記第1基板上に、前記第1面に空隙を介し第2面が向き合うように搭載された第2基板と、前記第1面に前記第2基板を囲むように設けられた環状金属層と、前記環状金属層の前記第1基板と反対側の表面のうち前記第1基板の中心側の領域に前記表面と接触して設けられた環状絶縁層と、前記第1面および前記第2面の少なくとも一方に設けられた弾性波素子と、前記第2基板を囲み、前記弾性波素子を前記空隙に封止し、前記環状金属層の前記第1基板と反対側の表面のうち前記環状絶縁層が設けられていない前記環状金属層の表面と直接接合し、前記環状絶縁層と直接接合していない封止半田層と、を備える弾性波デバイスである。 The present invention includes: a first substrate having a first surface; a second substrate mounted on the first substrate such that a second surface faces the first surface with a gap therebetween; an annular metal layer provided so as to surround a second substrate; and an annular metal layer provided in a region of the surface of the annular metal layer opposite to the first substrate on the center side of the first substrate in contact with the surface. an annular insulating layer, an acoustic wave element provided on at least one of the first surface and the second surface, surrounding the second substrate, sealing the acoustic wave element in the gap, and enclosing the annular metal layer. A sealing solder layer that is directly bonded to a surface of the annular metal layer on the opposite side of the first substrate and on which the annular insulating layer is not provided, and that is not directly bonded to the annular insulating layer. It is a wave device.

上記構成において、前記第1基板は支持基板と前記支持基板上に直接的または間接的に接合された圧電基板とを備え、前記弾性波素子は前記第1面に設けられた第1弾性波素子を含む構成とすることができる。 In the above configuration, the first substrate includes a support substrate and a piezoelectric substrate directly or indirectly bonded to the support substrate, and the acoustic wave element is a first acoustic wave element provided on the first surface. It is possible to have a configuration including.

上記構成において、前記環状金属層は、前記第2基板を囲み、前記支持基板上であって前記圧電基板が設けられていない領域に設けられ、側面が前記圧電基板の側面に接した第1環状金属層と、前記第2基板を囲み、前記第1環状金属層上に設けられ、内周が前記第1環状金属層の内周に略一致または前記第1環状金属層の内周より前記第1基板の中心側の前記圧電基板上に位置する第2環状金属層と、を備え、前記環状絶縁層は前記第2環状金属層の前記第1基板と反対側の表面接触して設けられ、前記環状絶縁層の外周は前記第1環状金属層の内周より前記第1基板の外周側に位置し、前記封止半田層は、前記環状絶縁層が設けられていない前記第2環状金属層の表面と直接接合する構成とすることができる。 In the above configuration, the annular metal layer surrounds the second substrate, is provided in a region on the support substrate where the piezoelectric substrate is not provided, and has a first annular metal layer whose side surface is in contact with the side surface of the piezoelectric substrate. a metal layer surrounding the second substrate and provided on the first annular metal layer, the inner periphery of which substantially coincides with the inner periphery of the first annular metal layer, or the inner periphery of the first annular metal layer that is closer to the inner periphery of the first annular metal layer; a second annular metal layer located on the piezoelectric substrate on the center side of one substrate, and the annular insulating layer is provided in contact with a surface of the second annular metal layer on the opposite side to the first substrate. , the outer periphery of the annular insulating layer is located closer to the outer periphery of the first substrate than the inner periphery of the first annular metal layer, and the sealing solder layer is located on the second annular metal layer on which the annular insulating layer is not provided. It can be configured to be directly bonded to the surface of the layer.

本発明は、第1面を有する第1基板と、前記第1基板上に、前記第1面に空隙を介し第2面が向き合うように搭載された第2基板と、前記第1面に前記第2基板を囲むように設けられた環状金属層と、前記環状金属層上のうち前記第1基板の中心側の領域に設けられた環状絶縁層と、前記第1面および前記第2面の少なくとも一方に設けられた弾性波素子と、前記第2基板を囲み、前記弾性波素子を前記空隙に封止し、前記環状絶縁層が設けられていない前記環状金属層の表面と接合し、前記環状絶縁層と接合していない封止半田層と、を備え、前記第1基板は支持基板と前記支持基板上に直接的または間接的に接合された圧電基板とを備え、前記弾性波素子は前記第1面に設けられた第1弾性波素子を含み、前記環状金属層は、前記第2基板を囲み、前記支持基板上であって前記圧電基板が設けられていない領域に設けられ、側面が前記圧電基板の側面に接した第1環状金属層と、前記第2基板を囲み、前記第1環状金属層上に設けられ、内周が前記第1環状金属層の内周より前記第1基板の外周側に位置する第2環状金属層と、を備え、前記環状絶縁層の内周は前記第1環状金属層の内周と略一致または前記第1環状金属層の内周より前記第1基板の中心側に位置し、前記環状絶縁層の外周は前記第1環状金属層の内周より前記第1基板の外周側に位置し、前記封止半田層は、前記環状絶縁層が設けられていない前記第2環状金属層の表面と接合する弾性波デバイスである The present invention includes: a first substrate having a first surface; a second substrate mounted on the first substrate such that a second surface faces the first surface with a gap therebetween; an annular metal layer provided so as to surround a second substrate; an annular insulating layer provided on a region of the annular metal layer on the center side of the first substrate; surrounding an acoustic wave element provided on at least one side and the second substrate, sealing the acoustic wave element in the gap, and bonding to the surface of the annular metal layer on which the annular insulating layer is not provided; a sealing solder layer not bonded to the annular insulating layer, the first substrate includes a support substrate and a piezoelectric substrate directly or indirectly bonded to the support substrate, and the acoustic wave element The annular metal layer includes a first acoustic wave element provided on the first surface, the annular metal layer surrounds the second substrate, is provided on the support substrate in an area where the piezoelectric substrate is not provided, and is provided on the side surface. is provided on the first annular metal layer surrounding the first annular metal layer in contact with the side surface of the piezoelectric substrate and the second substrate, and the inner periphery is closer to the first annular metal layer than the inner periphery of the first annular metal layer. a second annular metal layer located on the outer peripheral side of the substrate, the inner periphery of the annular insulating layer substantially coincides with the inner periphery of the first annular metal layer, or the inner periphery of the first annular metal layer is closer to the first annular metal layer; The outer periphery of the annular insulating layer is located closer to the outer periphery of the first substrate than the inner periphery of the first annular metal layer, and the sealing solder layer is located on the center side of the first substrate. This is an acoustic wave device that connects to the surface of the second annular metal layer that is not covered.

上記構成において、前記第2環状金属層と前記環状絶縁層との間から前記第1環状金属層は露出しない構成とすることができる。 In the above structure, the first annular metal layer may not be exposed between the second annular metal layer and the annular insulating layer.

上記構成において、前記圧電基板は、タンタル酸リチウム基板またはニオブ酸リチウム基板である構成とすることができる。 In the above structure, the piezoelectric substrate may be a lithium tantalate substrate or a lithium niobate substrate.

上記構成において、前記第1基板はセラミック基板であり、前記弾性波素子は前記第2面に設けられている構成とすることができる。 In the above configuration, the first substrate may be a ceramic substrate, and the acoustic wave element may be provided on the second surface.

上記構成において、前記封止半田層の線膨張係数は前記第1基板の線膨張係数より大きい構成とすることができる。 In the above structure, the linear expansion coefficient of the sealing solder layer may be larger than that of the first substrate.

上記構成において、前記環状絶縁層の前記第1基板と反対側の表面は全て前記空隙に露出する構成とすることができる In the above structure, the entire surface of the annular insulating layer opposite to the first substrate may be exposed to the gap .

本発明は、上記弾性波デバイスを含むフィルタである。 The present invention is a filter including the above elastic wave device .

本発明は、第1基板の第1面に環状金属層を形成する工程と、前記環状金属層上の前記第1基板と反対側の表面のうち内側の領域に前記表面と接触して環状絶縁層を形成する工程と、前記第1基板の第1面に空隙を介し第2面が向き合うように第2基板を搭載する工程と、前記第2基板を囲み、前記第1面および前記第2面の少なくとも一方に設けられた弾性波素子を前記空隙に封止し、前記環状金属層の前記第1基板と反対側の表面のうち前記環状絶縁層が設けられていない前記環状金属層の表面と直接接合し、前記環状絶縁層と直接接合しない封止半田層を形成する工程と、を含む弾性波デバイスの製造方法である。 The present invention includes a step of forming an annular metal layer on a first surface of a first substrate, and an annular insulating layer formed on an inner region of a surface of the annular metal layer opposite to the first substrate in contact with the surface. a step of mounting a second substrate on the first surface of the first substrate such that the second surface faces each other with a gap therebetween; an acoustic wave element provided on at least one of the surfaces is sealed in the void, and a surface of the annular metal layer on which the annular insulating layer is not provided among the surfaces of the annular metal layer opposite to the first substrate; This is a method for manufacturing an acoustic wave device, including the step of forming a sealing solder layer that is directly bonded to the annular insulating layer and not directly bonded to the annular insulating layer.

本発明によれば、熱応力に起因した劣化を抑制することができる。 According to the present invention, deterioration caused by thermal stress can be suppressed.

図1(a)は、実施例1に係る弾性波デバイスの断面図、図1(b)は環状金属層付近の拡大図、図1(c)は平面図である。FIG. 1(a) is a cross-sectional view of the acoustic wave device according to Example 1, FIG. 1(b) is an enlarged view of the vicinity of the annular metal layer, and FIG. 1(c) is a plan view. 図2(a)は、実施例1における弾性波素子12の平面図、図2(b)は弾性波素子22の断面図である。2(a) is a plan view of the acoustic wave element 12 in Example 1, and FIG. 2(b) is a sectional view of the acoustic wave element 22. 図3(a)から図3(d)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その1)である。3(a) to 3(d) are cross-sectional views (part 1) showing the method for manufacturing the acoustic wave device according to the first embodiment. 図4(a)から図4(d)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その2)である。FIGS. 4A to 4D are cross-sectional views (part 2) showing the method for manufacturing the acoustic wave device according to the first embodiment. 図5(a)および図5(b)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その3)である。FIGS. 5A and 5B are cross-sectional views (part 3) showing the method for manufacturing the acoustic wave device according to the first embodiment. 図6(a)は、比較例1に係る弾性波デバイスの断面図、図6(b)は、比較例1の断面SEM画像の模式図である。6(a) is a cross-sectional view of an acoustic wave device according to Comparative Example 1, and FIG. 6(b) is a schematic diagram of a cross-sectional SEM image of Comparative Example 1. 図7(a)から図7(c)は、シミュレーションを行ったサンプルAからCの環状金属層付近の断面図である。FIGS. 7(a) to 7(c) are cross-sectional views of the vicinity of the annular metal layer of samples A to C in which simulations were performed. 図8(a)は、実施例1の変形例1に係る弾性波デバイスの断面図、図8(b)は環状金属層付近の拡大図、図8(c)は平面図である。FIG. 8(a) is a cross-sectional view of an acoustic wave device according to Modification Example 1 of Example 1, FIG. 8(b) is an enlarged view of the vicinity of the annular metal layer, and FIG. 8(c) is a plan view. 図9(a)は、実施例2に係る弾性波デバイスの断面図、図9(b)環状金属層付近の拡大図である。FIG. 9(a) is a cross-sectional view of the acoustic wave device according to Example 2, and FIG. 9(b) is an enlarged view of the vicinity of the annular metal layer. 図10(a)は、実施例3に係るフィルタの回路図、図10(b)は、実施例3の変形例1に係るデュプレクサの回路図である。10(a) is a circuit diagram of a filter according to a third embodiment, and FIG. 10(b) is a circuit diagram of a duplexer according to a first modification of the third embodiment.

以下、図面を参照し本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.

図1(a)は、実施例1に係る弾性波デバイスの断面図、図1(b)は環状金属層付近の拡大図、図1(c)は平面図である。図1(c)は、基板10、環状金属層32、34および環状絶縁層15を図示している。 FIG. 1(a) is a cross-sectional view of the acoustic wave device according to Example 1, FIG. 1(b) is an enlarged view of the vicinity of the annular metal layer, and FIG. 1(c) is a plan view. FIG. 1(c) illustrates the substrate 10, the annular metal layers 32, 34, and the annular insulating layer 15.

図1(a)から図1(c)に示すように、基板10は支持基板10aと圧電基板10bとを有する。支持基板10aは例えばサファイア基板、アルミナ基板、スピネル基板、水晶基板またはシリコン基板である。圧電基板10bは、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。圧電基板10bは支持基板10aの上面に接合されている。支持基板10aの線膨張係数は圧電基板10bより小さい。圧電基板10bと支持基板10aとの間に酸化シリコンまたは窒化アルミニウム等の絶縁体層を設けてもよい。このように、圧電基板10bは支持基板10a上に直接または間接的に接合されている。 As shown in FIGS. 1(a) to 1(c), the substrate 10 includes a support substrate 10a and a piezoelectric substrate 10b. The support substrate 10a is, for example, a sapphire substrate, an alumina substrate, a spinel substrate, a crystal substrate, or a silicon substrate. The piezoelectric substrate 10b is, for example, a lithium tantalate substrate or a lithium niobate substrate. The piezoelectric substrate 10b is bonded to the upper surface of the support substrate 10a. The linear expansion coefficient of the support substrate 10a is smaller than that of the piezoelectric substrate 10b. An insulator layer such as silicon oxide or aluminum nitride may be provided between the piezoelectric substrate 10b and the support substrate 10a. In this way, the piezoelectric substrate 10b is directly or indirectly bonded onto the support substrate 10a.

基板10の上面に弾性波素子12および配線14が設けられている。基板10の下面に端子18が設けられている。端子18は、弾性波素子12および22を外部と接続するためのフットパッドである。基板10を貫通するビア配線16が設けられている。ビア配線16は、端子18と配線14とを電気的に接続する。 An acoustic wave element 12 and wiring 14 are provided on the upper surface of the substrate 10. Terminals 18 are provided on the lower surface of the substrate 10. The terminal 18 is a foot pad for connecting the acoustic wave elements 12 and 22 to the outside. A via wiring 16 is provided that penetrates the substrate 10. The via wiring 16 electrically connects the terminal 18 and the wiring 14.

基板10の周縁において圧電基板10bが除去されている。弾性波素子12を囲むように支持基板10a上に環状金属層32が設けられている。環状金属層32の側面は圧電基板10bの側面と接している。環状金属層32の上面と側面とのなす内角は鋭角、直角、または鈍角でもよい。配線14、ビア配線16、端子18および環状金属層32は、例えば銅層、アルミニウム層または金層等の金属層である。 The piezoelectric substrate 10b is removed at the periphery of the substrate 10. An annular metal layer 32 is provided on the support substrate 10a so as to surround the acoustic wave element 12. The side surface of the annular metal layer 32 is in contact with the side surface of the piezoelectric substrate 10b. The internal angle between the top surface and the side surface of the annular metal layer 32 may be an acute angle, a right angle, or an obtuse angle. The wiring 14, the via wiring 16, the terminal 18, and the annular metal layer 32 are, for example, metal layers such as a copper layer, an aluminum layer, or a gold layer.

環状金属層32上に環状金属層34が設けられている。環状金属層34は、例えば環状金属層32側からチタン層、ニッケル層および金層である。環状金属層34の1つであるチタン層は環状金属層32と34との密着層である。ニッケル層は封止半田層30と環状金属層32との相互拡散を抑制するバリア層である。金層は封止半田層30と濡れ性の良い層であり、封止半田層30を環状金属層34に接合させる。環状金属層34の内周56は環状金属層32の内側(基板10の中心側)に位置する。 An annular metal layer 34 is provided on the annular metal layer 32 . The annular metal layer 34 includes, for example, a titanium layer, a nickel layer, and a gold layer from the annular metal layer 32 side. The titanium layer, which is one of the annular metal layers 34, is an adhesion layer between the annular metal layers 32 and 34. The nickel layer is a barrier layer that suppresses mutual diffusion between the sealing solder layer 30 and the annular metal layer 32. The gold layer has good wettability with the sealing solder layer 30 and joins the sealing solder layer 30 to the annular metal layer 34. An inner periphery 56 of the annular metal layer 34 is located inside the annular metal layer 32 (on the center side of the substrate 10).

環状絶縁層15は、環状金属層34の上面のうち内側の領域および環状金属層34の側面に設けられている。環状絶縁層15は環状金属層34の側面に設けられていなくてもよい。環状絶縁層15は、例えば酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜または樹脂膜である。環状絶縁層15の外周58は環状金属層32の内周54の外側(基板10の外周側)に位置する。環状絶縁層15の内周59は環状金属層34の内周56に略一致する。環状絶縁層15の内周59は環状金属層34の内周56より内側に位置してもよい。 The annular insulating layer 15 is provided on the inner region of the upper surface of the annular metal layer 34 and on the side surfaces of the annular metal layer 34 . The annular insulating layer 15 may not be provided on the side surface of the annular metal layer 34. The annular insulating layer 15 is, for example, a silicon oxide film, a silicon nitride film, an aluminum oxide film, or a resin film. The outer periphery 58 of the annular insulating layer 15 is located outside the inner periphery 54 of the annular metal layer 32 (on the outer periphery side of the substrate 10). The inner circumference 59 of the annular insulating layer 15 substantially coincides with the inner circumference 56 of the annular metal layer 34 . The inner periphery 59 of the annular insulating layer 15 may be located inside the inner periphery 56 of the annular metal layer 34 .

基板10上に基板20が搭載されている。基板20の下面に弾性波素子22および配線24が設けられている。配線24は例えば銅層、アルミニウム層または金層等の金属層である。基板20はバンプ28を介し基板10にフリップチップ実装(フェースダウン実装)されている。バンプ28は、配線14および24と接合する。バンプ28は、例えば金バンプ、半田バンプまたは銅バンプである。 A substrate 20 is mounted on the substrate 10. An acoustic wave element 22 and wiring 24 are provided on the lower surface of the substrate 20. The wiring 24 is, for example, a metal layer such as a copper layer, an aluminum layer, or a gold layer. The board 20 is flip-chip mounted (face-down mounted) on the board 10 via bumps 28. Bump 28 connects to wirings 14 and 24. Bumps 28 are, for example, gold bumps, solder bumps, or copper bumps.

基板10上に基板20を囲むように封止半田層30が設けられている。封止半田層30は、例えば錫を含む半田である。封止半田層30は環状金属層34の上面に接合し、環状絶縁層15の上面に接合しないため、封止半田層30の内周57は環状絶縁層15の外周58に略一致する。基板20の上面および封止半田層30の上面に平板状のリッド36が設けられている。リッド36は例えばコバール板等の金属板または絶縁板である。リッド36および封止半田層30を覆うように保護膜38が設けられている。保護膜38はニッケル膜等の金属膜または絶縁膜である。 A sealing solder layer 30 is provided on the substrate 10 so as to surround the substrate 20. The sealing solder layer 30 is, for example, solder containing tin. Since the sealing solder layer 30 is bonded to the upper surface of the annular metal layer 34 and not to the upper surface of the annular insulating layer 15, the inner circumference 57 of the sealing solder layer 30 substantially coincides with the outer circumference 58 of the annular insulating layer 15. A flat lid 36 is provided on the upper surface of the substrate 20 and the upper surface of the sealing solder layer 30. The lid 36 is, for example, a metal plate such as a Kovar plate or an insulating plate. A protective film 38 is provided to cover the lid 36 and the sealing solder layer 30. The protective film 38 is a metal film such as a nickel film or an insulating film.

弾性波素子12は空隙26を介し基板20に対向している。弾性波素子22は空隙26を介し圧電基板10bに対向している。弾性波素子12および22は、封止半田層30、基板10、基板20およびリッド36により封止される。バンプ28は空隙26に囲まれている。端子18はビア配線16および配線14を介し弾性波素子12と電気的に接続され、さらに、バンプ28および配線24を介し弾性波素子22に電気的に接続されている。 The acoustic wave element 12 faces the substrate 20 with a gap 26 in between. The acoustic wave element 22 faces the piezoelectric substrate 10b with a gap 26 in between. Acoustic wave elements 12 and 22 are sealed by sealing solder layer 30, substrate 10, substrate 20, and lid 36. Bump 28 is surrounded by void 26. The terminal 18 is electrically connected to the acoustic wave element 12 via the via wiring 16 and the wiring 14, and further electrically connected to the acoustic wave element 22 via the bump 28 and the wiring 24.

支持基板10aの厚さは例えば50μmから200μmである。圧電基板10bの厚さは例えば0.5μmから20μmであり、例えば弾性波の波長以下である。環状金属層32の厚さは圧電基板10bの厚さと略等しい。環状金属層34の厚さは例えば1μmから5μmである。環状絶縁層15の厚さは例えば0.1μmから5μmである。環状金属層32の幅は、例えば25μmから100μmである。環状金属層32の内周54と環状金属層34の内周56との距離D1は例えば1μmから10μmである。環状金属層32の内周54と環状絶縁層15の外周58との距離D2は例えば1μmから10μmである。バンプ28の厚さは例えば10μmから20μmである。基板20の厚さは例えば50μmから200μmである。 The thickness of the support substrate 10a is, for example, 50 μm to 200 μm. The thickness of the piezoelectric substrate 10b is, for example, 0.5 μm to 20 μm, which is, for example, less than the wavelength of an elastic wave. The thickness of the annular metal layer 32 is approximately equal to the thickness of the piezoelectric substrate 10b. The thickness of the annular metal layer 34 is, for example, 1 μm to 5 μm. The thickness of the annular insulating layer 15 is, for example, 0.1 μm to 5 μm. The width of the annular metal layer 32 is, for example, 25 μm to 100 μm. The distance D1 between the inner periphery 54 of the annular metal layer 32 and the inner periphery 56 of the annular metal layer 34 is, for example, 1 μm to 10 μm. The distance D2 between the inner periphery 54 of the annular metal layer 32 and the outer periphery 58 of the annular insulating layer 15 is, for example, 1 μm to 10 μm. The thickness of the bump 28 is, for example, 10 μm to 20 μm. The thickness of the substrate 20 is, for example, 50 μm to 200 μm.

図2(a)は、実施例1における弾性波素子12の平面図、図2(b)は弾性波素子22の断面図である。図2(a)に示すように、弾性波素子12は弾性表面波共振器である。基板10の圧電基板10b上にIDT(Interdigital Transducer)40と反射器42が形成されている。IDT40は、互いに対向する1対の櫛型電極40aを有する。櫛型電極40aは、複数の電極指40bと複数の電極指40bを接続するバスバー40cとを有する。反射器42は、IDT40の両側に設けられている。IDT40が圧電基板10bに弾性表面波を励振する。弾性波の波長は一対の櫛型電極40aの一方の櫛型電極40aの電極指40bのピッチにほぼ等しい。すなわち、弾性波の波長は一対の櫛型電極40aの電極指40bのピッチの2倍にほぼ等しい。IDT40および反射器42は例えばアルミニウム膜または銅膜により形成される。圧電基板10b上にIDT40および反射器42を覆うように保護膜または温度補償膜が設けられていてもよい。 2(a) is a plan view of the acoustic wave element 12 in Example 1, and FIG. 2(b) is a sectional view of the acoustic wave element 22. As shown in FIG. 2(a), the acoustic wave element 12 is a surface acoustic wave resonator. An IDT (Interdigital Transducer) 40 and a reflector 42 are formed on the piezoelectric substrate 10b of the substrate 10. The IDT 40 has a pair of comb-shaped electrodes 40a facing each other. The comb-shaped electrode 40a has a plurality of electrode fingers 40b and a bus bar 40c connecting the plurality of electrode fingers 40b. Reflectors 42 are provided on both sides of the IDT 40. The IDT 40 excites surface acoustic waves in the piezoelectric substrate 10b. The wavelength of the elastic wave is approximately equal to the pitch of the electrode fingers 40b of one of the pair of comb-shaped electrodes 40a. That is, the wavelength of the elastic wave is approximately equal to twice the pitch of the electrode fingers 40b of the pair of comb-shaped electrodes 40a. The IDT 40 and the reflector 42 are formed of, for example, an aluminum film or a copper film. A protective film or a temperature compensation film may be provided on the piezoelectric substrate 10b so as to cover the IDT 40 and the reflector 42.

図2(b)に示すように、弾性波素子22は圧電薄膜共振器である。基板20上に圧電膜46が設けられている。圧電膜46を挟むように下部電極44および上部電極48が設けられている。下部電極44と基板20との間に空隙45が形成されている。圧電膜46の少なくとも一部を挟み下部電極44と上部電極48とが対向する領域が共振領域47である。共振領域47において、下部電極44および上部電極48は圧電膜46内に、厚み縦振動モードの弾性波を励振する。基板20は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板またはシリコン基板である。下部電極44および上部電極48は例えばルテニウム膜等の金属膜である。圧電膜46は例えば窒化アルミニウム膜である。空隙45の代わりに弾性波を反射する音響反射膜が設けられていてもよい。 As shown in FIG. 2(b), the acoustic wave element 22 is a piezoelectric thin film resonator. A piezoelectric film 46 is provided on the substrate 20. A lower electrode 44 and an upper electrode 48 are provided so as to sandwich the piezoelectric film 46 therebetween. A gap 45 is formed between the lower electrode 44 and the substrate 20. A region where the lower electrode 44 and the upper electrode 48 face each other with at least a portion of the piezoelectric film 46 in between is a resonance region 47 . In the resonance region 47, the lower electrode 44 and the upper electrode 48 excite elastic waves in the thickness longitudinal vibration mode within the piezoelectric film 46. The substrate 20 is, for example, a sapphire substrate, a spinel substrate, an alumina substrate, a glass substrate, a crystal substrate, or a silicon substrate. The lower electrode 44 and the upper electrode 48 are, for example, metal films such as ruthenium films. The piezoelectric film 46 is, for example, an aluminum nitride film. Instead of the void 45, an acoustic reflection film that reflects elastic waves may be provided.

弾性波素子12および22は、弾性波を励振する電極を含む。このため、弾性波を制限しないように、弾性波素子12および22は空隙26に覆われている。 Acoustic wave elements 12 and 22 include electrodes that excite elastic waves. For this reason, the elastic wave elements 12 and 22 are covered with a void 26 so as not to limit the elastic waves.

[実施例1の製造方法]
図3(a)から図5(b)は、実施例1に係る弾性波デバイスの製造方法を示す断面図である。図3(a)に示すように、支持基板10aの上面に例えばレーザ光を照射しビア17aを形成する。図3(b)に示すように、支持基板10aの上面に圧電基板10bの下面を例えば表面活性化法を用い常温接合する。支持基板10aと圧電基板10bとは数nmのアモルファス層等を介し直接接合されていてもよいし、接着剤等により接合されていてもよい。支持基板10aと圧電基板10bとの間に絶縁層が設けられていてもよい。圧電基板10bを例えばCMP(Chemical Mechanical Polishing)法を用い研磨する。これにより、圧電基板10bを所望の厚さとする。
[Production method of Example 1]
FIGS. 3(a) to 5(b) are cross-sectional views showing a method of manufacturing an acoustic wave device according to Example 1. FIG. As shown in FIG. 3A, the upper surface of the support substrate 10a is irradiated with, for example, a laser beam to form a via 17a. As shown in FIG. 3B, the lower surface of the piezoelectric substrate 10b is bonded to the upper surface of the support substrate 10a at room temperature using, for example, a surface activation method. The support substrate 10a and the piezoelectric substrate 10b may be directly bonded via an amorphous layer of several nanometers or the like, or may be bonded with an adhesive or the like. An insulating layer may be provided between the support substrate 10a and the piezoelectric substrate 10b. The piezoelectric substrate 10b is polished using, for example, a CMP (Chemical Mechanical Polishing) method. This allows the piezoelectric substrate 10b to have a desired thickness.

図3(c)に示すように、圧電基板10bを例えばエッチングにより除去し開口17bおよび17cを形成する。開口17bはビア17aに通じビア17aより大きく形成される。ビア17aと開口17bにより基板10を貫通するビア17が形成される。開口17cは圧電基板10bを囲むように形成される。 As shown in FIG. 3(c), the piezoelectric substrate 10b is removed, for example, by etching to form openings 17b and 17c. The opening 17b communicates with the via 17a and is formed larger than the via 17a. A via 17 that penetrates the substrate 10 is formed by the via 17a and the opening 17b. The opening 17c is formed to surround the piezoelectric substrate 10b.

図3(d)に示すように、支持基板10aおよび圧電基板10b上に金属層31を例えばめっき法を用い形成する。金属層31は例えば銅層である。金属層31はシード層上に形成してもよい。 As shown in FIG. 3(d), a metal layer 31 is formed on the support substrate 10a and the piezoelectric substrate 10b using, for example, a plating method. The metal layer 31 is, for example, a copper layer. Metal layer 31 may be formed on the seed layer.

図4(a)に示すように、圧電基板10bの表面が露出するように金属層31の上面を例えばCMP法を用い平坦化する。これにより、ビア配線16および環状金属層32が形成される。環状金属層32の上面は圧電基板10bの上面とほぼ同じ平面となる。 As shown in FIG. 4A, the upper surface of the metal layer 31 is planarized using, for example, a CMP method so that the surface of the piezoelectric substrate 10b is exposed. As a result, via wiring 16 and annular metal layer 32 are formed. The top surface of the annular metal layer 32 is substantially the same plane as the top surface of the piezoelectric substrate 10b.

図4(b)に示すように、圧電基板10b上に弾性波素子12を形成する。圧電基板10bおよびビア配線16上に配線14を形成する。図4(c)に示すように、環状金属層32上に環状金属層34を形成する。環状金属層34の形成は、例えばスパッタリング法、真空蒸着法またはCVD(Chemical Vapor Deposition)法およびエッチング法またはリフトオフ法を用いる。図4(d)に示すように、環状金属層34上に環状絶縁層15を形成する。環状絶縁層15の形成は、例えばスパッタリング法、真空蒸着法またはCVD(Chemical Vapor Deposition)法およびエッチング法またはリフトオフ法を用いる。 As shown in FIG. 4(b), an acoustic wave element 12 is formed on a piezoelectric substrate 10b. Wiring 14 is formed on piezoelectric substrate 10b and via wiring 16. As shown in FIG. 4C, an annular metal layer 34 is formed on the annular metal layer 32. As shown in FIG. The annular metal layer 34 is formed using, for example, a sputtering method, a vacuum evaporation method, a CVD (Chemical Vapor Deposition) method, an etching method, or a lift-off method. As shown in FIG. 4(d), an annular insulating layer 15 is formed on the annular metal layer 34. As shown in FIG. The annular insulating layer 15 is formed using, for example, a sputtering method, a vacuum evaporation method, a CVD (Chemical Vapor Deposition) method, an etching method, or a lift-off method.

図5(a)に示すように、基板10上にバンプ28を介し基板20をフリップチップ実装する。これにより、弾性波素子12と22とは空隙26を挟み対向する。図5(b)に示すように、下面に例えば錫銀からなる半田板を形成したリッド36を基板20上に配置する。半田を加熱し溶融させ、リッド36を基板20の方向に押圧する。これにより、環状金属層34の上面は半田に対し濡れ性がよいため、溶融した半田は環状金属層34の上面に接合する。半田は環状絶縁層15と濡れ性が悪いため、半田は環状絶縁層15と接合しない。これにより、基板20を囲み環状金属層34と接合する封止半田層30が形成される。 As shown in FIG. 5A, the substrate 20 is flip-chip mounted onto the substrate 10 via bumps 28. As a result, the acoustic wave elements 12 and 22 face each other with the air gap 26 in between. As shown in FIG. 5(b), a lid 36 having a solder plate made of, for example, tin and silver formed on its lower surface is placed on the substrate 20. The solder is heated and melted, and the lid 36 is pressed toward the substrate 20. As a result, since the upper surface of the annular metal layer 34 has good wettability with solder, the molten solder is bonded to the upper surface of the annular metal layer 34 . Since the solder has poor wettability with the annular insulating layer 15, the solder does not bond to the annular insulating layer 15. As a result, a sealing solder layer 30 that surrounds the substrate 20 and is bonded to the annular metal layer 34 is formed.

その後、支持基板10aの下面をCMP法等を用い研磨する。これにより、ビア配線16が支持基板10aの下面に露出する。ビア配線16に接触する端子18を形成する。基板10を切断する。これにより、弾性波デバイスが個片化される。封止半田層30およびリッド36を囲む保護膜38を形成する。これにより、図1(a)から図1(c)の弾性波デバイスが製造される。
[比較例1]
図6(a)は、比較例1に係る弾性波デバイスの断面図である。図6(a)に示すように、比較例1の弾性波デバイスでは、環状金属層34上に環状絶縁層15が設けられておらず、封止半田層30は環状金属層34の上面に接合されている。環状金属層32は封止半田層30から支持基板10aへの放熱性を向上させるため設けられている。環状金属層34は封止半田層30と接合するための層である。環状金属層32が環状金属層34から露出しないように、環状金属層34の内周56は封止半田層30との合わせ余裕の観点から環状金属層32より内側に位置している。
Thereafter, the lower surface of the support substrate 10a is polished using a CMP method or the like. As a result, the via wiring 16 is exposed on the lower surface of the support substrate 10a. A terminal 18 that contacts the via wiring 16 is formed. Cut the substrate 10. Thereby, the acoustic wave device is separated into pieces. A protective film 38 surrounding the sealing solder layer 30 and the lid 36 is formed. As a result, the acoustic wave devices shown in FIGS. 1(a) to 1(c) are manufactured.
[Comparative example 1]
FIG. 6(a) is a cross-sectional view of an acoustic wave device according to Comparative Example 1. As shown in FIG. 6(a), in the acoustic wave device of Comparative Example 1, the annular insulating layer 15 is not provided on the annular metal layer 34, and the sealing solder layer 30 is bonded to the upper surface of the annular metal layer 34. has been done. The annular metal layer 32 is provided to improve heat dissipation from the sealing solder layer 30 to the support substrate 10a. The annular metal layer 34 is a layer for bonding with the sealing solder layer 30. In order to prevent the annular metal layer 32 from being exposed from the annular metal layer 34, the inner periphery 56 of the annular metal layer 34 is located inside the annular metal layer 32 from the viewpoint of alignment margin with the sealing solder layer 30.

図6(b)は、比較例1の断面SEM(Scanning Electron Microscope)画像の模式図である。作製した弾性波デバイスでは、支持基板10aは厚さが約100μmのサファイア基板である。圧電基板10bは厚さが約20μmの42°回転YカットX伝搬タンタル酸リチウム基板である。環状金属層32は厚さが約20μmの銅層である。環状金属層34は厚さが約0.1μmのチタン層、厚さが約2.5μmのニッケル層および厚さが約0.2μmの金層の積層膜である。封止半田層30は錫銀層である。図6(b)に示すように、圧電基板10bにクラック55が生じている。 FIG. 6(b) is a schematic diagram of a cross-sectional SEM (Scanning Electron Microscope) image of Comparative Example 1. In the produced acoustic wave device, the support substrate 10a is a sapphire substrate with a thickness of about 100 μm. The piezoelectric substrate 10b is a 42° rotated Y-cut, X-propagating lithium tantalate substrate with a thickness of approximately 20 μm. The annular metal layer 32 is a copper layer with a thickness of approximately 20 μm. The annular metal layer 34 is a laminated film of a titanium layer with a thickness of approximately 0.1 μm, a nickel layer with a thickness of approximately 2.5 μm, and a gold layer with a thickness of approximately 0.2 μm. The sealing solder layer 30 is a tin-silver layer. As shown in FIG. 6(b), a crack 55 has occurred in the piezoelectric substrate 10b.

表1は主な材料の線膨張係数を示す表である。タンタル酸リチウム(LT)、サファイア、銅(Cu)、ニッケル(Ni)、錫(Sn)、Sn-0.3Ag-0.7Cu合金、Sn-3.5Ag合金およびSn-3Ag-0.5Cu合金の線膨張係数を示している。タンタル酸リチウムのX、YおよびZは結晶方位のX軸方向、Y軸方向およびZ軸方向の線膨張係数を示す。合金の数字は重量%を示す。

Figure 0007347955000001
Table 1 is a table showing linear expansion coefficients of main materials. Lithium tantalate (LT), sapphire, copper (Cu), nickel (Ni), tin (Sn), Sn-0.3Ag-0.7Cu alloy, Sn-3.5Ag alloy and Sn-3Ag-0.5Cu alloy It shows the coefficient of linear expansion of . X, Y, and Z of lithium tantalate indicate linear expansion coefficients in the X-axis direction, Y-axis direction, and Z-axis direction of crystal orientation. Alloy numbers indicate weight percent.
Figure 0007347955000001

表1に示すように、各材料間の線膨張係数の差が大きい。特に封止半田層30として錫を含む半田を用いると、封止半田層30の線膨張係数は圧電基板10bとの線膨張係数に比べ非常に大きい。これにより、圧電基板10bに熱応力が加わる。圧電基板10bは、金属および支持基板10aに比べ脆いため、圧電基板10bに熱応力が加わるとクラック55が生じる等の劣化が生じると考えられる。 As shown in Table 1, there is a large difference in linear expansion coefficient between the materials. In particular, when solder containing tin is used as the sealing solder layer 30, the linear expansion coefficient of the sealing solder layer 30 is much larger than that of the piezoelectric substrate 10b. This applies thermal stress to the piezoelectric substrate 10b. Since the piezoelectric substrate 10b is more brittle than metal and the support substrate 10a, it is thought that when thermal stress is applied to the piezoelectric substrate 10b, deterioration such as the formation of cracks 55 occurs.

[シミュレーション]
比較例1において圧電基板10bに加わる応力を有限要素法を用いシミュレーションした。図7(a)から図7(c)は、シミュレーションを行ったサンプルAからCの環状金属層付近の断面図である。図7(a)に示すように、サンプルAでは、環状金属層34の内周56は環状金属層32の内周54より内側に位置している。内周54と56との距離はD1である。封止半田層30は環状金属層34の上面全面に接合されている。封止半田層30が環状金属層34に接合された領域の内周57は環状金属層34の内周56と略一致する。
[simulation]
In Comparative Example 1, the stress applied to the piezoelectric substrate 10b was simulated using the finite element method. FIGS. 7(a) to 7(c) are cross-sectional views of the vicinity of the annular metal layer of samples A to C in which simulations were performed. As shown in FIG. 7A, in sample A, the inner periphery 56 of the annular metal layer 34 is located inside the inner periphery 54 of the annular metal layer 32. The distance between the inner circumferences 54 and 56 is D1. The sealing solder layer 30 is bonded to the entire upper surface of the annular metal layer 34. The inner periphery 57 of the region where the sealing solder layer 30 is bonded to the annular metal layer 34 substantially coincides with the inner periphery 56 of the annular metal layer 34 .

図7(b)に示すように、サンプルBでは、封止半田層30が環状金属層34に接合された領域の内周57は環状金属層32の内周54に略一致する。図7(c)に示すように、サンプルCでは、封止半田層30が環状金属層34に接合された領域の内周57は環状金属層32の内周54より外側に位置する。内周54と57との距離はD2である。 As shown in FIG. 7B, in sample B, the inner periphery 57 of the region where the sealing solder layer 30 is bonded to the annular metal layer 34 substantially coincides with the inner periphery 54 of the annular metal layer 32 . As shown in FIG. 7C, in sample C, the inner periphery 57 of the region where the sealing solder layer 30 is bonded to the annular metal layer 34 is located outside the inner periphery 54 of the annular metal layer 32. The distance between the inner circumferences 54 and 57 is D2.

シミュレーション条件は以下である。
支持基板10a:厚さが75μmのサファイア基板
支持基板10aの大きさ:1.2mm×1.1mm
圧電基板10b:厚さが10μmの42°回転YカットX伝搬タンタル酸リチウム基板
環状金属層32:厚さが10μmの銅層、上面幅:92μm、下面幅:85.5μm、上面と側面との内角θ:57°
環状金属層34:厚さが2.5μmのニッケル層
封止半田層30:Sn-3.5Ag
距離D1:4μm
距離D2:4μm
The simulation conditions are as follows.
Support substrate 10a: Sapphire substrate with a thickness of 75 μm Size of support substrate 10a: 1.2 mm x 1.1 mm
Piezoelectric substrate 10b: 42° rotated Y-cut, Interior angle θ: 57°
Annular metal layer 34: Nickel layer with a thickness of 2.5 μm Sealing solder layer 30: Sn-3.5Ag
Distance D1: 4μm
Distance D2: 4μm

封止半田層30を250℃において形成し、25℃に温度を下げたときに圧電基板10bに加わる応力をシミュレーションした。環状金属層34の内周56付近において応力が最も高くなる。圧電基板10bに加わる最大応力は以下である。
サンプルA:1.04×10Pa
サンプルB:5.59×10Pa
サンプルC:3.27×10Pa
サンプルBでは、サンプルAより最大応力が小さくなり、サンプルCではサンプルBより最大応力がさらに小さくなる。
The sealing solder layer 30 was formed at 250°C, and the stress applied to the piezoelectric substrate 10b when the temperature was lowered to 25°C was simulated. The stress is highest near the inner periphery 56 of the annular metal layer 34. The maximum stress applied to the piezoelectric substrate 10b is as follows.
Sample A: 1.04×10 9 Pa
Sample B: 5.59×10 8 Pa
Sample C: 3.27×10 8 Pa
Sample B has a smaller maximum stress than sample A, and sample C has an even smaller maximum stress than sample B.

そこで、環状金属層34の内周56を環状金属層32の内周54と一致または外側に位置させることが考えられる。しかし、環状金属層34の内周56が環状金属層32の内周54より外側に位置すると、環状金属層32の上面が露出してしまう。環状金属層32の半田濡れ性が悪くとも封止半田層30の一部が環状金属層32上に接合してしまうことも考えられる。また、環状金属層32が銅の場合等、その後の工程において汚染物質となる可能性もある。 Therefore, it is conceivable that the inner periphery 56 of the annular metal layer 34 is aligned with or located outside the inner periphery 54 of the annular metal layer 32. However, if the inner periphery 56 of the annular metal layer 34 is located outside the inner periphery 54 of the annular metal layer 32, the upper surface of the annular metal layer 32 will be exposed. Even if the solder wettability of the annular metal layer 32 is poor, it is conceivable that a part of the sealing solder layer 30 may be bonded onto the annular metal layer 32. Furthermore, if the annular metal layer 32 is made of copper, it may become a contaminant in subsequent steps.

そこで、実施例1のように、環状金属層34の上面に環状絶縁層15を設ける。これにより、環状絶縁層15に封止半田層30が接合しないため、圧電基板10bに加わる応力が抑制できる。よって、クラック等を抑制できる。 Therefore, as in Example 1, the annular insulating layer 15 is provided on the upper surface of the annular metal layer 34. Thereby, the sealing solder layer 30 is not bonded to the annular insulating layer 15, so that stress applied to the piezoelectric substrate 10b can be suppressed. Therefore, cracks and the like can be suppressed.

[実施例1の変形例1]
図8(a)は、実施例1の変形例1に係る弾性波デバイスの断面図、図8(b)は環状金属層付近の拡大図、図8(c)は平面図である。図8(c)は、基板10、環状金属層32、34および環状絶縁層15を図示している。図8(a)から図8(c)に示すように、環状金属層34の内周56は環状金属層32の内周54の外側に位置する。環状絶縁層15の外周58は環状金属層34の内周56に略一致し、内周59は環状金属層32の内周54に略一致または内周54より内側に位置する。封止半田層30の内周57は環状金属層34の内周56に略一致する。
[Modification 1 of Example 1]
FIG. 8(a) is a cross-sectional view of an acoustic wave device according to Modification Example 1 of Example 1, FIG. 8(b) is an enlarged view of the vicinity of the annular metal layer, and FIG. 8(c) is a plan view. FIG. 8(c) illustrates the substrate 10, the annular metal layers 32 and 34, and the annular insulating layer 15. As shown in FIGS. 8(a) to 8(c), the inner periphery 56 of the annular metal layer 34 is located outside the inner periphery 54 of the annular metal layer 32. As shown in FIGS. The outer periphery 58 of the annular insulating layer 15 substantially matches the inner periphery 56 of the annular metal layer 34 , and the inner periphery 59 substantially matches the inner periphery 54 of the annular metal layer 32 or is located inside the inner periphery 54 . The inner circumference 57 of the sealing solder layer 30 substantially coincides with the inner circumference 56 of the annular metal layer 34 .

実施例1の変形例1のように、環状絶縁層15の設けられている領域に環状金属層34は設けられていなくてもよい。環状絶縁層15の外周58は環状金属層34の内周56より内側に位置してよいが、環状金属層32を露出させない観点から、環状絶縁層15の外周58は環状金属層34の内周56に略一致または内周56より外側に位置することが好ましい。環状絶縁層15の内周59は環状金属層32の内周54と略一致してもよいが、合わせずれにより環状金属層32が露出することを抑制するため、環状絶縁層15の内周59は環状金属層32の内周54より内側に位置することが好ましい。 As in the first modification of the first embodiment, the annular metal layer 34 may not be provided in the region where the annular insulating layer 15 is provided. The outer periphery 58 of the annular insulating layer 15 may be located inside the inner periphery 56 of the annular metal layer 34, but from the viewpoint of not exposing the annular metal layer 32, the outer periphery 58 of the annular insulating layer 15 is located inside the inner periphery of the annular metal layer 34. 56 or located outside the inner periphery 56 is preferable. The inner periphery 59 of the annular insulating layer 15 may substantially match the inner periphery 54 of the annular metal layer 32, but in order to prevent the annular metal layer 32 from being exposed due to misalignment, the inner periphery 59 of the annular insulating layer 15 is preferably located inside the inner periphery 54 of the annular metal layer 32.

図9(a)は、実施例2に係る弾性波デバイスの断面図、図9(b)環状金属層付近の拡大図である。図9(a)および図9(b)に示すように、基板11は積層された複数の絶縁層11aから11cを備えている。絶縁層11aから11cは例えばLTCC(Low Temperature Co-fired Ceramics)またはHTCC(High Temperature Co-fired Ceramics)等のセラミックス層またはガラスエポキシ樹脂等の樹脂層である。配線14と端子18との間は内部配線16aにより接続されている。内部配線16aは、絶縁層11aから11cを貫通するビア配線および絶縁層11aから11c間に設けられた層間配線を含む。 FIG. 9(a) is a cross-sectional view of the acoustic wave device according to Example 2, and FIG. 9(b) is an enlarged view of the vicinity of the annular metal layer. As shown in FIGS. 9A and 9B, the substrate 11 includes a plurality of stacked insulating layers 11a to 11c. The insulating layers 11a to 11c are, for example, ceramic layers such as LTCC (Low Temperature Co-fired Ceramics) or HTCC (High Temperature Co-fired Ceramics), or resin layers such as glass epoxy resin. The wiring 14 and the terminal 18 are connected by an internal wiring 16a. Internal wiring 16a includes via wiring that penetrates insulating layers 11a to 11c and interlayer wiring provided between insulating layers 11a to 11c.

環状金属層32は、基板10の上面に設けられている。環状金属層32は、銅層等の低抵抗層32aと、低抵抗層32aより抵抗が高く半田との濡れ性のよい接合層32bとを含む。低抵抗層32aおよび接合層32bは例えばそれぞれ銅層およびニッケル層である。環状金属層32の上面の内側の領域から基板10の上面にかけて環状絶縁層15が設けられている。環状絶縁層15は例えばガラスである。環状絶縁層15は、ガラス以外に例えばシリコーン樹脂等の樹脂層またはLTCCもしくはHTCC等のセラミックスでもよい。環状絶縁層15の外周58は環状金属層32の内周54の外側に位置し、環状絶縁層15の内周59は内周54の内側に位置する。低抵抗層32aの厚さは例えば10μmから30μm、接合層32bの厚さは例えば2μmから10μm、環状絶縁層15の厚さおよび幅は例えばそれぞれ20μmから50μmおよび80μmから120μmである。基板10上に複数の基板20が実装されている。その他の構成は実施例1と同じであり説明を省略する。 The annular metal layer 32 is provided on the upper surface of the substrate 10. The annular metal layer 32 includes a low resistance layer 32a such as a copper layer, and a bonding layer 32b which has a higher resistance than the low resistance layer 32a and has better wettability with solder. The low resistance layer 32a and the bonding layer 32b are, for example, a copper layer and a nickel layer, respectively. An annular insulating layer 15 is provided from the inner region of the upper surface of the annular metal layer 32 to the upper surface of the substrate 10 . The annular insulating layer 15 is made of glass, for example. The annular insulating layer 15 may be made of a resin layer such as a silicone resin or a ceramic material such as LTCC or HTCC other than glass. The outer periphery 58 of the annular insulating layer 15 is located outside the inner periphery 54 of the annular metal layer 32, and the inner periphery 59 of the annular insulating layer 15 is located inside the inner periphery 54. The thickness of the low resistance layer 32a is, for example, 10 μm to 30 μm, the thickness of the bonding layer 32b is, for example, 2 μm to 10 μm, and the thickness and width of the annular insulating layer 15 are, for example, 20 μm to 50 μm and 80 μm to 120 μm, respectively. A plurality of substrates 20 are mounted on the substrate 10. The other configurations are the same as those in Example 1, and their explanation will be omitted.

実施例2のように基板10が絶縁体の場合。実施例1のように圧電基板10bにクラックが生じる可能性は低い。しかし、封止半田層30と基板10との線膨張係数の差に起因した熱応力が環状金属層32の内周54付近に加わると、環状金属層32が基板10から剥がれる場合がある。特に低抵抗層32aが銅層であり、基板10がLTCC基板のとき、環状金属層32が基板10から剥がれやすい。そこで、環状絶縁層15を設ける。これにより、環状金属層32の内周54付近の加わる熱応力が小さくなり、環状金属層32の剥がれを抑制できる。 When the substrate 10 is an insulator as in the second embodiment. There is a low possibility that cracks will occur in the piezoelectric substrate 10b as in the first embodiment. However, if thermal stress due to the difference in linear expansion coefficient between the sealing solder layer 30 and the substrate 10 is applied near the inner periphery 54 of the annular metal layer 32, the annular metal layer 32 may peel off from the substrate 10. In particular, when the low resistance layer 32a is a copper layer and the substrate 10 is an LTCC substrate, the annular metal layer 32 is likely to peel off from the substrate 10. Therefore, an annular insulating layer 15 is provided. Thereby, the thermal stress applied near the inner periphery 54 of the annular metal layer 32 is reduced, and peeling of the annular metal layer 32 can be suppressed.

実施例1、2およびその変形例によれば、基板20(第2基板)は、基板10(第1基板)上に、下面(第2面)が基板10(第1基板)の上面(第1面)に空隙26を挟み対向するように搭載されている。環状金属層32および34は、基板10の上面に基板20を囲むように設けられている。環状絶縁層15は、環状金属層32および34上のうち基板10の中心側の領域に設けられている。弾性波素子12および22は、基板10の上面および基板20の下面の少なくとも一方に設けられている。封止半田層30は、基板20を囲み、弾性波素子12および22を空隙26に封止し、環状絶縁層15が設けられていない環状金属層32および34の表面と接合し、環状絶縁層15と接合していない。これにより、実施例1およびその変形例のように、圧電基板10bのクラックを抑制できる。また、実施例2のように、環状金属層32が基板10から剥がれることを抑制できる。このように、熱応力に起因した弾性波デバイスの劣化を抑制することができる。 According to Examples 1 and 2 and their modifications, the substrate 20 (second substrate) is placed on the substrate 10 (first substrate) such that the lower surface (second surface) is the upper surface (second surface) of the substrate 10 (first substrate). 1) so as to face each other with a gap 26 in between. The annular metal layers 32 and 34 are provided on the upper surface of the substrate 10 so as to surround the substrate 20. The annular insulating layer 15 is provided on the annular metal layers 32 and 34 in a region closer to the center of the substrate 10 . Acoustic wave elements 12 and 22 are provided on at least one of the upper surface of substrate 10 and the lower surface of substrate 20. The sealing solder layer 30 surrounds the substrate 20, seals the acoustic wave elements 12 and 22 in the gap 26, joins the surfaces of the annular metal layers 32 and 34 on which the annular insulating layer 15 is not provided, and connects the annular insulating layer 15 to the surfaces of the annular metal layers 32 and 34. It is not connected to 15. Thereby, cracks in the piezoelectric substrate 10b can be suppressed as in the first embodiment and its modification. Further, as in the second embodiment, peeling of the annular metal layer 32 from the substrate 10 can be suppressed. In this way, deterioration of the acoustic wave device due to thermal stress can be suppressed.

実施例1およびその変形例のように、基板10は支持基板10aと支持基板10a上に直接的または間接的に接合された圧電基板10bとを備え、弾性波素子12(第1弾性波素子)は基板10の上面に設けられている。このような構成では、熱応力により圧電基板10bにクラックが生成されやすい。よって、環状絶縁層15を設けることが好ましい。 As in the first embodiment and its modifications, the substrate 10 includes a support substrate 10a and a piezoelectric substrate 10b directly or indirectly bonded to the support substrate 10a, and includes an acoustic wave element 12 (first acoustic wave element). is provided on the upper surface of the substrate 10. In such a configuration, cracks are likely to occur in the piezoelectric substrate 10b due to thermal stress. Therefore, it is preferable to provide the annular insulating layer 15.

比較例1の図6(a)では、環状金属層32(第1環状金属層)は、基板20を囲み、支持基板10a上であって圧電基板10bが設けられていない領域に設けられ、側面が圧電基板10bの側面に接している。環状金属層34(第2環状金属層)は、基板20を囲み、環状金属層32上に設けられている。環状金属層34の内周56は環状金属層32の内周54に略一致または内周54より基板10の中心側の圧電基板10b上に位置する。このような構造では、環状金属層34の上面全面に封止半田層30が接合している。これにより、図6(b)のように、圧電基板10bにクラック55は生じる。 In FIG. 6A of Comparative Example 1, the annular metal layer 32 (first annular metal layer) surrounds the substrate 20, is provided on the support substrate 10a in an area where the piezoelectric substrate 10b is not provided, and is provided on the side surface. is in contact with the side surface of the piezoelectric substrate 10b. The annular metal layer 34 (second annular metal layer) surrounds the substrate 20 and is provided on the annular metal layer 32. The inner periphery 56 of the annular metal layer 34 substantially coincides with the inner periphery 54 of the annular metal layer 32 or is located on the piezoelectric substrate 10b closer to the center of the substrate 10 than the inner periphery 54. In such a structure, the sealing solder layer 30 is bonded to the entire upper surface of the annular metal layer 34. As a result, a crack 55 is generated in the piezoelectric substrate 10b, as shown in FIG. 6(b).

そこで、実施例1によれば、環状絶縁層15は環状金属層34上に設けられ、環状絶縁層15の外周58は環状金属層32の内周54より基板10の外周側に位置する。封止半田層30は、環状絶縁層15が設けられていない環状金属層34の表面と接合する。これにより、シミュレーションを行ったサンプルCのように、環状金属層34の内周56の熱応力が小さくなり、圧電基板10bのクラックを抑制できる。 Therefore, according to the first embodiment, the annular insulating layer 15 is provided on the annular metal layer 34 , and the outer periphery 58 of the annular insulating layer 15 is located closer to the outer periphery of the substrate 10 than the inner periphery 54 of the annular metal layer 32 . The sealing solder layer 30 is bonded to the surface of the annular metal layer 34 on which the annular insulating layer 15 is not provided. This reduces the thermal stress on the inner periphery 56 of the annular metal layer 34 and suppresses cracks in the piezoelectric substrate 10b, as in the simulated sample C.

なお、環状金属層32および34の内側の側面が傾斜または湾曲している場合、環状金属層34の内周56が環状金属層32の内周54より基板10の中心側に位置するとは、環状金属層34の内側の側面の少なくとも一部が環状金属層32の内側の側面の少なくとも一部より基板10の中心側に位置すればよい。また、環状金属層34の内周56が環状金属層32の内周54に略一致するとは、環状金属層34の内側の側面の少なくとも一部の位置が環状金属層32の内側の側面の少なくとも一部の位置と製造誤差を許容する程度に一致すればよい。他の構成要素の内周および外周についても同様である。 Note that when the inner side surfaces of the annular metal layers 32 and 34 are inclined or curved, the inner periphery 56 of the annular metal layer 34 is located closer to the center of the substrate 10 than the inner periphery 54 of the annular metal layer 32. At least a portion of the inner side surface of the metal layer 34 may be located closer to the center of the substrate 10 than at least a portion of the inner side surface of the annular metal layer 32 . In addition, the inner periphery 56 of the annular metal layer 34 substantially coincides with the inner periphery 54 of the annular metal layer 32 means that the position of at least a portion of the inner side surface of the annular metal layer 34 is at least the inner periphery 54 of the annular metal layer 32 . It is only necessary that they match to the extent that some position and manufacturing errors are allowed. The same applies to the inner periphery and outer periphery of other components.

実施例1の変形例1では、環状金属層34の内周56は環状金属層32の内周54より基板10の外周側に位置する。この場合、環状金属層34に覆われていない環状金属層32の上面に封止半田層30が接合したり、環状金属層32が汚染の原因となる場合がある。 In the first modification of the first embodiment, the inner periphery 56 of the annular metal layer 34 is located closer to the outer periphery of the substrate 10 than the inner periphery 54 of the annular metal layer 32 . In this case, the sealing solder layer 30 may be bonded to the upper surface of the annular metal layer 32 that is not covered by the annular metal layer 34, or the annular metal layer 32 may cause contamination.

そこで、環状絶縁層15を設け、環状絶縁層15の内周59は環状金属層32の内周54と略一致または内周54より基板10の中心側に位置し、環状絶縁層15の外周58は環状金属層32の内周54より基板10の外周側に位置する。封止半田層30は、環状絶縁層15が設けられていない環状金属層34の表面と接合する。このように、環状絶縁層15を設けることで、環状金属層32の上面に封止半田層30が接合したり、環状金属層32が汚染の原因となることを抑制できる。また、圧電基板10bのクラックを抑制できる。 Therefore, the annular insulating layer 15 is provided, and the inner periphery 59 of the annular insulating layer 15 substantially coincides with the inner periphery 54 of the annular metal layer 32 or is located closer to the center of the substrate 10 than the inner periphery 54, and the outer periphery 59 of the annular insulating layer 15 is located closer to the outer circumference of the substrate 10 than the inner circumference 54 of the annular metal layer 32 . The sealing solder layer 30 is bonded to the surface of the annular metal layer 34 on which the annular insulating layer 15 is not provided. By providing the annular insulating layer 15 in this way, it is possible to prevent the sealing solder layer 30 from bonding to the upper surface of the annular metal layer 32 and to prevent the annular metal layer 32 from causing contamination. Moreover, cracks in the piezoelectric substrate 10b can be suppressed.

環状金属層34と環状絶縁層15との間から環状金属層32は露出しないことが好ましい。これにより、環状金属層32の上面に封止半田層30が接合したり、環状金属層32が汚染の原因となることをより抑制できる。 It is preferable that the annular metal layer 32 is not exposed between the annular metal layer 34 and the annular insulating layer 15. This can further prevent the sealing solder layer 30 from bonding to the upper surface of the annular metal layer 32 and the annular metal layer 32 from causing contamination.

実施例1およびその変形例において、圧電基板10bがタンタル酸リチウム基板またはニオブ酸リチウム基板のとき、圧電基板10bは脆く、クラックが生じやすい。よって、環状絶縁層15を設けることが好ましい。 In Example 1 and its modifications, when the piezoelectric substrate 10b is a lithium tantalate substrate or a lithium niobate substrate, the piezoelectric substrate 10b is brittle and easily cracks. Therefore, it is preferable to provide the annular insulating layer 15.

実施例2のように、基板10はセラミック基板であり、弾性波素子22は基板20の下面に設けられていてもよい。これにより、環状金属層32の剥がれを抑制できる。 As in the second embodiment, the substrate 10 may be a ceramic substrate, and the acoustic wave element 22 may be provided on the lower surface of the substrate 20. Thereby, peeling of the annular metal layer 32 can be suppressed.

封止半田層30の線膨張係数が基板10の線膨張係数より大きいとき、環状金属層32および34の内周付近に熱応力が加わりやすい。よって、環状絶縁層15を設けることが好ましい。封止半田層30が錫を含む場合、表1のように線膨張係数は30ppm/℃程度と高くなる。よって、環状絶縁層15を設けることが好ましい。 When the coefficient of linear expansion of the sealing solder layer 30 is larger than that of the substrate 10, thermal stress is likely to be applied near the inner periphery of the annular metal layers 32 and 34. Therefore, it is preferable to provide the annular insulating layer 15. When the sealing solder layer 30 contains tin, as shown in Table 1, the coefficient of linear expansion becomes as high as about 30 ppm/°C. Therefore, it is preferable to provide the annular insulating layer 15.

環状金属層32、34および環状絶縁層15は基板20を完全に囲わなくてもよい。すなわち、環状金属層32、34および環状絶縁層15は、基板20を囲む少なくとも一部に設けられていてもよい。 The annular metal layers 32, 34 and the annular insulating layer 15 do not have to completely surround the substrate 20. That is, the annular metal layers 32 and 34 and the annular insulating layer 15 may be provided in at least a portion surrounding the substrate 20.

実施例1、2およびその変形例では、弾性波素子22として圧電薄膜共振器の例を説明したが、弾性波素子22は弾性表面波共振器でもよい。基板20の下面に設けられる機能素子として弾性波素子22の例を説明したが、機能素子は、インダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、またはMEMS(Micro Electro Mechanical Systems)素子でもよい。 In the first and second embodiments and their modifications, the piezoelectric thin film resonator is used as the acoustic wave element 22, but the acoustic wave element 22 may be a surface acoustic wave resonator. Although an example of the acoustic wave device 22 has been described as a functional device provided on the lower surface of the substrate 20, the functional device may be a passive device such as an inductor or a capacitor, an active device including a transistor, or a MEMS (Micro Electro Mechanical Systems) device. .

図10(a)は、実施例3に係るフィルタの回路図である。図10(a)に示すように、入力端子T1と出力端子T2との間に、1または複数の直列共振器S1からS4が直列に接続されている。入力端子T1と出力端子T2との間に、1または複数の並列共振器P1からP4が並列に接続されている。実施例3のフィルタを弾性波素子12および/または22で形成してもよい。直列共振器および並列共振器の個数等は適宜設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モード型フィルタでもよい。 FIG. 10(a) is a circuit diagram of a filter according to the third embodiment. As shown in FIG. 10(a), one or more series resonators S1 to S4 are connected in series between the input terminal T1 and the output terminal T2. One or more parallel resonators P1 to P4 are connected in parallel between the input terminal T1 and the output terminal T2. The filter of the third embodiment may be formed of the acoustic wave elements 12 and/or 22. The number of series resonators and parallel resonators can be set as appropriate. Although the filter has been described using a ladder filter as an example, the filter may be a multimode filter.

図10(b)は、実施例3の変形例1に係るデュプレクサの回路図である。図10(b)に示すように、共通端子Antと送信端子Txとの間に送信フィルタ50が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ52が接続されている。送信フィルタ50は、送信端子Txから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ52は、共通端子Antから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ50および受信フィルタ52の少なくとも一方を実施例3のフィルタとすることができる。また、送信フィルタ50を弾性波素子12で形成し、受信フィルタ52を弾性波素子22で形成してもよい。 FIG. 10(b) is a circuit diagram of a duplexer according to Modification 1 of Embodiment 3. As shown in FIG. 10(b), a transmission filter 50 is connected between the common terminal Ant and the transmission terminal Tx. A reception filter 52 is connected between the common terminal Ant and the reception terminal Rx. The transmission filter 50 passes a signal in the transmission band among the high frequency signals inputted from the transmission terminal Tx to the common terminal Ant as a transmission signal, and suppresses signals of other frequencies. The reception filter 52 passes a signal in the reception band among the high-frequency signals inputted from the common terminal Ant to the reception terminal Rx as a reception signal, and suppresses signals at other frequencies. At least one of the transmission filter 50 and the reception filter 52 can be the filter of the third embodiment. Alternatively, the transmission filter 50 may be formed of the elastic wave element 12 and the reception filter 52 may be formed of the elastic wave element 22.

マルチプレクサとしてデュプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。 Although a duplexer has been described as an example of a multiplexer, a triplexer or a quadplexer may also be used.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to these specific embodiments, and various modifications and variations can be made within the scope of the gist of the present invention as described in the claims. Changes are possible.

10a 支持基板
10b、10c 圧電基板
12、22 弾性波素子
14、24 配線
15 環状絶縁層
16 ビア配線
18 端子
20 基板
26 空隙
28 バンプ
30 封止半田層
32、34 環状金属層
36 リッド
50 送信フィルタ
52 受信フィルタ
54、56、57、59 内周
58 外周
10a Support substrate 10b, 10c Piezoelectric substrate 12, 22 Acoustic wave element 14, 24 Wiring 15 Annular insulating layer 16 Via wiring 18 Terminal 20 Substrate 26 Gap 28 Bump 30 Sealing solder layer 32, 34 Annular metal layer 36 Lid 50 Transmission filter 52 Reception filter 54, 56, 57, 59 Inner circumference 58 Outer circumference

Claims (11)

第1面を有する第1基板と、
前記第1基板上に、前記第1面に空隙を介し第2面が向き合うように搭載された第2基板と、
前記第1面に前記第2基板を囲むように設けられた環状金属層と、
前記環状金属層の前記第1基板と反対側の表面のうち前記第1基板の中心側の領域に前記表面と接触して設けられた環状絶縁層と、
前記第1面および前記第2面の少なくとも一方に設けられた弾性波素子と、
前記第2基板を囲み、前記弾性波素子を前記空隙に封止し、前記環状金属層の前記第1基板と反対側の表面のうち前記環状絶縁層が設けられていない前記環状金属層の表面と直接接合し、前記環状絶縁層と直接接合していない封止半田層と、
を備える弾性波デバイス。
a first substrate having a first surface;
a second substrate mounted on the first substrate so that a second surface faces the first surface with a gap therebetween;
an annular metal layer provided on the first surface so as to surround the second substrate;
an annular insulating layer provided in a region on the center side of the first substrate among the surfaces of the annular metal layer opposite to the first substrate in contact with the surface ;
an acoustic wave element provided on at least one of the first surface and the second surface;
A surface of the annular metal layer that surrounds the second substrate, seals the acoustic wave element in the gap, and is not provided with the annular insulating layer among the surfaces of the annular metal layer on the opposite side from the first substrate. a sealing solder layer that is directly bonded to the annular insulating layer and not directly bonded to the annular insulating layer;
An elastic wave device equipped with
前記第1基板は支持基板と前記支持基板上に直接的または間接的に接合された圧電基板とを備え、前記弾性波素子は前記第1面に設けられた第1弾性波素子を含む請求項1に記載の弾性波デバイス。 The first substrate includes a support substrate and a piezoelectric substrate directly or indirectly bonded to the support substrate, and the acoustic wave element includes a first acoustic wave element provided on the first surface. 1. The elastic wave device according to 1. 前記環状金属層は、
前記第2基板を囲み、前記支持基板上であって前記圧電基板が設けられていない領域に設けられ、側面が前記圧電基板の側面に接した第1環状金属層と、
前記第2基板を囲み、前記第1環状金属層上に設けられ、内周が前記第1環状金属層の内周に略一致または前記第1環状金属層の内周より前記第1基板の中心側の前記圧電基板上に位置する第2環状金属層と、を備え、
前記環状絶縁層は前記第2環状金属層の前記第1基板と反対側の表面接触して設けられ、前記環状絶縁層の外周は前記第1環状金属層の内周より前記第1基板の外周側に位置し、
前記封止半田層は、前記環状絶縁層が設けられていない前記第2環状金属層の表面と直接接合する請求項2に記載の弾性波デバイス。
The annular metal layer is
a first annular metal layer surrounding the second substrate, provided on the supporting substrate in a region where the piezoelectric substrate is not provided, and having a side surface in contact with a side surface of the piezoelectric substrate;
Surrounding the second substrate, provided on the first annular metal layer, the inner periphery of which substantially coincides with the inner periphery of the first annular metal layer, or closer to the center of the first substrate than the inner periphery of the first annular metal layer. a second annular metal layer located on the piezoelectric substrate on the side;
The annular insulating layer is provided in contact with a surface of the second annular metal layer opposite to the first substrate , and the outer periphery of the annular insulating layer is closer to the first substrate than the inner periphery of the first annular metal layer. Located on the outer periphery,
The acoustic wave device according to claim 2, wherein the sealing solder layer is directly bonded to a surface of the second annular metal layer on which the annular insulating layer is not provided.
第1面を有する第1基板と、
前記第1基板上に、前記第1面に空隙を介し第2面が向き合うように搭載された第2基板と、
前記第1面に前記第2基板を囲むように設けられた環状金属層と、
前記環状金属層上のうち前記第1基板の中心側の領域に設けられた環状絶縁層と、
前記第1面および前記第2面の少なくとも一方に設けられた弾性波素子と、
前記第2基板を囲み、前記弾性波素子を前記空隙に封止し、前記環状絶縁層が設けられていない前記環状金属層の表面と接合し、前記環状絶縁層と接合していない封止半田層と、
を備え、
前記第1基板は支持基板と前記支持基板上に直接的または間接的に接合された圧電基板とを備え、前記弾性波素子は前記第1面に設けられた第1弾性波素子を含み、
前記環状金属層は、
前記第2基板を囲み、前記支持基板上であって前記圧電基板が設けられていない領域に設けられ、側面が前記圧電基板の側面に接した第1環状金属層と、
前記第2基板を囲み、前記第1環状金属層上に設けられ、内周が前記第1環状金属層の内周より前記第1基板の外周側に位置する第2環状金属層と、を備え、
前記環状絶縁層の内周は前記第1環状金属層の内周と略一致または前記第1環状金属層の内周より前記第1基板の中心側に位置し、前記環状絶縁層の外周は前記第1環状金属層の内周より前記第1基板の外周側に位置し、
前記封止半田層は、前記環状絶縁層が設けられていない前記第2環状金属層の表面と接合する弾性波デバイス
a first substrate having a first surface;
a second substrate mounted on the first substrate so that a second surface faces the first surface with a gap therebetween;
an annular metal layer provided on the first surface so as to surround the second substrate;
an annular insulating layer provided on the annular metal layer in a region closer to the center of the first substrate;
an acoustic wave element provided on at least one of the first surface and the second surface;
a sealing solder that surrounds the second substrate, seals the acoustic wave element in the gap, is bonded to the surface of the annular metal layer on which the annular insulating layer is not provided, and is not bonded to the annular insulating layer; layer and
Equipped with
The first substrate includes a support substrate and a piezoelectric substrate directly or indirectly bonded to the support substrate, and the acoustic wave element includes a first acoustic wave element provided on the first surface,
The annular metal layer is
a first annular metal layer surrounding the second substrate, provided on the supporting substrate in a region where the piezoelectric substrate is not provided, and having a side surface in contact with a side surface of the piezoelectric substrate;
a second annular metal layer surrounding the second substrate, provided on the first annular metal layer, and having an inner periphery located closer to the outer periphery of the first substrate than the inner periphery of the first annular metal layer; ,
The inner periphery of the annular insulating layer substantially coincides with the inner periphery of the first annular metal layer or is located closer to the center of the first substrate than the inner periphery of the first annular metal layer, and the outer periphery of the annular insulating layer located closer to the outer circumference of the first substrate than the inner circumference of the first annular metal layer,
The sealing solder layer is an acoustic wave device that is bonded to the surface of the second annular metal layer on which the annular insulating layer is not provided.
前記第2環状金属層と前記環状絶縁層との間から前記第1環状金属層は露出しない請求項4に記載の弾性波デバイス。 The acoustic wave device according to claim 4, wherein the first annular metal layer is not exposed between the second annular metal layer and the annular insulating layer. 前記圧電基板は、タンタル酸リチウム基板またはニオブ酸リチウム基板である請求項2から5のいずれか一項に記載の弾性波デバイス。 The acoustic wave device according to any one of claims 2 to 5, wherein the piezoelectric substrate is a lithium tantalate substrate or a lithium niobate substrate. 前記第1基板はセラミック基板であり、
前記弾性波素子は前記第2面に設けられている請求項1に記載の弾性波デバイス。
The first substrate is a ceramic substrate,
The acoustic wave device according to claim 1, wherein the acoustic wave element is provided on the second surface.
前記封止半田層の線膨張係数は前記第1基板の線膨張係数より大きい請求項1から7のいずれか一項に記載の弾性波デバイス。 The acoustic wave device according to any one of claims 1 to 7, wherein the linear expansion coefficient of the sealing solder layer is larger than that of the first substrate. 前記環状絶縁層の前記第1基板と反対側の表面は全て前記空隙に露出する請求項1から8のいずれか一項に記載の弾性波デバイス。 The acoustic wave device according to any one of claims 1 to 8, wherein the entire surface of the annular insulating layer opposite to the first substrate is exposed to the void. 請求項1からのいずれか一項に記載の弾性波デバイスを含むフィルタ。 A filter comprising the elastic wave device according to any one of claims 1 to 9 . 第1基板の第1面に環状金属層を形成する工程と、
前記環状金属層上の前記第1基板と反対側の表面のうち内側の領域に前記表面と接触して環状絶縁層を形成する工程と、
前記第1基板の第1面に空隙を介し第2面が向き合うように第2基板を搭載する工程と、
前記第2基板を囲み、前記第1面および前記第2面の少なくとも一方に設けられた弾性波素子を前記空隙に封止し、前記環状金属層の前記第1基板と反対側の表面のうち前記環状絶縁層が設けられていない前記環状金属層の表面と直接接合し、前記環状絶縁層と直接接合しない封止半田層を形成する工程と、
を含む弾性波デバイスの製造方法。
forming an annular metal layer on the first surface of the first substrate;
forming an annular insulating layer on an inner region of the surface of the annular metal layer on the side opposite to the first substrate in contact with the surface ;
mounting a second substrate on the first surface of the first substrate so that the second surface faces the first surface with a gap therebetween;
an acoustic wave element surrounding the second substrate and provided on at least one of the first surface and the second surface is sealed in the gap; forming a sealing solder layer that is directly bonded to the surface of the annular metal layer on which the annular insulating layer is not provided, and that is not directly bonded to the annular insulating layer;
A method of manufacturing an acoustic wave device including:
JP2019083405A 2019-04-24 2019-04-24 Acoustic wave devices and their manufacturing methods, filters and multiplexers Active JP7347955B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019083405A JP7347955B2 (en) 2019-04-24 2019-04-24 Acoustic wave devices and their manufacturing methods, filters and multiplexers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019083405A JP7347955B2 (en) 2019-04-24 2019-04-24 Acoustic wave devices and their manufacturing methods, filters and multiplexers

Publications (2)

Publication Number Publication Date
JP2020182091A JP2020182091A (en) 2020-11-05
JP7347955B2 true JP7347955B2 (en) 2023-09-20

Family

ID=73023481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019083405A Active JP7347955B2 (en) 2019-04-24 2019-04-24 Acoustic wave devices and their manufacturing methods, filters and multiplexers

Country Status (1)

Country Link
JP (1) JP7347955B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7669663B2 (en) 2020-10-30 2025-04-30 株式会社レゾナック Aluminum alloy for automobile wheels and automobile wheels
WO2023190721A1 (en) * 2022-03-31 2023-10-05 株式会社村田製作所 Elastic wave device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017169139A (en) 2016-03-17 2017-09-21 太陽誘電株式会社 Elastic wave device
JP2019021998A (en) 2017-07-12 2019-02-07 太陽誘電株式会社 Electronic components
JP2019047349A (en) 2017-09-01 2019-03-22 太陽誘電株式会社 Electronic component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017169139A (en) 2016-03-17 2017-09-21 太陽誘電株式会社 Elastic wave device
JP2019021998A (en) 2017-07-12 2019-02-07 太陽誘電株式会社 Electronic components
JP2019047349A (en) 2017-09-01 2019-03-22 太陽誘電株式会社 Electronic component

Also Published As

Publication number Publication date
JP2020182091A (en) 2020-11-05

Similar Documents

Publication Publication Date Title
JP6509147B2 (en) Electronic device
JP6556663B2 (en) Elastic wave device
JP6315716B2 (en) Elastic wave device
JP4587732B2 (en) Surface acoustic wave device
JP7370146B2 (en) Acoustic wave devices, filters and multiplexers
JP6963445B2 (en) Electronic components
JP6653646B2 (en) Electronic component and method of manufacturing the same
KR20180059353A (en) Electronic component and method of fabricating the same
JP2019021998A (en) Electronic components
US20220416757A1 (en) Acoustic wave device, filter and multiplexer
JP6433930B2 (en) Elastic wave device
JP7347955B2 (en) Acoustic wave devices and their manufacturing methods, filters and multiplexers
JP2018085705A (en) Electronic component and manufacturing method of the same
JP7340344B2 (en) Acoustic wave devices, filters and multiplexers
JP6653647B2 (en) Elastic wave device
JP7373301B2 (en) Acoustic wave devices, filters and multiplexers
US20230223916A1 (en) Acoustic wave device
JP2020191597A (en) Elastic wave device and manufacturing method thereof
JP7340348B2 (en) Acoustic wave devices, filters and multiplexers
JP7406341B2 (en) Electronic components, filters and multiplexers
JP7406331B2 (en) Electronic devices, modules and wafers
JP7577535B2 (en) Electronic Components
JP7642971B2 (en) Electronic device and manufacturing method thereof, filter and multiplexer
JP2019036784A (en) Electronic component and method of manufacturing the same
JP2024076836A (en) Electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230907

R150 Certificate of patent or registration of utility model

Ref document number: 7347955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150