JP6433930B2 - Elastic wave device - Google Patents
Elastic wave device Download PDFInfo
- Publication number
- JP6433930B2 JP6433930B2 JP2016032481A JP2016032481A JP6433930B2 JP 6433930 B2 JP6433930 B2 JP 6433930B2 JP 2016032481 A JP2016032481 A JP 2016032481A JP 2016032481 A JP2016032481 A JP 2016032481A JP 6433930 B2 JP6433930 B2 JP 6433930B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonded
- piezoelectric
- acoustic wave
- piezoelectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明は、弾性波デバイスに関する。 The present invention relates to an acoustic wave device.
周波数温度特性の改善のために、圧電基板にサファイアなどの支持基板を接合させることが知られている(例えば、特許文献1)。また、弾性波デバイスの小型化、低背化の要求に対して、弾性波チップをパッケージ基板にフリップチップ実装し、弾性波チップを半田によって封止することが知られている(例えば、特許文献2〜4)。また、素子が形成された基板と、素子上に空隙を有するように設けられた基板とを、素子を囲む枠体で接合したデバイスも知られている(例えば、特許文献5〜8)。 In order to improve frequency temperature characteristics, it is known to bond a support substrate such as sapphire to a piezoelectric substrate (for example, Patent Document 1). Also, in response to the demand for downsizing and low profile acoustic wave devices, it is known to flip-chip mount an acoustic wave chip on a package substrate and seal the acoustic wave chip with solder (for example, Patent Documents). 2-4). There is also known a device in which a substrate on which an element is formed and a substrate provided on the element so as to have a gap are joined by a frame surrounding the element (for example, Patent Documents 5 to 8).
しかしながら、パッケージ基板にフリップチップ実装した弾性波チップを半田で封止した従来の弾性波デバイスでは、放熱性の点において改善の余地が残されていた。 However, a conventional acoustic wave device in which an acoustic wave chip flip-chip mounted on a package substrate is sealed with solder has left room for improvement in terms of heat dissipation.
本発明は、上記課題に鑑みなされたものであり、放熱性を改善することを目的とする。 This invention is made | formed in view of the said subject, and aims at improving heat dissipation.
本発明は、パッケージ基板と、支持基板と、前記支持基板の主面の一部に一方の面が接合され、他方の面上にIDTが設けられた圧電基板と、を備え、前記IDTが露出する空隙を有して前記パッケージ基板の上面にフリップチップ実装された弾性波チップと、前記パッケージ基板の前記上面に前記圧電基板を囲んで設けられた金属パターンと、前記圧電基板の側面に設けられた金属膜と、前記パッケージ基板上であって前記支持基板の前記主面のうちの前記圧電基板が接合されていない非接合領域と前記圧電基板の前記側面とに設けられ、前記金属パターンを介して前記パッケージ基板に接合し且つ前記金属膜を介して前記圧電基板の前記側面に接合した、前記IDTを封止する半田と、を備える弾性波デバイスである。 The present invention includes a package substrate, a support substrate, and a piezoelectric substrate having one surface bonded to a part of the main surface of the support substrate and an IDT provided on the other surface, wherein the IDT is exposed. An elastic wave chip flip-chip mounted on the upper surface of the package substrate with a gap to be formed; a metal pattern provided on the upper surface of the package substrate so as to surround the piezoelectric substrate; and provided on a side surface of the piezoelectric substrate. a metal film provided on said side surface of the piezoelectric substrate and the non-bonding region where the piezoelectric substrate is not bonded out of the main surface of the supporting substrate a said package substrate, through said metal pattern A solder that is bonded to the package substrate and bonded to the side surface of the piezoelectric substrate via the metal film, and seals the IDT.
本発明は、パッケージ基板と、支持基板と、前記支持基板の主面の一部に一方の面が接合され、他方の面上にIDTが設けられた圧電基板と、を備え、前記IDTが露出する空隙を有して前記パッケージ基板の上面にフリップチップ実装された弾性波チップと、前記パッケージ基板の前記上面に前記圧電基板を囲んで設けられた金属パターンと、前記支持基板の前記主面のうちの前記圧電基板が接合されていない非接合領域と前記圧電基板の側面とに設けられた金属膜と、前記パッケージ基板上であって前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の前記側面とに設けられ、前記金属パターンを介して前記パッケージ基板に接合し且つ前記金属膜を介して前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の前記側面とに接合した、前記IDTを封止する半田と、を備える弾性波デバイスである。The present invention includes a package substrate, a support substrate, and a piezoelectric substrate having one surface bonded to a part of the main surface of the support substrate and an IDT provided on the other surface, wherein the IDT is exposed. An acoustic wave chip flip-chip mounted on the upper surface of the package substrate with a gap to be formed, a metal pattern provided on the upper surface of the package substrate to surround the piezoelectric substrate, and the main surface of the support substrate A non-bonded region to which the piezoelectric substrate is not bonded and a metal film provided on a side surface of the piezoelectric substrate; and the non-bonded region of the main surface of the support substrate on the package substrate Provided on the side surface of the piezoelectric substrate, bonded to the package substrate via the metal pattern, and the non-bonded region of the main surface of the support substrate via the metal film and the piezoelectric substrate Serial joined to the side surface, and a solder to seal the IDT, is an elastic wave device comprising a.
上記構成において、前記金属パターンは、前記パッケージ基板の前記上面のうちの前記非接合領域に対向する領域に前記圧電基板の前記側面から離れて設けられ、前記金属膜は、前記支持基板の前記主面のうちの前記非接合領域に前記支持基板の端から前記圧電基板まで延在して設けられている構成とすることができる。 In the above configuration, the metal pattern is provided in a region of the upper surface of the package substrate that faces the non-bonded region away from the side surface of the piezoelectric substrate, and the metal film is formed on the main substrate of the support substrate. It can be set as the structure extended from the edge of the said support substrate to the said piezoelectric substrate in the said non-joining area | region of the surface .
上記構成において、前記半田の前記空隙側の側面は、前記圧電基板の前記側面に対して略平行である構成とすることができる。 In the above configuration, the side surface of the solder on the gap side may be substantially parallel to the side surface of the piezoelectric substrate.
上記構成において、前記支持基板の前記主面のうちの前記非接合領域は、前記支持基板の前記主面のうちの前記圧電基板が接合された接合領域よりも凹んでいて、前記半田は、前記凹みに埋め込まれて、前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の側面とに設けられている構成とすることができる。 In the above configuration, the non-bonded region of the main surface of the support substrate is recessed from the bond region of the main surface of the support substrate to which the piezoelectric substrate is bonded, and the solder is It can be set as the structure embedded in the dent and provided in the said non-joining area | region of the said main surfaces of the said support substrate, and the side surface of the said piezoelectric substrate.
上記構成において、前記弾性波チップは、前記圧電基板の前記他方の面上に設けられ且つ前記空隙に露出したバンプによって前記パッケージ基板にフリップチップ実装されていて、前記圧電基板の前記他方の面の面方向において、同じ方向における前記パッケージ基板と前記圧電基板との線膨張係数の差よりも、前記同じ方向における前記パッケージ基板と前記支持基板との線膨張係数の差が小さい構成とすることができる。 In the above configuration, the acoustic wave chip is flip-chip mounted on the package substrate by a bump provided on the other surface of the piezoelectric substrate and exposed in the gap, and is formed on the other surface of the piezoelectric substrate. In the surface direction, the difference in linear expansion coefficient between the package substrate and the support substrate in the same direction can be made smaller than the difference in linear expansion coefficient between the package substrate and the piezoelectric substrate in the same direction. .
上記構成において、前記パッケージ基板は、酸化アルミニウム基板であり、前記支持基板は、サファイア基板、スピネル基板、又はシリコン基板であり、前記圧電基板は、タンタル酸リチウム基板又はニオブ酸リチウム基板である構成とすることができる。 In the above configuration, the package substrate is an aluminum oxide substrate, the support substrate is a sapphire substrate, a spinel substrate, or a silicon substrate, and the piezoelectric substrate is a lithium tantalate substrate or a lithium niobate substrate. can do.
上記構成において、前記パッケージ基板は、樹脂からなる第1基板と、前記第1基板よりも線膨張係数が前記支持基板に近い第2基板と、の積層基板であり、前記弾性波チップは、前記圧電基板の前記他方の面上に設けられ且つ前記空隙に露出したバンプによって前記第2基板にフリップチップ実装されている構成とすることができる。 In the above configuration, the package substrate is a laminated substrate of a first substrate made of a resin and a second substrate having a linear expansion coefficient closer to the support substrate than the first substrate, and the acoustic wave chip is A configuration may be employed in which the second substrate is flip-chip mounted with bumps provided on the other surface of the piezoelectric substrate and exposed in the gap.
上記構成において、前記第2基板と前記支持基板とは同じ材料からなる構成とすることができる。 In the above configuration, the second substrate and the support substrate can be made of the same material.
本発明によれば、放熱性を改善することができる。 According to the present invention, heat dissipation can be improved.
以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1(a)は、実施例1に係る弾性波デバイス100の断面図、図1(b)は、図1(a)のA−A間の断面図である。実施例1の弾性波デバイス100は、図1(a)のように、酸化アルミニウムなどのセラミック基板からなるパッケージ基板10の平坦上面に、弾性波チップ20がバンプ30によってフリップチップ実装されている。弾性波チップ20は、例えば弾性表面波チップであり、支持基板22と、圧電基板24と、IDT(Interdigital Transducer)26と、を含む。圧電基板24の一方の主面は、支持基板22の平坦主面の一部に接合されている。支持基板22と圧電基板24とは、例えばその境界において支持基板22を構成する原子と圧電基板24を構成する原子とがアモルファス層を形成することにより強固に接合されている。圧電基板24の他方の主面上にはIDT26とバンプ30が接合するパッド27とが設けられている。すなわち、IDT26及びパッド27は、圧電基板24のパッケージ基板10に対向する主面に設けられている。支持基板22は、例えばサファイア基板、スピネル基板、又はシリコン基板などである。圧電基板24は、例えばタンタル酸リチウム基板又はニオブ酸リチウム基板などであり、例えば回転YカットX伝搬タンタル酸リチウム基板又は回転YカットX伝搬ニオブ酸リチウム基板などである。IDT26は、例えばアルミニウム(Al)、銅(Cu)、又は銅が添加されたアルミニウムなどの金属で形成されている。バンプ30は、例えば半田バンプである。
FIG. 1A is a cross-sectional view of the
パッケージ基板10の上面と弾性波チップ20との間に、空隙32が形成されている。IDT26は、振動が抑制されないように、空隙32に露出している。バンプ30も空隙32に露出している。
A
パッケージ基板10は、内部に内部配線12が形成された多層配線基板である。内部配線12によって、パッケージ基板10の上面に形成されたパッド14と下面に形成されたパッド16とが電気的に接続されている。内部配線12は、パッケージ基板10が低温焼成セラミックス(Low Temperature Co−fired Ceramics)の場合、銀(Ag)や銅(Cu)を選択することができ、高温焼成セラミックス(High Temperature Co−fired Ceramics、)の場合、タングステン(W)を選択することができる。パッド14、16は、例えばニッケル(Ni)や金(Au)などの金属からなる。
The
図1(a)及び図1(b)のように、パッケージ基板10の上面に、圧電基板24を囲んで金属パターン18が設けられている。圧電基板24を囲む半田40が、金属パターン18の上面に接合して設けられている。パッケージ基板10の上面における半田40の形状は、金属パターン18で規定されている。半田40は、圧電基板24の側面と支持基板22の主面のうちの圧電基板24が接合されていない非接合領域28とに設けられた金属膜42を介して、圧電基板24の側面と支持基板22の主面のうちの非接合領域28とに接合している。弾性波チップ20のIDT26は、半田40によって気密封止されている。半田40の空隙32側の面はパッケージ基板10の上面に対して斜めに傾斜している。一方、半田40の空隙32とは反対側の面はパッケージ基板10の上面に対して略垂直で、支持基板22の側面及びパッケージ基板10の側面と同一面を形成している。金属パターン18及び金属膜42は、例えば金(Au)からなる。半田40の側面には、例えばニッケル(Ni)めっき膜などの金属膜からなる保護膜44が設けられている。保護膜44は、半田40の流出を抑制するために設けられている。
As shown in FIGS. 1A and 1B, a
次に、実施例1に係る弾性波デバイス100の製造方法について説明する。図2(a)から図3(c)は、実施例1に係る弾性波デバイス100の製造方法を示す断面図である。図2(a)から図3(c)では、多面取りプロセスによる製造方法を示している。図2(a)のように、支持基板22の平坦主面に圧電基板24の平坦主面を例えば直接接合によって接合させる。直接接合は、例えば100℃以下の常温での表面活性化接合で行ってもよい。なお、支持基板22と圧電基板24とを接着剤を用いて接合してもよい。
Next, a method for manufacturing the
図2(b)のように、例えばブレードを用いたダイシングによって、圧電基板24を切断する。これにより、支持基板22の主面に圧電基板24が接合されていない非接合領域28が形成される。その後、圧電基板24上にIDT26及びパッド27を形成する。IDT26及びパッド27は、一般的な方法によって形成することができる。その後、圧電基板24上に、IDT26及びパッド27を覆うように、レジスト膜50を形成する。なお、図2(b)のように支持基板22上の圧電基板24を部分的に除去する工程は、先述のダイシングに限らず、例えば、サンドブラスト、ウェットエッチングやドライエッチングなどの手法を用いてもよい。
As shown in FIG. 2B, the
図2(c)のように、例えば蒸着法又はスパッタ法を用いて金属膜を堆積した後、レジスト膜50をリフトオフすることで、圧電基板24の側面から支持基板22の主面のうちの非接合領域28を覆う金属膜42を形成する。
As shown in FIG. 2C, after depositing a metal film by using, for example, a vapor deposition method or a sputtering method, the resist
図2(d)のように、例えばブレード52を用いたダイシングによって支持基板22を切断して、複数の弾性波チップ20に個片化する。
As shown in FIG. 2D, the
図3(a)のように、パッド14、16や内部配線12、金属パターン18が形成されたパッケージ基板10の平坦上面に、複数の弾性波チップ20をバンプ30によってフリップチップ実装する。これにより、パッケージ基板10の上面と弾性波チップ20との間には、空隙32が形成される。また、弾性波チップ20の周りを金属パターン18が囲むようになる。その後、複数の弾性波チップ20上に、半田40を配置する。
As shown in FIG. 3A, a plurality of
図3(b)のように、半田40を加熱して溶融した状態とし、この状態で押圧板などを用いて半田40を弾性波チップ20側に押圧する。これにより、複数の弾性波チップ20の間隙に半田40が充填される。半田40は、パッケージ基板10上に形成された金属パターン18上を濡れ広がった後に固化し、弾性波チップ20の周囲を囲んで、金属パターン18と金属膜42とに接合する。これにより、IDT26は、半田40によって、空隙32を保ったまま封止される。
As shown in FIG. 3B, the
図3(c)のように、複数の弾性波チップ20の間で、ブレード52を用いたダイシングによって、半田40及びパッケージ基板10を切断する。これにより、複数の弾性波デバイス100に個片化される。その後、複数の弾性波デバイス100に対してバレルめっきを施して、半田40の側面に保護膜44を形成することで、実施例1の弾性波デバイス100が形成される。
As shown in FIG. 3C, the
ここで、実施例1の効果を説明するにあたり、比較例の弾性波デバイスについて説明する。図4は、比較例1に係る弾性波デバイス1000の断面図である。比較例1の弾性波デバイス1000は、図4のように、IDT26を封止する半田40は、支持基板22の側面と上面に設けられている。また、支持基板22上には半田40に接合した金属リッド54が設けられている。その他の構成は、実施例1と同じであるため説明を省略する。
Here, in describing the effect of Example 1, an elastic wave device of a comparative example will be described. FIG. 4 is a cross-sectional view of an
比較例1では、半田40は支持基板22の側面及び上面に設けられているだけで、圧電基板24の側面には設けられていない。このため、IDT26で発生した熱は半田40に伝わり難く、放熱性の点で改善の余地がある。一方、実施例1では、半田40は圧電基板24の側面に設けられている。このため、IDT26で発生した熱は半田40に伝わり易く、放熱性が向上される。
In Comparative Example 1, the
以上のように、実施例1によれば、支持基板22の主面の一部に圧電基板24が接合され、IDT26を封止する半田40は支持基板22の主面のうちの非接合領域28と圧電基板24の側面とに設けられている。これにより、IDT26で発生した熱が半田40に伝わり易くなるため、放熱性を改善することができる。
As described above, according to the first embodiment, the
また、実施例1によれば、半田40は、圧電基板24の側面と支持基板22の主面のうちの非接合領域28とに設けられた金属膜42を介して、圧電基板24の側面と支持基板22の主面のうちの非接合領域28とに接合している。これにより、半田40の接合面積が大きくなり、IDT26を封止する気密性が向上する。また、半田40は縦方向及び横方向の両方向で金属膜42に接合していることから、様々な方向からの応力に対して強くなって剥がれ難くなる。
Further, according to the first embodiment, the
また、実施例1によれば、パッケージ基板10は酸化アルミニウム基板であり、支持基板22はサファイア基板、スピネル基板、又はシリコン基板であり、圧電基板24は回転YカットX伝搬タンタル酸リチウム基板又は回転YカットX伝搬ニオブ酸リチウム基板である。酸化アルミニウム基板の線膨張係数は7.1ppm/℃であり、サファイア基板の線膨張係数は7.7ppm/℃、スピネル基板の線膨張係数は5.0ppm/℃、シリコン基板の線膨張係数は3.4ppm/℃である。タンタル酸リチウム基板及びニオブ酸リチウム基板は結晶方位によって線膨張係数が異なり、タンタル酸リチウム基板の結晶方位のX軸方向は16.1ppm/℃であり、ニオブ酸リチウム基板の結晶方位のX軸方向は15.4ppm/℃である。
Further, according to the first embodiment, the
したがって、圧電基板24の結晶方位のX軸方向において、パッケージ基板10と圧電基板24との線膨張係数の差よりも、パッケージ基板10と支持基板22との線膨張係数の差が小さい。つまり、圧電基板24のIDT26が形成された面の面方向において、同じ方向におけるパッケージ基板10と圧電基板24との線膨張係数の差よりも、同じ方向におけるパッケージ基板10と支持基板22との線膨張係数の差が小さい。これにより、圧電基板24の線膨張を支持基板22で抑え込むことができると共に支持基板22とパッケージ基板10との線膨張係数の差は小さいことから、バンプ30の接合信頼性を向上させることができる。
Therefore, in the X-axis direction of the crystal orientation of the
また、比較例1では、支持基板22の側面及び上面に半田40及び金属リッド54が設けられているため、大きな寄生容量が発生して、特性の劣化が起こり得る。一方、実施例1では、半田40は圧電基板24の側面と支持基板22の主面のうちの非接合領域28とにのみ設けられ、支持基板22の側面及び上面には設けられていないため、寄生容量を抑制でき、その結果、特性の劣化を抑制できる。
In Comparative Example 1, since the
なお、実施例1において、金属膜42は、圧電基板24の側面全面及び支持基板22の主面のうちの非接合領域28全面に設けられている場合が好ましいが、圧電基板24の側面の一部及び/又は支持基板22の主面のうちの非接合領域28の一部に設けられていない場合でもよい。
In the first embodiment, the
なお、実施例1において、圧電基板24の主面にIDT26によって1つの共振器が形成されている場合でもよいし、複数の共振器が形成されてフィルタを構成している場合でもよい。
In the first embodiment, one resonator may be formed by the
図5は、実施例2に係る弾性波デバイス200の断面図である。実施例2の弾性波デバイス200では、図5のように、支持基板22の主面のうちの非接合領域28が、支持基板22の主面のうちの圧電基板24が接合された接合領域29よりも凹んでいる。金属膜42は、圧電基板24の側面と支持基板22の非接合領域28に形成された凹みの表面とに設けられている。半田40は、支持基板22の非接合領域28に形成された凹みに埋め込まれて設けられている。その他の構成は、実施例1と同じであるため説明を省略する。
FIG. 5 is a cross-sectional view of the
図6(a)から図6(d)は、実施例2に係る弾性波デバイス200の製造方法を示す断面図である。図6(a)のように、支持基板22の主面に圧電基板24を接合させる。支持基板22への圧電基板24の接合は、実施例1と同じように、直接接合で行うが、接着剤などを用いて行ってもよい。
FIG. 6A to FIG. 6D are cross-sectional views illustrating a method for manufacturing the
図6(b)のように、ブレードを用いたダイシングによって、圧電基板24を切断すると共に、支持基板22に凹部60を形成する。これにより、支持基板22の主面に、圧電基板24が接合されてなく且つ凹部60からなる非接合領域28が形成される。その後、圧電基板24上にIDT26及びパッド27を形成する。なお、図6(b)のように支持基板22上の圧電基板24を部分的に除去し且つ支持基板22に凹部60をする工程は、先述のダイシングに限らず、例えば、サンドブラスト、ウェットエッチングやドライエッチングなどの手法を用いてもよい。
As shown in FIG. 6B, the
図6(c)のように、圧電基板24上に、IDT26及びパッド27を覆うようにレジスト膜50を形成する。図6(d)のように、例えば蒸着法又はスパッタ法を用いて金属膜を堆積した後、レジスト膜50をリフトオフすることで、圧電基板24の側面から支持基板22の非接合領域28に形成された凹部60の表面を覆う金属膜42を形成する。その後、実施例1の図2(d)〜図3(c)と同じ処理を行うことで、実施例2の弾性波デバイス200が形成される。
As shown in FIG. 6C, a resist
実施例2によれば、支持基板22の主面のうちの非接合領域28は、支持基板22の主面のうちの接合領域29よりも凹んでいる。半田40は、当該凹みに埋め込まれて、支持基板22の主面のうちの非接合領域28と圧電基板24の側面とに設けられている。これにより、非接合領域28が凹んでいない場合に比べて、半田40の体積を増大させることができる。よって、放熱性を更に向上させることができる。
According to the second embodiment, the
図7は、実施例3に係る弾性波デバイス300の断面図である。実施例3の弾性波デバイス300は、図7のように、半田40は、支持基板22の主面のうちの非接合領域28と圧電基板24の側面とに加えて、支持基板22の側面にも設けられている。その他の構成は、実施例1と同じであるため説明を省略する。
FIG. 7 is a cross-sectional view of the
図8(a)及び図8(b)は、実施例3に係る弾性波デバイス300の製造方法を示す断面図である。まず、実施例1の図2(a)から図3(b)と同じ処理を行い、図8(a)の状態とする。その後、図8(b)のように、複数の弾性波チップ20の間で、ブレード52を用いたダイシングによって、半田40及びパッケージ基板10を切断する。この際、複数の弾性波チップ20の間隔よりも狭い幅のブレード52を用いることで、支持基板22の側面にも半田40が残存する。その後、複数の弾性波デバイス300に対してバレルめっきを施して保護膜44を形成することで、実施例3の弾性波デバイス300が形成される。
FIG. 8A and FIG. 8B are cross-sectional views illustrating a method for manufacturing the
実施例3によれば、半田40は、支持基板22の主面のうちの非接合領域28と圧電基板24の側面とに加えて、支持基板22の側面にも設けられている。これにより、半田40の体積を増大させることができて放熱性を更に向上させることができる。
According to the third embodiment, the
図9は、実施例4に係る弾性波デバイス400の断面図である。実施例4の弾性波デバイス400は、図9のように、半田40の空隙32側の面が、圧電基板24の側面からパッケージ基板10に向かってほぼ真っ直ぐに延びている。すなわち、半田40の空隙32側の面が圧電基板24の側面に略平行になっている。その他の構成は、実施例1と同じであるため説明を省略する。
FIG. 9 is a cross-sectional view of the
実施例4によれば、半田40の空隙32側の面が圧電基板24の側面に対して略平行になっている。これにより、支持基板22の主面のうちの非接合領域28の幅Wが実施例1と同じである場合には、半田40の体積が大きくなるため、放熱性を更に向上させることができる。また、半田40の体積を実施例1と同じにする場合には、支持基板22の主面のうちの非接合領域28の幅Wを狭くできるため、実施例1よりも小型化することができる。
According to the fourth embodiment, the surface of the
図10は、実施例5に係る弾性波デバイス500の断面図である。実施例5の弾性波デバイス500は、図10のように、金属膜42が圧電基板24の側面にのみ設けられていて支持基板22の主面のうちの非接合領域28には設けられていない。その他の構成は、実施例1と同じであるため説明を省略する。
FIG. 10 is a cross-sectional view of the
図11は、実施例6に係る弾性波デバイス600の断面図である。実施例6の弾性波デバイス600は、図11のように、金属膜42が支持基板22の主面のうちの非接合領域28にのみ設けられていて圧電基板24の側面には設けられていない。その他の構成は、実施例1と同じであるため説明を省略する。
FIG. 11 is a cross-sectional view of an
金属膜42は、実施例5の図10のように、圧電基板24の側面にのみ設けられていてもよいし、実施例6の図11のように、支持基板22の主面のうちの非接合領域28にのみ設けられていてもよい。半田40は金属膜42を介して圧電基板24の側面及び/又は支持基板22の主面のうちの非接合領域28に接合することから、IDT26で発生した熱が半田40に効率良く伝わることを踏まえると、金属膜42は圧電基板24の側面に少なくとも設けられていることが好ましい。
The
図12は、実施例7に係る弾性波デバイス700の断面図である。実施例7の弾性波デバイス700は、図12のように、パッケージ基板10は、樹脂からなる第1基板10aと、支持基板22と同じ材料からなる第2基板10bと、を含む。弾性波チップ20は、バンプ30によって第2基板10bにフリップチップ実装されている。その他の構成は、実施例1と同じであるため説明を省略する。
FIG. 12 is a cross-sectional view of an
実施例7によれば、弾性波チップ20は、バンプ30によって第2基板10bにフリップチップ実装されている。第2基板10bは支持基板22と同じ材料からなることから、第2基板10bと支持基板22との線膨張係数が同じであるため、バンプ30の接合信頼性を向上させることができる。
According to the seventh embodiment, the
なお、実施例7では、第2基板10bと支持基板22とが同じ材料からなる場合に例に示したがこれに限られない。第2基板10bとして、第2基板10bの線膨張係数が第1基板10aよりも支持基板22の線膨張係数に近い材料を用いてもよい。
In the seventh embodiment, the case where the second substrate 10b and the
図13は、実施例8に係る弾性波デバイス800の断面図である。実施例8の弾性波デバイス800は、図13のように、支持基板22の主面に2つの圧電基板24a、24bが隣り合って接合されている。圧電基板24a、24bそれぞれには、IDT26とバンプ30が接合するパッド27とが設けられている。半田40は、2つの圧電基板24a、24bをまとめて囲んでパッケージ基板10上に設けられている。圧電基板24aには、例えばIDT26によって送信フィルタが形成されている。圧電基板24bには、例えばIDT26によって受信フィルタが形成されている。送信フィルタは、送信端子から入力された信号のうち送信帯域の信号を送信信号としてアンテナ端子に通過させ、他の周波数の信号を抑圧する。受信フィルタは、アンテナ端子から入力された信号のうち受信帯域の信号を受信信号として受信端子に通過させ、他の周波数の信号を抑圧する。このように、実施例8の弾性波デバイス800は、デュプレクサである。その他の構成は、実施例1と同じであるため説明を省略する。
FIG. 13 is a cross-sectional view of the
実施例8のように、支持基板22の主面に、IDT26が形成された複数の圧電基板24a、24bが接合されていて、半田40は複数の圧電基板24a、24bをまとめて囲んでいる場合でもよい。
As in the eighth embodiment, a plurality of
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10 パッケージ基板
12 内部配線
14、16 パッド
18 金属パターン
20 弾性波チップ
22 支持基板
24、24a、24b 圧電基板
26 IDT
27 パッド
28 非接合領域
29 接合領域
30 バンプ
32 空隙
40 半田
42 金属膜
44 保護膜
50 レジスト膜
52 ブレード
54 金属リッド
60 凹部
100〜800 弾性波デバイス
10
27
Claims (9)
支持基板と、前記支持基板の主面の一部に一方の面が接合され、他方の面上にIDTが設けられた圧電基板と、を備え、前記IDTが露出する空隙を有して前記パッケージ基板の上面にフリップチップ実装された弾性波チップと、
前記パッケージ基板の前記上面に前記圧電基板を囲んで設けられた金属パターンと、
前記圧電基板の側面に設けられた金属膜と、
前記パッケージ基板上であって前記支持基板の前記主面のうちの前記圧電基板が接合されていない非接合領域と前記圧電基板の前記側面とに設けられ、前記金属パターンを介して前記パッケージ基板に接合し且つ前記金属膜を介して前記圧電基板の前記側面に接合した、前記IDTを封止する半田と、を備える弾性波デバイス。 A package substrate;
A package comprising: a support substrate; and a piezoelectric substrate having one surface bonded to a part of a main surface of the support substrate and having an IDT provided on the other surface, and having a gap through which the IDT is exposed. An acoustic wave chip flip-chip mounted on the upper surface of the substrate;
A metal pattern provided on the upper surface of the package substrate so as to surround the piezoelectric substrate;
A metal film provided on a side surface of the piezoelectric substrate;
Provided with the side surface of the piezoelectric substrate is not bonded with the non-bonding region the piezoelectric substrate of the primary surface of the supporting substrate a said package substrate, the package substrate through the metal pattern An acoustic wave device comprising: a solder that is bonded and bonded to the side surface of the piezoelectric substrate via the metal film and that seals the IDT.
支持基板と、前記支持基板の主面の一部に一方の面が接合され、他方の面上にIDTが設けられた圧電基板と、を備え、前記IDTが露出する空隙を有して前記パッケージ基板の上面にフリップチップ実装された弾性波チップと、
前記パッケージ基板の前記上面に前記圧電基板を囲んで設けられた金属パターンと、
前記支持基板の前記主面のうちの前記圧電基板が接合されていない非接合領域と前記圧電基板の側面とに設けられた金属膜と、
前記パッケージ基板上であって前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の前記側面とに設けられ、前記金属パターンを介して前記パッケージ基板に接合し且つ前記金属膜を介して前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の前記側面とに接合した、前記IDTを封止する半田と、を備える弾性波デバイス。 A package substrate;
A package comprising: a support substrate; and a piezoelectric substrate having one surface bonded to a part of a main surface of the support substrate and having an IDT provided on the other surface, and having a gap through which the IDT is exposed. An acoustic wave chip flip-chip mounted on the upper surface of the substrate;
A metal pattern provided on the upper surface of the package substrate so as to surround the piezoelectric substrate;
A metal film provided on a non-bonded region of the main surface of the support substrate where the piezoelectric substrate is not bonded and a side surface of the piezoelectric substrate;
On the package substrate, provided on the non-bonded region of the main surface of the support substrate and the side surface of the piezoelectric substrate, bonded to the package substrate via the metal pattern, and the metal film Via which the IDT is bonded to the non-bonded region of the main surface of the support substrate and the side surface of the piezoelectric substrate .
前記金属膜は、前記支持基板の前記主面のうちの前記非接合領域に前記支持基板の端から前記圧電基板まで延在して設けられている、請求項2記載の弾性波デバイス。 The acoustic wave device according to claim 2, wherein the metal film is provided to extend from an end of the support substrate to the piezoelectric substrate in the non-bonded region of the main surface of the support substrate.
前記半田は、前記凹みに埋め込まれて、前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の側面とに設けられている、請求項1から4のいずれか一項記載の弾性波デバイス。 The non-bonding region of the main surface of the support substrate is recessed from the bonding region of the main surface of the support substrate to which the piezoelectric substrate is bonded,
5. The solder according to claim 1, wherein the solder is embedded in the recess and provided on the non-bonded region of the main surface of the support substrate and a side surface of the piezoelectric substrate. 6. Elastic wave device.
前記圧電基板の前記他方の面の面方向において、同じ方向における前記パッケージ基板と前記圧電基板との線膨張係数の差よりも、前記同じ方向における前記パッケージ基板と前記支持基板との線膨張係数の差が小さい、請求項1から5のいずれか一項記載の弾性波デバイス。 The acoustic wave chip is flip-chip mounted on the package substrate by a bump provided on the other surface of the piezoelectric substrate and exposed in the gap,
In the surface direction of the other surface of the piezoelectric substrate, the linear expansion coefficient between the package substrate and the support substrate in the same direction is larger than the difference in linear expansion coefficient between the package substrate and the piezoelectric substrate in the same direction. The acoustic wave device according to claim 1, wherein the difference is small.
前記支持基板は、サファイア基板、スピネル基板、又はシリコン基板であり、
前記圧電基板は、タンタル酸リチウム基板又はニオブ酸リチウム基板である、請求項1から6のいずれか一項記載の弾性波デバイス。 The package substrate is an aluminum oxide substrate;
The support substrate is a sapphire substrate, a spinel substrate, or a silicon substrate,
The acoustic wave device according to claim 1, wherein the piezoelectric substrate is a lithium tantalate substrate or a lithium niobate substrate.
前記弾性波チップは、前記圧電基板の前記他方の面上に設けられ且つ前記空隙に露出したバンプによって前記第2基板にフリップチップ実装されている、請求項1から7のいずれか一項記載の弾性波デバイス。 The package substrate is a laminated substrate of a first substrate made of a resin and a second substrate having a linear expansion coefficient closer to the support substrate than the first substrate,
The said elastic wave chip | tip is flip-chip mounted in the said 2nd board | substrate with the bump which was provided on the said other surface of the said piezoelectric substrate, and was exposed to the said space | gap. Elastic wave device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032481A JP6433930B2 (en) | 2016-02-23 | 2016-02-23 | Elastic wave device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032481A JP6433930B2 (en) | 2016-02-23 | 2016-02-23 | Elastic wave device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017152870A JP2017152870A (en) | 2017-08-31 |
JP6433930B2 true JP6433930B2 (en) | 2018-12-05 |
Family
ID=59742024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016032481A Active JP6433930B2 (en) | 2016-02-23 | 2016-02-23 | Elastic wave device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6433930B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11082027B2 (en) | 2017-02-02 | 2021-08-03 | Taiyo Yuden Co., Ltd. | Acoustic wave device |
CN111194299A (en) | 2017-10-12 | 2020-05-22 | 住友电气工业株式会社 | Ceramic substrate, layered body, and SAW device |
WO2019073783A1 (en) * | 2017-10-12 | 2019-04-18 | 住友電気工業株式会社 | Ceramic substrate, laminate, and saw device |
JP6950659B2 (en) * | 2017-12-12 | 2021-10-13 | 株式会社村田製作所 | Electronic component module |
CN112385144A (en) | 2018-07-03 | 2021-02-19 | 株式会社村田制作所 | Elastic wave device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4368499B2 (en) * | 1999-06-14 | 2009-11-18 | パナソニック株式会社 | Method for manufacturing surface acoustic wave element and method for manufacturing surface acoustic wave device using the same |
JP4043146B2 (en) * | 1999-06-25 | 2008-02-06 | イビデン株式会社 | Package substrate |
JP4844391B2 (en) * | 2004-05-21 | 2011-12-28 | 日本電気株式会社 | Semiconductor device, wiring board and manufacturing method thereof |
JP4456503B2 (en) * | 2004-12-24 | 2010-04-28 | 富士通メディアデバイス株式会社 | Manufacturing method of electronic parts |
JP2007013261A (en) * | 2005-06-28 | 2007-01-18 | Kyocera Corp | Surface acoustic wave element and high frequency module employing it |
JP2008060382A (en) * | 2006-08-31 | 2008-03-13 | Matsushita Electric Ind Co Ltd | Electronic component and its manufacturing method |
JP2013131711A (en) * | 2011-12-22 | 2013-07-04 | Taiyo Yuden Co Ltd | Electronic component |
JP6242597B2 (en) * | 2013-06-03 | 2017-12-06 | 太陽誘電株式会社 | Elastic wave device and manufacturing method thereof |
JP6315650B2 (en) * | 2013-07-31 | 2018-04-25 | 太陽誘電株式会社 | Electronic devices |
JP6368091B2 (en) * | 2014-01-07 | 2018-08-01 | 太陽誘電株式会社 | module |
JP6284811B2 (en) * | 2014-04-14 | 2018-02-28 | 太陽誘電株式会社 | Electronic device and manufacturing method thereof |
-
2016
- 2016-02-23 JP JP2016032481A patent/JP6433930B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017152870A (en) | 2017-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6509147B2 (en) | Electronic device | |
JP6315716B2 (en) | Elastic wave device | |
JP6454299B2 (en) | Elastic wave device | |
JP6556663B2 (en) | Elastic wave device | |
JP6433930B2 (en) | Elastic wave device | |
US7820468B2 (en) | Stack type surface acoustic wave package, and method for manufacturing the same | |
JP6430977B2 (en) | Elastic wave device | |
JP6472945B2 (en) | Elastic wave device | |
JP7370146B2 (en) | Acoustic wave devices, filters and multiplexers | |
JP6810599B2 (en) | Electronic components and their manufacturing methods | |
JP6449836B2 (en) | Electronic component and manufacturing method thereof | |
JP6963445B2 (en) | Electronic components | |
JP6315650B2 (en) | Electronic devices | |
JP6934340B2 (en) | Electronic components | |
JP6919707B2 (en) | Elastic wave device, front-end circuit and communication device | |
JP6284811B2 (en) | Electronic device and manufacturing method thereof | |
JP6653646B2 (en) | Electronic component and method of manufacturing the same | |
JP6835220B2 (en) | Elastic wave device, front-end circuit and communication device | |
JP7347955B2 (en) | Acoustic wave devices and their manufacturing methods, filters and multiplexers | |
JP2019054067A (en) | Electronic component | |
JP7426196B2 (en) | Acoustic wave devices and their manufacturing methods, filters and multiplexers | |
JP6310354B2 (en) | Elastic wave device | |
JP4768520B2 (en) | Surface acoustic wave device | |
JP6590772B2 (en) | Elastic wave device and manufacturing method thereof | |
JP7373301B2 (en) | Acoustic wave devices, filters and multiplexers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6433930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |