JP7335815B2 - パターン構造加工のための装置と方法 - Google Patents

パターン構造加工のための装置と方法 Download PDF

Info

Publication number
JP7335815B2
JP7335815B2 JP2019563838A JP2019563838A JP7335815B2 JP 7335815 B2 JP7335815 B2 JP 7335815B2 JP 2019563838 A JP2019563838 A JP 2019563838A JP 2019563838 A JP2019563838 A JP 2019563838A JP 7335815 B2 JP7335815 B2 JP 7335815B2
Authority
JP
Japan
Prior art keywords
mask
plasma
conductive portion
solid sample
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019563838A
Other languages
English (en)
Other versions
JP2020521322A (ja
Inventor
バスティヤン ブリュノー
エリック ジョンソン
パヴェル ブュルキン
ナダ アブカ
ジル プラン
ナシ ベンママル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Ecole Polytechnique
TotalEnergies SE
Original Assignee
Centre National de la Recherche Scientifique CNRS
Ecole Polytechnique
Total SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Ecole Polytechnique, Total SE filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2020521322A publication Critical patent/JP2020521322A/ja
Application granted granted Critical
Publication of JP7335815B2 publication Critical patent/JP7335815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357Generation remote from the workpiece, e.g. down-stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192Microwave generated discharge
    • H01J37/32211Means for coupling power to the plasma
    • H01J37/3222Antennas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366Localised processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422Arrangement for selecting ions or species in the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32568Relative arrangement or disposition of electrodes; moving means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、パターン構造加工のための装置と方法に関する。
より詳しくは、本発明はミリメートル又はミリメートル未満の空間分解能で固体サンプル表面をパターニングするためのシステムと方法に関する。
特に、本発明はプラズマ堆積によるパターン構造薄膜又はプラズマエッチングによるパターン化された開口を、ぞれぞれ、従来のマスキング、フォトリソグラフィ、又はレーザ加工ステップと比較して低コストで形成するための装置と方法に関する。
本発明はまた、パターニングステップが必要なあらゆる太陽電池構造の製造にも関する。本発明は、より低い製造コストの高効率太陽電池に使用できる。特に、本発明はバックコンタクト型(IBC=interdigitated back contact)太陽電池の製造に適用される。
多くの文献に、太陽電池素子等のパターン構造薄膜を組み込んだデバイスの製造のための装置と方法が記されている。
薄膜堆積及び/又はエッチングのステップは、様々な手法で、特に一般的に低温(300℃未満)でのプラズマ励起化学気相成長(PECVD=plasma enhanced chemical vapour deposition)で実現できる。
マイクロエレクトロニクスにおいて、パターニングステップは一般に、フォトリソグラフィに基づいてマイクロメートル未満の空間分解能及び非常に高いアスペクト比(最高約1/100)でパターン構造薄膜を生成するものである。しかしながら、フォトリソグラフィにはフォトレジストマスキング層を堆積させ、除去するための追加の材料、加工ステップ、及びステッパ等の高価なツールを必要とし、それゆえ高額の製造コストにつながる。ずっと低い分解能の技術も使用されてよいが、これらの技術ではマスキング及びエッチングステップが繰り返される。例えば、特許文献である米国特許出願公開第2015/0325410 A1号明細書には、プラズマチャンバ、基板ホルダ、及びイオンビームがそこを通って基板ホルダへと向けられる穴を有する抽出プレートを含むエッチング装置が記載されている。
1つのステップでパターン構造堆積物を得るために、基板の表面と接触して置かれた接地マスクが使用されてきた。しかしながら、得られたパターン構造の精度はマスクの薄さに直接関係し、そのためマスクの機械的安定性と相反する。それに加えて、接地マスクと表面との間に少しでも空間があると、パターン構造堆積物上の特徴物が広がってしまう。さらに、マスクと表面との間の接触は表面の汚染及び/又は損傷を生じさせる。
レーザアブレーションも、マスキングを用いずに薄膜スタックに穴を形成するために使用できる。しかしながら、レーザ加工も高コストである。
高効率産業用結晶シリコン(c-Si)太陽電池は、金属と接触する表面積を縮小するため、又は金属グリッド線による影を減らすことによって幾何学的利点を得るために、局所的コンタクトを利用する。
高効率(>20%)太陽電池はポイントコンタクトを用いている。最も高効率の産業用c-Si電池は、バックコンタクト型(IBC)構成を用いている。しかしながら、このような設計は実装に高いコストがかかり、ポイントコンタクト用絶縁開口を形成するためのレーザアブレーション又はIBCコンタクトを形成するためのリソグラフィ等、多くの加工ステップがかかわる。それにもかかわらず、現在、業界ではIBC設計とポイントコンタクトが使用されており、このことはR.Swanson et al(Proceeding of the 33rd IEEE PVSC,SanDiego,CA,USA,2008)により述べられている。
他の産業用高効率設計(HIT技術)は薄いノンドープアモルファス水素化シリコン(a-Si:H)層を用いるもので、これはPECVDによりパシベーション層として堆積させられる。HITパシベーションは、有利な点として、低温(約250℃未満)で実現され、それゆえ工程のサーマルバジェットが低下し、その結果、ウェハ表面にとって非常に良好なパシベーション特性が得られる。
パナソニック(マスコ(Masuko)ら、IEEE Journal of Photovoltaics 4(2014)1433-1435)は最近、大型HITパシベーションを用いたIBC太陽電池デザインのデモンストレーションを行った。しかしながら、IBC構成の中で薄いノンドープa-Si:Hパシベーション層を使用する場合、その後のフォトリソグラフィを用いたドープ層のためのパターニングステップがかかわり、それゆえ、低温HITパシベーションの対費用効果が下がってしまう。
シリコンウェハの初期表面上にマスキング作業を行う際の、特に自然酸化物を除去した後の問題の1つは、この表面が損傷と汚染を受けやすいことである。
したがって、本発明の目的は、あらゆる種類の太陽電池又は半導体デバイス若しくは光電子デバイスに塗布可能なパターン構造素子を、より安い製造コストと、好ましくは低温で形成するための装置と方法を提供することである。
本発明の他の目的は、IBC太陽電池中にインタデジット型コンタクトを形成するための、及び/又は太陽電池中のポイントコンタクト用絶縁開口を形成するための代替的な装置と方法を提供することである。
本発明の他の目的は、表面上に直接、又はデバイスの表面と接触してマスクを塗布することなく電子又は光電子デバイスをパターニングするため、例えばパターン層又はパターン表面を形成するためのシステムと方法を提供することである。
本発明の他の目的は、同一基板上に同一プロセスフロー内で、及び/又は同一加工ツールチャンバ内で各種のパターン付き及びパターン無し特徴物を形成することにより表面の損傷、汚染を防止し、追加のツールに伴う資本コストを回避するために、異なる堆積及び/又はエッチングステップを可能にする完全に統合された方法と装置を提供することである。
上記の目的は、本発明によれば、原料ガス源と、原料ガスを励起させ、プラズマ領域でプラズマを発生させるのに適したエネルギー源と、固体サンプルを受けるように構成された接地サンプルホルダと、を含むパターン構造加工のための装置を提供することによって達成される。
本発明によれば、装置は、プラズマ領域と接地サンプルホルダとの間に配置されたマスクであって、プラズマ領域の方に向けられた第一の面と加工対象の固体サンプルの表面の方に向けられた第二の面を有し、第一の面から第二の面までマスクを通って延びる少なくとも1つのマスク開口を含むマスクと、直流非ゼロバイアス電圧をマスクに印加するようになされた電源と、を含み、マスクは、マスクと固体サンプルとの間のプラズマ発生が防止されるように、固体サンプルの表面から閾値距離より短い距離に設置され、前記マスク開口は、プラズマからのイオンを選択して固体サンプルの表面上に集束させることによって空間選択的なパターン構造加工が行われるような寸法及び形状とされる。
DCバイアスマスクを使用する利点は、マスクに印加されるDCバイアス電圧を使って、パターン構造特徴物の広がりを限定し、さらには調整できることである。その結果、パターン構造特徴物の空間寸法はそれに対応するマスク開口より小さくなる。
本発明の特定の態様によれば、マスク開口は、マスクの第二の面に平行な第一の方向に沿って測定されるミリメートル未満からミリメートルの範囲にわたる開口幅を有し、マスク開口は、マスクの第二の面を横断するように測定される他の方向への開口高さを有し、開口高さ対開口幅のアスペクト比を画定し、アスペクト比は1より大きい。
特定の有利な実施形態によれば、マスク開口は円錐若しくは円柱形状又は、基板の表面上の所定の空間プロファイルを有するパターンを生成するように選択された形状を有する。
他の特定の態様によれば、マスクは、1次元又は2次元周期アレイに配置された複数のマスク開口を含む。
ある実施形態によれば、マスクは導電性材料で製作され、マスクは固体サンプルの表面から非ゼロの距離に設置される。
他の実施形態によれば、マスクは第一の面上に導電部を有し、導電部はマスク開口の側壁を部分的又は完全に覆い、マスクの第二の面は絶縁部を含み、マスクの第二の面の絶縁部は加工対象の固体サンプルの表面と接触する。
他の特定の有利な実施形態によれば、マスクは第一の導電部と第一の導電部から電気的に絶縁された第二の導電部を含み、第一の導電部は第一の種類のマスク開口を含み、第二の導電部は第二の種類のマスク開口を含み、電源は、第一の直流バイアス電圧を第一の導電部に印加するようになされ、電源は、第二の直流バイアス電圧を第二の導電部に印加するようになされる。
好ましくは、この最後の実施形態において、第一の直流バイアス電圧と第二の直流バイアス電圧は同じ時点で反対の極性を有する。
特定の実施形態において、マスクは、第一の導電部を第二の導電部に機械的に接続する電気的絶縁部をさらに含む。
特定の実施形態によれば、マスクは並進又は回転ステージ上に取り付けられる。
好ましい実施形態によれば、エネルギー源は、サンプルホルダに平行に配置され、容量結合プラズマを発生するように構成された平面電極に接続された他の電源又は、誘導結合プラズマを発生するように配置されたコイル電極若しくは導波路を介してプラズマ発生チャンバに結合され、マイクロ波プラズマを発生するように配置されたマイクロ波アンテナ及び/又はプラズマ領域に磁場を発生するための磁場発生システムに接続された他の電源を含む。
幾つかの応用において、加工対象のサンプルを支持する接地サンプルホルダに関して正のDCバイアス電圧がマスクに印加される。それに加えて、マスクに印加されるDCバイアス電圧はまた、プラズマにより得られるパターン構造加工の後のマスクのクリーニングを促進するためにも使用でき、例えば、プラズマにより得られたパターン構造加工のために正のDCバイアス電圧を使用した後に接地電極に関して負のDCバイアス電圧を使用する。
他の応用では、負のDCバイアス電圧は、プラズマにより得られるパターン構造加工のためのマスクに印加される。この場合、正のDCバイアス電圧はプラズマにより得られたパターン構造加工の後にマスクをクリーニングするために使用できる。
本発明はまた、固体サンプルをパターニングする方法にも関し、これは、
-固体サンプルをプラズマ加工装置の接地サンプルホルダ上に設置するステップと、
-プラズマ加工装置の接地サンプルホルダとプラズマ領域との間にマスクを設置するステップであって、マスクは第一の面と、第二の面と、第一の面から第二の面までマスクを通って延びる少なくとも1つのマスク開口と、を有し、第一の面はプラズマ領域の方に向けられ、第二の面は加工対象の固体サンプルの表面の方に向けられるようなステップと、
-プラズマ加工装置のプラズマ領域内に原料ガスを注入するステップと、
-原料ガスを励起させ、プラズマ領域内にプラズマを発生するのに適したエネルギーを印加するステップと、
-非ゼロ直流バイアス電圧をマスクに印加するステップであって、マスクは、マスクと固体サンプルとの間のプラズマ発生が防止されるように、固体サンプルの表面から閾値距離より短い距離に設置され、前記マスク開口は、プラズマからのイオンを選択し、固体サンプルの表面上に集束させることによって、空間選択的なパターン構造加工を生成するような寸法及び形状とされるようなステップと、
を含む。
方法の各種の態様によれば、原料ガスと直流バイアス電圧は、固体サンプルの表面上に、それぞれパターン層堆積、パターンエッチング、パターンイオン衝突、パターンドーピング、パターンクリーニング、パターン高密度化、及び/又はパターン表面機能化を生じさせるように選択される。
特定の実施形態において、直流バイアス電圧は、それぞれ、1つの加工ステップ中に正であり、他の加工ステップ中は負である。
好ましくは、直流バイアス電圧は、所定の大きさ及び/又はプロファイルを有する空間選択的なパターン構造特徴物を生成するように振幅の点で調整される。
同じく好ましくは、マスクと固体サンプルの表面との間の距離は、所定の大きさ及び/又はプロファイルを有するパターン構造特徴物を生成するように調整される。
特定の実施形態によれば、マスクは第一の導電部と、第一の導電部から電気的に絶縁された第二の導電部と、を含み、第一の導電部は第一の種類のマスク開口を含み、第二の導電部は第二の種類のマスク開口を含み、方法は、
-第一の原料ガスをプラズマ領域に注入し、第一の直流バイアス電圧を第一の導電部に印加し、第二の直流バイアス電圧を第二の導電部に印加して、第一の種類のマスク開口を通るプラズマからの第一の種類のイオンを選択し、集束させることによって、固体サンプルの表面上に第一の種類のパターン構造加工を生成するようにするステップと、
-他の原料ガスをプラズマ領域に注入し、第三の直流バイアス電圧を第一の導電部に印加し、第四の直流バイアス電圧を第二の導電部に印加し、第二の種類のマスク開口を通るプラズマからの他の種類のイオンを選択し、集束させることによって固体サンプルの表面上に第二の種類のパターン構造加工を生成するようにするステップと、
を含む。
それゆえ、これらの装置と方法により、基板の表面上の、マスク開口により限定され、好ましくはマスク開口より小さい空間範囲のパターンを画定する領域上でプラズマにより得られるパターン構造加工を実行し、基板の表面上にパターンを形成することを可能となる。
特定の応用において、本開示は、プラズマ励起化学気相成長法を使いるパターン構造層の空間選択的な堆積を可能にする。好ましくは、これはDCバイアスマスクと加工面とが接触しない状態で実現される。プラズマ条件、特に原料ガスの化学成分に応じて、本開示はまた、プラズマ励起化学気相成長法を使った、好ましくは基板表面と接触しない、基板表面の空間選択的なエッチング、したがって開口を有するパターン構造表面の形成、も可能にする。DCバイアス電圧と調整された化学的性質を組み合わせたその他の条件では、本開示はパターン構造表面テクスチャリング、表面クリーニング、及び/又は表面機能化等、プラズマにより得られる空間選択的な表面改質も可能にする。本開示はまた、イオン衝突による空間選択的なドーピングも可能にする。換言すれば、本発明は、基板表面にフォトレジストマスキング層を塗布せずに、ミリメートル又はミリメートル未満の空間分解能でのマスキング作業を実現する。
さらに、異なる加工ステップ間でマスク構成及び/又はDCバイアス電圧をリアルタイムで変化させることによって、複数のパターンも実現できる。このようにして、プラズマエリアとサンプル表面との間の領域からマスクを取外し、プラズマ加工がマスクにより限定されず、固体サンプルの表面全体に均一に延びる、均一な、マスクを用いない堆積、エッチング、又はクリーニング工程を同じプラズマ反応チャンバで行うことができる。
本発明はまた、太陽電池、半導体デバイス、又は光電子デバイスの製造のための、本明細書で開示される何れかの実施形態によるパターン構造加工のための装置及び/又は本明細書で開示される何れかの実施形態による方法の使用にも関する。
本発明は特に、本明細書で開示されるようなプラズマ発生システムを使用する、及び/又はパターン構造デバイスの製造方法を使用する太陽光発電電池デバイスの製造に応用される。
この説明は、非限定的な例示目的のためにのみ行われ、下記のような添付の図面を参照するとより理解しやすい。
本発明の実施形態によるパターン構造加工のための装置の断面を概略的に示す。 特定の実施形態によるパターン構造加工のための容量結合装置の断面を概略的に示す。 図1又は2に示されるマスクを使ったパターン構造加工のための装置を使って取得されるパターン付き特徴物の断面プロファイルの実験結果を示し、それぞれ、マスクが正にDCバイアスされた場合(丸い点を結ぶ曲線)と、同じマスクが接地されている場合(四角の点を結ぶ曲線)である。 特定の実施形態による2つの金属部を含むマスクの上面図を概略的に示す。
本開示は、特に基板表面上にパターン構造特徴物、すなわち薄膜又は薄膜スタックを、より安価な製造コストで、好ましくは前記表面と接触せずに堆積及び/又はエッチングするための、プラズマにより得られるパターン構造加工のための手法に関する。
装置と工程
一般的なプラズマ加工装置
図1は、本発明によるパターン構造加工のための装置を概略的に示す。
装置は、原料ガス2を注入するためのガス供給アセンブリ(図示せず)と、プラズマ領域で原料ガス2を励起させることによってプラズマ20を発生するようになされたエネルギー源(図示せず)と、を含む。
ガス供給アセンブリは、例えば、プラズマ領域で原料ガス又は混合ガスを注入するための1つ又は複数のガス源に接続されたガス注入ラインを含む。
プラズマ領域は好ましくは、加工チャンバ中に位置付けられる。加工チャンバは低圧で、すなわち、換言すれば、大気圧より低い圧力で動作してよい。代替的に、加工チャンバは高圧で、すなわち、換言すれば、大気圧より高い、又はそれと等しい圧力で動作してよい。
本開示では、エネルギー源は、電気エネルギー源及び/又は磁気エネルギー源の中から選択されてよい。電気エネルギー源は、無線周波数又はマイクロ波のタイプであってよい。プラズマ発生手段の種類に関係なく、プラズマ領域内で発生するプラズマ20を考える。
例えば、エネルギー源は、2つの平面平行電極間に接続され、電極間にあるプラズマ領域内で容量結合プラズマ(すなわちCCP)を発生するように構成された電源を含む。代替的な実施形態において、エネルギー源は、誘導結合プラズマ(すなわちICP)を発生するように配置されたコイル電極に接続された電源を含む。容量又は誘導結合プラズマ発生装置は、プラズマ領域で追加の磁場を発生させるための磁場発生システムをさらに含んでいてよい。
他の代替的な実施形態において、エネルギー源は、導波路を介してプラズマ発生領域に結合され、マイクロ波プラズマを発生させるようになされたマイクロ波アンテナを含む。
図1に示される装置は、接地サンプルホルダ22を含む。サンプルホルダ22は、例えば、サンプル5を受けるようになされた平坦面を有する。サンプルホルダ22は、プラズマ発生装置の接地電極を形成してよい。
固体サンプル5は、接地サンプルホルダ22上に置かれる。固体サンプル5は、第一の表面51と第二の表面52を有する。より詳しくは、固体サンプル5の第二の表面52は接地サンプルホルダ22と接触している。基板5の第一の表面51は、プラズマ領域の方に向けられている。固体サンプル5は例えば、単結晶又は多結晶シリコン等の半導体又はガラス基板である。例えば、固体サンプル5はシリコンウェハ等の平坦な平行基板である。基板5の表面51は平坦であっても、又はパターン構造面であってもよい。固体サンプル5は、第一の表面51及び/又は第二の表面52上の薄膜スタックを含んでいてよい。第一の表面51はここでは、加工される表面である。第一の表面51は好ましくは、直交座標(XYZ)によるXY平面内に置かれる。
図1に示される装置は、プラズマ領域とサンプルホルダ22との間に設置された直流(DC)バイアスマスク4をさらに含む。好ましくは、マスク4は概して平坦な形状を有し、XY平面内に置かれる。より詳しくは、マスク4はプラズマ領域の方に向けられた第一の面45と、サンプルホルダ22の方に向けられた第二の面46を有する。第一の面45と第二の面46は好ましくは、XY平面内に置かれる。マスク4は、第一の面45から第二の面46まで延びる少なくとも1つのマスク開口40を含む。図1に示される例において、マスク4は複数のマスク開口40又は貫通穴を含む。マスク4は、マスク開口40間に無地部分を含む。変形型において、マスク4は単独のマスク開口40を含んでいてもよい。
マスク開口40はX軸に沿った断面プロファイルを有し、Y軸に沿って同様のプロファイルで延びていてもよく、それによってサンプル表面上にY軸に沿って長さ方向に延びる1次元パターンが生成される。
代替的に、マスク開口はX軸及びY軸に沿った2次元断面プロファイルを有していてよい。例えば、マスク開口はY軸に沿って図1に示されるものと同様のプロファイルを有していてもよく、それによって固体サンプル5の表面51上でX及びY方向の両方に限定されたパターンが生成される。
例えば、マスク開口40は軸Xに沿った幅Wと軸Zに沿った高さHを有する。マスク開口の高さHはマスク高さと概して等しい。一般に、軸Xに沿った幅Wは0.1mm~5mm、好ましくは0.5mm~2mmである。マスク開口はアスペクト比(高さ対幅H/W)を有する。このアスペクト比は1より大きく、好ましくは2より大きい。例えば、0.5mmの幅Wと2mm高さHの長方形の形状及び、それゆえ4のアスペクト比を有する。開口のY軸の寸法はX軸のそれより大きいか、それと等しい。
好ましくは、マスクは導電性材料で製作される。DC電源16はDCバイアス電圧V[4]をマスク4に印加する。
エネルギー源と原料ガスは、マスク4の第一の面45の側方にあるプラズマ領域内にプラズマ20を発生させるために使用される。
マスク4は、加工対象のサンプル5の表面15から距離D2に設置される。距離D2はマスク4の第二の面46とサンプル表面51との間のプラズマ発生を防止するように、閾値距離より短い。例えば、距離D2は0.1mm~2.0mmに設定され、DCバイアス電圧は100V又は200Vより低く、それによって約1Torr、一般には0.1Torr~10Torrの選択された圧力Pについて、マスク4とサンプル5の表面51との間のプラズマ点火が回避される。それゆえ、マスクの片側に単独のプラズマ領域20が生成される。
適切なDCバイアス電圧を使用すれば、マスク開口40により、固体サンプル5の第一の表面51上のパターン構造加工が可能となる。
より詳しくは、マスク4はDCバイアス電圧と極性に応じて、プラズマの励起又は電離イオン種に対する選択的操作を行う。プラズマはラジカル、プラスイオン、及びマイナスイオンを含む。イオンのうち、DCバイアスと同じ極性を有する部分(正のDCバイアス電圧でバイアスされたマスクの場合は正電荷イオン)はマスク開口40を通り、DCバイアスによりサンプル5の表面51に集束される。もう一方の極性のイオンは、バイアスマスクによりほぼ完全に回収される。換言すれば、DCバイアスマスク開口は、DCバイアス電圧と同じ極性のイオンを選択的に集束させる静電レンズを形成する。これに対して、DCバイアス電圧と反対の極性を有するイオンは、マスクにより引き付けられ、マスク開口を通過しない。さらに、中性ラジカルはマスク開口の壁へと失われる。ラジカルが確実に、それらのランダムな動きとその後のマスクの側壁との反応によってマスクの壁により有効に除去されるためは、マスク開口のかなり高いアスペクト比が重要である。それゆえ、DCバイアスマスクにより、マスク開口を通じて集束されたイオンを使用するサンプル表面のパターン構造加工が可能となる。その結果、サンプル表面51上に形成されるパターン構造特徴物の幅はマスク開口の幅Wより小さい。
有利な点として、マスク4に印加されるDCバイアス電圧は、固体サンプル5上のパターン構造加工のプロファイルに影響を与えるように制御され、調整される。より詳しくは、DCバイアス電圧が高いほど、パターン構造加工は狭くなる。したがって、より高い電圧が工程の当初から印加されると、パターン構造特徴物の幅はマスク開口の幅より狭くなる。
特定の応用では、プラズマ領域内で堆積プラズマを発生させるために堆積前駆体ガスが使用され、正のDCバイアス電圧V[4]がマスクに印加されてサンプルの表面51上にパターン構造特徴物25の狭い堆積物が得られる。ある例において、プラズマは、単結晶ウェハからなる基板5上にアモルファスシリコンのパターン構造特徴物25のパターン構造堆積物を得るために使用される。
代替的に、負のDCバイアス電圧がマスクに印加されて、他の種類のイオンが選択される。
他の応用では、エッチングプラズマを発生させるために他の前躯体ガスが使用される。
さらにまた別の応用では、DCバイアスマスクを通じてイオン衝突を発生させるために他の前駆体ガスが使用される。
CCPプラズマリアクタの実施形態
ここで、プラズマ加工装置の特定の実施形態をCCP型プラズマ発生システムに基づいてより詳しく説明する。
図2は、プラズマ反応チャンバ又は真空チャンバ10を含むパターン構造加工のための装置を概略的に示している。
より詳しくは、無線周波数(RF)容量結合プラズマチャンバの代表的なケースを考える。RF-CCPシステムは真空チャンバ10内に配置された第一の電極11と第二の電極12からなる電極アセンブリを含む。第一の電極11と第二の電極12は平坦で、直交座標系(XYZ)によるX及びY方向に沿って延びる平行な平面内に置かれる。この実施形態において、第二の電極12はサンプルホルダを形成する。
真空チャンバ10は、ガス注入ラインに流体接続されて、原料ガス2又は混合ガスを真空チャンバへと注入する。ポンプシステム(図示せず)が真空チャンバに接続されて、真空チャンバ内部の真空又は低圧を保持し、残留ガスを除去する。圧力センサ、流量計、及び制御装置が一般にガス注入ライン上、真空チャンバ内、及び/又はポンプシステム上に提供されて、プラズマ加工中の真空チャンバ内部の圧力と流量を制御する。ガス注入システム(図2では図示せず)は、原料ガスが第一の電極と第二の電極との間の電極間空間に満たされるよう構成される。
動作条件の例として、原料ガスは、圧力0.1~10Torrでの、堆積前駆体ガス(SiH等)又はエッチング前駆体ガス(SF等)とおそらくは第二のバッファガス(H等)の混合物である。固体サンプルの温度は400℃未満、好ましくは300℃未満である。
図の例において、第二の電極12は接地される。代替的な電流(AC)電源13はAC電圧V[1]を接地電極12に関して第一の電極11に印加する。印加されるAC電圧V[1]は好ましくは無線周波数(RF)範囲(500kHz~100MHz)である。本開示の態様によれば、無線周波数電源は第一の電極11に印加されるRF電圧を生成するために構成され、この場合、RF電圧は常に一定であるか、又は500kHz~100MHzの範囲の1つの基本周波数を含む、若しくは500kHz~100MHzの範囲の基本周波数の複数の高調波を含み、この場合、複数の高調波のそれぞれの振幅と位相は、振幅非対称性を有する(例えば、一連の山又は谷に似ている)又は傾斜非対称性を有する(例えば、鋸歯状電圧波形に似ている)波形の電圧差を生じさせるように選択される。例えば、第一の電極11に印加されるRF電圧の振幅は200V~800Vである。
第二の電極12は接地サンプルホルダを形成する。固体サンプル5は、接地された第二の電極12の上に置かれる。固体サンプル5は第一の表面51と第二の表面52を有する。より詳しくは、固体サンプル5の第二の表面52は接地された第二の電極12と接触している。基板5の第一の表面51は、第一の電極11の方に向けられる。固体サンプル5は例えば、単結晶若しくは多結晶シリコンウェハ等の半導体又はガラス基板である。例えば、固体サンプル5はシリコンウェハ等の平坦な平行基板である。基板5の表面51は平坦であっても、パターン構造表面であってもよい。固体サンプル5は、第一の表面51及び/又は第二の表面52上の薄膜スタックを含んでいてよい。第一の表面51はここでは、加工される表面である。
本開示のシステムと方法は、プラズマ加工、例えばPECVD堆積のマスキング及び/又はエッチング若しくはその他のパターン構造表面改質を実行する。マスキングは好ましくは無接触である。
これは、その上でのパターン改質、例えばパターン堆積、パターンエッチング、又はパターン表面改質が望まれる第一の表面51の正面に設置された直流(DC)バイアスマスク4を使用することによって実現される。
図2の実施形態において、マスク4は固体サンプル5と第一の電極の両方から空間的に分離されて配置される。好ましくは、マスク4は一般に、平坦な形状を有し、XY平面内に第一の電極11及び第二の電極12に平行に置かれる。より詳しくは、マスク4は、プラズマ領域の方に向けられる第一の面45と、サンプルホルダ22の方に向けられる第二の面46を有する。それぞれ、マスク4の第一の面45は、第一の電極11から第一の距離D1に設置され、また、第二の面46は第二の電極12から第二の距離D2に置かれる。例えば、D1は5mm~50mmに含まれ、D2は0.1mm~2mmに含まれる。マスク厚さは0.5mm~約10mmの範囲である。
図2の断面図に示されるように、マスク4は無地部分と複数のマスク開口40を含む。ある変形型において、マスク4は1つのマスク開口を含んでいてもよい。
マスク開口40は、X軸に沿った断面プロファイルを有し、同様のプロファイルでY軸に沿って延びていてもよく、サンプル表面上にY軸に沿って長手方向に延びる1次元パターンを生成する。
代替的に、マスク開口はX軸とY軸に沿った2次元断面プロファイルを有していてもよい。例えばマスク開口は、Y軸に沿って図2に示されるものと同様のプロファイルを有して、固体サンプル5の表面51上にX及びYの両方向に限定されたパターンを生成してもよい。
もちろん、マスク開口のより複雑な形状も想定され、それも本開示の枠内から逸脱しない。
マスク開口は、円柱形、円錐形、部分的球形、又は基板表面上に所定の空間プロファイルを有するパターンを生成するように選択された形状の中から選択された3D形状を有していてもよい。マスク開口は、第一の表面51上に形成されることになるパターンに応じて、正方形、長方形、台形、円形、若しくは楕円形等の多角形、又は非幾何学形状から選択されたXY平面内の2D断面形状を有していてもよい。同じマスク4の異なるマスク開口40は、同じ形状及び大きさを有していてもよい。代替案として、同じマスク4の異なるマスク開口40は、形状及び/又は寸法が異なっていてもよい。特定の有利な態様によれば、マスク4は1次元又は2次元周期アレイに配置された複数のマスク開口40を含む。
ある例として、マスク開口40は、XY平面内の長方形の断面と軸Zに平行な軸とを有する円柱形状を有する。マスク開口40は、軸Xに沿った幅Wと軸Zに沿った高さHとを有し、1より大きい、好ましくは2より大きい高さ対幅のアスペクト比、すなわちH/Wを特定する。一般に、幅Wは0.1mm~5mm、好ましくは0.5mm~2mmであり、例えば0.5mmの幅Wと2mmの高さHを有し、4のアスペクト比を画定する。
AC電源13は第二の接地電極12に関して第一の電極11にAC電圧V[1]を印加して、第一の電極11と第二の電極12と間のプラズマ領域に容量結合プラズマ20を生成する。DC電源16はDCバイアス電圧V[4]をマスク4に印加する。DCバイアスマスクは、プラズマ20と第二の電極12との間に配置される。DCバイアス電圧は大きさ200V未満又は100V未満程度に低く保たれ、それによってマスク4と固体サンプル5との間で焼き入れ効果によるプラズマが生成されない。例えば、距離D2は0.1~2.0mmに設定され、DCバイアス電圧は10V~100Vであり、それによってマスク4とサンプル5の表面51との間でのプラズマ発生が回避される。圧力Pは一般に、0.1Torr~10Torr、好ましくは約1Torrに選択される。それゆえ、1つのプラズマエリアが真空チャンバ10内で生成され、プラズマ20はマスク4の第一の面45と第一の電極11との間に延びる。
適切な非ゼロDCバイアス電圧を用いると、マスク開口40によって、固体サンプル5の第一の表面51上でのパターン構造加工が可能となる。より詳しくは、マスク開口40は、シャドーマスクで得られるものと比較して、第一の表面51上のプラズマ加工の、より制御され、狭められたパターニングが可能になるような寸法とされ、そのために固体サンプルの第一の表面51から距離D2に設置される。マスク開口40とマスクに印加されるDC電圧は、サンプルの表面51上の、パターン構造加工が行われるエリアを決定する。それに対して、マスクの無地部分は、マスク開口から横方向にずれたエリアで表面加工が行われるのを防止する。略述すれば、プラズマ20自体はマスク開口を通過しない。さらに、プラズマの一部の種のみがマスク開口を通過する。より詳しくは、イオンの一部のみがマスクを通り、マスク開口を通る際にDCバイアスにより集束され、その一方でラジカルはマスクの壁へと失われる。実際に、DCバイアス電圧と比較して逆の極性のイオンは、マスクにより引き付けられ、スクリーニングされる。DCバイアス電圧と同じ極性のイオンだけがマスク開口を通過し、静電レンズ効果により集束される。これらの複合的効果により、マスク開口のアスペクト比は、ラジカルが確実にマスク開口の壁によって有効に「真空クリーニング」されるようにするための重要なパラメータである。その結果、この装置により、固体サンプル5の表面51上での空間選択的なパターン構造特徴物25の加工が可能となる。加工対象の表面51は好ましくは、イオンの拡散を回避するために、マスク開口から比較的短い距離D2にある。
ある応用例では、装置は、フォトレジストマスキング層を用いずに、固体サンプルの表面51上にパターン構造特徴物25の直接堆積を提供する。
有利な点として、マスク4に印加されるDCバイアス電圧は、固体サンプル5へのパターン構造堆積物25のプロファイルに影響を与えるように制御され、調整される。特に、正のDCバイアス電圧V[4]がマスクに印加されて、狭い堆積物が得られる。前述のように、DCバイアス電圧が高いほど、パターン構造特徴物25の堆積は狭くなる。したがって、より高い電圧が堆積の当初から印加されると、堆積ライン25の幅はより狭くなる。例えば、DCバイアス電圧は10V~100Vに設定され、単結晶ウェハ上にアモルファスシリコンを堆積させるために1Torrの圧力が使用される。
任意選択により、原料混合ガスは堆積ガスとドーパントガスを含み、それによってドープされたパターン構造特徴物が堆積される。
図2のシステムは、適切な堆積前駆体ガスを使用する1つ又は複数のパターン構造エリアにわたるプラズマ励起化学気相成長法(PECVD)に使用できる。図2の例では、パターン構造堆積特徴物25対無堆積エリアとの相対的割合は、ポイントコンタクト堆積への応用に合わせられている。それゆえ、パターン構造堆積は1つのステップで直接行われる。
ガスの化学的性質を変えることにより、図1又は2の装置は、適切な原料ガスとマスクに印加される適切なDCバイアス電圧を使って、表面又は薄膜上のパターン構造エリアのプラズマ支援エッチングにも使用できる。それゆえ、サンプル5の表面51上の絶縁層に開口を形成するために、空間分解プラズマエッチングを適用することにより、パターン構造デバイスが得られてよい。このパターン構造は、2ステップで実現されてよく、すなわちこれは、ステップ1-絶縁層の均一な堆積と、ステップ2-DCバイアスマスクエッチングによる空間分解プラズマエッチングの生成と、である。任意選択により、これら2つのステップは同じ工程フロー及び/又は単独の反応チャンバ内で行われる。
プラズマにより得られるパターン構造エッチングは、他の堆積及び/又はエッチングステップの前に表面の幾つかのエリアを選択的にクリーニングするために使用できる。
DCバイアスマスクにより、所定のエリア内の薄膜の堆積又はエッチングが可能となり、それゆえ、フォトレジストマスキング層を使用しないマスキング作業が実現される。この手法により得られるパターン構造層の限界寸法と特徴物サイズは、ミリメートル未満の範囲(1~数百マイクロメートル)であり、バックコンタクト型(IBC)太陽電池又は太陽電池用ポイントコンタクト開口の製造に必要なものと両立可能である。
適切な原料ガスとマスクに印加される適切なDCバイアス電圧との組合せを用いて、装置は物理的蒸着法(PVD=Physical Vapor Deposition)又はイオン注入にも使用できる。これらのシステムでは、プラズマも使用される。例えば、PVDでは、プラズマが固体の標的と、基板ホルダを形成する接地電極との間に発生する。すでに開示したものと同様に、DCバイアスマスクはプラズマ領域と接地電極との間に挿入され、PECVDについて開示したものと同じ効果でパターン構造加工が可能となる。
他の応用では、プラズマは原料ガスから発生し、非ゼロのDCバイアス電圧がマスクに印加されて、基板の表面51のパターン構造イオン注入が行われる。この特定の工程は、イオン注入によるドーピングに使用できる。
好ましくは、DCバイアスマスクは、パターン構造プラズマ加工が行われている表面との接触を回避する。ある実施形態では、マスクは導電性材料で製作され、距離D2は非ゼロであり、所定の閾値より低く、それによってDCバイアスマスク4と接地電極12との間のプラズマ発生が防止される。この実施形態の変形型によれば、マスク4と固体サンプル5との間の距離D2は固体サンプル上のパターン構造堆積物のプロファイルをさらに制御できるように調整可能である。この実施形態において、マスクは例えばステンレススチール若しくはアルミニウム又はその他の金属若しくは金属合金で製作される。
代替的実施形態では、マスク4は、接地電極12の方に向けられたその第二の面46上の絶縁コーティングと、その第一の面45及び/又はマスク開口40の側壁上の導電部とを含む。この場合、マスクの絶縁コーティングは固体サンプル5の第一の表面51と接触していることができ、その一方で、マスク4は接地電極12及び固体サンプル5に関して非ゼロのDCバイアス電圧である。
図3は、図2を参照しながら詳述したシステムを使って得られた、1つのマスク開口40に関する実験結果を示す。より詳しくは、図2は、それぞれ、接地マスクの場合の、また正にDCバイアスされたマスクに関する、軸Xに沿った堆積材料の正規化厚さTHの測定値を示す。堆積材料はアモルファスシリコンとすることができるが、代替的にそれはナノ結晶シリコンとすることもできる。マスク開口40の幅Wは破線で示されている。この例では、幅Wは約1mmである。アスペクト比H/Wは4である。四角のドットを結ぶ曲線は、マスクが接地されている(V[4]=0ボルト)ときの堆積材料、この例ではアモルファスシリコンの厚さを表す。また、丸いドットを結ぶ曲線は、接地電極12に関して正にDCバイアスされたマスク(V[4]>0ボルト)を使用した堆積材料の厚さを表す。接地マスクを用いた堆積材料の正規化厚さTHの半値全幅(FWHM)は、広がりにより、マスク開口の幅Wより大きい。それに対して、正にDCバイアスされたマスクを用いた堆積材料の正規化厚さTHの半値全幅(FWHM)は約400マイクロメートルであり、それゆえ、マスク開口の幅Wよりずっと狭い。正にDCバイアスされたマスクを用いた堆積材料は、接地マスク(V[4]=0ボルト)を用いて堆積された堆積材料より狭いプロファイルを示し、さらにはマスク開口の幅Wよりはるかに狭いことがわかる。実際に、正にDCバイアスされたマスクの場合、マスク開口40は、プラスイオンをマスク開口40の中央部分に集束させる静電レンズとして機能する。その結果、パターン構造堆積層25の幅は、正にDCバイアスされたマスクを使った場合、マスク開口40の幅Wより狭い。
正のDCバイアスは、堆積にも又はエッチングにも使用されてよい。ガスの化学的性質は堆積効果か又はエッチング効果かを決定する。
他の応用では、負のDCバイアス電圧がマスクに印加され、その結果、マスク開口から出るプラスイオンがデフォーカスされる。これは、複数のステップの工程が検討される場合に利用され、加工エリアの幅を開口40の幅より小さく、又は大きく調整しなければならない。
このプラズマ発生装置の構成により、例えばパターン構造層25の局所的堆積が可能となる。パターン構造特徴物の軸Xに沿った横方向の寸法は、主としてマスク開口40の幅Wとアスペクト比HWとDCバイアス電圧の組合せによって決まる。
マスク開口40の形状と寸法は、パターン構造特徴物の、もう一方の横断方向Yに沿った形状と寸法を決定する。マスク開口が軸Zに沿った回転対称を示す場合、マスク開口は球面静電レンズとして機能し、回転対称のパターン構造特徴物を生成する。これに対して、マスク開口が軸Xに沿って1mm未満の狭い幅Wと、軸Yに沿って数ミリメートルを超える長さLの長いスリット形状を有する場合、マスク開口は円柱静電レンズとして機能し、軸Xに沿ってマスク開口40の幅Wより短い、長い形状を有するパターン構造特徴物が生成される。
したがって、DCバイアスマスクの使用により、狭いマスク開口を機械加工する必要が限定的となる。それゆえ、ミリメートル又はミリメートル未満の寸法のマスク開口は、マイクロメートルサイズのマスク開口より機械加工しやすい。さらに、マスク厚さは好ましくは1ミリメートルより厚く、それゆえ、マスク4について、より高い機械的強度が確保される。
固体サンプル5の表面51上への材料堆積中、マスクも堆積材料で覆われる場合がある。その結果、マスク開口が詰まる場合がある。加工済みサンプルがサンプルホルダから取り外された後、例えばNFプラズマを用いたクリーニングプラズマ化学を使ってマスクをクリーニングすることができる。有利な態様として、負のDCバイアス電圧をマスクに印加して、マスクをより効率的にクリーニングすることができる。実際に、この場合、プラスイオンがマスクにより引き付けられ、したがってクリーニング速度が速まる。
本開示は、バックコンタクト型(IBC)太陽光発電電池のための、及び太陽電池のポイントコンタクト用絶縁開口のためのインタデジット型コンタクトの堆積に最も好適に利用できる。
前述のように、マスク4は単独の導電部から形成できる。例えば、マスク開口40は、バルク金属プレートの貫通穴又はスリットとして機械加工される。代替的に、マスク4は相互につなぎ合わされた部分の集合を含む(図4の例を参照)。変形型の代替案では、マスク4は幾つかの部分を含み、これらの部分の少なくとも1つはその他に関して移動可能である。
図4は、マスクの他の例の上面図を示す。マスク4はここでは、第一の金属部41と第二の金属部42を含む。第一の金属部41は第二の金属部42から、例えば絶縁体48により電気的に分離される。第一の金属部41、絶縁体48、及び第二の金属部は相互につなぎ合わされる。図の例において、第一の金属部41と第二の金属部42は相補的な形状を有し、例えば2つの勘合する櫛形である。第一の金属部41は複数の第一のマスク開口43を取り囲む。同様に、第二の金属部42は複数の第二のマスク開口44を取り囲む。第一のDCバイアス電圧が第一の金属部41に印加される。第二のDCバイアス電圧が第二の金属部42に印加される。それゆえ、第一の金属部41と第二の金属部42は異なる電圧とすることができる。好ましくは、第一の非ゼロDCバイアス電圧と第二の非ゼロDCバイアス電圧が1度に印加される。有利な点として、第一のDCバイアス電圧の符号は第二のDCバイアス電圧の符号の反対である。第一及び第二のDCバイアス電圧のそれぞれの符号は、連続する加工ステップに応じて反転してもよい。
例えば、第一の正のDCバイアス電圧(V[41]>0ボルト)は第一の導電部41に印加され、第二の負のDCバイアス電圧(V[42]<0ボルト)は第二の導電部42に印加される。このようにして、それぞれ堆積材料、エッチング材料、又はイオン衝突材料の狭いプロファイルが第一のマスク開口43の正面に形成され、これに対して第二のマスク開口44の正面では加工速度が低下するか、さらにはゼロになる。例えば、n型にドープされた半導体材料は、上述のDCバイアス電圧条件で適当な原料混合ガス、例えば二水素(H)、シラン(SiH)、及びリン(PH)の混合物等を用いて第一のマスク開口43を通じて堆積させられる。
すると、バイアス電圧の極性は反転し、負のDCバイアス電圧(V[41]<0ボルト)が第一の導電部41に印加され、正のDCバイアス電圧(V[42]>0ボルト)が第二の導電部42に印加される。原料ガスは、例えば二水素(H)、シラン(SiH)、及びジボラン(B)で構成される混合ガスから、他のパターン構造層、理想的にはこの例ではp型ドープ層を堆積させるように切り替えられる。このようにして、DCバイアス電圧の極性とプラズマ化学を共に調整することにより、p型にドープされた半導体材料が第二のマスク開口44から堆積され、その一方で、第一のマスク開口43の正面での堆積速度はゼロとされる。
図4の例のマスクは、例えばインタデジット型コンタクトを生成するための単独の工程フローで、同じプラズマリアクタ内で、それぞれ、第一のマスク開口に対応するn型パターン構造層と、また、第二のマスク開口44に対応するp型パターン構造層とを形成する用途に合わせて調整されている。
図4に示されるマスク構造と前述の2ステップ工程を用いて、IBC構造のインタデジット型n型及びp型フィンガが堆積され、マスク自体の設計により自己整列する。
マスク4を取り除くことにより、パターン構造加工ステップの合間に同じ加工チャンバ内で均一なプラズマ加工を行うことが可能となる。それゆえ、DCバイアスマスク及び加工条件により、連続する工程ステップでの複数のパターン構造及び/又はパターン無し層を堆積させることが可能となる。
性能の面で、DCバイアスマスクの使用により、軸X及び/又はYに沿って約100マイクロメートルというミリメートル未満の限界寸法のパターンを形成できる。このような限界寸法は、産業用太陽電池製造の現在の要求によく適している。
したがって、本明細書で開示されているDCバイアスマスクの使用により、パターン構造層又はデバイスの製造の加工コストを格段に削減できる。
バイアスマスクを用いた工程により、ポイントコンタクト及び/又はIBCコンタクトを形成するために通常必要となる、高コストのステップの繰返しが回避されるため、ステップ数も大幅に減少する。バイアスマスクとその動作は、現在利用可能なプラズマチャンバ内に容易に実装される場合がある。DCバイアスマスクをプラズマリアクタに追加しても、プラズマに対する混乱は非常に限定的であることが予想される。したがって、本開示は、すでに最適化されたレシピの何れにもわずかな変更のみで使用されてよく、新たなレシピの考案を必要としない。
本明細書で開示されるプラズマ発生装置及び工程の主な用途は、高効率結晶シリコン太陽電池を製造するためのバックコンタクト又は絶縁開口の形成である。
本開示により、エミッタ形成ステップが2つ減り、さらには1つのステップまで減少するため、IBC型セルの製造の複雑さが劇的に軽減される。さらに、IBC製造ステップは低温で実行され、これは、プラズマ加工温度が通常400℃未満に限定されるからである。これらの利点は、IBC電池の製造コストを大きく低減させることができる。
さらに、本開示により、セル製造工程フローにいかなる工程ステップも追加せずに、IBC構成及びHITパシベーションステップの両方を使用することが可能となる。
最後に、特にマスク4がパターン構造表面から離れている場合、表面損傷及び/又は汚染が回避される。
本開示は、すでに業界で使用されている高性能素子をはるかに単純且つ安価な工程を使って実装できるようにする。DCバイアスマスクを用いた工程と装置を使用しても、性能損失は一切ないと予想されるはずである。DCバイアスマスクは既存のツールに、プラズマ加工装置の電極間に追加のマスクを挿入し、DCバイアス電源をこのマスクに接続するだけで簡単に実装できる。
本開示により、IBCコンタクトを1つの工程ステップにおいて低温で形成でき、おそらくは同じプラズマ反応チャンバ内で薄い固有のa-Si:Hパシベーション層が使用される。方法と装置により、セル製造工程フローに追加の加工ステップを一切追加することなく、HITパシベーションステップとIBC構成の両方の組合せを使用できる。方法は無接触という利点を提供し、これは、クリーンなウェハの表面(酸化膜が除去されている)が損傷と汚染を非常に受けやすいため、重要な問題を解決する。
この方法では、プラズマによる種の活性化又は電離を必要とするあらゆるプラズマ加工ステップを使用できる。したがって、DCバイアスマスキング方式は、例えばこれらに限定されないが、堆積、エッチング、クリーニング、高密度化、及び機能化等の工程にとって等しく有益である。
本明細書で開示されるDCバイアスマスキング方式はまた、その他の太陽光発電デバイス、光検出器、及びセンサの製造にも応用される。

Claims (16)

  1. -原料ガス(2)源と、
    -前記原料ガス(2)を励起させ、プラズマ領域でプラズマ(20)を発生させるのに適したエネルギー源と、
    -固体サンプル(5)を受けるように構成された接地サンプルホルダ(12)と、
    を含むパターン構造加工のための装置において、
    -前記プラズマ領域と前記接地サンプルホルダ(12)との間に配置されたマスク(4)であって、前記プラズマ領域の方に向けられた第一の面(45)と加工対象の前記固体サンプル()の表面(51)の方に向けられた第二の面(46)とを有し、前記第一の面から前記第二の面まで前記マスクを通って延びる少なくとも1つのマスク開口(40、43、44)を含むマスク(4)と、
    -直流非ゼロバイアス電圧を前記マスクに印加するようになされた電源(16)と、を含み、
    前記マスク(4)は、前記マスク(4)と前記固体サンプル(5)との間のプラズマ発生が防止されるように、前記固体サンプル(5)の前記表面(51)から閾値距離より短い距離(D2)に設置され、前記マスク開口(40、43、44)は、前記プラズマ(20)からのイオンを選択して前記固体サンプル(5)の前記表面(51)上に集束させることによって空間選択的なパターン構造加工が行われるような寸法及び形状とされ、
    前記マスク(4)は前記第一の面(45)上に導電部を有し、導電部は前記マスク開口(40、43、44)の側壁を部分的又は完全に覆い、前記マスクの前記第二の面(46)は絶縁部を含み、前記マスク(4)の前記第二の面(46)の前記絶縁部は加工対象の前記固体サンプル(5)の前記表面(51)と接触することを特徴とするパターン構造加工のための装置。
  2. 前記マスク開口(40、43、44)は、前記マスク(4)の前記第二の面(46)に平行な第一の方向(X)に沿って測定されるミリメートル未満からミリメートルの範囲にわたる開口幅(W)を有し、前記マスク開口(40、43、44)は、前記マスク(4)の前記第二の面(46)を横断するように測定される他の方向(Z)への開口高さ(H)を有し、前記開口高さ(H)対前記開口幅(W)のアスペクト比(H/W)を画定し、前記アスペクト比(H/W)は1より大きい、請求項1に記載の装置。
  3. 前記マスク開口(40、43、44)は円錐若しくは円柱形状又は、前記固体サンプル(5)の前記表面(51)上の所定の空間プロファイルを有するパターンを生成するように選択された形状を有する、請求項1又は請求項2に記載の装置。
  4. 前記マスク(4)は、1次元又は2次元周期アレイに配置された複数のマスク開口(40、43、44)を含む、請求項1~3の何れか1項に記載の装置。
  5. 前記マスク(4)は導電性材料で製作され、前記マスク(4)は前記固体サンプル(5)の前記表面(51)から非ゼロの距離(D2)に設置される、請求項1~4の何れか1項に記載の装置。
  6. 前記マスク(4)は第一の導電部(41)と前記第一の導電部(41)から電気的に絶縁された第二の導電部(42)を含み、前記第一の導電部(41)は第一の種類のマスク開口(43)を含み、前記第二の導電部(42)は第二の種類のマスク開口(44)を含み、前記電源(16)は、第一の直流バイアス電圧を前記第一の導電部(41)に印加するようになされ、前記電源(16)は、第二の直流バイアス電圧を前記第二の導電部(42)に印加するようになされる、請求項1~5の何れか1項に記載の装置。
  7. 前記第一の直流バイアス電圧と前記第二の直流バイアス電圧とは同じ時点で反対の極性を有する、請求項6に記載の装置。
  8. 前記エネルギー源は、前記接地サンプルホルダ(12)に平行に配置され、容量結合プラズマを発生するように構成された平面電極(11)に接続された他の電源(13)又は、誘導結合プラズマを発生するように配置されたコイル電極若しくは導波路を介して前記プラズマ領域に結合され、マイクロ波プラズマを発生するように配置されたマイクロ波アンテナ及び/又は前記プラズマ領域に磁場を発生するための磁場発生システムに接続された他の電源を含む、請求項1~7の何れか1項に記載の装置。
  9. 固体サンプル(5)をパターニングする方法において、
    -固体サンプル(5)をプラズマ加工装置の接地サンプルホルダ(12)上に設置するステップと、
    -前記プラズマ加工装置の前記接地サンプルホルダ(12)とプラズマ領域との間にマスク(4)を設置するステップであって、前記マスク(4)は第一の面(45)と、第二の面(46)と、前記第一の面から前記第二の面まで前記マスクを通って延びる少なくとも1つのマスク開口(40、43、44)と、を有し、前記第一の面(45)は前記プラズマ領域の方に向けられ、前記第二の面(46)は加工対象の前記固体サンプル(5)の表面(51)の方に向けられ、前記マスク(4)は前記第一の面(45)上に導電部を有し、導電部は前記マスク開口(40、43、44)の側壁を部分的又は完全に覆い、前記マスクの前記第二の面(46)は絶縁部を含み、前記マスク(4)の前記第二の面(46)の前記絶縁部は加工対象の前記固体サンプル(5)の前記表面(51)と接触するようなステップと、
    -前記プラズマ加工装置の前記プラズマ領域内に原料ガス(2)を注入するステップと、
    -前記原料ガス(2)を励起させ、前記プラズマ領域内にプラズマ(20)を発生するのに適したエネルギーを印加するステップと、
    -非ゼロ直流バイアス電圧を前記マスク(4)に印加するステップであって、前記マスク(4)は、前記マスク(4)と前記固体サンプル(5)との間のプラズマ発生が防止されるように、前記固体サンプル(5)から閾値距離より短い距離(D2)に設置され、前記マスク開口(40、43、44)は、前記プラズマ(20)からのイオンを選択し、前記固体サンプル(5)の前記表面(51)上に集束させることによって空間選択的なパターン構造加工を生成するような寸法及び形状とされるようなステップと、
    を含む方法。
  10. 前記原料ガスと直流バイアス電圧は、前記固体サンプル(5)の前記表面(51)上に、それぞれパターン層堆積、パターンエッチング、パターンイオン衝突、パターンドーピング、及び/又はパターンクリーニングを生じさせるように選択される、請求項9に記載の方法。
  11. 前記直流バイアス電圧は正である、請求項9又は10に記載の方法。
  12. 前記直流バイアス電圧は負である、請求項9又は10に記載の方法。
  13. 前記直流バイアス電圧は、所定の大きさ及び/又はプロファイルを有する空間選択的なパターン構造特徴物を生成するように振幅の点で調整される、請求項10~12の何れか1項に記載の方法。
  14. 前記マスク(4)と前記固体サンプル(5)の前記表面(51)との間の前記距離(D2)は、所定の大きさ及び/又はプロファイルを有するパターン構造特徴物を生成するように調整される、請求項10~13の何れか1項に記載の方法。
  15. 前記マスク(4)は第一の導電部(41)と、前記第一の導電部(41)から電気的に絶縁された第二の導電部(42)と、を含み、前記第一の導電部(41)は第一の種類のマスク開口(43)を含み、前記第二の導電部(42)は第二の種類のマスク開口(44)を含み、前記方法は、
    -第一の原料ガスをプラズマ領域に注入し、第一の直流バイアス電圧を前記第一の導電部(41)に印加し、第二の直流バイアス電圧を前記第二の導電部(42)に印加して、前記第一の種類のマスク開口(43)を通る前記プラズマからの第一の種類のイオンを選択し、集束させることによって、前記固体サンプル(5)の前記表面(51)上に第一の種類のパターン構造加工を生成するようにするステップと、
    -他の原料ガスを前記プラズマ領域に注入し、第三の直流バイアス電圧を前記第一の導電部(41)に印加し、第四の直流バイアス電圧を前記第二の導電部(42)に印加し、前記第二の種類のマスク開口(44)を通る前記プラズマからの他の種類のイオンを選択し、集束させることによって前記固体サンプル(5)の前記表面(51)上に第二の種類のパターン構造加工を生成するようにするステップと、
    を含む、請求項10~14の何れか1項に記載の方法。
  16. 太陽電池、半導体デバイス、又は光電子デバイスの製造のための、請求項1~8の何れか1項に記載の装置及び/又は請求項9~15の何れか1項に記載の方法の使用。

JP2019563838A 2017-05-19 2018-05-18 パターン構造加工のための装置と方法 Active JP7335815B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17305586.4A EP3404693B1 (en) 2017-05-19 2017-05-19 Apparatus and method for patterned processing
EP17305586.4 2017-05-19
PCT/EP2018/063126 WO2018211081A1 (en) 2017-05-19 2018-05-18 Apparatus and method for patterned processing

Publications (2)

Publication Number Publication Date
JP2020521322A JP2020521322A (ja) 2020-07-16
JP7335815B2 true JP7335815B2 (ja) 2023-08-30

Family

ID=59014544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019563838A Active JP7335815B2 (ja) 2017-05-19 2018-05-18 パターン構造加工のための装置と方法

Country Status (7)

Country Link
US (1) US11600739B2 (ja)
EP (2) EP3404693B1 (ja)
JP (1) JP7335815B2 (ja)
KR (1) KR102541966B1 (ja)
CN (1) CN110945623B (ja)
ES (1) ES2773989T3 (ja)
WO (1) WO2018211081A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109652761B (zh) * 2019-01-30 2021-01-26 惠科股份有限公司 镀膜方法及镀膜装置
TWI825651B (zh) * 2022-04-01 2023-12-11 韓商細美事有限公司 利用電漿的基板處理裝置及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241407A (ja) 2003-02-03 2004-08-26 Seiko Epson Corp 表面処理装置および表面処理方法
JP2006196752A (ja) 2005-01-14 2006-07-27 Ulvac Japan Ltd プラズマドーピング装置及びプラズマドーピング方法
JP2008539595A (ja) 2005-04-25 2008-11-13 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 傾斜プラズマドーピング
JP2013511823A (ja) 2009-11-17 2013-04-04 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド ワークピースの注入処理を制御可能に実行する装置および方法
JP2013516071A5 (ja) 2010-12-17 2013-12-26
JP2014239210A (ja) 2013-04-05 2014-12-18 ラム リサーチ コーポレーションLam Research Corporation 半導体製造用の内部プラズマグリッド
WO2017037064A1 (en) 2015-08-31 2017-03-09 Total Marketing Services Plasma generating apparatus and method of manufacturing patterned devices using spatially resolved plasma processing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154479A (ja) * 1997-11-20 1999-06-08 Hitachi Ltd 2次電子画像検出方法及びその装置並びに集束荷電粒子ビームによる処理方法及びその装置
JP4340348B2 (ja) * 1998-01-22 2009-10-07 株式会社日立国際電気 プラズマ生成装置
US6335534B1 (en) * 1998-04-17 2002-01-01 Kabushiki Kaisha Toshiba Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes
US20060042752A1 (en) * 2004-08-30 2006-03-02 Rueger Neal R Plasma processing apparatuses and methods
US7820460B2 (en) * 2007-09-07 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Patterned assembly for manufacturing a solar cell and a method thereof
US8187979B2 (en) * 2009-12-23 2012-05-29 Varian Semiconductor Equipment Associates, Inc. Workpiece patterning with plasma sheath modulation
CN103370780B (zh) * 2011-02-18 2016-01-20 应用材料公司 晶片级分割的方法和系统
US8716682B2 (en) * 2011-04-04 2014-05-06 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for multiple slot ion implantation
JP5606388B2 (ja) * 2011-05-13 2014-10-15 株式会社東芝 パターン形成方法
KR101590082B1 (ko) * 2011-11-23 2016-01-29 어플라이드 머티어리얼스, 인코포레이티드 실리콘 산화물 화학 기상 증착 포토레지스트 평탄화를 위한 장치들 및 방법들
US9297063B2 (en) * 2012-04-26 2016-03-29 Varian Semiconductor Equipment Associates, Inc. Plasma potential modulated ion implantation system
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
US20140360429A1 (en) * 2013-06-06 2014-12-11 Tel Solar Ag Gas barrier element for pecvd reactors
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241407A (ja) 2003-02-03 2004-08-26 Seiko Epson Corp 表面処理装置および表面処理方法
JP2006196752A (ja) 2005-01-14 2006-07-27 Ulvac Japan Ltd プラズマドーピング装置及びプラズマドーピング方法
JP2008539595A (ja) 2005-04-25 2008-11-13 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 傾斜プラズマドーピング
JP2013511823A (ja) 2009-11-17 2013-04-04 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド ワークピースの注入処理を制御可能に実行する装置および方法
JP2013516071A5 (ja) 2010-12-17 2013-12-26
JP2014239210A (ja) 2013-04-05 2014-12-18 ラム リサーチ コーポレーションLam Research Corporation 半導体製造用の内部プラズマグリッド
WO2017037064A1 (en) 2015-08-31 2017-03-09 Total Marketing Services Plasma generating apparatus and method of manufacturing patterned devices using spatially resolved plasma processing

Also Published As

Publication number Publication date
EP3404693A1 (en) 2018-11-21
CN110945623B (zh) 2022-09-16
US20200185564A1 (en) 2020-06-11
ES2773989T3 (es) 2020-07-16
US11600739B2 (en) 2023-03-07
KR20200009013A (ko) 2020-01-29
JP2020521322A (ja) 2020-07-16
CN110945623A (zh) 2020-03-31
WO2018211081A1 (en) 2018-11-22
EP3625816A1 (en) 2020-03-25
EP3404693B1 (en) 2019-11-13
KR102541966B1 (ko) 2023-06-12

Similar Documents

Publication Publication Date Title
US20230230814A1 (en) Method and Apparatus for Plasma Processing
KR102284325B1 (ko) 반도체 제조를 위한 내부 플라즈마 그리드
US8470616B2 (en) Patterned assembly for manufacturing a solar cell and a method thereof
US20080289576A1 (en) Plasma based ion implantation system
KR102594824B1 (ko) 플라즈마 발생 장치 및 공간적으로 분리된 플라즈마 처리를 이용하여 패턴화된 디바이스를 제조하는 방법
KR20120096090A (ko) 플라즈마 쉬스 변조를 이용한 워크 피스의 패터닝
JP7335815B2 (ja) パターン構造加工のための装置と方法
US8592230B2 (en) Method for patterning a substrate using ion assisted selective depostion
US20060121210A1 (en) Plasma processing equipment and method of operating the same
US8431495B2 (en) Stencil mask profile
KR20110098693A (ko) 저손상 공정을 위한 차세대 나노소자용 식각 장비
TW202133688A (zh) 包含多個電子源的電漿處理設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230818

R150 Certificate of patent or registration of utility model

Ref document number: 7335815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150