JP7327715B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7327715B1
JP7327715B1 JP2023529936A JP2023529936A JP7327715B1 JP 7327715 B1 JP7327715 B1 JP 7327715B1 JP 2023529936 A JP2023529936 A JP 2023529936A JP 2023529936 A JP2023529936 A JP 2023529936A JP 7327715 B1 JP7327715 B1 JP 7327715B1
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
semiconductor chip
substrate
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023529936A
Other languages
English (en)
Inventor
隆行 日坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7327715B1 publication Critical patent/JP7327715B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

基材(12)と、基材(12)の上に配置された半導体チップ(14)と、基材(12)の上に配置され、半導体チップ(14)を囲む側壁(16)と、側壁(16)の上かつ半導体チップ(14)の上方に配置され、基材(12)、半導体チップ(14)および側壁(16)とともに中空構造(22)を形成するふた(18)と、を備え、ふた(18)には中空構造(22)の内部まで貫通する貫通部(20)が設けられている。

Description

本開示は、半導体装置に関する。
半導体装置には、内部が中空である中空構造パッケージを用いたものがある。中空構造パッケージの内部に半導体チップが搭載される。このようなパッケージを用いた場合、中空部分の気体に含まれる水分、ガスにより、パッケージの内部が結露する等の不具合が発生することがある。
特許文献1には、パッケージ内の結露等を防止するため、パッケージのふたを接着する箇所の一部を通気可能にした半導体装置が開示されている。
また、半導体装置の中には、パッケージ内部が樹脂で充填されたモールドパッケージを用いたものがある。樹脂は半導体チップを覆うように充填されている。このようなパッケージでは樹脂を用いるため気密性が保たれず、周辺から内部に水分、ガスが侵入することがある。また、使用する接着剤および樹脂にも水分、ガスが含有されている。これらが要因となり、半導体チップ周辺に水分、ガスが到達することがある。
特許文献2には、半導体チップ周辺に水分が到達することを防止するため、樹脂に貫通孔を設け、水分等を外部に排出する半導体装置が開示されている。
特開2002-124589号公報 特開平9-219471号公報
しかし、特許文献1に記載の半導体装置では、ふたを接着する箇所の一部に通気箇所を確保しているため、通気箇所の開口面積が小さいという問題がある。また、特許文献2に記載の半導体装置では、貫通孔は半導体チップに到達しておらず、リード端子のアイランドに到達するだけであるため、こちらも通気箇所の開口面積が小さい。通気箇所の開口面積が小さいと、水分、ガスの排出が不十分となる。
本開示は上記の問題を解消するためになされたもので、水分、ガスの排出が十分可能な半導体装置を得ることを目的としている。
本開示にかかる第の半導体装置は、表面に半導体素子が形成された半導体基板と、表面の上に配置され、半導体素子を囲む側壁と、側壁の上かつ半導体素子の上方に配置され、表面および側壁とともに中空構造を形成するふたと、を備え、側壁には中空構造まで貫通する貫通部が設けられ、貫通部の開口部分の形状は、表面に垂直な辺を持つ長方形であり、長方形は側壁の最上部から最下部にわたり、長方形の表面に平行な辺の長さは0.5mm以上1mm以下である。
本開示にかかる第2の半導体装置は、基材と、基材の上に配置された半導体チップと、基材の上に形成され、半導体チップを覆う封止樹脂と、を備え、封止樹脂には、半導体チップを露出させ、封止樹脂の互いに対向する側面の間を貫通する貫通部が設けられている。
本開示によれば、水分、ガスの排出が十分に可能な半導体装置を得られる。
実施の形態1にかかる半導体装置の上面図である。 実施の形態1にかかる半導体装置の断面図である。 実施の形態1にかかる半導体装置の断面図である。 耐湿試験前後のドレインリーク電流の増加量を示す図である。 実施の形態2にかかる半導体装置の上面図である。 実施の形態2にかかる半導体装置の断面図である。 実施の形態2にかかる半導体装置の断面図である。 実施の形態3にかかる半導体装置の断面図である。
実施の形態1.
実施の形態1にかかる半導体装置10を図1~図3に示す。図1が上面図、図2が図1のA-A断面図、図3が図1のB-B断面図である。半導体装置10は基材12、半導体チップ14、側壁16、ふた18、ワイヤ24、リード端子26を備える。半導体装置10は中空構造22を備える。図1では説明のため、側壁16を透過して示している。
基材12は例えば樹脂から成る。
基材12の上に半導体チップ14が配置されている。半導体チップ14は半導体プロセスを用いて製造されたチップであり、能動素子でもよいし、受動素子でもよい。あるいはMEMS(Micro Electro Mechanical Systems)でもよい。
基材12の上に側壁16が配置されている。側壁16は半導体チップ14を囲むように配置されている。側壁16は例えば樹脂から成る。
側壁16の上かつ半導体チップ14の上方にふた18が配置されている。基材12、半導体チップ14、側壁16およびふた18によって中空構造22が形成されている。中空構造22のサイズは8mm×8mm×1.5mmである。半導体チップ14の表面は中空構造22の内部に露出されている。ふた18は例えば金属から成る。
ふた18には中空構造22まで貫通する貫通部20が設けられている。貫通部20は複数設けられている。
貫通部20の開口部分の形状は円である。貫通部20における開口部分の円の直径は0.5mm以上1mm以下が望ましい。直径を0.5mm以上にすることにより、水分、ガスの排出の効果を高められる。直径を1mm以下にすることにより、これより大きな異物の侵入を防ぎ、半導体チップ14、ワイヤ24等の変形を防止できる。また導電性異物の侵入による電気的な短絡も防止可能である。
半導体チップ14の電極にワイヤ24の一端が接続され、他端がリード端子26に接続されている。リード端子26は外部に引き出されている。
ここで、GaN HEMT(高電子移動度トランジスタ)を搭載した半導体装置に対して実施した耐湿試験について記載する。耐湿試験の条件は、130℃、85%であり、ドレイン端子、ゲート端子への印加電圧はそれぞれ30V、-5Vである。試験時間は300時間である。4台の半導体装置を用意し、それぞれ直径0.5mmの貫通部を0、3、10、20個設け、300時間経過後のドレインリーク電流の増加量を測定した。ドレインリーク電流測定時のドレイン端子、ゲート端子への印加電圧はそれぞれ3V、-5Vである。
耐湿試験前後のドレインリーク電流の増加量を図4に示す。この結果から、貫通部の数を増加させるにつれ、ドレインリーク電流の増加量が減少することが分かる。これは、貫通部の数が多いほど、パッケージ内の水分やガスを多く排出できるからである。また、貫通部が10個以上あればドレインリーク電流の増加量が十分小さいことが分かる。貫通部が10個ある場合の開口部分の面積は1.96mmであるため、貫通部20の開口部分の面積は2mm以上にすることが望ましい。
以上より、この実施の形態によれば、ふたに貫通部20を設けたため、水分、ガスの排出が十分可能な半導体装置を得られる。
なお側壁16は基材12と一体に形成されていてもよいし、ふた18と一体に形成されていてもよい。また貫通部20の開口部分の形状は円に限らずともよい。例えば(正方形を含む)長方形でもよいし、多角形でもよい。あるいは楕円でもよい。
実施の形態2.
実施の形態2にかかる半導体装置40を図5~図7に示す。図5が上面図、図6が図5のA-A断面図、図7が図5のB-B断面図である。半導体装置40は半導体基板58、側壁46、ふた48を備える。半導体装置40はウエハレベルパッケージ(WLP)構造を備える。図5では説明のため、側壁46を透過して示している。
半導体基板58の表面に半導体素子62が形成されている。半導体素子62は能動素子でもよいし、受動素子でもよい。あるいはMEMS(Micro Electro Mechanical Systems)でもよい。半導体基板58は例えばSiC基板にGaN層が積層されたものである。
半導体基板58の表面の上に側壁46が配置されている。側壁46は半導体素子62を囲むように配置されている。側壁46は例えば樹脂から成る。
側壁46の上かつ半導体素子62の上方にふた48が配置されている。半導体基板58の表面、側壁46およびふた48によって中空構造52が形成されている。半導体素子62の表面は中空構造52の内部に露出されている。ふた48は例えば樹脂から成る。
側壁46には中空構造52まで貫通する貫通部50が設けられている。貫通部50は複数設けられている。
貫通部50の開口部分の形状は、半導体基板58の表面に垂直な辺を持つ(正方形を含む)長方形である。この長方形は側壁46の最上部から最下部にわたる。この長方形の半導体基板58の表面に平行な辺の長さは0.5mm以上1mm以下が望ましい。この辺の長さを0.5mm以上にすることにより、水分、ガスの排出の効果を高められる。この辺の長さを1mm以下にすることにより、これより大きな異物の侵入を防ぎ、半導体素子62等の変形を防止できる。また導電性異物の侵入による電気的な短絡も防止可能である。貫通部50の開口部分の面積は合わせて2mm以上が望ましい。貫通部50の開口部分の面積を2mm以上にすることにより、水分、ガスの排出の効果を高められる。
側壁46の形成にはパターニング手法を用いる。側壁46は樹脂をパターニングしたものである。パターニングに用いるマスクパターンは、貫通部50を形成する箇所に樹脂が積層されないパターンとする。このように貫通部50をパターニング手法で形成することで、追加の工程が不要になる。
半導体素子62はビアホール64と接続され、ビアホール64は半導体基板58の裏面に形成された裏面電極66に接続されている。
以上より、この実施の形態によれば、側壁46に貫通部50を設けたため、水分、ガスの排出が十分可能な半導体装置を得られる。
実施の形態3.
実施の形態3にかかる半導体装置70の断面図を図8に示す。半導体装置70は基材72、半導体チップ14、封止樹脂98、ワイヤ84、リード端子86を備える。半導体装置70は樹脂で封止されたモールドパッケージ構造を備える。
基材72は例えば樹脂から成る。
基材72の上に半導体チップ14が配置されている。半導体チップ14は半導体プロセスを用いて製造されたチップであり、能動素子でもよいし、受動素子でもよい。またMEMS(Micro Electro Mechanical Systems)でもよい。
基材72の上に半導体チップ14を覆う封止樹脂98が配置されている。封止樹脂98には、封止樹脂98の互いに対向する側面の間を貫通する貫通部80が設けられている。貫通部80は図8の紙面の手前から奥にかけて封止樹脂98を貫いている。貫通部80は半導体チップ14の表面を露出させている。
貫通部80の高さは0.5mm以上1mm以下が望ましい。高さを0.5mm以上にすることにより、水分、ガスの排出の効果を高められる。高さを1mm以下にすることにより、これより大きな異物の侵入を防ぎ、半導体チップ14等の変形を防止できる。また導電性異物の侵入による電気的な短絡も防止可能である。貫通部80の開口部分の面積は合わせて2mm以上が望ましい。貫通部80の開口部分の面積を2mm以上にすることにより、水分、ガスの排出の効果を高められる。
貫通部80の形成には、まず、貫通部80となる箇所に、封止樹脂98とは異なる化学的性質の有機材料膜をパターニングで形成する。次に、有機材料膜を覆うように封止樹脂98を形成する。次に、有機材料膜を溶解除去し、貫通部80を形成する。あるいは、くぼみを設けたふた状の封止樹脂98を、接着剤により基材72に取り付ける方法もある。この方法ではくぼみの箇所が貫通部80となる。
以上より、この実施の形態によれば、ふたに貫通部80を設けたため、水分、ガスの排出が十分可能な半導体装置を得られる。
10,40,70 半導体装置、12,72 基材、14 半導体チップ、16,46,76 側壁、18,48 ふた、20,50,80 貫通部、22,52 中空構造、58 半導体基板、62 半導体素子、98 封止樹脂

Claims (4)

  1. 表面に半導体素子が形成された半導体基板と、
    前記表面の上に配置され、前記半導体素子を囲む側壁と、
    前記側壁の上かつ前記半導体素子の上方に配置され、前記表面および前記側壁とともに中空構造を形成するふたと、
    を備え、
    前記側壁には前記中空構造まで貫通する貫通部が設けられ、
    前記貫通部の開口部分の形状は、前記表面に垂直な辺を持つ長方形であり、前記長方形は前記側壁の最上部から最下部にわたり、
    前記長方形の前記表面に平行な辺の長さは0.5mm以上1mm以下である
    半導体装置。
  2. 基材と、
    前記基材の上に配置された半導体チップと、
    前記基材の上に配置され、前記半導体チップを覆う封止樹脂と、
    を備え、
    前記封止樹脂には、前記半導体チップの表面を露出させ、前記封止樹脂の互いに対向する側面の間を貫通する貫通部が設けられた
    半導体装置。
  3. 前記貫通部の高さは0.5mm以上1mm以下である
    請求項に記載の半導体装置。
  4. 前記貫通部の開口部分の面積は2mm以上である
    請求項1からのいずれか1項に記載の半導体装置。
JP2023529936A 2022-12-27 2022-12-27 半導体装置 Active JP7327715B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022048098 2022-12-27

Publications (1)

Publication Number Publication Date
JP7327715B1 true JP7327715B1 (ja) 2023-08-16

Family

ID=87563009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023529936A Active JP7327715B1 (ja) 2022-12-27 2022-12-27 半導体装置

Country Status (1)

Country Link
JP (1) JP7327715B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227482A (ja) 2007-02-16 2008-09-25 Yamaha Corp 半導体装置
WO2009011140A1 (ja) 2007-07-19 2009-01-22 Fujikura Ltd. 半導体パッケージとその製造方法
JP4256346B2 (ja) 2002-07-09 2009-04-22 インターナショナル レクティフィアー コーポレイション 適合性バラスト制御用集積回路
JP2009253206A (ja) 2008-04-10 2009-10-29 Sharp Corp 樹脂封止型半導体装置およびその実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4256346B2 (ja) 2002-07-09 2009-04-22 インターナショナル レクティフィアー コーポレイション 適合性バラスト制御用集積回路
JP2008227482A (ja) 2007-02-16 2008-09-25 Yamaha Corp 半導体装置
WO2009011140A1 (ja) 2007-07-19 2009-01-22 Fujikura Ltd. 半導体パッケージとその製造方法
JP2009253206A (ja) 2008-04-10 2009-10-29 Sharp Corp 樹脂封止型半導体装置およびその実装構造

Similar Documents

Publication Publication Date Title
CN103569941B (zh) 包括嵌入式mems器件的装置和用于制造嵌入式mems器件的方法
US6465280B1 (en) In-situ cap and method of fabricating same for an integrated circuit device
US8513063B2 (en) Method for encapsulating microelectronic devices
US8987030B2 (en) MEMS package and a method for manufacturing the same
JP6797951B2 (ja) パワー半導体モジュール装置及びその製造方法
JP3646349B2 (ja) 半導体装置の製造方法
EP3206027A1 (en) Sensor chip comprising electrostatic discharge protection element
CN100517670C (zh) 半导体装置及其制造方法
US9425382B2 (en) Sensor protective coating
KR100826393B1 (ko) 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
TW200849509A (en) Microelectromechanical system package and the method for manufacturing the same
JP7327715B1 (ja) 半導体装置
JP2009176930A (ja) 半導体装置およびその製造方法
US7397126B2 (en) Semiconductor device
TWI712117B (zh) 微機電系統麥克風的封裝結構與封裝方法
US20220310536A1 (en) Housing, semiconductor module and methods for producing the same
US9365411B2 (en) MEMS device and method for manufacturing the same
US20110001208A1 (en) Semiconductor device and semiconductor device manufacturing method
CN215869349U (zh) 具有传感器的晶片级芯片尺寸封装器件
JP2010226057A (ja) 中空封止構造及び中空封止構造の製造方法
TWI466199B (zh) 具有晶圓尺寸貼片的封裝方法
TWI549202B (zh) 晶片封裝體及其製造方法
US10600758B2 (en) Semiconductor sensor package
KR20090016836A (ko) 표면탄성파 패키지 및 제조방법
KR101494371B1 (ko) 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230517

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230717

R151 Written notification of patent or utility model registration

Ref document number: 7327715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151