JP7327691B2 - 多層基板及び電子機器 - Google Patents
多層基板及び電子機器 Download PDFInfo
- Publication number
- JP7327691B2 JP7327691B2 JP2022565497A JP2022565497A JP7327691B2 JP 7327691 B2 JP7327691 B2 JP 7327691B2 JP 2022565497 A JP2022565497 A JP 2022565497A JP 2022565497 A JP2022565497 A JP 2022565497A JP 7327691 B2 JP7327691 B2 JP 7327691B2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- multilayer substrate
- conductor layer
- holes
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 567
- 239000000758 substrate Substances 0.000 claims description 424
- 125000006850 spacer group Chemical group 0.000 claims description 410
- 239000012212 insulator Substances 0.000 claims description 185
- 230000005484 gravity Effects 0.000 claims description 107
- 239000000463 material Substances 0.000 claims description 32
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 238000013459 approach Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 634
- 239000011229 interlayer Substances 0.000 description 34
- 238000012986 modification Methods 0.000 description 32
- 230000004048 modification Effects 0.000 description 32
- 238000004519 manufacturing process Methods 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 18
- 230000000694 effects Effects 0.000 description 13
- 229920000106 Liquid crystal polymer Polymers 0.000 description 10
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 10
- 239000011888 foil Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229920005992 thermoplastic resin Polymers 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- ORMDVQRBTFCOGC-UHFFFAOYSA-N (2-hydroperoxy-4-methylpentan-2-yl)benzene Chemical compound CC(C)CC(C)(OO)C1=CC=CC=C1 ORMDVQRBTFCOGC-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 101100123071 Oryza sativa subsp. japonica GRC2 gene Proteins 0.000 description 5
- 101100477857 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SNF1 gene Proteins 0.000 description 5
- 238000005452 bending Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 239000004810 polytetrafluoroethylene Substances 0.000 description 5
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 5
- 101100505291 Arabidopsis thaliana GC2 gene Proteins 0.000 description 4
- 101100506740 Arabidopsis thaliana GL2 gene Proteins 0.000 description 4
- 101100068989 Arabidopsis thaliana GLYR2 gene Proteins 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 101100504426 Homo sapiens SLC25A18 gene Proteins 0.000 description 4
- 101100337779 Oryza sativa subsp. japonica GRF4 gene Proteins 0.000 description 4
- 101100283949 Plasmodium falciparum (isolate K1 / Thailand) GR2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 101150013423 dsl-1 gene Proteins 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
- H01P3/006—Conductor backed coplanar waveguides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/06—Coaxial lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
- H01P3/082—Multilayer dielectric
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
積層体上下方向に積層されている複数の層を備えており、
前記複数の層は、
1以上の絶縁体層と、
第1スペーサと、
積層体上下方向において第1スペーサよりも上に位置する第1グランド導体層と、
積層体上下方向に見て、第1グランド導体層と重なる信号導体層であって、第1スペーサよりも下に位置する信号導体層と、
を含んでおり、
第1スペーサには、第1スペーサを積層体上下方向に貫通する複数の第1貫通孔が設けられ、
積層体上下方向から見て、第1直線に平行な第1方向を第1スペーサ上に定義し、
積層体上下方向から見て、第1直線と平行ではない第2直線に平行な第2方向を第1スペーサ上に定義し、
複数の第1貫通孔は、積層体上下方向から見て第1方向に沿って並び、
積層体上下方向から見て、第1方向において隣り合う複数の第1貫通孔の重心間の距離は、均一であり、
第1スペーサには、複数の第1貫通孔の組が、複数組設けられており、
複数の第1貫通孔の組は、第2方向に沿って並び、
積層体上下方向から見て、第2方向において隣り合う複数の第1貫通孔の重心間の距離は、均一であり、
第1貫通孔の少なくとも1つは、中空である第1中空貫通孔であって、積層体上下方向から見て、信号導体層と重なる第1中空貫通孔である。
[多層基板10の構造]
以下、本発明の実施形態に係る多層基板10について説明する。本明細書において、方向を以下のように定義する。多層基板10の積層方向を積層体上下方向と定義する。信号導体層SLの延びる方向を積層体左右方向と定義する。積層体上下方向と積層体左右方向とは、直交している。積層体上下方向及び積層体左右方向に直交する方向を積層体前後方向と定義する。なお、本明細書における方向及び積層方向の定義は、一例である。従って、多層基板10の実使用時における方向と本明細書における方向とが一致している必要はない。
以下、多層基板10を備える電子機器1について図を参照して説明する。図7は、多層基板10を備える電子機器1の側面図である。図8は、多層基板10を備える電子機器1の上面図である。
多層基板10によれば、信号導体層SLを伝送する高周波信号の高周波化が可能である。より詳細には、多層基板10は、複数の貫通孔H1の設けられたスペーサ20a,20bを備える。これにより、誘電率が低い領域(貫通孔H1)が、スペーサ20a,20bに一様に形成される。その結果、多層基板10におけるスペーサ20a,20bが設けられている領域では、信号導体層SLを伝送される高周波信号の誘電損失が減る。従って、高周波信号の伝送ロスが低減される。結果、信号導体層SLを伝送される高周波信号の高周波化が可能となる。
以下、多層基板10の製造方法について説明する。
以下、実施例1の変形例1に係る多層基板11について図面を参照しながら説明する。図10は、実施例1の変形例1に係る多層基板11が備えるスペーサ20a1を示す図である。なお、図10は、信号導体層SLとグランド導体層13R,14R,15Rとグランド導体層13L,14L,15Lとを透視した図である。
[多層基板10aの構造]
以下、本発明の実施例2の実施形態に係る多層基板10aについて図面を参照しながら説明する。図11は、実施例2の実施形態に係る多層基板10aのA-Aにおける断面図である。図12は、実施例2の実施形態に係る多層基板10a2のA-Aにおける断面図である。
多層基板10aは、例えば、以下のように作製する。まず、多層基板10と同様にして、第1の工程から第3の工程を行うことによって、絶縁体層12a,12b,12c,13a,13bを作製する。
多層基板10aによれば、信号導体層SLを伝送される高周波信号の誘電損失が減る。
図12に示すように、実施例2の実施形態に係る多層基板10a2は、スペーサ20a2,20b2と異なる形状のスペーサ20a3,20b3を備える点で多層基板10aと異なる。図12に示すように、多層基板10a2において、積層体上下方向と直交する平面におけるスペーサ20a3,20b3の貫通孔H1の断面積は、信号導体層SLから離れるに順って大きくなる。この場合、積層体上下方向と直交する平面におけるスペーサ20a3,20b3の貫通孔H1の断面積は、信号導体層SLに近づくに順って小さくなる。
多層基板10a2は、例えば、以下の方法により製造する。まず、多層基板10と同様にして、第1の工程から第3の工程を行うことによって、絶縁体層12a,12b,12c,13a,13bを作製する。
多層基板10a2によれば、絶縁体層12a,12b,12cの位置に合わせてスペーサ20a3,20b3の貫通孔H1を設けることが可能となる。より詳細には、多層基板10a2では、スペーサ20a3,20b3及び絶縁体層12a,12b,12cを積層した後に、貫通孔H1を設ける。従って、絶縁体層12a,12b,12cの位置に合わせて、スペーサ20a3,20b3に設ける貫通孔H1の位置を調整することが可能となる。
[多層基板10bの構造]
以下に、本発明の実施例3の実施形態に係る多層基板10bについて図面を参照しながら説明する。図13は、実施例3の実施形態に係る多層基板10bのA-Aにおける断面図である。
多層基板10bによれば、多層基板10bの作製で用いる材料の量を低減可能である。
[多層基板10cの構造]
以下に、本発明の実施例4の実施形態に係る多層基板10cについて図面を参照しながら説明する。図14は、実施例4の実施形態に係る多層基板10cのA-Aにおける断面図である。
多層基板10cによれば、層間接続導体の数を減らすことが可能である。より詳細には、絶縁体層70に設けられた貫通孔H2に導電材Cが形成されることによって、グランド導体層13R,13Lとグランド導体層14bとが電気的に接続される。従って、層間接続導体v1~v4を用いなくても、グランド導体層13R,13Lとグランド導体層14bとを電気的に接続することが可能である。これにより、多層基板10cには、グランド導体層13R,13Lとグランド導体層14bとを接続する層間接続導体v1~v4を形成しなくてよい。従って、多層基板10cは、グランド導体層13R,13Lとグランド導体層14bとを接続する層間接続導体v1~v4の分、層間接続導体の数を減らすことが可能である。
以下、実施例4の変形例1に係る多層基板10c2について図面を参照しながら説明する。図15は、実施例4の変形例1に係る多層基板10c2のA-Aにおける断面図である。
[多層基板10dの構造]
以下に、本発明の実施例5の実施形態に係る多層基板10dについて図面を参照しながら説明する。図16は、実施例5の実施形態に係る多層基板10dの分解斜視図である。図17は、実施例5の実施形態に係る多層基板10dの側面図である。なお、図17は、グランド導体層14a,14b,13R,13L,15R,15Lを透視した図である。
多層基板10dによれば、多層基板10dを作製するコストを低減できる。より詳細には、多層基板10dにおいてスペーサ20a,20bは、圧力の加わる部分である湾曲区間A2に配置され、且つ、非湾曲区間A1,A3には配置されない。言い換えると、多層基板10dの破損の原因になり得る湾曲区間A2以外は、スペーサ20a,20bを配置しない。従って、スペーサ20a,20bの量を減らすことが可能である。従って、多層基板10dを作製するコストが低減できる。
以下、実施例5の変形例1に係る多層基板10d2について図面を参照しながら説明する。図18は、実施例5の変形例1に係る多層基板10d2の側面図である。なお、図18は、グランド導体層14a,14b,13R,13L,15R,15Lを透視した図である。
[多層基板10eの構造]
以下に、本発明の実施例6の実施形態に係る多層基板10eについて図面を参照しながら説明する。図19は、実施例6の実施形態に係る多層基板10eを備える電子機器2の側面図である。図20は、実施例6の実施形態に係る多層基板10eを備える電子機器2の上面図である。図21は、実施例6の実施形態に係る多層基板100eを備える電子機器2aの上面図である。
多層基板10e又は多層基板100eによれば、回路基板200又は回路基板201への多層基板10e又は多層基板100eの実装時に、実装不良が発生する可能性を低減できる。一般的に、外部電極に回路基板を接続する場合、外部電極及び外部電極を有する実装電極部に、圧力が発生する。このとき、圧力によって、実装電極部が変形する可能性がある。一方、多層基板10e又は多層基板100eにおいて、スペーサ20a,20bは、積層体上下方向から見て外部電極30aに重なる。同様にして,スペーサ20a,20bは、積層体上下方向から見て外部電極30bに重なる。言い換えると、スペーサ20a,20bにより、実装電極部EP1,EP2の強度が高まる。従って、外部電極30a,30bへの回路基板200,201の接続時に発生する圧力によって実装電極部EP1,EP2が変形する可能性を低減できる。結果、多層基板10e又は多層基板100eは、回路基板200又は回路基板201への多層基板10e又は多層基板100eの実装時に、実装不良が発生する可能性を低減できる。
[多層基板10fの構造]
以下に、本発明の実施例7の実施形態に係る多層基板10fについて図面を参照しながら説明する。図22は、実施例7の実施形態に係る多層基板10fのA-Aにおける断面図である。
多層基板10fによれば、多層基板10fが破損する可能性を低減できる。より詳細には、多層基板10fは、積層体上下方向において互いに隣接する複数のスペーサ(スペーサ20a,20c及びスペーサ20b,20d)を備えている。これにより、多層基板10fの強度が高まる。従って、多層基板10fが、破損する可能性を低減できる。
[多層基板10gの構造]
以下、本発明の実施例8の実施形態に係る多層基板10gについて図面を参照しながら説明する。図23は、実施例8の実施形態に係る多層基板10gのA-Aにおける断面図である。
多層基板10gによれば、多層基板10gの破損の可能性を低減できる。より詳細には、積層体上下方向から見て、スペーサ20aの貫通孔H1の位置と、スペーサ20bの貫通孔H1の位置とがずれている。これにより、スペーサ20aに発生する圧力が、積層体上下方向における同じ軸上(例えば、直線O1上)に集中しない。言い換えると、多層基板10gに掛かる圧力を分散させることが可能である。従って、多層基板10gの破損の可能性を低減できる。
以下、スペーサ20aの変形例1について図面を参照しながら説明する。図24は、スペーサ20aの変形例1に係るスペーサ21aの上面図である。スペーサ21aは、方向FDに沿って並ぶ貫通孔H1の組の数が異なる点で、スペーサ20aと相違する。また、スペーサ21aの貫通孔H1は、方向FDと異なる方向であり、且つ、方向SDと異なる方向TDに沿って並ぶ点で、スペーサ20aの貫通孔H1と異なる。
スペーサ21aによれば、スペーサ21aは、折れ曲がりやすくなる。より詳細には、スペーサ21aは、方向TDに沿って並ぶ複数の貫通孔H1の組を、複数組有する。上記の構成によって、スペーサ21aに設けられる貫通孔H1の数が増える。これにより、スペーサ21aを折り曲げた場合に、スペーサ21aにおいて角となる部分と貫通孔H1とが積層体上下方向において重なりやすくなる。従って、スペーサ21aが折れ曲がりやすくなる。
以下、スペーサ21aの変形例について図面を参照しながら説明する。図25は、スペーサ21aの変形例に係るスペーサ22aの上面図である。図26は、スペーサ22a、信号導体層SL、グランド導体層13R,14R,15R、グランド導体層13L,14L,15Lの上面図である。なお、図26では、信号導体層SLとグランド導体層13R,14R,15Rとグランド導体層13L,14L,15Lとを透視した。
スペーサ22aによれば、多層基板において特性インピーダンスが所望の特性インピーダンスからずれる可能性を低減できる。より詳細には、積層体上下方向から見て信号導体層SL及びグランド導体層13R,13Lと重なる貫通孔H1の数が増える。具体的には、図26に示すスペーサ22aでは、組GR30に属する複数の貫通孔HR30と組GR40に属する複数の貫通孔HR40と組GR50に属する複数の貫通孔HR50とが、積層体上下方向から見てグランド導体層13R,14R,15Rに重なる。同様にして、図26に示すスペーサ22aでは、信号導体層SLと重なる複数の貫通孔H1を有する組が複数組存在する。同様にして、図26に示すスペーサ22aでは、グランド導体層13L,14L,15Lと重なる複数の貫通孔H1を有する組が複数存在する。これにより、絶縁体層13aにスペーサ22aを積層したときに、絶縁体層13aに対してスペーサ22aの積層位置がずれた場合であっても、積層体上下方向から見て信号導体層SL及びグランド導体層13R,13Lと重なる貫通孔H1の面積の総和が変化しにくい。従って、スペーサ22aを備える多層基板において特性インピーダンスが所定の特性インピーダンスからずれる可能性を低減できる。
以下、スペーサ20aの変形例2について図面を参照しながら説明する。図27は、スペーサ20aの変形例2に係るスペーサ23aの上面図である。図28は、スペーサ20aの変形例2に係るスペーサ24aの上面図である。図29は、スペーサ20aの変形例2に係るスペーサ25aの上面図である。なお、図27、図28及び図29では、スペーサ23a,24a,25aをドットパターンで示している。
スペーサ23a,24a,25aによれば、スペーサ23a,24a,25aの破損の可能性を低減できる。より詳細には、貫通孔H1の形状は積層体上下方向から見て、対称性を有する正多角形である。この場合、それぞれの貫通孔H1の間に形成されているスペーサ23a,24a,25aの幅が一定になる。従って、部分ごとにスペーサ23a,24a,25aの強度がばらつかない。結果、スペーサ23a,24a,25aの破損の可能性が低減できる。
以下、スペーサ20aの変形例について図面を参照しながら説明する。図30は、スペーサ20aの変形例3に係るスペーサ26aの上面図である。
スペーサ26aによれば、多層基板10を流れる高周波信号の伝送損失を小さくすることができる。より詳細には、スペーサ26aは、貫通孔H1と異なる形状のサブ貫通孔SHを有する。すなわち、サブ貫通孔SHによって、空気により形成される貫通孔を更にスペーサへ形成できる。従って、スペーサ26aを備える多層基板10において、空孔率が増加する。多層基板10の空孔率が増加することによって、多層基板10を流れる高周波信号の伝送損失を小さくすることができる。
本発明に係る多層基板は、多層基板10,10a~10r,10a2,10c2,10d2,11,100,100eに限らず、その要旨の範囲内で変更可能である。また、多層基板10,10a~10r,10a2,10c2,10d2,11,100,100eの構成を任意に組み合わせてもよい。
12a,12b,12c,13a,13b,60,70:絶縁体層
14a,14b,13R、13L,14R,14L,15R,15L,13M,14M,15M:グランド導体層
SL,SL3,SL4:信号導体層
20a,20b,20a1,20a2,20b2,20a3,20b3,20c,20d,21a,22a,23a,24a,25a,26a:スペーサ
H1,H2,HCC,HRR,HGR,NHGR,HLL,HGL,NHGL:貫通孔
C,CR,CL:導電材
G1~G16:貫通孔の重心
GR,GC,GL,GR2,GRC2,GC2,GLC2,GL2,GR30,GR40,GR50:貫通孔の組
L1:第1直線
L2:第1直線L1と平行でない第2直線
FD:第1直線L1に平行となる方向
SD:第2直線L2に平行となる方向
Claims (23)
- 積層体上下方向に積層されている複数の層を備えており、
前記複数の層は、
1以上の絶縁体層と、
絶縁体の第1スペーサと、
前記積層体上下方向において前記第1スペーサよりも上に位置する第1グランド導体層と、
前記積層体上下方向に見て、前記第1グランド導体層と重なる信号導体層であって、前記第1スペーサよりも下に位置する前記信号導体層と、
を含んでおり、
前記第1スペーサには、前記第1スペーサを前記積層体上下方向に貫通する複数の第1貫通孔が設けられ、
前記積層体上下方向から見て、第1直線に平行な第1方向を前記第1スペーサ上に定義し、
前記積層体上下方向から見て、前記第1直線と平行ではない第2直線に平行な第2方向を前記第1スペーサ上に定義し、
複数の前記第1貫通孔は、前記積層体上下方向から見て前記第1方向に沿って並び、
前記積層体上下方向から見て、前記第1方向において隣り合う複数の前記第1貫通孔の重心間の距離は、均一であり、
前記第1スペーサには、前記複数の第1貫通孔の組が、複数組設けられており、
複数の前記第1貫通孔の組は、前記第2方向に沿って並び、
前記積層体上下方向から見て、前記第2方向において隣り合う複数の前記第1貫通孔の重心間の距離は、均一であり、
前記第1貫通孔の少なくとも1つは、中空である第1中空貫通孔であって、前記積層体上下方向から見て、前記信号導体層と重なる前記第1中空貫通孔である、
多層基板。 - 前記積層体上下方向において前記第1スペーサよりも下に位置する第2グランド導体層を備え、
前記第1スペーサの複数の前記第1貫通孔に設けられ、且つ、前記第1グランド導体層と前記第2グランド導体層とを電気的に接続する複数の第1導電材を備える、
請求項1に記載の多層基板。 - 前記第1貫通孔は、前記第1導電材が設けられた複数の第2貫通孔を含み、
複数の前記第2貫通孔は、前記信号導体層の延びる方向に沿って並び、
前記第1スペーサには、前記積層体上下方向に見て、隣り合う前記第2貫通孔の組が、少なくとも1組設けられており、
少なくとも1組の前記第2貫通孔の組において、複数の前記第2貫通孔の重心間の距離が、均一となる、
請求項2に記載の多層基板。 - 複数の前記第1貫通孔の形状は、同一である、
請求項1から請求項3のいずれかに記載の多層基板。 - 前記積層体上下方向と直交する平面における前記第1貫通孔の断面積は、前記信号導体層に近づくに順って大きくなる、
請求項1から請求項4のいずれかに記載の多層基板。 - 前記多層基板は、2以上の絶縁体層を備えており、
前記2以上の絶縁体層は、
前記積層体上下方向において前記信号導体層よりも上に位置する第1絶縁体層であって、前記第1スペーサよりも下に位置する第1絶縁体層と、
前記積層体上下方向において前記信号導体層よりも下に位置する第2絶縁体層と、
を備え、
前記第1スペーサの材料と、前記第1絶縁体層の材料又は前記第2絶縁体層の材料とが、同じである、
請求項1から請求項5のいずれかに記載の多層基板。 - 前記1以上の絶縁体層は、前記積層体上下方向において前記信号導体層及び第2グランド導体層よりも下に位置する第3絶縁体層を備え、
前記第3絶縁体層には、前記第3絶縁体層を前記積層体上下方向に貫通する複数の第3貫通孔が設けられている、
請求項2から請求項6のいずれかに記載の多層基板。 - 前記積層体上下方向に見て、前記複数の第3貫通孔の内の少なくとも1つは、前記第1中空貫通孔と重なる、
請求項7に記載の多層基板。 - 前記第1スペーサには、前記第1貫通孔の形状と異なる形状のサブ貫通孔が設けられている、
請求項1から請求項8のいずれかに記載の多層基板。 - 前記多層基板は、曲がっていない非湾曲区間と、折り曲げられている又は弧状に曲がる湾曲区間とを有し、
前記積層体上下方向に直交し、且つ、前記信号導体層の延びる方向に直交する方向を積層体左右方向と定義し、
前記非湾曲区間における前記積層体上下方向を上下方向と定義し、
前記非湾曲区間における前記積層体左右方向を左右方向と定義し、
前記多層基板は、前記湾曲区間において前記上下方向に折り曲げられる、又は、前記湾曲区間において前記左右方向に弧状に曲がる、
請求項1から請求項9のいずれかに記載の多層基板。 - 前記第1スペーサは、前記湾曲区間に位置する、
請求項10に記載の多層基板。 - 前記非湾曲区間に、複数の絶縁体層によって密閉される部分である中空部が形成される、
請求項11に記載の多層基板。 - 前記多層基板は、前記信号導体層と電気的に接続されている外部電極を更に備え、
前記外部電極は、前記多層基板の外部に設けられている回路基板との電気的な接続に用いられ、
前記第1スペーサは、前記積層体上下方向に見て前記外部電極と重なる、
請求項1から請求項12のいずれかに記載の多層基板。 - 前記多層基板は、複数の前記第1スペーサを備え、
複数の前記第1スペーサは、前記積層体上下方向において互いに隣接する、
請求項1から請求項13のいずれかに記載の多層基板。 - 前記積層体上下方向において前記信号導体層よりも下に位置する絶縁体の第2スペーサを備え、
前記第2スペーサには、前記積層体上下方向に貫通する複数の第4貫通孔が設けられ、
前記複数の第4貫通孔は、前記信号導体層の延びる方向に沿って並び、
前記信号導体層の延びる方向に沿って並ぶ複数の前記第4貫通孔において隣り合う前記第4貫通孔の重心間の距離は均一であり、
積層体上下方向から見て、前記第1貫通孔の重心の位置は、前記第4貫通孔の重心の位置と異なる、
請求項1から請求項14のいずれかに記載の多層基板。 - 前記第1スペーサの上面及び下面における前記第1貫通孔の形状は、円形又は正多角形である、
請求項1から請求項15のいずれかに記載の多層基板。 - 前記円形又は前記正多角形は、線対称となる対称軸を中心に対称性を有する、又は、点対称となる点を中心に対称性を有する、
請求項16に記載の多層基板。 - 前記信号導体層に沿って延びる第1線を定義し、
前記円形又は正多角形が、線対称である場合、前記第1線に沿って並ぶ複数の前記第1貫通孔のそれぞれの前記対称軸が、前記第1線上に位置し、
前記正多角形が、点対称である場合に、前記第1線に沿って並ぶ複数の前記第1貫通孔のそれぞれの前記点対称となる点が、前記第1線上に位置し、
前記正多角形が、点対称である場合に、前記積層体上下方向から見て、前記正多角形の辺のうち前記第1線と交わる辺と、前記第1線とでなされる90度以下の角度を定義し、
前記正多角形が、点対称である場合、それぞれの前記正多角形において前記角度が同一である、
請求項17に記載の多層基板。 - 前記第1貫通孔の径の長さは、積層体上下方向に見て前記信号導体層の積層体左右方向における幅の長さよりも短く、
前記第1スペーサの上面及び下面における前記第1貫通孔の形状が正多角形である場合、前記第1貫通孔の正多角形の辺の長さは、積層体上下方向に見て前記信号導体層の積層体左右方向における幅の長さよりも短い、
請求項1から請求項18のいずれかに記載の多層基板。 - 前記第1貫通孔の径の長さは、前記第1スペーサの前記積層体上下方向における厚みよりも長く、
前記第1スペーサの上面及び下面における前記第1貫通孔の形状が正多角形である場合、前記第1貫通孔の正多角形の辺の長さは、前記第1スペーサの前記積層体上下方向における厚みよりも長い、
請求項1から請求項19のいずれかに記載の多層基板。 - 前記積層体上下方向及び前記信号導体層の延びる方向に直交する方向を積層体左右方向と定義し、
前記第1貫通孔の径の長さは、前記信号導体層の右端と前記第2グランド導体層の左端との前記積層体左右方向における距離の長さ及び前記信号導体層の左端と前記第1グランド導体層の右端との積層体左右方向における距離の長さ、よりも短く、
前記第1スペーサの上面及び下面における前記第1貫通孔の形状が正多角形である場合、前記第1貫通孔の正多角形の辺の長さは、前記信号導体層の右端と前記第2グランド導体層の左端との前記積層体左右方向における距離の長さ及び前記信号導体層の左端と前記第1グランド導体層の右端との積層体左右方向における距離の長さ、よりも短い、
請求項2から請求項20のいずれかに記載の多層基板。 - 前記第1スペーサの上面及び下面における前記第1貫通孔の形状は、正六角形である、
請求項1から請求項21のいずれかに記載の多層基板。 - 請求項1から請求項22のいずれかの多層基板を備える
電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020198381 | 2020-11-30 | ||
JP2020198381 | 2020-11-30 | ||
PCT/JP2021/043729 WO2022114205A1 (ja) | 2020-11-30 | 2021-11-30 | 多層基板及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022114205A1 JPWO2022114205A1 (ja) | 2022-06-02 |
JPWO2022114205A5 JPWO2022114205A5 (ja) | 2023-08-08 |
JP7327691B2 true JP7327691B2 (ja) | 2023-08-16 |
Family
ID=81755677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022565497A Active JP7327691B2 (ja) | 2020-11-30 | 2021-11-30 | 多層基板及び電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230299453A1 (ja) |
JP (1) | JP7327691B2 (ja) |
CN (1) | CN219979788U (ja) |
WO (1) | WO2022114205A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6323741B1 (en) | 1998-10-13 | 2001-11-27 | Lg Electronics Inc. | Microstrip coupler with a longitudinal recess |
US20060028305A1 (en) | 2004-08-03 | 2006-02-09 | Banpil Photonics, Inc. | High-Speed Printed Circuit Boards (PCBs) and Manufacturing |
US7975378B1 (en) | 2010-01-06 | 2011-07-12 | Banpil Photonics, Inc. | Method of manufacturing high speed printed circuit board interconnects |
JP2012119786A (ja) | 2010-11-29 | 2012-06-21 | Yokowo Co Ltd | 信号伝送媒体、高周波信号伝送媒体 |
JP2014216449A (ja) | 2013-04-25 | 2014-11-17 | 日本メクトロン株式会社 | プリント配線板およびプリント配線板製造方法 |
WO2017130731A1 (ja) | 2016-01-27 | 2017-08-03 | 株式会社村田製作所 | 信号伝送線路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57192022U (ja) * | 1981-05-29 | 1982-12-06 | ||
JPH09298407A (ja) * | 1996-05-08 | 1997-11-18 | Nec Corp | マイクロストリップライン |
JP2008067153A (ja) * | 2006-09-08 | 2008-03-21 | Omron Corp | 誘電体伝送線路とそれを用いた高周波回路装置 |
-
2021
- 2021-11-30 CN CN202190000840.1U patent/CN219979788U/zh active Active
- 2021-11-30 JP JP2022565497A patent/JP7327691B2/ja active Active
- 2021-11-30 WO PCT/JP2021/043729 patent/WO2022114205A1/ja active Application Filing
-
2023
- 2023-05-24 US US18/201,212 patent/US20230299453A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6323741B1 (en) | 1998-10-13 | 2001-11-27 | Lg Electronics Inc. | Microstrip coupler with a longitudinal recess |
US20060028305A1 (en) | 2004-08-03 | 2006-02-09 | Banpil Photonics, Inc. | High-Speed Printed Circuit Boards (PCBs) and Manufacturing |
US7975378B1 (en) | 2010-01-06 | 2011-07-12 | Banpil Photonics, Inc. | Method of manufacturing high speed printed circuit board interconnects |
JP2012119786A (ja) | 2010-11-29 | 2012-06-21 | Yokowo Co Ltd | 信号伝送媒体、高周波信号伝送媒体 |
JP2014216449A (ja) | 2013-04-25 | 2014-11-17 | 日本メクトロン株式会社 | プリント配線板およびプリント配線板製造方法 |
WO2017130731A1 (ja) | 2016-01-27 | 2017-08-03 | 株式会社村田製作所 | 信号伝送線路 |
Also Published As
Publication number | Publication date |
---|---|
CN219979788U (zh) | 2023-11-07 |
WO2022114205A1 (ja) | 2022-06-02 |
JPWO2022114205A1 (ja) | 2022-06-02 |
US20230299453A1 (en) | 2023-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4350132B2 (ja) | 回路基板 | |
US8063316B2 (en) | Split wave compensation for open stubs | |
JP2007522679A (ja) | プリント回路基板用の三つ組構成を有する優先的ビア延出構造 | |
US8975986B2 (en) | High-frequency signal transmission line and electronic device | |
EP2785155B1 (en) | Circuit board and electronic device | |
JP2012151365A (ja) | 基板及びそれを含む電子部品 | |
WO2016117320A1 (ja) | 配線基板およびその設計方法 | |
WO2014115607A1 (ja) | 伝送線路、および電子機器 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP7327691B2 (ja) | 多層基板及び電子機器 | |
WO2019188785A1 (ja) | 伝送線路及びその実装構造 | |
US8866563B1 (en) | Connector based compensation of via stub effects | |
JP2023138604A (ja) | 伝送線路 | |
TW201547338A (zh) | 軟性電路板的電力供應路徑結構 | |
WO2017199824A1 (ja) | 多層基板、および、電子機器 | |
JPWO2022114205A5 (ja) | ||
JP4964090B2 (ja) | 差動信号伝送用配線基板 | |
WO2021235263A1 (ja) | 信号伝送線路 | |
US20240138055A1 (en) | High frequency circuit | |
JP7223170B2 (ja) | 配線構造 | |
WO2022270294A1 (ja) | 多層基板、多層基板モジュール及び電子機器 | |
JP7409563B2 (ja) | 多層基板及び多層基板の製造方法 | |
WO2024198726A1 (zh) | 一种电路板和设备 | |
KR102591926B1 (ko) | 회로 기판 및 그 제작 방법 | |
WO2024045803A1 (zh) | 印制电路板、电子设备及控制差分对的传播延迟差的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230522 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230522 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7327691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |