JP7323827B2

JP7323827B2 - 組合せ最適化問題処理装置とその方法

Info

Publication number: JP7323827B2
Application number: JP2021566396A
Authority: JP
Inventors: 俊哉佐藤
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2019-12-23
Filing date: 2019-12-23
Publication date: 2023-08-09
Anticipated expiration: 2039-12-23
Also published as: WO2021130814A1; JPWO2021130814A1; US20220413353A1

Description

本発明は、組合せ最適化問題の解を導き出す組合せ最適化問題処理装置とその方法に関する。

組合せ最適化問題とは、与えられた条件の中で評価指標を最大（または最小）とするパラメータの組合せ（解）を探索する問題である。組合せ最適化問題は、配送、創薬等の様々な分野において、より良い選択をすることが求められる局面に適用できる。

ＮＰ-hardクラスの組合せ最適化問題は、組合せの要素数（パラメータ数）Ｎが大きくなるにつれて指数関数的に組合せ数が増大してしまうことから「総当たり方式」での最適解を求めるのに非現実的な長い時間が掛かってしまうという課題がある。

その課題を解決する解決手段の検討がなされている。組合せ最適化問題を解くことと、イジングモデルの最安定エネルギー状態を求めることに対応関係があることが知られている。そこで、イジングモデルにおける最安定状態をシュミテッドアニーリングに準じた方法で見つけ出す手法をＣＭＯＳ半導体チップに実装してシミュレーションすることにより、最安定エネルギー状態を見付けることで実質的に組合せ最適化問題を解く方法が例えば非特許文献１に開示されている。

山岡雅直、他4名、「社会システムの最適化に資するＣＭＯＳイジング計算機」、日立評論,Vol.99,No.03,328-329.

しかしながら、従来の方法では最適解を求めるのに時間を要してしまうという課題がある。

本発明は、この課題に鑑みてなされたものであり、組合せ最適化問題の最適解を短い時間で求める組合せ最適化問題処理装置とその方法を提供することを目的とする。

本発明の一態様に係る組合せ最適化問題処理装置は、Ｎ個の要素の組合せ最適化問題をイジングモデルに対応付けて処理する組合せ最適化問題処理装置であって、偏光クロックパルス列を入力とし、第１位相変調部と第２位相変調部を備える差動位相変調型マッハツェンダー光変調器と、前記差動位相変調型マッハツェンダー光変調器で変調された前記偏光クロックパルス列を入力とし、前記イジングモデルにおける所定の相互作用を前記偏光クロックパルス列の前記Ｎ個のパルスの周期で生じさせると共に前記最適化問題の解を表すモニタ信号を外部に出力する光干渉回路と、前記要素間の相互作用に対して中立状態を作り出す前記Ｎ個の初期化光パルスと前記光干渉回路の出力光パルス列とを入力とし、前記初期化光パルスを前記光干渉回路の出力に結合させると共に、前記初期化光パルスと前記出力光パルス列とをそれぞれ分波し、該分波した一方の第１位相変調信号を前記第１位相変調部に出力し、該分波した他方の第２位相変調信号を遅延部に出力する合分波器と、前記第２位相変調信号を遅延させて前記第２位相変調部に出力する遅延部とを備え、前記遅延部は、前記第１位相変調信号に対して前記第２位相変調信号を、前記偏光クロックパルス列のパルスのパルス幅以上で且つ一周期未満の時間遅延させることを要旨とする。

また、本発明の一態様に係る組合せ最適化問題処理方法は、上記の組合せ最適化問題処理装置が行う組合せ最適化問題処理方法であって、第１位相変調部と第２位相変調部を備える差動位相変調型マッハツェンダー光変調器が、偏光クロックパルス列を変調するマッハツェンダー光変調ステップと、前記マッハツェンダー光変調ステップで変調された前記偏光クロックパルス列を入力とし、前記イジングモデルにおける所定の相互作用を、前記偏光クロックパルス列の前記Ｎ個のパルスの周期で生じさせると共に前記最適化問題の解を表すモニタ信号を外部に出力する光干渉ステップと、前記要素間の相互作用に対して中立状態を作り出す前記Ｎ個の初期化光パルスと前記光干渉回路の出力光パルス列とを入力とし、前記初期化光パルスを光干渉回路の出力に結合させると共に、前記初期化光パルスと前記出力光パルス列とをそれぞれ分波し、該分波した一方の第１位相変調信号を前記第１位相変調部に出力し、該分波した他方の第２位相変調信号を遅延部に出力する合分波ステップと、前記第２位相変調信号を遅延させて前記第２位相変調部に出力する遅延ステップとを行い、前記遅延ステップは、前記第１位相変調信号に対して前記第２位相変調信号を、前記偏光クロックパルス列のパルスのパルス幅以上で且つ一周期未満の時間遅延させることを要旨とする。

本発明によれば、組合せ最適化問題の最適解を短い時間で求めることができる。

イジングモデルを示す図である。組合せ最適化問題の例を模式的に示す図である。本発明の第１実施形態に係る組合せ最適化問題処理装置の機能構成例を示す図である。偏光クロックパルス列の系列の関係を示す図である。図３に示す光干渉回路の具体的な構成例を示す図である。図３に示す差動位相変調型マッハツェンダー光変調器の具体的な構成例を示す図である。Ｎ個の初期化パルス、第１位相変調信号、第２位相変調信号、及び偏光クロックパルス列の関係を示す図である。本発明の第２実施形態に係る組合せ最適化問題処理装置２００を構成する光干渉回路を示す図である。図３に示す組合せ最適化問題処理装置を用いて組合せ最適化問題を解いた実証実験の結果を示す図である。

本発明の実施形態を説明する前に、イジングモデルと組合せ最適化問題について簡単に説明する。

（イジングモデル）
図１は、イジングモデルを示す。イジングモデルは、磁性体（強磁性体や反強磁性体等）の性質を表す統計力学上のモデルである。アップとダウンの二つのどちらかのスピン状態をとる格子点から構成され、隣接する格子点間の相互作用を考慮したエネルギーＨが最低の場合に安定状態となる。

ニューラルネットワーク等の手法を用いた数値計算においてイジングモデルは、各格子点のスピンの状態σｉと2つのスピン間で及ぼす相互作用の力を表す相互作用係数Jｉｊ、及び外部から与えられた磁場の力を表す外部磁場係数ｈｉで表せる。そのイジングモデルが持つエネルギーＨは次式で表せる。

イジングモデルでは、そのエネルギーＨが最小となるようにスピンの状態が更新される。組合せ最適化問題の評価指標を、このイジングモデルのエネルギーに対応するように問題を写像して、イジングモデルを収束させることにより、エネルギーを最小とするスピンの状態の組合せが得られる。これはすなわち、元の最適化問題の評価指標を最小化するパラメータの組合せを求めることを意味する。

なお、一般にイジングモデルマシンと称する最適化シミュレータでは、隣接する格子点間だけでなくすべての格子点間の相互作用を考慮する拡張を行っている。

（組合せ最適化問題）
図２は、Ｎ＝16のマックスカット３問題と称される組合せ最適化問題の一例を模式的に示す図である。図２に示す〇はＮ＝16の各要素を表す。

マックスカット３問題とは、各要素を2つのグループにグループ分けした際にカットされるエッジの重み総和を最大化させる問題である。また「３」は、イジングモデルの相互作用の数を意味する。

図２の右図は、相互作用を模式的に示す図である。右図の相互作用は、前後（±1）の要素と、8個先（+8）の要素の3つから受ける例を示す。なお、Ｎ＝16のマックスカット３の相互作用はこの例に限定されない。

本発明の実施形態に係る組合せ最適化問題処理装置は、図２に示す組合せ最適化問題を解く例で説明する。以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものには同じ参照符号を付し、説明は繰り返さない。

〔第１実施形態〕
図３は、本発明の第１実施形態に係る組合せ最適化問題処理装置の機能構成例を示す図である。図３に示す組合せ最適化問題処理装置１００は、差動位相変調型マッハツェンダー光変調器１０、光干渉回路２０、合分波器３０、及び遅延部４０を備える。

差動位相変調型マッハツェンダー光変調器１０は、第１位相変調部と第２位相変調部を備え、特許５６３２３３０号に記載されたマッハツェンダー干渉型光強度変調部ＭＺ-１と同じものである。差動位相変調型マッハツェンダー光変調器１０の具体的な構成は後述する。

差動位相変調型マッハツェンダー光変調器１０は、偏光コヒーレントクロックパルス列（以降、コヒーレントの文言は省略する）を入力とする。マッハツェンダー光変調器１０は、次式が成り立つように固定位相条件を調整する。

差動位相変調型マッハツェンダー光変調器１０で変調された一方（Ａ）又は他方（Ａ^-）又は両方から出力される偏光クロックパルス列は、光干渉回路２０に入力される。なお、Ａ^-は、図３に示す表記が正しい、以下同様である。また、以降、差動位相変調型マッハツェンダー光変調器１０は、変調型の変調を省略して差動位相型マッハツェンダー光変調器１０と称する。

ここで、本実施形態では、偏光クロックパルス列のひとつ一つのパルスｉを組合せ最適化問題の各要素に対応付ける。そうすると、式（２）に従うＮ＝16のパルスの組を一つの系列と見なすことができる。

ｉ，ｉ＋Ｎ，ｉ＋2Ｎ，…が一つの系列、（ｉ＋1），（ｉ＋1）＋Ｎ，（ｉ＋1）＋2Ｎ，…が別の一つの系列、そして（ｉ＋(Ｎ－１)），（ｉ＋(Ｎ－１)）＋Ｎ，（ｉ＋(Ｎ－１)）＋2Ｎ，…までのＮ個の系列である。

各系列のパルス列の間で上記の相互作用を行わせることで、例えばＮ＝16のマックスカット３問題を解く組合せ最適化問題処理装置１００を実現することができる。

図４は、各系列の関係を説明するタイムチャートである。図４の横方向は時間、縦方向の1行目は光干渉回路２０の例えばＡ^-に入力される偏光クロックパルス列、2行目は1行目の偏光クロックパルス列を偏光クロックパルスの1パルス分遅らせたパルス列１ｂｄ、3行目は1行目の偏光クロックパルス列を遅延させないパルス列０ｂｄ、4行目は1行目の偏光クロックパルス列を偏光クロックパルスの2パルス分遅らせたパルス列２ｂｄ、5行目は1行目の偏光クロックパルス列を偏光クロックパルスの9パルス分遅らせたパルス列９ｂｄである。なお、説明を分かり易くする目的で偏光クロックパルス列の左から識別番号を－8、－7、－6、…、－1、0、+1、+2、+3、…のように付与する。

パルス列１ｂｄのパルスｉが16個分一巡した17個目の識別番号0のパルスに注目する。識別番号0のパルスは、Ｎ個のパルスの周期単位で見ると最初のパルスである。

この最初のパルスと同じタイミングの他のパルス列０ｂＤ、２ｂＤ、９ｂＤのパルス番号は、それぞれ+1、-1、-8である。つまり、識別番号0のパルスに対して、1パルス分先の+1のパルス、2パルス分手間の-1のパルスｉ＝１８（１６番目）、8パルス手前の－8のパルスが同じタイミングで一致する。

これらの偏光パルスを光干渉回路２０で干渉させることで、次式で表せる相互作用Ｑ_ＡＦを生じさせることができる。

ここでｉは偏光クロックパルス列を構成するパルスの通し番号、ｋはＮ個内のパルスの位置を表す番号、Ｊ_ｉ：ｋは相互作用の大きさを表す係数である。なお、式（３）の右辺の（・）内の第２項は、差動位相型マッハツェンダー光変調器１０の他方（Ａ^-）出力に対応する。式（３）は反強磁性型の相互作用を表す。

なお、上記の例ではｋは複数である。例えばｋ＝＋1、ｋ＝－1、ｋ＝＋8である。このｋの値は、図３の右図に示す相互作用に対応する。

光干渉回路２０が出力する前記偏光クロックパルス列のパワーは次式で表せる。

このように、差動位相型マッハツェンダー光変調器１０からの偏光クロックパルス列由来の出力光パルスを光干渉回路２０に入力することで、所望の相互作用の影響を受けた偏光クロックパルス列を生成することができる。

（光干渉回路）
光干渉回路２０は、差動位相型マッハツェンダー光変調器１０で変調された偏光クロックパルス列を入力とし、イジングモデルにおける所定の相互作用を偏光クロックパルス列のＮ個のパルスの周期で生じさせると共に上記の組合せ最適化問題の解を表すモニタ信号を外部に出力する。

図５は、光干渉回路２０の具体例を示す図である。図５に示す様に光干渉回路２０は、複数の遅延部である第１遅延部２２ａ、第２遅延部２２ｂ、第３遅延部２２ｃ、第４遅延部２２ｄと、複数の光導波路である第１主経路２１ａ、第２主経路２１ｂ、第１作用経路２１ｃ、第２作用経路２１ｅ、第３作用経路２１ｆと、複数の光結合器である第１光結合器２３ａ、第２光結合器２３ｂ、第３光結合器２３ｃ、第４光結合器２３ｄとを備える。

第１遅延部２２ａは、差動位相型マッハツェンダー光変調器１０で変調された一方の偏光クロックパルス列（Ａ）を分岐させた一方の偏光クロックパルス列をその1パルス分を単位に遅らせる。この例では1パルス分遅らせる。第１主経路２１ａは、第１遅延部２２ａで1パルス分遅らせた第１偏光クロックパルス列１ｂＤを伝搬させる。

第２遅延部２２ｂは、差動位相型マッハツェエンダー光変調器１０が出力する一方の偏光クロックパルス列（Ａ）を分岐させた他方の偏光クロックパルス列を前記第１遅延部と同じパルス分遅らせる。第２主経路２１ｂは、前記第１遅延部と同じパルス分遅らせた第１偏光クロックパルス列１ｂＤを伝搬させる。

第１作用経路２１ｃは、差動位相型マッハツェンダー光変調器１０で変調された他方の偏光クロックパルス列（Ａ^-）を分岐させた一方の第３偏光クロックパルス列０ｂＤをそのまま伝搬させる。

第３遅延部２２ｃは、差動位相型マッハツェエンダー光変調器１０が出力する他方の偏光クロックパルス列（Ａ^-）を分岐させた一方の偏光クロックパルス列を1パルス分を単位に遅らせる。この例では2パルス分遅らせる。第２作用経路２１ｅは、偏光クロックパルス列（Ａ^-）を分岐させた一方の偏光クロックパルス列を2パルス分遅らせた第４偏光クロックパルス列２ｂＤを伝搬させる。

第４遅延部２２ｄは、偏光クロックパルス列（Ａ^-）を分岐させた一方の偏光クロックパルス列をその1パルス分を単位に遅らせる。この例では9パルス分遅らせる。第３作用経路２１ｆは、偏光クロックパルス列（Ａ^-）を分岐させた他方の偏光クロックパルス列を9パルス分遅らせた第５偏光クロックパルス列９ｂＤを伝搬させる。

第１光結合器２３ａは、第３作用経路２１ｆと第２作用経路２１ｅの光信号の振幅を加算するように干渉させる。第２光結合器２３ｂは、第１光結合器２３ａの出力光信号と第１作用経路２１ｃの光信号の振幅を加算するように干渉させる。

第３光結合器２３ｃは、第２光結合器２３ｂの出力光信号と第２主経路２１ｂの光信号の振幅を減算するように干渉させる。

第４光結合器２３ｄは、第３光結合器２３ｃの出力光信号と第１主経路２１ａの光信号の振幅を減算するように干渉させる。第４光結合器２３ｄのoutと表記していない端子から出力される信号がモニタ信号である。モニタ信号は最適化問題の解を表す。その解の具体例については後述する。

以上説明した光干渉回路２０によれば、図３の右図に示した相互作用を生じさせることができる。上記の第１遅延部２２ａ～第４遅延部２２ｄのそれぞれの遅延量の組合せを変えることで、異なる要素の組合せによる相互作用を生じさせることも可能である。

本実施形態では、上記の相互作用を生じさせる前に、要素の互いの関係性の大きさに偏りが無い中立状態を生成させる。中立状態は、Ｎ個の初期化光パルスで生成させる。

（差動位相型マッハツェンダー光変調器）
図６は、差動位相型マッハツェンダー光変調器１０の構成を示す図である。図６に示すように差動位相型マッハツェンダー光変調器１０は、二つのＭＭＩ（マルチモード干渉部）１３，１４、第１位相変調部１１、及び第２位相変調部１２を備える。

差動位相型マッハツェンダー光変調器１０の基本状態での位相条件においてＭＭＩ１３に入力される偏光クロックパルス列はＭＭＩ１４の出力の一方（Ａ^-）に出力される。このとき第１位相変調部１１に先の位相条件を丁度πシフトさせる変調信号が入力されるとＭＭＩ１４の出力の一方（Ａ）に出力される状態に切り替わり、差動位相型マッハツェンダー光変調器１０は開状態となる。この開状態は、第２位相変調部１２に位相条件を丁度π引き戻す変調信号が入力されることによりＭＭＩ１４の出力の一方（Ａ^-）に出力される状態に引き戻され差動位相型マッハツェンダー光変調器１０は閉状態に戻る。

つまり差動位相型マッハツェンダー光変調器１０は、第１位相変調部１１に変調信号が入力されると開状態となり、第２位相変調部１２に変調信号が入力されると閉状態となる。差動位相型マッハツェンダー光変調器１０の構成と動作は、特許５６３２３３０号に記載されている。ここでは、これ以上の説明は省略する。

合分波器３０は、要素間の相互作用に対して中立状態を作り出すＮ個の初期化光パルスと光干渉回路２０の出力光パルス列とを入力とし、上記の何の入力に対しても２つの分波出力を提供し、該分波した一方を第１位相変調部１１への駆動信号として出力し、該分波した他方を第２位相変調部１２への駆動信号として遅延部４０に出力する。

遅延部４０において遅延された、先の駆動信号は第２位相変調部１２に出力する。

図７は、Ｎ個の初期化パルス、第１位相変調信号、第２位相変調信号、及び偏光クロックパルス列の関係を示す図である。なお、図７は、各信号のタイミングのみを示す図であり振幅は意味を持たない。

図７に示す様に、第１位相変調信号に対して遅延部４０を介する第２位相変調信号は、遅延時間ｄの時間遅れたタイミングで差動位相変調型マッハツェンダー光変調器１０を違法変調駆動する。

この様に第１位相変調信号と第２位相変調信号が入力されると、遅延時間ｄの間だけ差動位相型マッハツェンダー光変調器１０は開状態となる。この開状態のタイミングに合わせて偏光クロックパルス列を入力することで、偏光クロックパルス列は帰還信号及び初期化信号のパワーに応じた差動位相変調出力を差動位相変調型マッハツェンダー光変調器１０から光干渉回路２０へと出力する。

第１位相変調信号と第２位相変調信号は、Ｎ個の初期化光パルスの後、偏光クロックパルス列に切り替わる。よって、ｉ＝１７番目以降の第１位相変調は、偏光クロックパルスのタイミングと一致する。

遅延時間ｄは、偏光クロックパルス列のパルスのパルス幅ｔ_ｐｗ以上で且つパルス間隔より十分狭い時間である。

このようなタイミングで光干渉回路２０に、偏光クロックパルス列が入力されると、Ｎ＝16のパルスの系列ごとに各要素の関係性の大きさが0の中立状態（対称な状態）が生み出される。その後、光干渉回路２０において上記の相互作用を生じさせることで、対称性に破れが生じイジングモデルの安定状態が創発される現象が起きる。

このように、いわゆる還元論的な理解を越えた創発現象により出現した「安定状態にあるイジングモデル」と対応する「状態」を読み取ることで、組合せ最適化問題の解を求めることができる。「安定状態にあるイジングモデル」と対応する「状態」は、光干渉回路２０が出力するモニタ信号を観察することで得られる。

〔第２実施形態〕
図８は、本発明の第２実施形態に係る組合せ最適化問題処理装置２００を構成する光干渉回路を示す図である。組合せ最適化問題処理装置２００の図示は省略する。

図８は、光干渉回路２０を、ＦＰＧＡと差動位相型マッハツェエンダー光変調器で構成したものである。図８に示す光干渉回路２２は、光電ＡＤ変換部２２０、光電ＡＤ変換部２２１、ＦＰＧＡ２２２、ＤＡ変換部２２３、及び差動位相型マッハツェエンダー光変調器２２４を備える。

光電ＡＤ変換部２２０は、偏光クロックパルス列（Ａ^-）を光電変換した電気パルス信号をＡＤ変換する。光電ＡＤ変換部２２１は、偏光クロックパルス列（Ａ）を光電変換した電気パルス信号をＡＤ変換する。

ＦＰＧＡ２２２は、上記の相互作用（図２）の計算をディジタル処理する。ＦＰＧＡ２２２の出力信号は、ＤＡ変換されて差動位相型マッハツェエンダー光変調器２２４の変調信号端子に接続される。

差動位相型マッハツェエンダー光変調器２２４は、可干渉局発クロックパルス光をＦＰＧＡ２２２の出力信号で強度変調する。可干渉局発クロックパルス光は、上記の偏光クロックパルス列を方向性結合器（図示せず）で分岐したパルス列として提供することが可能である。

図８に示すOUT端子は、図３に示すOUT端子に相当する。つまり、図８に示す光干渉回路２２は、図３に示す光干渉回路２０と同じ作用をする。このように光干渉回路２２は、ＦＰＧＡ等の半導体集積回路で構成することも可能である。

（実証実験）
本実施形態の効果を確認する目的で実証実験を行った。実証実験は、本発明の第１実施形態に係る組合せ最適化問題処理装置１００を構成して、全体の時間幅～1μsの偏光クロックパルス列を用い、Ｎ＝16のマックスカット３問題（図２）を解いた。なお、この観測では、試行開始時間は基準観測時間から62.033μs後になっていた。

図９は、その実証実験を解いた結果を示す図である。図９の横軸は時間μs、縦軸はモニタ信号（図３）のパワーである。図９（ｂ）は、図９（ａ）の62.45～62.55μsの範囲を拡大した図である。

62.033μsで初期化光パルス列を入力した。初期化光パルス列を入力した直後のモニタ信号は、パワーが約0.5の中立状態を示す。その後、光干渉回路２０が生じさせる相互作用の影響によりモニタ信号は、イジングモデルの安定化状態に向けて変化する。

62.5μsの時点でほぼ安定状態となり、「0010101011010101」の0/1パターンが得られている。このパターンは、Ｎ＝16のマックスカット３問題の最適解の一つである。

このように本実施形態の組合せ最適化問題処理装置１００は、約500nsという短い時間でＮ＝16のマックスカット３問題を解くことができる。非特許文献１の方法では672μsの時間を要したことが報告されている。

以上説明したように本実施形態に係る組合せ最適化問題処理装置１００によれば、組合せ最適化問題の最適解を短い時間で求めることができる。

本発明は、上記の実施形態に限定されるものではなく、その要旨の範囲内で変形が可能である。組合せ最適化問題としてＮ＝16のマックスカット３問題を例示したが、本発明はこの例に限定されない。本発明は、イジングモデルのエネルギーに対応するように組合せ最適化問題を写像できればどのような問題でも適用させることが可能である。また、Ｎ＝16のマックスカット３問題の相互作用も上記の例に限られない。

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１０：差動位相変調型マッハツェンダー光変調器
２０、２２：光干渉回路
３０：合分波器
４０：遅延部
１００、２００：組合せ最適化問題処理装置

Claims

Ｎ個の要素の組合せ最適化問題をイジングモデルに対応付けて処理する組合せ最適化問題処理装置であって、
偏光クロックパルス列を入力とし、第１位相変調部と第２位相変調部を備える差動位相変調型マッハツェンダー光変調器と、
前記差動位相変調型マッハツェンダー光変調器で変調された前記偏光クロックパルス列を入力とし、前記イジングモデルにおける所定の相互作用を前記偏光クロックパルス列の前記Ｎ個のパルスの周期で生じさせると共に前記最適化問題の解を表すモニタ信号を外部に出力する光干渉回路と、
前記要素間の相互作用に対して中立状態を作り出す前記Ｎ個の初期化光パルスと前記光干渉回路の出力光パルス列とを入力とし、前記初期化光パルスを前記光干渉回路の出力に結合させると共に、前記初期化光パルスと前記出力光パルス列とをそれぞれ分波し、該分波した一方の第１位相変調信号を前記第１位相変調部に出力し、該分波した他方の第２位相変調信号を遅延部に出力する合分波器と、
前記第２位相変調信号を遅延させて前記第２位相変調部に出力する遅延部とを備え、
前記遅延部は、前記第１位相変調信号に対して前記第２位相変調信号を、前記偏光クロックパルス列のパルスのパルス幅以上で且つ一周期未満の時間遅延させる組合せ最適化問題処理装置。
前記光干渉回路は、
前記差動位相変調型マッハツェンダー光変調器で変調された一方の前記偏光クロックパルス列を分岐させた一方の第１偏光クロックパルス列を該第１偏光クロックパルス列の1パルス分を単位に遅らせる第１遅延部を備える第１主経路と、
前記偏光クロックパルス列を分岐させた他方の第２偏光クロックパルス列を前記第１遅延部と同じパルス分遅らせる第２遅延部を備える第２主経路と、
前記差動位相変調型マッハツェンダー光変調器で変調された他方の前記偏光クロックパルス列を分岐させた一方の第３偏光クロックパルス列を伝送する第１作用経路と、
前記差動位相変調型マッハツェンダー光変調器で変調された他方の前記偏光クロックパルス列を分岐させた他方の第４偏光クロックパルス列を更に分岐させた第５偏光クロックパルス列を該第５偏光クロックパルス列の1パルス分を単位に遅らせる第３遅延部を備える第２作用経路と
を備える請求項１に記載の組合せ最適化問題処理装置。
前記要素の数をＮ、前記偏光クロックパルス列の通し番号をｉ、前記所定の相互作用の大きさを表す係数をＪ_ｉ：ｋここでｋはｉと異なる前記Ｎ個内のパルスの位置を表す番号とした場合に前記所定の相互作用Ｑ_ＡＦは次式で表せ、

前記偏光クロックパルス列のパワーは次式で表せる

請求項1又は２に記載の組合せ最適化問題処理装置。
Ｎ個の要素の組合せ最適化問題をイジングモデルに対応付けて処理する組合せ最適化問題処理方法であって、
第１位相変調部と第２位相変調部を備える差動位相変調型マッハツェンダー光変調器が、偏光クロックパルス列を変調するマッハツェンダー光変調ステップと、
光干渉回路が、前記マッハツェンダー光変調ステップで変調された前記偏光クロックパルス列を入力とし、前記イジングモデルにおける所定の相互作用を、前記偏光クロックパルス列の前記Ｎ個のパルスの周期で生じさせると共に前記最適化問題の解を表すモニタ信号を外部に出力する光干渉ステップと、
合分波器が、前記要素間の相互作用に対して中立状態を作り出す前記Ｎ個の初期化光パルスと光干渉回路の出力光パルス列とを入力とし、前記初期化光パルスを前記光干渉回路の出力に結合させると共に、前記初期化光パルスと前記出力光パルス列とをそれぞれ分波し、該分波した一方の第１位相変調信号を前記第１位相変調部に出力し、該分波した他方の第２位相変調信号を遅延部に出力する合分波ステップと、
前記遅延部が、前記第１位相変調信号に対して前記第２位相変調信号を、前記偏光クロックパルス列のパルスのパルス幅以上で且つ一周期未満の時間遅延させて、前記第２位相変調部に出力する遅延ステップとを行う、組合せ最適化問題処理方法。