JP5718722B2 - 高速カオス光信号生成光回路および高速カオス光信号生成方法 - Google Patents
高速カオス光信号生成光回路および高速カオス光信号生成方法 Download PDFInfo
- Publication number
- JP5718722B2 JP5718722B2 JP2011112521A JP2011112521A JP5718722B2 JP 5718722 B2 JP5718722 B2 JP 5718722B2 JP 2011112521 A JP2011112521 A JP 2011112521A JP 2011112521 A JP2011112521 A JP 2011112521A JP 5718722 B2 JP5718722 B2 JP 5718722B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- light
- clock signal
- signal light
- phase modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
特許文献2に開示された光カオス乱数発生装置においては、熱光学効果に基づく制御速度(数ms)に基づく乱数生成速度の限界があり、加えて温度制御部、デジタルデータ処理部、記憶装置等々から構成されるため、装置全体を集積化することが難しいといった課題がある。
非特許文献1に開示されたカオス・レーザーによる乱数生成方法では、システムを集積化、小型化することが難しいという問題点があった。
特許文献2に開示された光カオス乱数発生装置では、高速信号生成に対応することが難しく、加えてシステム全体を集積化することが難しいという問題点があった。
また、本発明の高速カオス光信号生成方法の1構成例は、前記光−光相互位相変調手段a2,a3に入力される2系統の位相変調駆動用のクロック信号光の内の一方に光伝搬遅延差付与手段a5によって遅延を付与し、前記光伝搬遅延差付与手段a5を光半導体で構成し、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光伝搬遅延差付与手段a5をPLCで構成し、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作することを特徴とするものである。
また、本発明の高速カオス光信号生成方法の1構成例において、前記位相変調駆動用のクロック信号光として用いられるRZ型クロック信号光は、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内、前記出力信号光と同一の光出力ポートから出力されたRZ型クロック信号光を前記光分波手段a4によって2系統に分波したものである。
また、本発明の高速カオス光信号生成方法の1構成例において、前記位相変調駆動用のクロック信号光として用いられるRZ型クロック信号光は、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内、前記出力信号光と異なる光出力ポートから出力されたRZ型クロック信号光を前記光分波手段a4によって2系統に分波したものである。
以下、本発明の実施の形態について図面を参照して説明する。図1は本実施の形態に係る高速カオス光信号生成光回路の構成例を示すブロック図である。
本実施の形態の高速カオス光信号生成光回路は、マッハツェンダー干渉型光強度変調部a1と、マッハツェンダー干渉型光強度変調部a1の後述する光出力ポートa9から出力されたRZ(Return to Zero)型クロック信号光を2系統に分波する光分波部a4と、光分波部a4で分波された2系統のRZ型クロック信号光がマッハツェンダー干渉型光強度変調部a1内の後述する光−光相互位相変調部a2,a3に到達するまでの光伝搬遅延差に相当する遅延を、光分波部a4で分波され光−光相互位相変調部a2,a3に入力される2系統のRZ型クロック信号光の内、光−光相互位相変調部a2,a3に到達するまでの光伝搬遅延が長い方のRZ型クロック信号光に付与する光伝搬遅延差付与部a5とから構成される。
図3(B)に示すように、光入力ポートa0に入力されたクロック光パルスp0と次の時間ステップのクロック光パルスp1との間のタイミングで、光伝搬遅延差付与部a5による光伝搬遅延が付与されていない方のクロック光パルスp0−1が光−光相互位相変調部a2に入力される。一方、図3(C)に示すように、クロック光パルスp1と次の時間ステップのクロック光パルスp2との間のタイミングで、光伝搬遅延差付与部a5による光伝搬遅延が付与された方のクロック光パルスp0−2が光−光相互位相変調部a3に入力される。
次に、本発明の第2の実施の形態について説明する。図5は本実施の形態に係る高速カオス光信号生成光回路の構成例を示すブロック図であり、図1と同一の構成には同一の符号を付してある。
本実施の形態の高速カオス光信号生成光回路は、第1の実施の形態の高速カオス光信号生成光回路において、光導波路100の一端と光入力ポートa0とを接続する代わりに、光導波路101の一端と光入力ポートa0とを接続したものである。本実施の形態の高速カオス光信号生成光回路の動作は第1の実施の形態と同様であるので、詳細な説明は省略する。
第1、第2の実施の形態において、高速カオス光信号生成光回路の出力信号光は、マッハツェンダー干渉型光強度変調部a1の2つの光出力ポートa8,a9の内のいずれか一方から得るようにすればよい。
Claims (7)
- RZ型クロック信号光を入力するマッハツェンダー干渉型光強度変調手段a1と、
このマッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力されたRZ型クロック信号光を2系統に分波する光分波手段a4と、
この光分波手段a4で分波された2系統のRZ型クロック信号光を位相変調駆動用のクロック信号光として前記マッハツェンダー干渉型光強度変調手段a1内の光−光相互位相変調手段へと導く光導波路とを備え、
前記マッハツェンダー干渉型光強度変調手段a1は、
前記RZ型クロック信号光を受ける光入力ポートa0と、
この光入力ポートa0に入力されたRZ型クロック信号光を伝送する2つの干渉アームと、
この2つの干渉アームの端部に設けられた前記2つの光出力ポートa8,a9と、
前記2つの干渉アームに1つずつ設けられ、前記干渉アームにより伝送されるRZ型クロック信号光と前記位相変調駆動用のクロック信号光とを合波する光合波手段と、
前記2つの干渉アームに1つずつ設けられ、前記光合波手段の出力を入力とし、前記干渉アームにより伝送されるRZ型クロック信号光と前記位相変調駆動用のクロック信号光との相互位相変調により、前記干渉アームにより伝送されるRZ型クロック信号光に位相変化を与える前記光−光相互位相変調手段a2,a3とから構成され、
高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光−光相互位相変調手段a2,a3を除く部分をPLCで構成し、前記光−光相互位相変調手段a2,a3を光半導体で構成して、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作し、
前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力信号光を得ることを特徴とする高速カオス光信号生成光回路。 - 請求項1記載の高速カオス光信号生成光回路において、
さらに、前記光導波路に設けられ、前記光分波手段a4で分波された2系統のRZ型クロック信号光が前記光−光相互位相変調手段a2,a3に到達するまでの光伝搬遅延差に相当する遅延を、前記光分波手段a4で分波され前記光−光相互位相変調手段a2,a3に入力される2系統のRZ型クロック信号光の内、前記光−光相互位相変調手段a2,a3に到達するまでの光伝搬遅延が長い方のRZ型クロック信号光に付与する光伝搬遅延差付与手段a5を備え、
前記光伝搬遅延差付与手段a5を光半導体で構成し、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光伝搬遅延差付与手段a5をPLCで構成し、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作することを特徴とする高速カオス光信号生成光回路。 - 高速カオス光信号生成光回路において出力信号光を生成するための高速カオス光信号生成方法であって、
RZ型クロック信号光をマッハツェンダー干渉型光強度変調手段a1の光入力ポートa0に入力し、
前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力されたRZ型クロック信号光を光分波手段a4によって2系統に分波し、
この光分波手段a4で分波した2系統のRZ型クロック信号光を位相変調駆動用のクロック信号光として、前記マッハツェンダー干渉型光強度変調手段a1内の2つの干渉アームに1つずつ設けられた光−光相互位相変調手段a2,a3に入力することにより、前記光入力ポートa0から入力され前記2つの干渉アーム中を伝搬しているRZ型クロック信号光に位相差を生じさせ、
高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光−光相互位相変調手段a2,a3を除く部分をPLCで構成し、前記光−光相互位相変調手段a2,a3を光半導体で構成して、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作し、
前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力信号光を得ることを特徴とする高速カオス光信号生成方法。 - 請求項3記載の高速カオス光信号生成方法において、
前記位相変調駆動用のクロック信号光は、前記干渉アーム中を伝搬しているRZ型クロック信号光と合波され、前記光−光相互位相変調手段a2,a3に入力されることを特徴とする高速カオス光信号生成方法。 - 請求項4記載の高速カオス光信号生成方法において、
前記光−光相互位相変調手段a2,a3に入力される2系統の位相変調駆動用のクロック信号光の内の一方に光伝搬遅延差付与手段a5によって遅延を付与し、
前記光伝搬遅延差付与手段a5を光半導体で構成し、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光伝搬遅延差付与手段a5をPLCで構成し、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作することを特徴とする高速カオス光信号生成方法。 - 請求項3乃至5のいずれか1項に記載の高速カオス光信号生成方法において、
前記位相変調駆動用のクロック信号光として用いられるRZ型クロック信号光は、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内、前記出力信号光と同一の光出力ポートから出力されたRZ型クロック信号光を前記光分波手段a4によって2系統に分波したものであることを特徴とする高速カオス光信号生成方法。 - 請求項3乃至5のいずれか1項に記載の高速カオス光信号生成方法において、
前記位相変調駆動用のクロック信号光として用いられるRZ型クロック信号光は、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内、前記出力信号光と異なる光出力ポートから出力されたRZ型クロック信号光を前記光分波手段a4によって2系統に分波したものであることを特徴とする高速カオス光信号生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112521A JP5718722B2 (ja) | 2011-05-19 | 2011-05-19 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112521A JP5718722B2 (ja) | 2011-05-19 | 2011-05-19 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012242603A JP2012242603A (ja) | 2012-12-10 |
JP5718722B2 true JP5718722B2 (ja) | 2015-05-13 |
Family
ID=47464380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011112521A Active JP5718722B2 (ja) | 2011-05-19 | 2011-05-19 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5718722B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5944847B2 (ja) * | 2013-03-08 | 2016-07-05 | 日本電信電話株式会社 | 光信号バッファメモリ回路 |
JP5944849B2 (ja) * | 2013-03-08 | 2016-07-05 | 日本電信電話株式会社 | 光信号バッファメモリ回路 |
JP5944848B2 (ja) * | 2013-03-08 | 2016-07-05 | 日本電信電話株式会社 | 光信号バッファメモリ回路 |
JP5944846B2 (ja) * | 2013-03-08 | 2016-07-05 | 日本電信電話株式会社 | 光信号バッファメモリ回路 |
JP5944845B2 (ja) * | 2013-03-08 | 2016-07-05 | 日本電信電話株式会社 | 光信号バッファメモリ回路ならびに光信号バッファ方法 |
JP5944844B2 (ja) * | 2013-03-08 | 2016-07-05 | 日本電信電話株式会社 | 光信号バッファメモリ回路ならびに光信号バッファ方法 |
CN108279079B (zh) * | 2018-01-08 | 2020-11-24 | 东北大学 | 一种基于无芯光纤径向大错位结构涂覆聚二甲基硅氧烷的点式温度传感装置 |
CN114024662B (zh) * | 2021-12-21 | 2022-05-24 | 渔翁信息技术股份有限公司 | 随机数发生器 |
CN114513260B (zh) * | 2022-02-15 | 2024-03-08 | 南京信息工程大学 | 一种基于高维星座多级加密的多芯光纤传输方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2960406B1 (ja) * | 1998-09-11 | 1999-10-06 | 株式会社エイ・ティ・アール環境適応通信研究所 | カオス信号発生器を用いた通信システム |
JP2001358710A (ja) * | 2000-06-16 | 2001-12-26 | Nippon Telegr & Teleph Corp <Ntt> | 光カオス通信装置 |
JP4158655B2 (ja) * | 2003-09-04 | 2008-10-01 | Kddi株式会社 | 波長変換装置及び方法 |
JP5632331B2 (ja) * | 2011-05-19 | 2014-11-26 | 日本電信電話株式会社 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
JP5632330B2 (ja) * | 2011-05-19 | 2014-11-26 | 日本電信電話株式会社 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
JP5632329B2 (ja) * | 2011-05-19 | 2014-11-26 | 日本電信電話株式会社 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
-
2011
- 2011-05-19 JP JP2011112521A patent/JP5718722B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012242603A (ja) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5718722B2 (ja) | 高速カオス光信号生成光回路および高速カオス光信号生成方法 | |
JP5632330B2 (ja) | 高速カオス光信号生成光回路および高速カオス光信号生成方法 | |
JP5632329B2 (ja) | 高速カオス光信号生成光回路および高速カオス光信号生成方法 | |
Raghuwanshi et al. | Implementation of sequential logic circuits using the Mach–Zehnder interferometer structure based on electro-optic effect | |
JP5632331B2 (ja) | 高速カオス光信号生成光回路および高速カオス光信号生成方法 | |
JP5814201B2 (ja) | 高速カオス光信号生成光回路 | |
Ramachandran et al. | Design and performance analysis of all-optical cascaded adder using SOA-based MZI | |
JP5814200B2 (ja) | 高速カオス光信号生成光回路 | |
JP7323827B2 (ja) | 組合せ最適化問題処理装置とその方法 | |
Kumar et al. | Implementation of all-optical active low/high tri-state buffer logic using the micro-ring resonator structures | |
Abood et al. | Performance of Effect for XPM and FWM in Fiber Optics | |
JP5859935B2 (ja) | 高速カオス光信号生成光回路 | |
JP5814199B2 (ja) | 高速カオス光信号生成光回路 | |
Sasikala et al. | Effects of cross-phase modulation and four-wave mixing in DWDM optical systems using RZ and NRZ signal | |
Mehra et al. | Mach zehnder Interferometer and it's Applications | |
CN214281393U (zh) | 一种相位编码量子密钥分发系统 | |
JP5814203B2 (ja) | 高速カオス光信号生成光回路 | |
JP5944847B2 (ja) | 光信号バッファメモリ回路 | |
JP5814202B2 (ja) | 高速カオス光信号生成光回路 | |
JP5944848B2 (ja) | 光信号バッファメモリ回路 | |
Bergman et al. | Advances in multichannel multiGbytes/s bit-parallel WDM single fiber link | |
JP5944844B2 (ja) | 光信号バッファメモリ回路ならびに光信号バッファ方法 | |
Reis et al. | All-optical multifunctional logic operations using simultaneously both interferometric output ports in a symmetric SOA-MZI | |
Bosu et al. | Dibit-based frequency encoded binary-to-gray code converter | |
Takiguchi et al. | Integrated‐optic OFDM signal multiplexer composed of optical IFFT circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5718722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |