JP5718722B2 - 高速カオス光信号生成光回路および高速カオス光信号生成方法 - Google Patents

高速カオス光信号生成光回路および高速カオス光信号生成方法 Download PDF

Info

Publication number
JP5718722B2
JP5718722B2 JP2011112521A JP2011112521A JP5718722B2 JP 5718722 B2 JP5718722 B2 JP 5718722B2 JP 2011112521 A JP2011112521 A JP 2011112521A JP 2011112521 A JP2011112521 A JP 2011112521A JP 5718722 B2 JP5718722 B2 JP 5718722B2
Authority
JP
Japan
Prior art keywords
optical
light
clock signal
signal light
phase modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011112521A
Other languages
English (en)
Other versions
JP2012242603A (ja
Inventor
俊哉 佐藤
俊哉 佐藤
高橋 亮
亮 高橋
松尾 慎治
慎治 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2011112521A priority Critical patent/JP5718722B2/ja
Publication of JP2012242603A publication Critical patent/JP2012242603A/ja
Application granted granted Critical
Publication of JP5718722B2 publication Critical patent/JP5718722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、デバイスモデリング、金融デリバティブ計算、気象シミュレーション等の計算を行う計算器に用いられる乱数や、秘密鍵共有の暗号システムに用いられる乱数などを生成するための高速カオス光信号生成光回路および高速カオス光信号生成方法に関するものである。
従来、乱数を生成する方法としては、大まかに言って3つの方法が提案されている。第1の乱数生成方法は、乱数発生プログラムに基づき計算により乱数を生成するものである。第2の乱数生成方法は、電子回路に内在する物理的な雑音を基に乱数を生成するものである。
第3の乱数生成方法は、(1)カオス・レーザー(非特許文献1参照)や、(2)レーザー光をE/O(Electrical/Optical)変調器を用いて一定時間前の出力パワーに応じて強度変調するO/E(Optical/Electrical)変換遅延フィードバック電気回路を持つ光カオス信号源(特許文献1参照)や、(3)熱光学効果により2つの干渉アームの光路長差を制御してその光路長差に一定の関係性を持たせるように制御した複数のマッハツェンダー干渉器を用いて、それぞれのマッハツェンダー干渉器からの出力パワーにカオス写像関係性を実現する装置(特許文献2参照)などからの出力カオス信号を基に乱数を生成するものである。
また、これらの乱数発生技術に関連して、全光での光カオス現象に関する報告例としては、光ファイバの非線形屈折率効果に基づくものがあるが(非特許文献2参照)、全光での光カオス現象を工学的に応用できる装置の実現例は報告されていない。
上記の第1、第2の乱数生成方法には、実用の電子デバイスの動作周波数(非特許文献3参照)に基づく生成速度限界があり、10Gb/sを超える高速信号生成には十分に対応することができない状況にある。
非特許文献1に開示されたカオス・レーザーによる乱数生成においては、格段に高速な乱数生成が可能であるとの報告があるが、カオス・レーザーシステムの複雑さのために再現性を確保することが難しく、また、光ファイバ部等を含むシステム構成で有るためにシステム全体を集積化、小型化することも難しい。
特許文献1に開示された光カオス信号源による乱数生成においても、光ファイバ部や高周波電気増幅器等を含むシステム構成が必要なために、システム全体を集積化することが難しい。
特許文献2に開示された光カオス乱数発生装置においては、熱光学効果に基づく制御速度(数ms)に基づく乱数生成速度の限界があり、加えて温度制御部、デジタルデータ処理部、記憶装置等々から構成されるため、装置全体を集積化することが難しいといった課題がある。
特許第2960406号公報 特許第3396883号公報
A.Uchida,et al.,"Fast physical random bit generation with chaotic semiconductor lasers",Nature Photonics,vol.2,p.728-732,2008 H.Nakatsuka,et al.,"Observation of Bifurcation to Chaos in an All-Optical Bistable System",Physical Review Letters,vol.50,no.2,p.109-112,1983 「Tビット/秒に入るスイッチ光技術の取り組み」,日経エレクトロニクス,No.719,p.107-113,1998.6.29
以上のように、第1、第2の乱数生成方法では、10Gb/sを超える高速信号生成に対応することができないという問題点があった。
非特許文献1に開示されたカオス・レーザーによる乱数生成方法では、システムを集積化、小型化することが難しいという問題点があった。
特許文献1に開示された光カオス信号源による乱数生成方法では、システムを集積化、小型化することが難しいという問題点があった。
特許文献2に開示された光カオス乱数発生装置では、高速信号生成に対応することが難しく、加えてシステム全体を集積化することが難しいという問題点があった。
本発明の目的は、デバイスモデリング、金融デリバティブ計算、気象シミュレーション等の計算を行う計算器に用いられる乱数や、秘密鍵共有の暗号システムに用いられる乱数などを生成するための高速カオス光信号生成光回路および高速カオス光信号生成方法において、工学的に応用・実現可能な全光での高速カオス光信号生成方法を確立し、加えてシステム全体の集積化が可能で、且つ超高速の光乱数生成要求にも対応することができる高速カオス光信号生成光回路および高速カオス光信号生成方法を提供することである。
本発明の高速カオス光信号生成光回路は、RZ型クロック信号光を入力するマッハツェンダー干渉型光強度変調手段a1と、このマッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力されたRZ型クロック信号光を2系統に分波する光分波手段a4と、この光分波手段a4で分波された2系統のRZ型クロック信号光を位相変調駆動用のクロック信号光として前記マッハツェンダー干渉型光強度変調手段a1内の光−光相互位相変調手段へと導く光導波路とを備え、前記マッハツェンダー干渉型光強度変調手段a1は、前記RZ型クロック信号光を受ける光入力ポートa0と、この光入力ポートa0に入力されたRZ型クロック信号光を伝送する2つの干渉アームと、この2つの干渉アームの端部に設けられた前記2つの光出力ポートa8,a9と、前記2つの干渉アームに1つずつ設けられ、前記干渉アームにより伝送されるRZ型クロック信号光と前記位相変調駆動用のクロック信号光とを合波する光合波手段と、前記2つの干渉アームに1つずつ設けられ、前記光合波手段の出力を入力とし、前記干渉アームにより伝送されるRZ型クロック信号光と前記位相変調駆動用のクロック信号光との相互位相変調により、前記干渉アームにより伝送されるRZ型クロック信号光に位相変化を与える前記光−光相互位相変調手段a2,a3とから構成され、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光−光相互位相変調手段a2,a3を除く部分をPLCで構成し、前記光−光相互位相変調手段a2,a3を光半導体で構成して、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作し、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力信号光を得ることを特徴とするものである。
また、本発明の高速カオス光信号生成光回路の1構成例は、さらに、前記光導波路に設けられ、前記光分波手段a4で分波された2系統のRZ型クロック信号光が前記光−光相互位相変調手段a2,a3に到達するまでの光伝搬遅延差に相当する遅延を、前記光分波手段a4で分波され前記光−光相互位相変調手段a2,a3に入力される2系統のRZ型クロック信号光の内、前記光−光相互位相変調手段a2,a3に到達するまでの光伝搬遅延が長い方のRZ型クロック信号光に付与する光伝搬遅延差付与手段a5を備え、前記光伝搬遅延差付与手段a5を光半導体で構成し、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光伝搬遅延差付与手段a5をPLCで構成し、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作することを特徴とするものである。
また、本発明は、高速カオス光信号生成光回路において出力信号光を生成するための高速カオス光信号生成方法であって、RZ型クロック信号光をマッハツェンダー干渉型光強度変調手段a1の光入力ポートa0に入力し、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力されたRZ型クロック信号光を光分波手段a4によって2系統に分波し、この光分波手段a4で分波した2系統のRZ型クロック信号光を位相変調駆動用のクロック信号光として、前記マッハツェンダー干渉型光強度変調手段a1内の2つの干渉アームに1つずつ設けられた光−光相互位相変調手段a2,a3に入力することにより、前記光入力ポートa0から入力され前記2つの干渉アーム中を伝搬しているRZ型クロック信号光に位相差を生じさせ、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光−光相互位相変調手段a2,a3を除く部分をPLCで構成し、前記光−光相互位相変調手段a2,a3を光半導体で構成して、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作し、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力信号光を得ることを特徴とするものである。
また、本発明の高速カオス光信号生成方法の1構成例において、前記位相変調駆動用のクロック信号光は、前記干渉アーム中を伝搬しているRZ型クロック信号光と合波され、前記光−光相互位相変調手段a2,a3に入力される。
また、本発明の高速カオス光信号生成方法の1構成例は、前記光−光相互位相変調手段a2,a3に入力される2系統の位相変調駆動用のクロック信号光の内の一方に光伝搬遅延差付与手段a5によって遅延を付与し、前記光伝搬遅延差付与手段a5を光半導体で構成し、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光伝搬遅延差付与手段a5をPLCで構成し、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作することを特徴とするものである。
また、本発明の高速カオス光信号生成方法の1構成例において、前記位相変調駆動用のクロック信号光として用いられるRZ型クロック信号光は、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内、前記出力信号光と同一の光出力ポートから出力されたRZ型クロック信号光を前記光分波手段a4によって2系統に分波したものである。
また、本発明の高速カオス光信号生成方法の1構成例において、前記位相変調駆動用のクロック信号光として用いられるRZ型クロック信号光は、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内、前記出力信号光と異なる光出力ポートから出力されたRZ型クロック信号光を前記光分波手段a4によって2系統に分波したものである。
本発明によれば、マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力されるRZ型クロック信号光を位相変調駆動用のクロック信号光として、マッハツェンダー干渉型光強度変調手段a1内の2つの干渉アームに1つずつ設けられた光−光相互位相変調手段a2,a3に入力することにより、光入力ポートa0から入力され2つの干渉アーム中を伝搬しているRZ型クロック信号光に十分に大きく適当な位相差を生じさせるので、位相変調駆動用のクロック信号光よりも時間的に後にマッハツェンダー干渉型光強度変調手段a1に入力されるRZ型クロック信号光の出力光強度を変調することができる。その結果、本発明では、システム全体の簡素化・集積化が可能で、且つ高速化に適した光カオス方式の特性を活かした10Gb/sを超える超高速の光乱数生成要求にも対応することができる乱雑性の高い乱数を生成可能となる。本発明では、従来の乱数発生プログラムまたは電子回路による乱数生成方法では実現不可能であった10Gb/sを超える高速な乱数データ生成を実現することができる。また、本発明では、カオス・レーザーによる乱数生成方法のような複雑なシステム構成では困難であった、工学応用上必須となる再現性と制御性とを実現することができ、さらに高精度性とシステムの集積化を実現することができる。また、本発明では、光カオス信号源による乱数生成方法では実現不可能であったシステムの集積化を実現することができる。また、本発明では、熱光学効果により2つの干渉アームの光路長差を制御してその光路長差に一定の関係性を持たせるように制御した複数のマッハツェンダー干渉器を用いて、それぞれのマッハツェンダー干渉器からの出力パワーにカオス写像関係性を実現する装置のように、光路長差情報記憶装置や温度による光路長差制御部等を持つ必要がなくなり、システムの高速化および集積化を実現することができる。また、本発明では、光ファイバの非線形屈折率効果に基づく全光の光カオス現象を用いる装置で困難であった、工学応用上必須となる再現性と制御性とを実現することができ、さらにシステムの集積化を実現することができる。
本発明の第1の実施の形態に係る高速カオス光信号生成光回路の構成例を示すブロック図である。 本発明の第1の実施の形態におけるクロック信号光の光パワー変化の模式図である。 光入力ポートへの入力クロック信号光の入力タイミングおよび光−光相互位相変調部への入力信号光の入力タイミングを示す図である。 本発明の第1の実施の形態における光出力ポートから出力されるクロック光パルスの規格化光出力強度の例を示す図である。 本発明の第2の実施の形態に係る高速カオス光信号生成光回路の構成例を示すブロック図である。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本実施の形態に係る高速カオス光信号生成光回路の構成例を示すブロック図である。
本実施の形態の高速カオス光信号生成光回路は、マッハツェンダー干渉型光強度変調部a1と、マッハツェンダー干渉型光強度変調部a1の後述する光出力ポートa9から出力されたRZ(Return to Zero)型クロック信号光を2系統に分波する光分波部a4と、光分波部a4で分波された2系統のRZ型クロック信号光がマッハツェンダー干渉型光強度変調部a1内の後述する光−光相互位相変調部a2,a3に到達するまでの光伝搬遅延差に相当する遅延を、光分波部a4で分波され光−光相互位相変調部a2,a3に入力される2系統のRZ型クロック信号光の内、光−光相互位相変調部a2,a3に到達するまでの光伝搬遅延が長い方のRZ型クロック信号光に付与する光伝搬遅延差付与部a5とから構成される。
マッハツェンダー干渉型光強度変調部a1は、図示しないクロック信号光源から出力される、ピーク光パワーが一定のRZ型のクロック信号光を受ける光入力ポートa0と、光入力ポートa0に入力されたRZ型クロック信号光を伝送する2つの干渉アームと、この2つの干渉アームの端部に設けられた2つの光出力ポートa8,a9と、2つの干渉アームに1つずつ設けられ、干渉アームにより伝送されるRZ型クロック信号光と光分波部a4で分波された位相変調駆動用のRZ型クロック信号光とを合波する光合波部a6,a7と、2つの干渉アームに1つずつ設けられ、光合波部a6,a7の出力を入力とし、干渉アームにより伝送されるRZ型クロック信号光と位相変調駆動用のRZ型クロック信号光との相互位相変調により、干渉アームにより伝送されるRZ型クロック信号光に位相変化を与える光−光相互位相変調手段a2,a3とから構成される。
図1における100は一端が光入力ポートa0に接続され他端が光合波部a7の第1の入力に接続された光導波路、101は一端が光導波路100に近接して配置され他端が光合波部a6の第1の入力に接続された光導波路、102は一端が光合波部a7の出力に接続され他端が光−光相互位相変調部a3の入力に接続された光導波路、103は一端が光合波部a6の出力に接続され他端が光−光相互位相変調部a2の入力に接続された光導波路、104は一端が光−光相互位相変調部a3の出力に接続され他端が光出力ポートa8に接続された光導波路、105は一端が光−光相互位相変調部a2の出力に接続され他端が光出力ポートa9に接続され、一部が光導波路104と近接して配置された光導波路である。
光導波路100,102,104がマッハツェンダー干渉型光強度変調部a1の一方の干渉アームを構成し、光導波路101,103,105がマッハツェンダー干渉型光強度変調部a1の他方の干渉アームを構成している。光導波路100と光導波路101との間では、光信号の漏洩が発生し、光導波路100に入力された光信号は光導波路101にも入力される。光導波路104と光導波路105との間では、相互に光信号の漏洩が発生する。
また、106は一端が光出力ポートa9に接続され他端が光分波部a4の入力に接続された光導波路、107は一端が光分波部a4の第1の出力に接続され他端が光伝搬遅延差付与部a5の入力に接続された光導波路、108は一端が光伝搬遅延差付与部a5の出力に接続され他端が光合波部a7の第2の入力に接続された光導波路、109は一端が光分波部a4の第2の出力に接続され他端が光合波部a6の第2の入力に接続された光導波路である。
光入力ポートa0に入力されるクロック信号光の光パワー変化を図2に示す。このように、図示しないクロック信号光源から光入力ポートa0に入力されるクロック信号光は、ピーク光パワーが一定のRZ型の信号光である。
ここで、本実施の形態の高速カオス光信号生成光回路は、光導波路部分を低損失な半導体導波路で構成し、光−光相互位相変調部a2,a3として半導体光増幅素子(SOA)を用い、全体を光半導体で集積化して製作すればよい。
また、本実施の形態の高速カオス光信号生成光回路は、光導波路部分をPLC(Planar Lightwave Circuit)で構成し、光−光相互位相変調部a2,a3としてSOAを用い、全体をPLCと光半導体のハイブリッドで製作してもよい。このような光回路は、文献「T.Ito,et al.,“Bit-rate and format conversion from 10-Gbit/s WDM channels to a 40-Gbit/s channel using a monolithic Sagnac interferometer integrated with parallelamplifier structure”,IEE Proc.-Optoelectron.,Vol.151,No.1,p.41-45,February 2004」に開示されている。
標準的なマッハツェンダー干渉型光強度変調部においては、干渉器を構成する2つの干渉アームを光が伝搬する際に位相差が生じない状態が変調駆動が行われていない状態であり、このとき入力側の干渉アームに対して異なる側の干渉アームの光出力ポートから光信号が100%出力される。また、2つの干渉アームを光が伝搬する際に位相差がπとなる状態においては、光入力ポートと同じ側の干渉アームの光出力ポートから光信号が100%出力される。
したがって、図1に示した高速カオス光信号生成光回路にクロック信号光が光入力ポートa0から入力される場合、最初のクロック光パルスp0は、光入力ポートa0と異なる側の干渉アームの光出力ポートa9から100%出力され、光分波部a4によりクロック光パルスp0−1,p0−2の2つに分波され、引き続き光伝搬遅延差付与部a5により遅延差を付与された後、それぞれ光合波部a6,a7へと入力される。
光合波部a6は、光入力ポートa0から光導波路100,101を介して入力される入力クロック信号光と光出力ポートa9から光分波部a4を介して入力される出力クロック信号光とを合波して光−光相互位相変調部a2に出力する。光合波部a7は、光入力ポートa0から光導波路100を介して入力される入力クロック信号光と光出力ポートa9から光分波部a4と光伝搬遅延差付与部a5とを介して入力される出力クロック信号光とを合波して光−光相互位相変調部a3に入力する。
図3(A)は光入力ポートa0への入力クロック信号光の入力タイミングを示す図、図3(B)は光−光相互位相変調部a2への入力信号光の入力タイミングを示す図、図3(C)は光−光相互位相変調部a3への入力信号光の入力タイミングを示す図である。
図3(B)に示すように、光入力ポートa0に入力されたクロック光パルスp0と次の時間ステップのクロック光パルスp1との間のタイミングで、光伝搬遅延差付与部a5による光伝搬遅延が付与されていない方のクロック光パルスp0−1が光−光相互位相変調部a2に入力される。一方、図3(C)に示すように、クロック光パルスp1と次の時間ステップのクロック光パルスp2との間のタイミングで、光伝搬遅延差付与部a5による光伝搬遅延が付与された方のクロック光パルスp0−2が光−光相互位相変調部a3に入力される。
光−光相互位相変調部a2においては、光入力ポートa0から光導波路100,101と光合波部a6とを介してクロック光パルスp1が入力される直前に、光合波部a6からクロック光パルスp0−1が入力されると、このクロック光パルスp0−1の光強度に応じて屈折率が変化する。こうして、光−光相互位相変調部a2は、クロック光パルスp0−1の光強度に応じて、クロック光パルスp1の位相を変調する(相互位相変調)。
一方、光−光相互位相変調部a3においては、光入力ポートa0から光導波路100と光合波部a7とを介してクロック光パルスp1が入力された直後に、光合波部a7からクロック光パルスp0−2が入力されると、このクロック光パルスp0−2の光強度に応じて屈折率が変化する。こうして、光−光相互位相変調部a3は、クロック光パルスp0−2の光強度に応じて、クロック光パルスp2の位相を変調する(相互位相変調)。
結果として、クロック光パルスp0−1が光−光相互位相変調部a2に入力されてから、クロック光パルスp0−2が光−光相互位相変調部a3に入力されるまでの間、マッハツェンダー干渉型光強度変調部a1の2つの干渉アームで位相差が生じることとなり、光出力ポートa9から出力されるクロック光パルスp1の光出力強度が変調されることとなる。
同様に、光入力ポートa0に入力されたクロック光パルスp1と次の時間ステップのクロック光パルスp2との間のタイミングで、光分波部a4によって分波されたクロック光パルスp1−1,p1−2のうち光伝搬遅延差付与部a5による光伝搬遅延が付与されていない方のクロック光パルスp1−1が光−光相互位相変調部a2に入力される。一方、クロック光パルスp2と次の時間ステップのクロック光パルスp3との間のタイミングで、光伝搬遅延差付与部a5による光伝搬遅延が付与された方のクロック光パルスp1−2が光−光相互位相変調部a3に入力される。
光−光相互位相変調部a2は、光入力ポートa0から光導波路100,101と光合波部a6とを介してクロック光パルスp2が入力される直前に、クロック光パルスp1の分波光であるクロック光パルスp1−1が光合波部a6から入力されると、このクロック光パルスp1−1の光強度に応じて、クロック光パルスp2の位相を変調する。
光−光相互位相変調部a3は、光入力ポートa0から光導波路100と光合波部a7とを介してクロック光パルスp2が入力された直後に、クロック光パルスp1の分波光であるクロック光パルスp1−2が光合波部a7から入力されると、このクロック光パルスp1−2の光強度に応じて、クロック光パルスp3の位相を変調する。結果として、光出力ポートa9から出力されるクロック光パルスp2の光出力強度が変調されることとなる。
以上のようにして、クロック光パルスp(t)(t=0,1,2,3,・・・・)と次の時間ステップのクロック光パルスp(t+1)との間のタイミングで、光出力ポートa9から出力され光分波部a4によって分波された一方のクロック光パルスp(t)が光−光相互位相変調部a2に入力され、クロック光パルスp(t+1)と次の時間ステップのクロック光パルスp(t+2)との間のタイミングで、光出力ポートa9から出力され光分波部a4によって分波された他方のクロック光パルスp(t)が光−光相互位相変調部a3に入力される。その結果、光出力ポートa9から出力されるクロック光パルスp(t+1)の光出力強度が変調される。こうして、クロック光パルスp1,p2,p3,・・・・の変調が連続して行われる。
図4はマッハツェンダー干渉型光強度変調部a1の光出力ポートa9から出力されるクロック光パルスの光強度を規格化した規格化光出力強度を示す図であり、光出力ポートa9から出力されたクロック光パルスが次の時間ステップのクロック光パルスに生じさせる位相変調の量が1.8261πである場合を示している。
マッハツェンダー干渉型光強度変調部a1の光出力ポートa9から100%出力される状態にある条件下で、光出力ポートa9から出力されたクロック光パルスが次の時間ステップのクロック光パルスに生じさせる位相変調の量が十分且つ適当な大きさとなるように光−光相互位相変調部a2,a3を設定することにより、例えば図4に示した場合のように光出力ポートa9から出力されるクロック光パルスの強度が時系列でカオス状態となり、同時に、光出力ポートa8から出力されるクロック光パルスの強度も時系列でカオス状態となる。
マッハツェンダー干渉型光強度変調部a1の光出力ポートa8から出力されるクロック光パルスの強度も時系列でカオス状態となる理由は、クロック光パルスの全光強度から、光出力ポートa9から出力される同じクロック光パルスの光強度を引いた残りの光強度のクロック光パルスが光出力ポートa8から出力されるからである。
こうして、本実施の形態では、光出力ポートa9から出力される出力クロック信号光の光出力強度の振る舞いを乱雑なものとすることができる。100%出力時の光強度を1として、閾値を0.5として設定し、光強度が時系列でカオス状態となっている出力クロック信号光の光強度が閾値よりも大きい場合は2値化信号の値を1とし、出力クロック信号光の光強度が閾値以下であれば2値化信号の値を0とする2値化処理を行うと、2値の乱数列が得られる。
本実施の形態では、従来の乱数発生プログラムまたは電子回路による乱数生成方法では実現不可能であった10Gb/sを超える高速な乱数データ生成を実現することができる。また、本実施の形態では、非特許文献1に開示されたカオス・レーザーによる乱数生成方法のような複雑なシステム構成では困難であった、工学応用上必須となる再現性と制御性とを実現することができ、さらに高精度性とシステムの集積化とを実現することができる。
また、本実施の形態では、特許文献1に開示された光カオス信号源による乱数生成方法では実現不可能であったシステムの集積化を実現することができる。また、本実施の形態では、熱光学効果により2つの干渉アームの光路長差を制御してその光路長差に一定の関係性を持たせるように制御した複数のマッハツェンダー干渉器を用いて、それぞれのマッハツェンダー干渉器からの出力パワーにカオス写像関係性を実現する装置のように、光路長差情報記憶装置や温度による光路長差制御部等を持つ必要がなくなり、システムの高速化および集積化を実現することができる。
また、本実施の形態では、光ファイバの非線形屈折率効果に基づく全光の光カオス現象を用いる装置で困難であった、工学応用上必須となる再現性と制御性とを実現することができ、さらにシステムの集積化を実現することができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図5は本実施の形態に係る高速カオス光信号生成光回路の構成例を示すブロック図であり、図1と同一の構成には同一の符号を付してある。
本実施の形態の高速カオス光信号生成光回路は、第1の実施の形態の高速カオス光信号生成光回路において、光導波路100の一端と光入力ポートa0とを接続する代わりに、光導波路101の一端と光入力ポートa0とを接続したものである。本実施の形態の高速カオス光信号生成光回路の動作は第1の実施の形態と同様であるので、詳細な説明は省略する。
なお、第1、第2の実施の形態では、光出力ポートa9と光分波部a4の入力とを接続しているが、光出力ポートa8と光分波部a4の入力とを接続するようにしてもよい。
第1、第2の実施の形態において、高速カオス光信号生成光回路の出力信号光は、マッハツェンダー干渉型光強度変調部a1の2つの光出力ポートa8,a9の内のいずれか一方から得るようにすればよい。
本発明は、デバイスモデリング、金融デリバティブ計算、気象シミュレーション等の計算を行う計算器に用いられる乱数や、秘密鍵共有の暗号システムに用いられる乱数などを生成する技術に適用することができる。
a0…光入力ポート、a1…マッハツェンダー干渉型光強度変調部、a2,a3…光−光相互位相変調部、a4…光分波部、a5…光伝搬遅延差付与部、a6,a7…光合波部、a8,a9…光出力ポート、100〜109…光導波路。

Claims (7)

  1. RZ型クロック信号光を入力するマッハツェンダー干渉型光強度変調手段a1と、
    このマッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力されたRZ型クロック信号光を2系統に分波する光分波手段a4と、
    この光分波手段a4で分波された2系統のRZ型クロック信号光を位相変調駆動用のクロック信号光として前記マッハツェンダー干渉型光強度変調手段a1内の光−光相互位相変調手段へと導く光導波路とを備え、
    前記マッハツェンダー干渉型光強度変調手段a1は、
    前記RZ型クロック信号光を受ける光入力ポートa0と、
    この光入力ポートa0に入力されたRZ型クロック信号光を伝送する2つの干渉アームと、
    この2つの干渉アームの端部に設けられた前記2つの光出力ポートa8,a9と、
    前記2つの干渉アームに1つずつ設けられ、前記干渉アームにより伝送されるRZ型クロック信号光と前記位相変調駆動用のクロック信号光とを合波する光合波手段と、
    前記2つの干渉アームに1つずつ設けられ、前記光合波手段の出力を入力とし、前記干渉アームにより伝送されるRZ型クロック信号光と前記位相変調駆動用のクロック信号光との相互位相変調により、前記干渉アームにより伝送されるRZ型クロック信号光に位相変化を与える前記光−光相互位相変調手段a2,a3とから構成され、
    高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光−光相互位相変調手段a2,a3を除く部分をPLCで構成し、前記光−光相互位相変調手段a2,a3を光半導体で構成して、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作し、
    前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力信号光を得ることを特徴とする高速カオス光信号生成光回路。
  2. 請求項1記載の高速カオス光信号生成光回路において、
    さらに、前記光導波路に設けられ、前記光分波手段a4で分波された2系統のRZ型クロック信号光が前記光−光相互位相変調手段a2,a3に到達するまでの光伝搬遅延差に相当する遅延を、前記光分波手段a4で分波され前記光−光相互位相変調手段a2,a3に入力される2系統のRZ型クロック信号光の内、前記光−光相互位相変調手段a2,a3に到達するまでの光伝搬遅延が長い方のRZ型クロック信号光に付与する光伝搬遅延差付与手段a5を備え
    前記光伝搬遅延差付与手段a5を光半導体で構成し、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光伝搬遅延差付与手段a5をPLCで構成し、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作することを特徴とする高速カオス光信号生成光回路。
  3. 高速カオス光信号生成光回路において出力信号光を生成するための高速カオス光信号生成方法であって、
    RZ型クロック信号光をマッハツェンダー干渉型光強度変調手段a1の光入力ポートa0に入力し、
    前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力されたRZ型クロック信号光を光分波手段a4によって2系統に分波し、
    この光分波手段a4で分波した2系統のRZ型クロック信号光を位相変調駆動用のクロック信号光として、前記マッハツェンダー干渉型光強度変調手段a1内の2つの干渉アームに1つずつ設けられた光−光相互位相変調手段a2,a3に入力することにより、前記光入力ポートa0から入力され前記2つの干渉アーム中を伝搬しているRZ型クロック信号光に位相差を生じさせ、
    高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光−光相互位相変調手段a2,a3を除く部分をPLCで構成し、前記光−光相互位相変調手段a2,a3を光半導体で構成して、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作し、
    前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内のいずれか一方から出力信号光を得ることを特徴とする高速カオス光信号生成方法。
  4. 請求項3記載の高速カオス光信号生成方法において、
    前記位相変調駆動用のクロック信号光は、前記干渉アーム中を伝搬しているRZ型クロック信号光と合波され、前記光−光相互位相変調手段a2,a3に入力されることを特徴とする高速カオス光信号生成方法。
  5. 請求項4記載の高速カオス光信号生成方法において、
    前記光−光相互位相変調手段a2,a3に入力される2系統の位相変調駆動用のクロック信号光の内の一方に光伝搬遅延差付与手段a5によって遅延を付与し、
    前記光伝搬遅延差付与手段a5を光半導体で構成し、高速カオス光信号生成光回路全体を光半導体で集積化して製作するか、あるいは前記光伝搬遅延差付与手段a5をPLCで構成し、高速カオス光信号生成光回路全体をPLCと光半導体のハイブリッドで製作することを特徴とする高速カオス光信号生成方法。
  6. 請求項3乃至5のいずれか1項に記載の高速カオス光信号生成方法において、
    前記位相変調駆動用のクロック信号光として用いられるRZ型クロック信号光は、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内、前記出力信号光と同一の光出力ポートから出力されたRZ型クロック信号光を前記光分波手段a4によって2系統に分波したものであることを特徴とする高速カオス光信号生成方法。
  7. 請求項3乃至5のいずれか1項に記載の高速カオス光信号生成方法において、
    前記位相変調駆動用のクロック信号光として用いられるRZ型クロック信号光は、前記マッハツェンダー干渉型光強度変調手段a1の2つの光出力ポートa8,a9の内、前記出力信号光と異なる光出力ポートから出力されたRZ型クロック信号光を前記光分波手段a4によって2系統に分波したものであることを特徴とする高速カオス光信号生成方法。
JP2011112521A 2011-05-19 2011-05-19 高速カオス光信号生成光回路および高速カオス光信号生成方法 Active JP5718722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011112521A JP5718722B2 (ja) 2011-05-19 2011-05-19 高速カオス光信号生成光回路および高速カオス光信号生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011112521A JP5718722B2 (ja) 2011-05-19 2011-05-19 高速カオス光信号生成光回路および高速カオス光信号生成方法

Publications (2)

Publication Number Publication Date
JP2012242603A JP2012242603A (ja) 2012-12-10
JP5718722B2 true JP5718722B2 (ja) 2015-05-13

Family

ID=47464380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011112521A Active JP5718722B2 (ja) 2011-05-19 2011-05-19 高速カオス光信号生成光回路および高速カオス光信号生成方法

Country Status (1)

Country Link
JP (1) JP5718722B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5944847B2 (ja) * 2013-03-08 2016-07-05 日本電信電話株式会社 光信号バッファメモリ回路
JP5944849B2 (ja) * 2013-03-08 2016-07-05 日本電信電話株式会社 光信号バッファメモリ回路
JP5944848B2 (ja) * 2013-03-08 2016-07-05 日本電信電話株式会社 光信号バッファメモリ回路
JP5944846B2 (ja) * 2013-03-08 2016-07-05 日本電信電話株式会社 光信号バッファメモリ回路
JP5944845B2 (ja) * 2013-03-08 2016-07-05 日本電信電話株式会社 光信号バッファメモリ回路ならびに光信号バッファ方法
JP5944844B2 (ja) * 2013-03-08 2016-07-05 日本電信電話株式会社 光信号バッファメモリ回路ならびに光信号バッファ方法
CN108279079B (zh) * 2018-01-08 2020-11-24 东北大学 一种基于无芯光纤径向大错位结构涂覆聚二甲基硅氧烷的点式温度传感装置
CN114024662B (zh) * 2021-12-21 2022-05-24 渔翁信息技术股份有限公司 随机数发生器
CN114513260B (zh) * 2022-02-15 2024-03-08 南京信息工程大学 一种基于高维星座多级加密的多芯光纤传输方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960406B1 (ja) * 1998-09-11 1999-10-06 株式会社エイ・ティ・アール環境適応通信研究所 カオス信号発生器を用いた通信システム
JP2001358710A (ja) * 2000-06-16 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 光カオス通信装置
JP4158655B2 (ja) * 2003-09-04 2008-10-01 Kddi株式会社 波長変換装置及び方法
JP5632331B2 (ja) * 2011-05-19 2014-11-26 日本電信電話株式会社 高速カオス光信号生成光回路および高速カオス光信号生成方法
JP5632330B2 (ja) * 2011-05-19 2014-11-26 日本電信電話株式会社 高速カオス光信号生成光回路および高速カオス光信号生成方法
JP5632329B2 (ja) * 2011-05-19 2014-11-26 日本電信電話株式会社 高速カオス光信号生成光回路および高速カオス光信号生成方法

Also Published As

Publication number Publication date
JP2012242603A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
JP5718722B2 (ja) 高速カオス光信号生成光回路および高速カオス光信号生成方法
JP5632330B2 (ja) 高速カオス光信号生成光回路および高速カオス光信号生成方法
JP5632329B2 (ja) 高速カオス光信号生成光回路および高速カオス光信号生成方法
Raghuwanshi et al. Implementation of sequential logic circuits using the Mach–Zehnder interferometer structure based on electro-optic effect
JP5632331B2 (ja) 高速カオス光信号生成光回路および高速カオス光信号生成方法
JP5814201B2 (ja) 高速カオス光信号生成光回路
Ramachandran et al. Design and performance analysis of all-optical cascaded adder using SOA-based MZI
JP5814200B2 (ja) 高速カオス光信号生成光回路
JP7323827B2 (ja) 組合せ最適化問題処理装置とその方法
Kumar et al. Implementation of all-optical active low/high tri-state buffer logic using the micro-ring resonator structures
Abood et al. Performance of Effect for XPM and FWM in Fiber Optics
JP5859935B2 (ja) 高速カオス光信号生成光回路
JP5814199B2 (ja) 高速カオス光信号生成光回路
Sasikala et al. Effects of cross-phase modulation and four-wave mixing in DWDM optical systems using RZ and NRZ signal
Mehra et al. Mach zehnder Interferometer and it's Applications
CN214281393U (zh) 一种相位编码量子密钥分发系统
JP5814203B2 (ja) 高速カオス光信号生成光回路
JP5944847B2 (ja) 光信号バッファメモリ回路
JP5814202B2 (ja) 高速カオス光信号生成光回路
JP5944848B2 (ja) 光信号バッファメモリ回路
Bergman et al. Advances in multichannel multiGbytes/s bit-parallel WDM single fiber link
JP5944844B2 (ja) 光信号バッファメモリ回路ならびに光信号バッファ方法
Reis et al. All-optical multifunctional logic operations using simultaneously both interferometric output ports in a symmetric SOA-MZI
Bosu et al. Dibit-based frequency encoded binary-to-gray code converter
Takiguchi et al. Integrated‐optic OFDM signal multiplexer composed of optical IFFT circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150319

R150 Certificate of patent or registration of utility model

Ref document number: 5718722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150