JP5944847B2 - 光信号バッファメモリ回路 - Google Patents
光信号バッファメモリ回路 Download PDFInfo
- Publication number
- JP5944847B2 JP5944847B2 JP2013046185A JP2013046185A JP5944847B2 JP 5944847 B2 JP5944847 B2 JP 5944847B2 JP 2013046185 A JP2013046185 A JP 2013046185A JP 2013046185 A JP2013046185 A JP 2013046185A JP 5944847 B2 JP5944847 B2 JP 5944847B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- input
- output
- phase modulation
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
1つ目の方法は、図7に示した様に、長さの異なる光遅延用光導波路ODL−1〜ODL−Nを複数用意し、これら光遅延用光導波路ODL−1〜ODL−Nの入力端に光スイッチOS−1を出力端に光合波器OC−1を配し、入力ポートP−OP−Inから入力した光信号を、光スイッチOS−1を用いて伝搬経路としての光遅延用光導波路ODL−1〜ODL−Nを切り替えることにより、所望の光遅延を与え、出力ポートP−OP−Outから出力するといった方法でバッファメモリとしての機能を実現させるものである。
2つ目の方法は、図8に示した様な光回路を用いて、ファイバーループ或いは光導波路ループO−Loopの中を、入力ポートP−OP−Inから入力した被格納光データ信号列を光増幅器OAで伝搬損失補償等を行いながら周回させて、光スイッチOS−2により所望のタイミングで光データ信号列として取り出し、出力ポートP−OP−Outから出力するといった方法で、所望の光遅延を与えることにより光バッファメモリとしての機能を実現させるものである。
そして更には、詳細は後述するが、光結合系と光パワー検出器が不要となり、且つ、光回路上への損失等の影響を余分に与えることもなく、光位相変調手段の光干渉アームの実効長初期調整を行うことが可能な光信号バッファメモリ回路を提供することを目的とする。
クロック信号光源から出力されたクロック信号光CLK−1を入力するための外部光入力ポートP−OCLK−Inと、前記外部光入力ポートP−OCLK−Inに対してbar側に位置する光出力ポートP−MZ−1−barならびにcross側に位置する光出力ポートP−MZ−1−crossとを有する2つの光干渉アームと、一方の前記光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L1−1と、他方の前記光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R1−1とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段MZ−1と、
格納する情報を有する光信号列Data−1を入力するための外部光入力ポートP−Data−Inと直接又は間接に接続され、前記光信号列Data−1を導く光導波路18と、
前記光導波路18と接続されて前記外部光入力ポートP−Data−Inからの光信号列Data−1が入力される光入力ポートP−C1−1、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からの光信号列が入力されるP−C1−2ならびに光出力ポートP−C1−3、P−C1−4とを有し、前記光入力ポートP−C1−2、P−C1−1から入力した光信号列を前記光出力ポートP−C1−3、P−C1−4へと分岐出力させるための光分岐部C−1と、
前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からの光信号列を前記光入力ポートP−C1−2へと導く光導波路14と、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段R1−1に入力するための光入力ポートP−R1−1に接続されて前記光出力ポートP−C1−4からの光信号列を導く光導波路15Rと、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段L1−1に入力するための光入力ポートP−L1−1に接続されて前記光出力ポートP−C1−3からの光信号列を導く光導波路15Lと、
前記光導波路15L又は前記光導波路15R上に設けられ、前記光出力ポートP−C1−3ならびにP−C1−4から同時に出力される光信号列が前記光入力ポートP−L1−1ならびにP−R1−1へと到達するタイミングを、前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−1と、
を備え、
前記クロック信号光CLK−1として、RZ(Return to Zero)型の信号光を前記外部光入力ポートP−OCLK−Inから入力しておき、
前記クロック信号光CLK−1のクロックに同期した前記光信号列Data−1が前記外部光入力ポートP−Data−Inから入力されると、最初は、入力された前記光信号列Data−1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンと同一のデータパターンとして、前記光分岐部C−1へ周回させ、
以降の周回は、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力された前の周回の前記光信号列CLK−1−out−DMZ1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される当該周回の前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンと同一のデータパターンとして、前記光分岐部C−1へ周回させて、当該データパターンを当該回路内に維持する構成であって、
前記光位相変調手段R1−1、L1−1は
前記光位相変調手段R1−1、L1−1の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列Data−1又は前記光信号列CLK−1−out−DMZ1である光位相変調制御信号光を前記光位相変調手段R1−1、L1−1に入力する前記光入力ポートP−R1−1、P−L1−1に該当し、前記光入出力ポートa2は前記クロック信号光CLK−1である被光位相変調信号光を前記光位相変調手段R1−1、L1−1に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R1−1、L1−1から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa4は前記光位相変調手段R1−1、L1−1から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成である
ことを特徴とする。
第1の発明に係る光信号バッファメモリ回路において、
更に、
前記マッハ・ツェンダ干渉型光強度変調手段MZ−1の一方の前記光干渉アームの光導波路上であって、前記光位相変調手段L1−1の後段側に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L1−2と、
前記マッハ・ツェンダ干渉型光強度変調手段MZ−1の他方の前記光干渉アームの光導波路上であって、前記光位相変調手段R1−1の後段側に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R1−2と、
当該回路内に維持している前記データパターンのフリップフロップ制御用となる光信号列FF−1を入力するための外部光入力ポートP−FF−Inと、
光入力ポートP−C3−2ならびに光出力ポートP−C3−3、P−C3−4とを有し、前記外部光入力ポートP−FF−Inから入力される前記光信号列FF−1を前記光入力ポートP−C3−2から入力し、前記光出力ポートP−C3−3、P−C3−4へと分岐出力させるための光分岐部C−3と、
前記外部光入力ポートP−FF−Inからの前記光信号列FF−1を前記光入力ポートP−C3−2へと導く光導波路21と、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段R1−2に入力するための光入力ポートP−R1−2に接続されて前記光出力ポートP−C3−4からの光信号列を導く光導波路22Rと、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段L1−2に入力するための光入力ポートP−L1−2に接続されて前記光出力ポートP−C3−3からの光信号列を導く光導波路22Lと、
前記光導波路22L又は前記光導波路22R上に設けられ、前記光出力ポートP−C3−3ならびにP−C3−4から同時に出力される光信号列が前記光入力ポートP−L1−2ならびにP−R1−2へと到達するタイミングを、前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−2と、
を備え、
前記光信号列FF−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記データパターンを当該回路内に維持した後、前記外部光入力ポートP−FF−Inから前記光信号列FF−1が入力されると、入力した前記光信号列FF−1を用いて、前記位相変調手段R1−2、L1−2を駆動させて、前記位相変調手段R1−1、L1−1から出力された光信号列に位相差を生じさせて、当該光信号列の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンが反転したデータパターンとするフリップフロップを行って、前記光分岐部C−1へ周回させて、
以降の周回は、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力された前の周回の前記光信号列CLK−1−out−DMZ1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される当該周回の前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンが反転したデータパターンとして、前記光分岐部C−1へ周回させて、当該データパターンを当該回路内に維持する構成であって、
前記光位相変調手段R1−2、L1−2は、
前記光位相変調手段R1−2、L1−2の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列FF−1である光位相変調制御信号光を前記光位相変調手段R1−2、L1−2に入力する前記光入力ポートP−R1−2、P−L1−2に該当し、前記光入出力ポートa4は前記光位相変調手段R1−1、L1−1から出力された光信号列である被光位相変調信号光を前記光位相変調手段R1−2、L1−2に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R1−2、L1−2から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa2は前記光位相変調手段R1−2、L1−2から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成である
ことを特徴とする。
第2の発明に係る光信号バッファメモリ回路において、
更に、
当該回路内に維持している前記データパターンを消去する消去制御用となる光信号列ERS−1を入力するための外部光入力ポートP−ERS−Inと、
光入力ポートP−C2−1、P−C2−2ならびに前記光導波路18に接続された光出力ポートP−C2−4を有し、前記光入力ポートP−C2−1ならびにP−C2−2から入力される光信号列を同一の前記光出力ポートP−C2−4へ結合させるための光合波部C−2と、
前記外部光入力ポートP−Data−Inからの光信号列を前記光入力ポートP−C2−1へと導く光導波路16と、
前記外部光入力ポートP−ERS−Inからの光信号列を前記光入力ポートP−C2−2へと導く光導波路17と、
を備え、
前記光信号列ERS−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記光信号列Data−1のデータパターンと同じデータパターン又は反転したデータパターンを当該回路内に維持した後、前記外部光入力ポートP−ERS−Inから前記光信号列ERS−1が入力されると、入力された前記光信号列ERS−1と前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される前記光信号列CLK−1−out−DMZ1とを用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記光干渉アーム中を伝搬している前記クロック信号光CLK−1の位相を全てπ変調させ、
且つ、前記光信号列ERS−1の入力と同時に、前記外部光入力ポートP−FF−Inから前記光信号列FF−1が入力されると、入力した前記光信号列FF−1を用いて、前記位相変調手段R1−2、L1−2を駆動させて、前記位相変調手段R1−1、L1−1から出力された光信号列の位相を更にπ変調させて、当該光信号列を前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方から出力することにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からは光出力がない初期状態へ戻す
ことを特徴とする。
クロック信号光源から出力されたクロック信号光CLK−1を入力するための外部光入力ポートP−OCLK−Inと、前記外部光入力ポートP−OCLK−Inに対してbar側に位置する光出力ポートP−MZ−1−barならびにcross側に位置する光出力ポートP−MZ−1−crossとを有する2つの第1の光干渉アームと、一方の前記第1の光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L1−1と、他方の前記第1の光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R1−1とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段MZ−1と、
格納する情報を有する光信号列Data−1を入力するための外部光入力ポートP−Data−Inと直接又は間接に接続され、前記光信号列Data−1を導く光導波路18と、
前記光導波路18と接続されて前記外部光入力ポートP−Data−Inからの光信号列Data−1が入力される光入力ポートP−C1−1、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からの光信号列が入力されるP−C1−2ならびに光出力ポートP−C1−3、P−C1−4とを有し、前記光入力ポートP−C1−2、P−C1−1から入力した光信号列を前記光出力ポートP−C1−3、P−C1−4へと分岐出力させるための光分岐部C−1と、
前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からの光信号列を前記光入力ポートP−C1−2へと導く光導波路14と、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段R1−1に入力するための光入力ポートP−R1−1に接続されて前記光出力ポートP−C1−4からの光信号列を導く光導波路15Rと、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段L1−1に入力するための光入力ポートP−L1−1に接続されて前記光出力ポートP−C1−3からの光信号列を導く光導波路15Lと、
前記光導波路15L又は前記光導波路15R上に設けられ、前記光出力ポートP−C1−3ならびにP−C1−4から同時に出力される光信号列が前記光入力ポートP−L1−1ならびにP−R1−1へと到達するタイミングを、前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−1と、
を備え、
前記クロック信号光CLK−1として、RZ(Return to Zero)型の信号光を前記外部光入力ポートP−OCLK−Inから入力しておき、
前記クロック信号光CLK−1のクロックに同期した前記光信号列Data−1が前記外部光入力ポートP−Data−Inから入力されると、最初は、入力された前記光信号列Data−1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記第1の光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンと同一のデータパターンとして、前記光分岐部C−1へ周回させ、
以降の周回は、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力された前の周回の前記光信号列CLK−1−out−DMZ1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記第1の光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される当該周回の前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンと同一のデータパターンとして、前記光分岐部C−1へ周回させて、当該データパターンを当該回路内に維持する
光信号バッファメモリ回路において、
更に、
前記マッハ・ツェンダ干渉型光強度変調手段MZ−1の一方の前記第1の光干渉アームの光導波路上であって、前記光位相変調手段L1−1の後段側に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L1−2と、
前記マッハ・ツェンダ干渉型光強度変調手段MZ−1の他方の前記第1の光干渉アームの光導波路上であって、前記光位相変調手段R1−1の後段側に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R1−2と、
当該回路内に維持している前記データパターンのフリップフロップ制御用となる光信号列FF−1を入力するための外部光入力ポートP−FF−Inと、
光入力ポートP−C3−2ならびに光出力ポートP−C3−3、P−C3−4とを有し、前記外部光入力ポートP−FF−Inから入力される前記光信号列FF−1を前記光入力ポートP−C3−2から入力し、前記光出力ポートP−C3−3、P−C3−4へと分岐出力させるための光分岐部C−3と、
前記外部光入力ポートP−FF−Inからの前記光信号列FF−1を前記光入力ポートP−C3−2へと導く光導波路21と、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段R1−2に入力するための光入力ポートP−R1−2に接続されて前記光出力ポートP−C3−4からの光信号列を導く光導波路22Rと、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段L1−2に入力するための光入力ポートP−L1−2に接続されて前記光出力ポートP−C3−3からの光信号列を導く光導波路22Lと、
前記光導波路22L又は前記光導波路22R上に設けられ、前記光出力ポートP−C3−3ならびにP−C3−4から同時に出力される光信号列が前記光入力ポートP−L1−2ならびにP−R1−2へと到達するタイミングを、前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−2と、
前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方から出力される光信号列を入力するための光入力ポートP−MZ−2−Inと、前記光入力ポートP−MZ−2−Inに対してbar側に位置する光出力ポートP−Data−Outならびにcross側に位置する光出力ポートP−MON−Outとを有する2つの第2の光干渉アームと、一方の前記第2の光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L−2と、他方の前記第2の光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R−2とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段MZ−2と、
前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方からの光信号列を前記光入力ポートP−MZ−2−Inへと導く光導波路30と、
当該回路内に維持している前記データパターンの光信号列の出力を行うための光信号出力開閉制御用となる光信号列Gate−1を入力するための外部光入力ポートP−Gate−Inと、
光入力ポートP−C4−2ならびに光出力ポートP−C4−3、P−C4−4とを有し、前記外部光入力ポートP−Gate−Inから入力される前記光信号列Gate−1を前記光入力ポートP−C4−2から入力し、前記光出力ポートP−C4−3、P−C4−4へと分岐出力させるための光分岐部C−4と、
前記外部光入出力ポートP−Gate−Inからの前記光信号列Gate−1を前記光入力ポートP−C4−2へと導く光導波路41と、
光位相変調作用を誘起させるための信号光列を前記光位相変調手段L−2に入力するための光入力ポートP−L2に接続されて前記光出力ポートP−C4−3からの光信号列を導く光導波路42Lと、
光位相変調作用を誘起させるための信号光列を前記光位相変調手段R−2に入力するための光入力ポートP−R2に接続されて前記光出力ポートP−C4−4からの光信号列を導く光導波路42Rと、
前記光導波路42L又は前記光導波路42R上に設けられ、前記光出力ポートP−C4−3ならびにP−C4−4から同時に出力される光信号列が前記光入力ポートP−L2ならびにP−R2へと到達するタイミングを、前記前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−3と、
を備え、
前記光信号列FF−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記データパターンを当該回路内に維持した後、前記外部光入力ポートP−FF−Inから前記光信号列FF−1が入力されると、入力した前記光信号列FF−1を用いて、前記位相変調手段R1−2、L1−2を駆動させて、前記位相変調手段R1−1、L1−1から出力された光信号列に位相差を生じさせて、当該光信号列の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンが反転したデータパターンとするフリップフロップを行って、前記光分岐部C−1へ周回させて、
以降の周回は、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力された前の周回の前記光信号列CLK−1−out−DMZ1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記第1の光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される当該周回の前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンが反転したデータパターンとして、前記光分岐部C−1へ周回させて、当該データパターンを当該回路内に維持すると共に、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方から出力される光信号列を、前記光信号列Data−1と同一のデータパターンとして、繰り返し出力される状態に遷移させた後、
前記光信号列Gate−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、当該データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記外部光入力ポートP−Gate−Inから前記光信号列Gate−1が入力されると、入力した前記光信号列Gate−1を用いて、前記光位相変調手段R−2、L−2を駆動させて、前記光入力ポートP−MZ−2−Inから入力されて前記マッハ・ツェンダ干渉型光強度変調手段MZ−2の2つの前記第2の光干渉アーム中を伝搬している光信号列に位相差を生じさせることにより、前記光信号列Gate−1のデータ長の間だけ、前記光入力ポートP−MZ−2−Inから入力された光信号列を前記光出力ポートP−Data−Outから出力する構成であって、
前記光位相変調手段R1−1、L1−1は
前記光位相変調手段R1−1、L1−1の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列Data−1又は前記光信号列CLK−1−out−DMZ1である光位相変調制御信号光を前記光位相変調手段R1−1、L1−1に入力する前記光入力ポートP−R1−1、P−L1−1に該当し、前記光入出力ポートa2は前記クロック信号光CLK−1である被光位相変調信号光を前記光位相変調手段R1−1、L1−1に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R1−1、L1−1から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa4は前記光位相変調手段R1−1、L1−1から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成であり、
前記光位相変調手段R1−2、L1−2は、
前記光位相変調手段R1−2、L1−2の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列FF−1である光位相変調制御信号光を前記光位相変調手段R1−2、L1−2に入力する前記光入力ポートP−R1−2、P−L1−2に該当し、前記光入出力ポートa4は前記光位相変調手段R1−1、L1−1から出力された光信号列である被光位相変調信号光を前記光位相変調手段R1−2、L1−2に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R1−2、L1−2から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa2は前記光位相変調手段R1−2、L1−2から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成であり、
前記光位相変調手段R−2、L−2は、
前記光位相変調手段R−2、L−2の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列Gate−1である光位相変調制御信号光を前記光位相変調手段R−2、L−2に入力する前記光入力ポートP−R2、P−L2に該当し、前記光入出力ポートa2は前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossから光信号列である被光位相変調信号光を前記光位相変調手段R−2、L−2に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R−2、L−2から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa4は前記光位相変調手段R−2、L−2から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成である
ことを特徴とする。
第4の発明に係る光信号バッファメモリ回路において、
更に、
当該回路内に維持している前記データパターンを消去する消去制御用となる光信号列ERS−1を入力するための外部光入力ポートP−ERS−Inと、
光入力ポートP−C2−1、P−C2−2ならびに前記光導波路18接続された光出力ポートP−C2−4を有し、前記光入力ポートP−C2−1ならびにP−C2−2から入力される光信号列を同一の前記光出力ポートP−C2−4へ結合させるための光合波部C−2と、
前記外部光入力ポートP−Data−Inからの光信号列を前記光入力ポートP−C2−1へと導く光導波路16と、
前記外部光入力ポートP−ERS−Inからの光信号列を前記光入力ポートP−C2−2へと導く光導波路17と、
を備え、
前記光信号列ERS−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記光信号列Data−1のデータパターンと同じデータパターン又は反転したデータパターンを当該回路内に維持した後、前記外部光入力ポートP−ERS−Inから前記光信号列ERS−1が入力されると、入力された前記光信号列ERS−1と前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される前記光信号列CLK−1−out−DMZ1とを用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記第1の光干渉アーム中を伝搬している前記クロック信号光CLK−1の位相を全てπ変調させ、
且つ、前記光信号列ERS−1の入力と同時に、前記外部光入力ポートP−FF−Inから前記光信号列FF−1が入力されると、入力した前記光信号列FF−1を用いて、前記位相変調手段R1−2、L1−2を駆動させて、前記位相変調手段R1−1、L1−1から出力された光信号列の位相を更にπ変調させて、当該光信号列を前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方から出力することにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からは光出力がない初期状態へ戻す
ことを特徴とする。
そして更には、光結合系と光パワー検出器が不要とし、且つ、光回路上への損失等の影響を余分に与えることもなく、光位相変調手段の光干渉アームの実効長初期調整を行うことを可能とすることができる。
図1と図2は光信号バッファメモリ回路に光シャッター機能が付加されているか否かが異なるだけであるため、ここでは両者をまとめて説明する。
光信号バッファメモリ回路は、化合物半導体基板上に集積型光回路として作成した平面型光回路であるか、或いは 石英系プレーナ光波回路(PLC)と化合物光半導体デバイスとのハイブリッド集積化により作成された平面型光回路(非特許文献2)であるか、或いは、 シリコン平面基板上に集積型光回路として作成された平面型光回路(非特許文献3)である。 以下、詳細に説明する。
図1及び図2に示す本実施例の光信号バッファメモリ回路において、P−OCLK−Inは、図3の「OC source」に示される様な、「クロック信号光源から出力されるクロック光パルスであって、ピーク光パワーが一定のRZ(Return to Zero)型のクロック信号光」となるクロック信号光CLK−1の外部光入力ポートである。
スタンダードなマッハ・ツェンダ干渉型光強度変調手段に於いては、干渉器を構成する2つの光干渉アームを光が伝搬する際に位相差が生じない状態が、変調駆動が行われていない状態であり、このとき、入力側に対してcross側から光信号が100%出力される。一方、位相差がπとなる状態のときbar側から光信号が100%出力される。
更に、上記の様にして、光信号列Data−1と同じデータパターンが当該光信号バッファメモリ回路に一連の駆動状態として保持された状態において、図3の「F.F. cntl.」に示される様に、マッハ・ツェンダ干渉型光強度変調手段MZ−1の外部光入力ポートP−OCLK−Inから入力され続けているクロック信号光CLK−1と同期がとれ、且つ、既に一連の駆動状態として保持している光信号列Data−1と同じデータパターンとの周期も同期がとれ、このデータパターンのデータ長と同一の長さを有する光信号列FF−1が外部光入力ポートP−FF−Inから入力され、光位相変調手段R1−2ならびにL1−2を駆動して、マッハ・ツェンダ干渉型光強度変調手段MZ−1の左右の第1の光干渉アーム中を伝搬している第2のクロック光信号列(位相変調された第1のクロック光信号列)の位相をπ変調させて、第2のクロック光信号列の各パルスのオン又はオフを行う。
更に、上記の様にして、光信号列Data−1と同じデータパターンが当該光信号バッファメモリ回路の光出力ポートP−MZ−1−crossから繰り返し出力され、光入力ポートP−MZ−2−Inからマッハ・ツェンダ干渉型光強度変調手段MZ−2に入力されている状態において、図3の「Shutter cntl.」に示される様に、マッハ・ツェンダ干渉型光強度変調手段MZ−1の外部光入力ポートP−OCLK−Inから入力され続けているクロック信号光CLK−1と同期がとれ、且つ、既に一連の駆動状態として保持している光信号列Data−1の反転データパターン(又は、光入力ポートP−MZ−2−Inへ繰り返し入力され続けている光信号列Data−1と同じデータパターン)の光信号列との周期も同期がとれ、このデータパターンのデータ長と同一の長さを有する光信号列Gate−1が外部光入力ポートP−Gate−Inから入力され、光位相変調手段R−2ならびにL−2を駆動して、マッハ・ツェンダ干渉型光強度変調手段MZ−2の左右の第2の光干渉アーム中を伝搬している光信号列(光信号列Data−1と同じデータパターンの光信号列)の位相をπ変調させる。
更に、上記の様にして、光信号列Data−1と同じデータパターン又は反転データパターンが当該光信号バッファメモリ回路に一連の駆動状態として保持された状態において、図3の「ERS cntl.」に示される様に、マッハ・ツェンダ干渉型光強度変調手段MZ−1の外部光入力ポートP−OCLK−Inから入力され続けているクロック信号光CLK−1と同期がとれ、且つ、既に一連の駆動状態として保持している光信号列Data−1と同じデータパターン又は反転データパターンとの周期も同期がとれ、このデータパターンのデータ長と同一の長さを有する光信号列ERS−1が外部光入力ポートP−ERS−Inから入力され、既に光出力ポートP−MZ−1−barから出力され、光分岐部C−1を介して、光位相変調手段R1−1、L1−1へと入力されている光信号列CLK−1−out−DMZ1と共に、光位相変調手段R1−1ならびにL1−1を駆動して、光位相変調手段R1−1、L1−1を構成するSOAにおいて、利得飽和効果に起因する同SOAの位相変調効果の制御光パルスパワーに対する飽和効果を援用することにより、マッハ・ツェンダ干渉型光強度変調手段MZ−1の左右の第1の光干渉アーム中を伝搬している第1のクロック光信号列の位相を全てπ変調させる。
次に、光−光位相変調手段R1−1,L1−1,R1−2,L1−2,R−2,L−2の光回路構成例について説明する。
ここでは図4(a)〜図4(c),図5(a)〜図5(c),図6(a),図6(b)を参照して、まず、光−光位相変調手段R1−1,L1−1,R1−2,L1−2,R−2,L−2の基本回路構成について説明し、次に受光部f1について説明する。
図4(a)〜図4(c),図5(a)〜図5(c),図6(a),図6(b)は、光−光位相変調手段R1−1、L1−1、R1−2、L1−2として適用される光−光位相変調手段の光回路構成例を示した図である。
なお、ここでは光−光位相変調手段に入力する2つの光信号列を、便宜的に「被光位相変調信号光」、「光位相変調制御信号光」と呼ぶ。
図4(a)〜図4(c),図5(a)〜図5(c),図6(a),図6(b)に示す光−光位相変調手段は、同一平面基板型光回路内に集積化して作成される。
図4(a)〜図4(c),図5(a)〜図5(c),図6(a),図6(b)において、a1、a2は当該光−光位相変調手段の光回路全体の一方側の2つの光入出力ポート、a3、a4は当該光−光位相変調手段の光回路全体の他方側の2つの光入出力ポート、b1、b2はマルチモード干渉カプラ(第1、第2の光干渉型合分岐手段)、a9、a10はマルチモード干渉カプラb1の一方の光入出力ポート、a5、a6はマルチモード干渉カプラb1の他方の光入出力ポート、a7、a8はマルチモード干渉カプラb2の一方の光入出力ポート、a11、a12はマルチモード干渉カプラb1の他方の光入出力ポート、e1、e2は当該光−光位相変調手段の光回路全体の一方側の2つの光入出力導波路、e3、e4は当該光−光位相変調手段の光回路全体の他方側の2つの光入出力導波路、e5及びe7とe6及びe8は左右2つの光干渉アームを構成する光導波路、c1、c2は2つの光位相変調部、d1、d2は光位相調整部である。
マルチモード干渉カプラb1は一方側の2つの光入出力ポートa9,a10と他方側の2つの光入出力ポートa5,a6とを有し、マルチモード干渉カプラb2は一方側の2つの光入出力ポートa7,a8と他方側の2つの光入出力ポートa11,a12とを備えている。
マルチモード干渉カプラb1の他方側の光入出力ポートa5、a6は、一方側の2つの光導波路e5、e6を介して光位相変調部c1、c2の一方側にそれぞれ接続されている。
光位相変調部c1、c2の他方側は、他方側の2つの光導波路e7、e8を介してマルチモード干渉カプラb2の一方側の光入出力ポートa7、a8にそれぞれ接続されている。即ち、光位相変調部c1、c2は2つの光干渉アーム(光導波路e5、e7と光導波路e6、e8)のそれぞれに設けられている。
マルチモード干渉カプラb2の他方側の光入出力ポートa11、a12は、光回路全体の他方側の2つの光入出力導波路e3、e4を介して光回路全体の他方側の2つの光入出力ポートa1、a2にそれぞれ接続されている。
即ち、図4(a)では光位相調整部d1が光導波路e7に設けられ、図4(b)では光位相調整部d2が光導波路e8に設けられ、図4(c)では光位相調整部d1,d2が光導波路e7、e8にそれぞれ設けられている。図5(a)では光位相調整部d1が光導波路e5に設けられ、図5(b)では光位相調整部d2が光導波路e6に設けられ、図5(c)では光位相調整部d1,d2が光導波路e5、e6にそれぞれ設けられている。図6(a)では光位相調整部d1,d2が光導波路e7、e6にそれぞれ設けられ、図6(b)では光位相調整部d1,d2が光導波路e5、e8にそれぞれ設けられている。
或いは、その逆に光入出力ポートa3、a4の何れか一方から「光位相変調制御信号光」を入力させ、光入出力ポートa3、a4の何れか他方から「被光位相変調信号光」を入力させて、光位相変調部c1、c2で「光位相変調制御信号光」により「被光位相変調信号光」に光位相変調を加えた後、光入出力ポートa1、a2の何れか一方のみから選択的に光位相変調を受けた「被光位相変調信号光」を出力させ、光入出力ポートa1、a2の何れか他方のみから選択的に「光位相変調制御信号光」を出力させることも可能である。
或いは、光入出力ポートa1、a2の何れか一方から「光位相変調制御信号光」を入力させ、光入出力ポートa3、a4の何れか一方から「被光位相変調信号光」を入力させて、光位相変調部c1、c2で「光位相変調制御信号光」により「被光位相変調信号光」に光位相変調を加えた後、光入出力ポートa1、a2の何れか他方のみから選択的に光位相変調を受けた「被光位相変調信号光」を出力させ、光入出力ポートa3、a4の何れか他方のみから選択的に「光位相変調制御信号光」を出力させることも可能である。
或いは、その逆に光入出力ポートa3、a4の何れか一方から「光位相変調制御信号光」を入力させ、光入出力ポートa1、a2の何れか一方から「被光位相変調信号光」を入力させて、光位相変調部c1、c2で「光位相変調制御信号光」により「被光位相変調信号光」に光位相変調を加えた後、光入出力ポートa3、a4の何れか他方のみから選択的に光位相変調を受けた「被光位相変調信号光」を出力させ、光入出力ポートa1、a2の何れか他方のみから選択的に「光位相変調制御信号光」を出力させることも可能である。
つまり、光入出力ポートa1,a2,a3,a4のうち、何れか1つの光入出力ポートを「光位相変調制御信号光」を入力させる光入力ポートに設定し、何れか1つの光入出力ポートを「被光位相変調信号光」を入力させる光入力ポートに設定し、何れか1つの光入出力ポートを光位相変調を受けた「被光位相変調信号光」を出力させる光出力ポートに設定し、何れか1つの光入出力ポートを「光位相変調制御信号光」を出力させる光出力ポートに設定することができる。
次に受光部f1について説明する。
上記のようなマッハ・ツェンダ干渉型の光導波路回路構成を平面基板型の集積型光回路として実現した光−光位相変調手段を用いる場合、この光−光位相変調手段において所望の「信号光−制御光分離動作」、即ち、例えば光−光位相変調手段の一方側の光入出力ポートa1,a2のうちの特定の一方の光入出力ポートa2から入力されたクロック光信号列などの「被光位相変調信号光」を、光−光位相変調手段の他方側の光入出力ポートa3、a4のうちの特定の一方の光入出力ポートa4から選択的に出力させ、且つ、前記一方側の光入出力ポートa1、a2のうちの特定の他方の光入力ポートa1から入力させた先に光強度変調を被った光信号列CLK−1−out−DMZ1などの「光位相変調制御信号光」を、前記他方側の光入出力ポートa3、a4のうちの特定の他方の光入出力ポートa3から選択的に出力させるためには、干渉系を構成する2つの光導波路アーム(光干渉アーム)の信号光に対する実効長のバランスが精密に調整されている必要がある。
(2) 仮に光回路上に損失等の影響を与えることを前提に外部に光出力を取り出すための光入出力ポートを光出力ポートa4に付与した場合でも、位相調整時には当該光入出力ポートに対して個別の光結合系と光パワー検出器を用意しなければならない。
この受光部f1は、先に光強度変調を被った光信号列CLK−1−out−DMZ1などの「光位相変調制御信号光」の出力ポートとなる光出力ポートa3から出力された信号光を受光してこの受光強度に応じた電流を検出できる特性を有するものである。
また、受光部f1は、化合物半導体基板上に集積型光回路として作成するか、或いは 化合物光半導体受光デバイスを石英系プレーナ光波回路(PLC)上の当該箇所に配置させるか、或いは、シリコン平面基板上に集積型光回路として作成する。
この受光部f1によって光出力ポートa3からの光出力パワーを測定評価することが可能であるため、上記(2)に記載したような光結合系と光パワー検出器が不要となり、更には上記(1)に記載したような光回路上への損失等の影響を余分に与えることもなく、光干渉アームの実効長初期調整を行うことが可能となり、光回路の特性向上と、光回路の動作条件の調整の簡易化や経済化を図ることが可能となる。
P−OCLK−In:クロック信号光入力用外部光入力ポート
P−MZ−1−bar:P−OCLK−Inに対してbar側に位置する光出力ポート
P−MZ−1−cross:P−OCLK−Inに対してcross側に位置する光出力ポート
R1−1:光位相変調手段
P−R1−1:光位相変調手段R1−1への制御光の光入力ポート
L1−1:光位相変調手段
P−L1−1:光位相変調手段L1−1への制御光の光入力ポート
R1−2:光位相変調手段
P−R1−2:光位相変調手段R1−2への制御光の光入力ポート
L1−2:光位相変調手段
P−L1−2:光位相変調手段L1−2への制御光の光入力ポート
C−1:光分岐部(光分岐手段)
P−C1−1:光入力ポート
P−C1−2:光入力ポート
P−C1−3:光出力ポート
P−C1−4:光出力ポート
C−2:光合波部(光合波手段)
P−C2−1:光入力ポート
P−C2−2:光入力ポート
P−C2−3:光出力ポート
P−C2−4:光出力ポート
C−3:光分岐部(光分岐手段)
P−C3−1:光入力ポート
P−C3−2:光入力ポート
P−C3−3:光出力ポート
P−C3−4:光出力ポート
P−Data−In:データ用光信号列入力用外部光入力ポート
P−ERS−In:格納情報消去制御用光信号列入力用外部光入力ポート
P−FF−In:フリップフロップ制御用光信号列入力用外部光入力ポート
D−D−1:光伝搬遅延差付与部(光伝搬遅延差付与手段)
D−D−2:光伝搬遅延差付与部(光伝搬遅延差付与手段)
MZ−2:マッハ・ツェンダ干渉型光強度変調手段
P−MZ−2−In:光入力ポート
P−Data−out:光信号列出力用光出力ポート
R−2:光位相変調手段
P−R2:光位相変調手段R−2への制御光の光入力ポート
L−2:光位相変調手段
P−L2:光位相変調手段L−2への制御光の光入力ポート
C−4:光分岐部(光分岐手段)
P−C4−1:光入力ポート
P−C4−2:光入力ポート
P−C4−3:光出力ポート
P−C4−4:光出力ポート
P−Gate−In:光信号出力ゲート開閉制御用光信号列入力用外部光入力ポート
D−D−3:光伝搬遅延差付与部(光伝搬遅延差付与手段)
P−OP−In:光入力ポート
P−OP−Out:光出力ポート
OS−1:1×N光スイッチ
ODL−1〜ODL−N:光遅延線
O−Loop:光導波路ループ
OA:光増幅器
OS−2:2×2光スイッチ
a1〜a12:光入出力ポート
b1、b2:マルチモード干渉カプラ(第1、第2の光干渉型合分岐手段)
c1、c2:光位相変調部
d1、d2:光位相調整部
e1〜e4:光入出力導波路
e5〜e8:光導波路(光干渉アーム)
f1:受光部
Claims (5)
- クロック信号光源から出力されたクロック信号光CLK−1を入力するための外部光入力ポートP−OCLK−Inと、前記外部光入力ポートP−OCLK−Inに対してbar側に位置する光出力ポートP−MZ−1−barならびにcross側に位置する光出力ポートP−MZ−1−crossとを有する2つの光干渉アームと、一方の前記光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L1−1と、他方の前記光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R1−1とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段MZ−1と、
格納する情報を有する光信号列Data−1を入力するための外部光入力ポートP−Data−Inと直接又は間接に接続され、前記光信号列Data−1を導く光導波路18と、
前記光導波路18と接続されて前記外部光入力ポートP−Data−Inからの光信号列Data−1が入力される光入力ポートP−C1−1、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からの光信号列が入力されるP−C1−2ならびに光出力ポートP−C1−3、P−C1−4とを有し、前記光入力ポートP−C1−2、P−C1−1から入力した光信号列を前記光出力ポートP−C1−3、P−C1−4へと分岐出力させるための光分岐部C−1と、
前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からの光信号列を前記光入力ポートP−C1−2へと導く光導波路14と、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段R1−1に入力するための光入力ポートP−R1−1に接続されて前記光出力ポートP−C1−4からの光信号列を導く光導波路15Rと、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段L1−1に入力するための光入力ポートP−L1−1に接続されて前記光出力ポートP−C1−3からの光信号列を導く光導波路15Lと、
前記光導波路15L又は前記光導波路15R上に設けられ、前記光出力ポートP−C1−3ならびにP−C1−4から同時に出力される光信号列が前記光入力ポートP−L1−1ならびにP−R1−1へと到達するタイミングを、前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−1と、
を備え、
前記クロック信号光CLK−1として、RZ(Return to Zero)型の信号光を前記外部光入力ポートP−OCLK−Inから入力しておき、
前記クロック信号光CLK−1のクロックに同期した前記光信号列Data−1が前記外部光入力ポートP−Data−Inから入力されると、最初は、入力された前記光信号列Data−1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンと同一のデータパターンとして、前記光分岐部C−1へ周回させ、
以降の周回は、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力された前の周回の前記光信号列CLK−1−out−DMZ1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される当該周回の前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンと同一のデータパターンとして、前記光分岐部C−1へ周回させて、当該データパターンを当該回路内に維持する構成であって、
前記光位相変調手段R1−1、L1−1は
前記光位相変調手段R1−1、L1−1の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列Data−1又は前記光信号列CLK−1−out−DMZ1である光位相変調制御信号光を前記光位相変調手段R1−1、L1−1に入力する前記光入力ポートP−R1−1、P−L1−1に該当し、前記光入出力ポートa2は前記クロック信号光CLK−1である被光位相変調信号光を前記光位相変調手段R1−1、L1−1に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R1−1、L1−1から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa4は前記光位相変調手段R1−1、L1−1から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成である
ことを特徴とする光信号バッファメモリ回路。 - 請求項1に記載の光信号バッファメモリ回路において、
更に、
前記マッハ・ツェンダ干渉型光強度変調手段MZ−1の一方の前記光干渉アームの光導波路上であって、前記光位相変調手段L1−1の後段側に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L1−2と、
前記マッハ・ツェンダ干渉型光強度変調手段MZ−1の他方の前記光干渉アームの光導波路上であって、前記光位相変調手段R1−1の後段側に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R1−2と、
当該回路内に維持している前記データパターンのフリップフロップ制御用となる光信号列FF−1を入力するための外部光入力ポートP−FF−Inと、
光入力ポートP−C3−2ならびに光出力ポートP−C3−3、P−C3−4とを有し、前記外部光入力ポートP−FF−Inから入力される前記光信号列FF−1を前記光入力ポートP−C3−2から入力し、前記光出力ポートP−C3−3、P−C3−4へと分岐出力させるための光分岐部C−3と、
前記外部光入力ポートP−FF−Inからの前記光信号列FF−1を前記光入力ポートP−C3−2へと導く光導波路21と、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段R1−2に入力するための光入力ポートP−R1−2に接続されて前記光出力ポートP−C3−4からの光信号列を導く光導波路22Rと、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段L1−2に入力するための光入力ポートP−L1−2に接続されて前記光出力ポートP−C3−3からの光信号列を導く光導波路22Lと、
前記光導波路22L又は前記光導波路22R上に設けられ、前記光出力ポートP−C3−3ならびにP−C3−4から同時に出力される光信号列が前記光入力ポートP−L1−2ならびにP−R1−2へと到達するタイミングを、前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−2と、
を備え、
前記光信号列FF−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記データパターンを当該回路内に維持した後、前記外部光入力ポートP−FF−Inから前記光信号列FF−1が入力されると、入力した前記光信号列FF−1を用いて、前記位相変調手段R1−2、L1−2を駆動させて、前記位相変調手段R1−1、L1−1から出力された光信号列に位相差を生じさせて、当該光信号列の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンが反転したデータパターンとするフリップフロップを行って、前記光分岐部C−1へ周回させて、
以降の周回は、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力された前の周回の前記光信号列CLK−1−out−DMZ1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される当該周回の前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンが反転したデータパターンとして、前記光分岐部C−1へ周回させて、当該データパターンを当該回路内に維持する構成であって、
前記光位相変調手段R1−2、L1−2は、
前記光位相変調手段R1−2、L1−2の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列FF−1である光位相変調制御信号光を前記光位相変調手段R1−2、L1−2に入力する前記光入力ポートP−R1−2、P−L1−2に該当し、前記光入出力ポートa4は前記光位相変調手段R1−1、L1−1から出力された光信号列である被光位相変調信号光を前記光位相変調手段R1−2、L1−2に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R1−2、L1−2から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa2は前記光位相変調手段R1−2、L1−2から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成である
ことを特徴とする光信号バッファメモリ回路。 - 請求項2に記載の光信号バッファメモリ回路において、
更に、
当該回路内に維持している前記データパターンを消去する消去制御用となる光信号列ERS−1を入力するための外部光入力ポートP−ERS−Inと、
光入力ポートP−C2−1、P−C2−2ならびに前記光導波路18に接続された光出力ポートP−C2−4を有し、前記光入力ポートP−C2−1ならびにP−C2−2から入力される光信号列を同一の前記光出力ポートP−C2−4へ結合させるための光合波部C−2と、
前記外部光入力ポートP−Data−Inからの光信号列を前記光入力ポートP−C2−1へと導く光導波路16と、
前記外部光入力ポートP−ERS−Inからの光信号列を前記光入力ポートP−C2−2へと導く光導波路17と、
を備え、
前記光信号列ERS−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記光信号列Data−1のデータパターンと同じデータパターン又は反転したデータパターンを当該回路内に維持した後、前記外部光入力ポートP−ERS−Inから前記光信号列ERS−1が入力されると、入力された前記光信号列ERS−1と前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される前記光信号列CLK−1−out−DMZ1とを用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記光干渉アーム中を伝搬している前記クロック信号光CLK−1の位相を全てπ変調させ、
且つ、前記光信号列ERS−1の入力と同時に、前記外部光入力ポートP−FF−Inから前記光信号列FF−1が入力されると、入力した前記光信号列FF−1を用いて、前記位相変調手段R1−2、L1−2を駆動させて、前記位相変調手段R1−1、L1−1から出力された光信号列の位相を更にπ変調させて、当該光信号列を前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方から出力することにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からは光出力がない初期状態へ戻す
ことを特徴とする光信号バッファメモリ回路。 - クロック信号光源から出力されたクロック信号光CLK−1を入力するための外部光入力ポートP−OCLK−Inと、前記外部光入力ポートP−OCLK−Inに対してbar側に位置する光出力ポートP−MZ−1−barならびにcross側に位置する光出力ポートP−MZ−1−crossとを有する2つの第1の光干渉アームと、一方の前記第1の光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L1−1と、他方の前記第1の光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R1−1とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段MZ−1と、
格納する情報を有する光信号列Data−1を入力するための外部光入力ポートP−Data−Inと直接又は間接に接続され、前記光信号列Data−1を導く光導波路18と、
前記光導波路18と接続されて前記外部光入力ポートP−Data−Inからの光信号列Data−1が入力される光入力ポートP−C1−1、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からの光信号列が入力されるP−C1−2ならびに光出力ポートP−C1−3、P−C1−4とを有し、前記光入力ポートP−C1−2、P−C1−1から入力した光信号列を前記光出力ポートP−C1−3、P−C1−4へと分岐出力させるための光分岐部C−1と、
前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からの光信号列を前記光入力ポートP−C1−2へと導く光導波路14と、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段R1−1に入力するための光入力ポートP−R1−1に接続されて前記光出力ポートP−C1−4からの光信号列を導く光導波路15Rと、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段L1−1に入力するための光入力ポートP−L1−1に接続されて前記光出力ポートP−C1−3からの光信号列を導く光導波路15Lと、
前記光導波路15L又は前記光導波路15R上に設けられ、前記光出力ポートP−C1−3ならびにP−C1−4から同時に出力される光信号列が前記光入力ポートP−L1−1ならびにP−R1−1へと到達するタイミングを、前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−1と、
を備え、
前記クロック信号光CLK−1として、RZ(Return to Zero)型の信号光を前記外部光入力ポートP−OCLK−Inから入力しておき、
前記クロック信号光CLK−1のクロックに同期した前記光信号列Data−1が前記外部光入力ポートP−Data−Inから入力されると、最初は、入力された前記光信号列Data−1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記第1の光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンと同一のデータパターンとして、前記光分岐部C−1へ周回させ、
以降の周回は、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力された前の周回の前記光信号列CLK−1−out−DMZ1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記第1の光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される当該周回の前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンと同一のデータパターンとして、前記光分岐部C−1へ周回させて、当該データパターンを当該回路内に維持する
光信号バッファメモリ回路において、
更に、
前記マッハ・ツェンダ干渉型光強度変調手段MZ−1の一方の前記第1の光干渉アームの光導波路上であって、前記光位相変調手段L1−1の後段側に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L1−2と、
前記マッハ・ツェンダ干渉型光強度変調手段MZ−1の他方の前記第1の光干渉アームの光導波路上であって、前記光位相変調手段R1−1の後段側に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R1−2と、
当該回路内に維持している前記データパターンのフリップフロップ制御用となる光信号列FF−1を入力するための外部光入力ポートP−FF−Inと、
光入力ポートP−C3−2ならびに光出力ポートP−C3−3、P−C3−4とを有し、前記外部光入力ポートP−FF−Inから入力される前記光信号列FF−1を前記光入力ポートP−C3−2から入力し、前記光出力ポートP−C3−3、P−C3−4へと分岐出力させるための光分岐部C−3と、
前記外部光入力ポートP−FF−Inからの前記光信号列FF−1を前記光入力ポートP−C3−2へと導く光導波路21と、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段R1−2に入力するための光入力ポートP−R1−2に接続されて前記光出力ポートP−C3−4からの光信号列を導く光導波路22Rと、
光位相変調作用を誘起させるための光信号列を前記光位相変調手段L1−2に入力するための光入力ポートP−L1−2に接続されて前記光出力ポートP−C3−3からの光信号列を導く光導波路22Lと、
前記光導波路22L又は前記光導波路22R上に設けられ、前記光出力ポートP−C3−3ならびにP−C3−4から同時に出力される光信号列が前記光入力ポートP−L1−2ならびにP−R1−2へと到達するタイミングを、前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−2と、
前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方から出力される光信号列を入力するための光入力ポートP−MZ−2−Inと、前記光入力ポートP−MZ−2−Inに対してbar側に位置する光出力ポートP−Data−Outならびにcross側に位置する光出力ポートP−MON−Outとを有する2つの第2の光干渉アームと、一方の前記第2の光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段L−2と、他方の前記第2の光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段R−2とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段MZ−2と、
前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方からの光信号列を前記光入力ポートP−MZ−2−Inへと導く光導波路30と、
当該回路内に維持している前記データパターンの光信号列の出力を行うための光信号出力開閉制御用となる光信号列Gate−1を入力するための外部光入力ポートP−Gate−Inと、
光入力ポートP−C4−2ならびに光出力ポートP−C4−3、P−C4−4とを有し、前記外部光入力ポートP−Gate−Inから入力される前記光信号列Gate−1を前記光入力ポートP−C4−2から入力し、前記光出力ポートP−C4−3、P−C4−4へと分岐出力させるための光分岐部C−4と、
前記外部光入出力ポートP−Gate−Inからの前記光信号列Gate−1を前記光入力ポートP−C4−2へと導く光導波路41と、
光位相変調作用を誘起させるための信号光列を前記光位相変調手段L−2に入力するための光入力ポートP−L2に接続されて前記光出力ポートP−C4−3からの光信号列を導く光導波路42Lと、
光位相変調作用を誘起させるための信号光列を前記光位相変調手段R−2に入力するための光入力ポートP−R2に接続されて前記光出力ポートP−C4−4からの光信号列を導く光導波路42Rと、
前記光導波路42L又は前記光導波路42R上に設けられ、前記光出力ポートP−C4−3ならびにP−C4−4から同時に出力される光信号列が前記光入力ポートP−L2ならびにP−R2へと到達するタイミングを、前記前記クロック信号光CLK−1のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部D−D−3と、
を備え、
前記光信号列FF−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記データパターンを当該回路内に維持した後、前記外部光入力ポートP−FF−Inから前記光信号列FF−1が入力されると、入力した前記光信号列FF−1を用いて、前記位相変調手段R1−2、L1−2を駆動させて、前記位相変調手段R1−1、L1−1から出力された光信号列に位相差を生じさせて、当該光信号列の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンが反転したデータパターンとするフリップフロップを行って、前記光分岐部C−1へ周回させて、
以降の周回は、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力された前の周回の前記光信号列CLK−1−out−DMZ1を用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記第1の光干渉アーム中を伝搬している前記クロック信号光CLK−1に位相差を生じさせて、前記クロック信号光CLK−1の各パルスのオン又はオフを行うことにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される当該周回の前記光信号列CLK−1−out−DMZ1を、前記光信号列Data−1のデータパターンが反転したデータパターンとして、前記光分岐部C−1へ周回させて、当該データパターンを当該回路内に維持すると共に、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方から出力される光信号列を、前記光信号列Data−1と同一のデータパターンとして、繰り返し出力される状態に遷移させた後、
前記光信号列Gate−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、当該データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記外部光入力ポートP−Gate−Inから前記光信号列Gate−1が入力されると、入力した前記光信号列Gate−1を用いて、前記光位相変調手段R−2、L−2を駆動させて、前記光入力ポートP−MZ−2−Inから入力されて前記マッハ・ツェンダ干渉型光強度変調手段MZ−2の2つの前記第2の光干渉アーム中を伝搬している光信号列に位相差を生じさせることにより、前記光信号列Gate−1のデータ長の間だけ、前記光入力ポートP−MZ−2−Inから入力された光信号列を前記光出力ポートP−Data−Outから出力する構成であって、
前記光位相変調手段R1−1、L1−1は
前記光位相変調手段R1−1、L1−1の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列Data−1又は前記光信号列CLK−1−out−DMZ1である光位相変調制御信号光を前記光位相変調手段R1−1、L1−1に入力する前記光入力ポートP−R1−1、P−L1−1に該当し、前記光入出力ポートa2は前記クロック信号光CLK−1である被光位相変調信号光を前記光位相変調手段R1−1、L1−1に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R1−1、L1−1から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa4は前記光位相変調手段R1−1、L1−1から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成であり、
前記光位相変調手段R1−2、L1−2は、
前記光位相変調手段R1−2、L1−2の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列FF−1である光位相変調制御信号光を前記光位相変調手段R1−2、L1−2に入力する前記光入力ポートP−R1−2、P−L1−2に該当し、前記光入出力ポートa4は前記光位相変調手段R1−1、L1−1から出力された光信号列である被光位相変調信号光を前記光位相変調手段R1−2、L1−2に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R1−2、L1−2から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa2は前記光位相変調手段R1−2、L1−2から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成であり、
前記光位相変調手段R−2、L−2は、
前記光位相変調手段R−2、L−2の光回路全体の一方側の2つの光入出力ポートa1、a2と、光回路全体の他方側の2つの光入出力ポートa3、a4と、一方側の2つの光入出力ポートa9、a10と他方側の2つの光入出力ポートa5、a6とを備えた第1の光干渉型合分岐手段b1と、一方側の2つの光入出力ポートa7、a8と他方側の2つの光入出力ポートa11、a12とを備えた第2の光干渉型合分岐手段b2と、2つの光位相変調部c1、c2と、光回路全体の一方側の2つの光入出力導波路e1、e2と、光回路全体の他方側の2つの光入出力導波路e3、e4と、左右2つの光干渉アームを構成する光導波路e5及びe7と光導波路e6及びe8と、注入電流量に応じて信号光の位相を調整することで前記光干渉アームの光路長を調整する光位相調整部d1,d2とを有し、
前記光入出力ポートa1、a2は前記光入出力導波路e1,e2を介して前記光入出力ポートa9、a10にそれぞれ接続され、前記光入出力ポートa5、a6は前記光導波路e5、e6を介して前記光位相変調部c1、c2の一方側にそれぞれ接続され、前記光位相変調部c1、c2の他方側は前記光導波路e7、e8を介して前記光入出力ポートa7、a8にそれぞれ接続され、前記光入出力ポートa11、a12は前記光入出力導波路e3、e4を介して前記光入出力ポートa1、a2にそれぞれ接続され、前記光位相調整部d1,d2は前記2つの光干渉アームの何れか一方又は両方に設けられており、
前記光入出力ポートa1は前記光信号列Gate−1である光位相変調制御信号光を前記光位相変調手段R−2、L−2に入力する前記光入力ポートP−R2、P−L2に該当し、前記光入出力ポートa2は前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossから光信号列である被光位相変調信号光を前記光位相変調手段R−2、L−2に入力する光入力ポートに該当し、前記光入出力ポートa3は前記光位相変調手段R−2、L−2から前記光位相変調制御信号光を出力する光出力ポートに該当し、前記光入出力ポートa4は前記光位相変調手段R−2、L−2から前記被光位相変調信号光を出力する光出力ポートに該当しており、
受光強度に応じた電流を検出できる受光部が前記光入出力ポートa3に設けられている構成である
ことを特徴とする光信号バッファメモリ回路。 - 請求項4に記載の光信号バッファメモリ回路において、
更に、
当該回路内に維持している前記データパターンを消去する消去制御用となる光信号列ERS−1を入力するための外部光入力ポートP−ERS−Inと、
光入力ポートP−C2−1、P−C2−2ならびに前記光導波路18接続された光出力ポートP−C2−4を有し、前記光入力ポートP−C2−1ならびにP−C2−2から入力される光信号列を同一の前記光出力ポートP−C2−4へ結合させるための光合波部C−2と、
前記外部光入力ポートP−Data−Inからの光信号列を前記光入力ポートP−C2−1へと導く光導波路16と、
前記外部光入力ポートP−ERS−Inからの光信号列を前記光入力ポートP−C2−2へと導く光導波路17と、
を備え、
前記光信号列ERS−1を、前記クロック信号光CLK−1のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するRZ型の光信号列とし、
前記光信号列Data−1のデータパターンと同じデータパターン又は反転したデータパターンを当該回路内に維持した後、前記外部光入力ポートP−ERS−Inから前記光信号列ERS−1が入力されると、入力された前記光信号列ERS−1と前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方から出力される前記光信号列CLK−1−out−DMZ1とを用いて、前記位相変調手段R1−1、L1−1を駆動させて、2つの前記第1の光干渉アーム中を伝搬している前記クロック信号光CLK−1の位相を全てπ変調させ、
且つ、前記光信号列ERS−1の入力と同時に、前記外部光入力ポートP−FF−Inから前記光信号列FF−1が入力されると、入力した前記光信号列FF−1を用いて、前記位相変調手段R1−2、L1−2を駆動させて、前記位相変調手段R1−1、L1−1から出力された光信号列の位相を更にπ変調させて、当該光信号列を前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか他方から出力することにより、前記光出力ポートP−MZ−1−bar又は前記光出力ポートP−MZ−1−crossのいずれか一方からは光出力がない初期状態へ戻す
ことを特徴とする光信号バッファメモリ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013046185A JP5944847B2 (ja) | 2013-03-08 | 2013-03-08 | 光信号バッファメモリ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013046185A JP5944847B2 (ja) | 2013-03-08 | 2013-03-08 | 光信号バッファメモリ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014174303A JP2014174303A (ja) | 2014-09-22 |
JP5944847B2 true JP5944847B2 (ja) | 2016-07-05 |
Family
ID=51695579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013046185A Expired - Fee Related JP5944847B2 (ja) | 2013-03-08 | 2013-03-08 | 光信号バッファメモリ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5944847B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6426527B2 (ja) * | 2015-04-23 | 2018-11-21 | 日本電信電話株式会社 | 光回路 |
JP6411941B2 (ja) * | 2015-04-23 | 2018-10-24 | 日本電信電話株式会社 | 半導体受光検出回路、および光回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044512A1 (en) * | 1997-03-27 | 1998-10-08 | British Telecommunications Public Limited Company | An optical memory |
JP2002372729A (ja) * | 2001-06-14 | 2002-12-26 | Nippon Telegr & Teleph Corp <Ntt> | 光波形再生回路 |
JP5632331B2 (ja) * | 2011-05-19 | 2014-11-26 | 日本電信電話株式会社 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
JP5632329B2 (ja) * | 2011-05-19 | 2014-11-26 | 日本電信電話株式会社 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
JP5718722B2 (ja) * | 2011-05-19 | 2015-05-13 | 日本電信電話株式会社 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
JP5632330B2 (ja) * | 2011-05-19 | 2014-11-26 | 日本電信電話株式会社 | 高速カオス光信号生成光回路および高速カオス光信号生成方法 |
-
2013
- 2013-03-08 JP JP2013046185A patent/JP5944847B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014174303A (ja) | 2014-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Raghuwanshi et al. | Implementation of sequential logic circuits using the Mach–Zehnder interferometer structure based on electro-optic effect | |
JP5632330B2 (ja) | 高速カオス光信号生成光回路および高速カオス光信号生成方法 | |
JP5718722B2 (ja) | 高速カオス光信号生成光回路および高速カオス光信号生成方法 | |
JPH10512685A (ja) | 光スイッチ | |
JP5632329B2 (ja) | 高速カオス光信号生成光回路および高速カオス光信号生成方法 | |
JP5632331B2 (ja) | 高速カオス光信号生成光回路および高速カオス光信号生成方法 | |
JP5814201B2 (ja) | 高速カオス光信号生成光回路 | |
JP5944847B2 (ja) | 光信号バッファメモリ回路 | |
US20090207489A1 (en) | Optical processing device and optical processing method | |
JP5944848B2 (ja) | 光信号バッファメモリ回路 | |
JP5814200B2 (ja) | 高速カオス光信号生成光回路 | |
JP5944844B2 (ja) | 光信号バッファメモリ回路ならびに光信号バッファ方法 | |
JP5944849B2 (ja) | 光信号バッファメモリ回路 | |
JP5859935B2 (ja) | 高速カオス光信号生成光回路 | |
JP6734819B2 (ja) | 光信号バッファメモリ回路 | |
JP5944846B2 (ja) | 光信号バッファメモリ回路 | |
Mehra et al. | Mach zehnder Interferometer and it's Applications | |
JP5944845B2 (ja) | 光信号バッファメモリ回路ならびに光信号バッファ方法 | |
JP6969456B2 (ja) | 光信号バッファメモリ回路並びに光信号バッファ方法 | |
JP6850246B2 (ja) | 光信号バッファメモリ回路並びに光信号バッファ方法 | |
JP5814199B2 (ja) | 高速カオス光信号生成光回路 | |
JP6426527B2 (ja) | 光回路 | |
JP5814203B2 (ja) | 高速カオス光信号生成光回路 | |
JP6411941B2 (ja) | 半導体受光検出回路、および光回路 | |
JP4400716B2 (ja) | 全光スイッチおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5944847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |